KR20030095904A - 라인 온 글래스형 액정패널 및 그 제조방법 - Google Patents

Abstract

본 발명은 정전기에 의한 LOG형 신호라인들의 손상을 방지할 수 있는 LOG형 액정패널 및 그 제조 방법을 제공하는 것이다.

본 발명에 따른 LOG형 액정패널은 게이트라인들과 데이터라인들의 교차영역마다 형성된 다수개의 액정셀들을 포함하는 화상표시부와, 상기 화상표시부의 외곽영역에 라인 온 글래스 방식으로 형성되어 상기 게이트라인들 및 데이터라인들을 구동하는 드라이브 집적회로들에서 필요로 하는 구동신호들을 공급하는 라인 온 글래스형 신호라인들을 구비하고, 라인 온 글래스형 신호라인들은 기판 상에 게이트라인들과 동시에 형성되는 금속 패턴과, 금속 패턴을 절연시키기 위하여 상기 금속 패턴을 덮도록 기판 상에 전면 증착되는 게이트 절연막과, 게이트 절연막 상에 형성되며 금속 패턴의 일부와 중첩됨과 아울러 금속 패턴 사이에 형성되는 액티브층을 구비하는 것을 특징으로 한다.

Description

라인 온 글래스형 액정패널 및 그 제조방법{LIQUID CRYSTAL PANEL OF LINE ON GLASS TYPE AND METHOD OF FABRICATING THE SAME}

본 발명은 액정표시장치에 관한 것으로, 특히 정전기에 의한 LOG형 신호라인들의 손상을 방지할 수 있는 라인 온 글래스형 액정패널 및 그 제조방법에 관한 것이다.

통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다.

액정패널에는 게이트라인들과 데이터라인들이 교차하게 배열되고 그 게이트라인들과 데이터라인들의 교차로 마련되는 영역에 액정셀들이 위치하게 된다. 이 액정패널에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 마련된다. 화소전극들 각각은 스위칭 소자인 박막트랜지스터(Thin Film Transistor)의 소스 및 드레인 단자들을 경유하여 데이터라인들 중 어느 하나에 접속된다. 박막트랜지스터의 게이트단자는 화소전압신호가 1라인분씩의 화소전극들에게 인가되게 하는 게이트라인들 중 어느 하나에 접속된다.

구동회로는 게이트라인들을 구동하기 위한 게이트 드라이버와, 데이터라인들을 구동하기 위한 데이터 드라이버와, 게이트 드라이버와 데이터 드라이버를 제어하기 위한 타이밍 제어부와, 액정표시장치에서 사용되는 여러가지의 구동전압들을 공급하는 전원공급부를 구비한다. 타이밍 제어부는 게이트 드라이버 및 데이터 드라이버의 구동 타이밍을 제어함과 아울러 데이터 드라이버에 화소데이터 신호를 공급한다. 전원공급부는 입력 전원을 이용하여 액정표시장치에서 필요하는공통전압(Vcom), 게이트 하이전압(Vgh), 게이트 로우전압(Vgl) 등과 같은 구동전압들을 생성한다. 게이트 드라이버는 스캐닝신호를 게이트라인들에 순차적으로 공급하여 액정패널 상의 액정셀들을 1라인분씩 순차적으로 구동한다. 데이터 드라이버는 게이트라인들 중 어느 하나에 스캐닝신호가 공급될 때마다 데이터라인들 각각에 화소전압신호를 공급한다. 이에 따라, 액정표시장치는 액정셀별로 화소전압신호에 따라 화소전극과 공통전극 사이에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시한다.

이들 중 액정패널과 직접 접속되는 데이터 드라이버와 게이트 드라이버는 다수개의 IC(Integrated Circuit)들로 집적화된다. 집적화된 데이터 드라이브 IC와 게이트 드라이브 IC 각각은 TCP(Tape Carrier Package) 상에 실장되어 TAB(Tape Automated Bonding) 방식으로 액정패널에 접속되거나 COG(Chip On Glass) 방식으로 액정패널 상에 실장된다.

여기서 TCP를 통해 TAB 방식으로 액정패널에 접속되는 드라이브 IC들은 TCP에 접속된 PCB(Printed Circuit Board)의 신호라인들을 통해 외부로부터 입력되는 제어신호들 및 직류전압들을 공급받음과 아울러 상호 접속된다. 상세히 하면, 데이터 드라이브 IC들은 데이터 PCB에 실장된 신호라인들을 통해 직렬 접속됨과 아울러 타이밍 제어부로부터의 제어신호들 및 화소 데이터 신호와 전원공급부로부터의 구동전압들을 공통적으로 공급받는다. 게이트 드라이브 IC들은 게이트 PCB에 실장된 신호라인들을 통해 직렬로 접속됨과 아울러 타이밍 제어부로부터의 제어신호들과 전원공급부로부터의 구동전압들을 공통적으로 공급받게 된다.

COG 방식으로 액정패널에 실장되는 드라이브 IC들은 신호라인들이 액정패널, 즉 하부 글래스 상에 실장되는 라인 온 글래스(Line On Glass; 이하 "LOG"라 함) 방식으로 상호 접속됨과 아울러 타이밍 제어부 및 전원공급부로부터의 제어신호들 및 구동전압들을 공급받게 된다.

최근에는 드라이브 IC들이 TAB 방식으로 액정패널에 접속되는 경우에도 LOG방식을 채택하여 PCB를 제거함으로써 액정표시장치가 더욱 박형화될 수 있게 하고 있다. 특히 상대적으로 적은 신호라인들을 필요로 하는 게이트 드라이브 IC들에 접속되는 신호라인들을 LOG 방식으로 액정패널 상에 형성함으로써 게이트 PCB를 제거하고 있다. 다시 말하여 TAB 방식의 게이트 드라이브 IC들은 액정패널의 하부 글래스 상에 실장되는 신호라인들을 통해 직렬로 접속됨과 아울러 제어신호들 및 구동전압신호들(이하, 게이트 구동신호들이라 함)을 공통적으로 공급받게 된다.

실제로, LOG형 신호배선들을 이용하여 게이트 PCB를 제거한 액정표시장치는 도 1에 도시된 바와 같이 액정패널(1)과, 액정패널(1)과 데이터 PCB(12) 사이에 접속되어진 다수개의 데이터 TCP들(8)과, 액정패널(1)의 다른 측에 접속되어진 다수개의 게이트 TCP들(14)과, 데이터 TCP들(8) 각각에 실장되어진 데이터 드라이브 IC(10)들과, 게이트 TCP들(14) 각각에 실장되어진 게이트 드라이브 IC들(16)을 구비한다.

액정패널(1)은 각종 신호라인들과 함께 박막트랜지스터 어레이가 형성된 하부기판(2)과, 칼라필터 어레이가 형성된 상부기판(4)과, 하부기판(2)과 상부기판(4) 사이에 주입된 액정을 포함한다. 이러한 액정패널(1)에는 게이트라인들(20)과 데이터라인들(18)의 교차영역마다 마련되는 액정셀들로 구성되어 화상을 표시하는 화상표시영역(21)이 마련된다. 화상표시영역(21)의 외곽부에 위치하는 하부기판(2) 외곽영역에는 데이터라인(18)으로부터 신장되어진 데이터 패드들과, 게이트라인(20)으로부터 신장되어진 게이트 패드들이 위치하게 된다. 또한, 하부기판(2)의 외곽영역에는 게이트 드라이브 IC(16)에 공급되는 게이트 구동신호들을 전송하기 위한 LOG형 신호라인군(26)이 위치하게 된다.

데이터 TCP(8)에는 데이터 드라이브 IC(10)가 실장되고, 그 데이터 드라이브 IC(10)와 전기적으로 접속된 입력패드들(24) 및 출력패드들(25)이 형성된다. 데이터 TCP(8)의 입력패드들(24)은 데이터 PCB(12)의 출력패드들과 전기적으로 접속되고, 출력패드들(25)은 하부기판(2) 상의 데이터패드들과 전기적으로 접속된다. 특히 첫번째 데이터 TCP(8)는 하부기판(2) 상의 LOG형 신호라인군(26)에 전기적으로 접속되는 게이트 구동신호 전송군(22)이 추가적으로 형성된다. 이 게이트 구동신호 전송군(22)은 데이터 PCB(12)를 경유하여 타이밍 컨트롤러 및 전원공급부로부터 공급되는 게이트 구동신호들을 LOG형 신호라인군(26)에 공급한다.

데이터 드라이브 IC들(10)은 디지털 신호인 화소데이터 신호를 아날로그 신호인 화소전압신호로 변환하여 액정패널 상의 데이터라인들(18)에 공급한다.

게이트 TCP(14)에는 게이트 드라이브 IC(16)가 실장되고, 그 게이트 드라이브 IC(16)와 전기적으로 접속된 게이트 구동신호 전송라인군(28) 및 출력패드들(30)이 형성된다. 게이트 구동신호 전송라인군(28)은 하부기판(2) 상의 LOG 신호라인군(26)과 전기적으로 접속되고, 출력패드들(30)은 하부기판(2) 상의게이트패드들과 전기적으로 접속된다.

게이트 드라이브 IC들(16)은 입력 제어신호들에 응답하여 스캐닝신호, 즉 게이트 하이전압 신호(VGH)를 게이트라인들(20)에 순차적으로 공급한다. 또한 게이트 드라이브 IC(16)들은 게이트 하이전압 신호(VGH)가 공급되는 기간을 제외한 나머지 기간에는 게이트 로우전압 신호(VGL)를 게이트라인들에 공급한다.

LOG형 신호라인군(26)은 통상 게이트 하이전압 신호(VGH), 게이트 로우전압 신호(VGH), 공통전압 신호(VCOM), 그라운드 전압신호(GND), 전원 전압신호(VCC)와 같이 전원공급부로부터 공급되는 직류전압신호들과 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭신호(GSC), 게이트 이네이블 신호(GOE)와 같이 타이밍 제어부로부터 공급되는 게이트 제어신호들 각각을 공급하는 신호라인들로 구성된다.

도 2는 도 1에 도시된 LOG형 신호라인군을 확대도시된 도면이고, 도 3은 도 2에 도시된 게이트 패드영역에서의 LOG형 신호라인군의 단면도를 나타내며, 도 4는 도 2에 도시된 데이터 패드영역에서의 LOG형 신호라인군의 단면도를 나타낸다.

도 2 내지 도 4를 참조하면, 패드영역에 형성되며 LOG형 신호라인군(26)에 포함되는 LOG형 신호라인들은 하부기판(2) 상에 형성된 금속 패턴(32)과, 절연층(34)을 구비한다. 여기서, 금속 패턴(32)은 게이트라인들(20)과 동시에 형성되므로 게이트라인들(20)과 동일한 금속으로 이루어진다. 예를 들면, 금속 패턴(32)은 AlNd 등과 같은 금속이 이용된다.

한편, 하부기판(2)과 대향되어 스페이서(38)를 사이에 두고 합착되는 상부기판(4)에는 공통전극(36)이 형성된다. 공통전극(36)은 하부기판의 도시되지 않은화소전극과 전압차를 발생시킴으로써 액정을 움직이게 한다.

이러한 구성을 가지는 액정표시장치는 제조공정 과정에서 정전기 등의 고전압이 과도하게 발생되는 경우 절연파괴 현상이 일어나게 된다. 이를 방지하기 위하여, 액정패널의 화상표시영역(21) 외각에 정전기 방지회로를 설치한다. 이 정전기 방지회로는 게이트라인들(20) 및 데이터라인들(18)과 연결되어 게이트라인들(20) 및 데이터라인들(18)에 유입된 고전압을 패널에 골고루 분산시켜 등전위가 되게 한다. 이에 따라, 게이트라인들(20) 및 데이터라인들(18)에는 정전기에 의한 절연파괴 현상이 일어나지 않는다.

그러나, LOG형 신호라인군(26)에는 정전기 등과 같은 고전압을 방지할 수 있는 정전기 방지회로가 설치되어 있지 아니하여 LOG형 신호라인들에 정전기가 유입된다. 이에 따라, LOG형 신호라인들이 절연파괴되는 문제점이 나타나게 된다.

따라서, 본 발명의 목적은 정전기에 의한 LOG형 신호라인들의 손상을 방지할 수 있는 LOG형 액정패널 및 그 제조 방법을 제공하는 것이다.

도 1은 종래의 라인 온 글래스형 액정표시장치의 구성을 개략적으로 도시한 평면도.

도 2는 도 1에 도시된 라인 온 글래스형 액정패널의 신호라인군을 확대도시한 평면도.

도 3은 도 2에 도시된 라인 온 글래스형 신호라인을 A-A'선을 따라 절단하여 도시한 단면도.

도 4는 도 2에 도시된 라인 온 글래스형 신호라인을 B-B'선을 따라 절단하여 도시한 단면도.

도 5는 본 발명의 실시 예에 따른 라인 온 글래스형 액정패널의 신호라인군을 확대도시한 평면도.

도 6은 도 5에 도시된 라인 온 글래스형 신호라인을 C-C'선을 따라 절단하여 도시한 단면도.

도 7은 도 5에 도시된 라인 온 글래스형 신호라인을 D-D'선을 따라 절단하여 도시한 단면도.

도 8은 본 발명의 다른 실시 예에 따른 액정패널에서 라인 온 글래스형 신호라인군을 확대도시한 평면도.

도 9는 도 8에 도시된 라인 온 글래스형 신호라인을 E-E'선을 따라 절단하여 도시한 단면도.

< 도면의 주요 부분에 대한 부호의 설명 >

1 : 액정패널 2, 42 : 하부기판

4, 44 : 상부기판 8 : 데이터 TCP

10 : 데이터 드라이브 IC 12 : 데이터 PCB

14 : 게이트 TCP 16 : 게이트 드라이브 IC

18, 58 : 데이터라인 20, 60 : 게이트라인

21 : 화상표시부 22, 28 : 게이트 구동신호 전송군

24 : 데이터 TCP 입력패드 25 : 데이터 TCP 출력패드

26, 56, 76 : LOG형 신호라인 32, 62, 72 : 절연층

34, 54, 70 : 스페이서36, 46 : 공통전극

62 : 게이트절연막66 : 보호층

64 : 액티브층70 : 패턴 스페이서

상기 목적을 달성하기 위하여, 본 발명에 따른 LOG형 액정패널은 게이트라인들과 데이터라인들의 교차영역마다 형성된 다수개의 액정셀들을 포함하는 화상표시부와, 상기 화상표시부의 외곽영역에 라인 온 글래스 방식으로 형성되어 상기 게이트라인들 및 데이터라인들을 구동하는 드라이브 집적회로들에서 필요로 하는 구동신호들을 공급하는 라인 온 글래스형 신호라인들을 구비하고, 라인 온 글래스형 신호라인들은 기판 상에 게이트라인들과 동시에 형성되는 금속 패턴과, 금속 패턴을 절연시키기 위하여 상기 금속 패턴을 덮도록 기판 상에 전면 증착되는 게이트 절연막과, 게이트 절연막 상에 형성되며 금속 패턴의 일부와 중첩됨과 아울러 금속 패턴 사이에 형성되는 액티브층을 구비하는 것을 특징으로 한다.

상기 액티브층은 화상표시부의 최외곽에 위치한 게이트라인과 금속 패턴 사이에 형성되는 것을 특징으로 한다.

상기 액티브층은 상기 화상표시부의 최외곽에 위치한 상기 데이터라인과 상기 금속 패턴 사이에 형성되는 것을 특징으로 한다.

상기 게이트라인과 데이터라인은 정전기 방지회로와 연결되는 것을 특징으로 한다.

게이트라인들과 데이터라인들의 교차영역마다 형성된 다수개의 액정셀들을 포함하는 하부기판과, 하부기판과 대향되는 상부기판 상에 액정셀들을 구동하기 위한 공통전압이 인가되는 공통전극과, 하부기판의 외곽영역에 라인 온 글래스 방식으로 형성되어 게이트라인들 및 데이터라인들을 구동하는 드라이브 집적회로들에서 필요로 하는 구동신호들을 공급하는 라인 온 글래스형 신호라인과, 라인 온 글래스형 신호라인을 절연시키도록 형성된 절연막과, 라인 온 글래스형 신호라인과 중첩됨과 아울러 절연막과 공통전극 사이에 형성되는 패턴 절연층을 구비하는 것을 특징으로 한다.

본 발명에 따른 LOG형 액정패널의 제조방법은 화상표시부의 외곽영역에 게이트라인들과 함께 금속 패턴을 형성하는 단계와, 금속 패턴을 절연시키기 위하여 금속 패턴을 덮도록 기판 상에 게이트 절연막을 전면 증착하는 단계와, 게이트 절연막 상에 금속 패턴의 일부와 중첩됨과 아울러 금속 패턴 사이에 반도체물질을 증착한 후 패터닝하여 액티브층을 형성하는 단계를 포함하는 것을 특징으로 한다.

본 발명에 따른 LOG형 액정패널의 제조방법은 하부기판의 화상표시부의 외곽영역에 게이트라인들과 함께 상기 라인 온 글래스형 신호라인을 형성하는 단계와, 라인 온 글래스형 신호라인을 덮도록 하부기판 전면 상에 절연막을 형성하는 단계와, 상부기판 상에 공통전극을 형성하는 단계와, 라인 온 글래스형 신호라인과 중첩됨과 아울러 절연막과 공통전극 사이에 패턴 절연층을 형성하는 단계를 포함하는 것을 특징으로 한다.

상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 본 발명의 바람직한 실시 예를 도 5 내지 도 9를 참조하여 이를 설명하기로 한다.

도 5는 본 발명의 실시 예에 따른 액정패널에서 LOG형 신호라인군을 확대 도시한 평면도이고, 도 6 및 도 7은 도 5에 도시된 게이트 패드영역과 데이터패드 영역에서 LOG형 신호라인을 C-C' 및 D-D' 선을 따라 절단하여 도시한 단면도이다.

도 5 내지 도 7을 참조하면, 본 발명에 따른 LOG형 액정패널의 LOG형 신호라인은 금속 패턴 상에 액티브층을 형성하는 것을 특징으로 한다.

LOG형 신호라인들 각각은 하부기판(42) 상에 형성된 금속 패턴(56)과, 게이트 절연막(62) 상에 형성됨과 아울러 상기 금속 패턴(56) 사이에 형성되는 액티브층(64)과, 상기 액티브층(64) 상에 형성되는 보호막(66)을 구비한다.

금속 패턴(56)은 게이트라인들(60)과 동시에 형성되며 하부기판(42)의 게이트 및 데이터 패드영역에 형성된다. 금속 패턴(56)은 게이트라인들(60)과 동시에 형성되므로 게이트라인들(60)과 동일한 금속으로 이루어진다. 예를 들면, 금속 패턴(56)은 AlNd 등과 같은 금속이 이용된다.

게이트 절연막(62)은 금속 패턴(56) 상에 전면 증착되어 금속 패턴(56)을 보호하는 역할을 한다.

액티브층(64)은 게이트 절연막(62)을 사이에 두고 금속 패턴(56)과 캐패시터를 형성한다. 액티브층(64)은 금속 패턴(56) 사이에 형성됨과 아울러 금속 패턴(56)의 일부에 중첩되게끔 형성된다. 이 액티브층(64)은 도시되지 않은 백라이트 유닛에서 발생되는 열에 의해 항상 전자들이 여기된 상태를 가지게 된다. 이에 따라, 액티브층(64)은 전도성을 가지게 되고 하부의 금속 패턴(56)과 캐패시터를 형성한다. 실제로, 액티브층(64)은 하부의 금속 패턴(56)과 게이트 절연막(62)에 의해 전기적으로 절연되어 있는 상태이다. 그러나, 정전기 등과 같은 고전압이 유입되는 경우, 순간적으로 액티브층(64)과 금속 패턴(56) 사이에 전기적인 경로가 형성되어 정전기 방지회로가 설치된 게이트라인들(60) 또는 데이터라인들(58)과 연결된다. 다시 말하면, 게이트 패드영역에 형성된 금속 패턴(56)은 액티브층(64)을 통하여 게이트라인들(60)과 방전패스를 형성하여 정전기를 외부로 방전시킨다. 또는 데이터 패드영역에 형성된 금속 패턴(56)은 액티브층(64)을 통하여 데이터라인들(58)과 방전패스를 형성하여 정전기를 외부로 방전시킨다. 이에 따라, LOG형 신호라인들은 외부에서 정전기가 유입되더라도 절연파괴 현상이 일어나지 않게 된다.

LOG형 신호라인들은 다수의 액정셀들을 포함하는 화상표시부(도시하지 않음)의 외곽영역에 형성되어 게이트 드라이브 IC에서 필요로 하는 게이트 구동신호들을 공급한다. 예를 들면 LOG형 신호라인들 각각은 게이트 하이전압 신호(VGH), 게이트 로우전압 신호(VGH), 공통전압 신호(VCOM), 그라운드 전압신호(GND), 전원 전압신호(VCC)와 같은 전원공급부로부터 공급되는 직류전압신호들과 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭신호(GSC), 게이트 이네이블 신호(GOE)와 같이 타이밍 제어부로부터 공급되는 게이트 제어신호들 각각을 공급한다.

한편, 하부기판(42)과 대향되어 스페이서(54)를 사이에 두고 합착되는 상부기판(44)에는 공통전극(46)이 형성된다. 공통전극(46)은 하부기판 상에 형성된 도시되지 않은 화소전극과 전압차를 발생시킴으로써 액정을 움직이게 한다.

이러한 LOG형 신호라인들의 제조방법을 하부기판의 박막트랜지스터 어레이 공정과 결부하여 설명하면 다음과 같다.

하부기판(42) 상에 게이트금속을 증착한 후 패터닝하여 박막트랜지스터의 게이트전극, 게이트라인들(60), 게이트패드들과 함께 LOG형 신호라인들의 금속 패턴(56)을 형성한다. 그 다음, 금속 패턴(56)을 전면 덮도록 게이트 절연막(62)을 도포하고 아모퍼스(Amorphous) 실리콘을 증착한 후 패터닝하여 박막트랜지스터의 액티브층(64)을 형성한다. 이때, 액티브층(64)은 게이트 및 데이터 패드영역까지 형성되어 금속 패턴(56)의 일부와 중첩되게끔 형성된다.

이어서, 소스/드레인 금속을 증착한 후 패터닝하여 박막트랜지스터의 소스/드레인전극, 데이터라인들(58), 데이터패드들을 형성한다. 그리고 보호막(66)을 전면 도포한 후 박막트랜지스터의 드레인전극을 노출시키는 컨택홀을 형성한다. 마지막으로 투명도전물질을 증착한 후 패터닝하여 드레인전극과 접속되는 화소전극을 형성한다.

도 8은 본 발명의 다른 실시 예에 따른 LOG형 액정패널에서 신호라인군을 확대도시한 평면도이고, 도 9는 도 8에 도시된 LOG형 신호라인을 E-E'선을 따라 절단하여 도시한 단면도이다.

도 8 및 도 9을 참조하면, 본 발명에 따른 LOG형 액정패널의 LOG형 신호라인은 절연막(62) 상에 금속 패턴과 대응되는 위치에 패턴 스페이서(70)를 형성시킨다.

본 발명의 액정패널은 LOG형 신호라인들(76)과 절연막(62)이 순차적으로 형성된 하부기판(42)과, 공통전극(46)이 형성된 상부기판(44)과, 상기 상/하부기판(44, 46) 사이를 이격시키는 스페이서(70)와, LOG형 신호라인들(76)과 대응되는 영역에 형성된 패턴 스페이서(70)를 구비한다.

LOG형 신호라인들(76)은 하부기판(42)의 게이트 및 데이터 패드영역에 형성된다. LOG형 신호라인들(76)은 게이트라인들과 동시에 형성된다. 즉, LOG형 신호라인들(76)은 신호라인들(76)과 동일한 금속으로 증착된 후 패터닝되어 형성된다. 예를 들면, 금속 패턴(76)은 AlNd 등과 같은 금속이 이용된다.

절연막(62)은 LOG형 신호라인들(76) 상에 전면 증착되어 LOG형 신호라인들(76)을 보호하는 역할을 한다.

패턴 스페이서(70)는 절연막(62)을 사이에 두고 LOG형 신호라인들(76)과 중첩되게끔 형성된다. 이 패턴 스페이서(70)는 유전상수를 가지는 절연물질로 형성되어 상부기판(44)의 공통전극(46)과 LOG형 신호라인들(76) 사이에 캐패시터를 형성하게 한다. 공통전극(46)과 LOG형 신호라인들(76)은 절연막(62) 및 패턴 스페이서(70)에 의해 전기적으로 절연되어 있는 상태이다. 그러나, 정전기 등과 같은 고전압이 유입되는 경우, 공통전극(46)과 LOG형 신호라인들(76) 사이의 캐패시터에 의하여 유입된 고전압이 상부기판(44)의 공통전극(46) 전체에 고르게 분산된다. 따라서, LOG형 신호라인들(76)은 외부에서 정전기가 유입되더라도 절연파괴 현상이 일어나지 않게 된다.

LOG형 신호라인들은 다수의 액정셀들을 포함하는 화상표시부(도시하지 않음)의 외곽영역에 형성되어 게이트 드라이브 IC에서 필요로 하는 게이트 구동신호들을 공급한다. 예를 들면 LOG형 신호라인들 각각은 게이트 하이전압 신호(VGH), 게이트 로우전압 신호(VGL), 공통전압 신호(VCOM), 그라운드 전압신호(GND), 전원 전압신호(VCC)와 같은 전원공급부로부터 공급되는 직류전압신호들과 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭신호(GSC), 게이트 이네이블 신호(GOE)와 같이 타이밍 제어부로부터 공급되는 게이트 제어신호들 각각을 공급한다.

공통전극(46)은 하부기판 상에 형성된 도시되지 않은 화소전극과 전압차를 발생시킴으로써 액정을 움직이게 한다.

이러한 LOG형 신호라인들의 제조방법을 하부기판의 박막트랜지스터 어레이 공정과 결부하여 설명하면 다음과 같다.

하부기판(42) 상에 게이트금속을 증착한 후 패터닝하여 박막트랜지스터의 게이트전극, 게이트라인들, 게이트패드들과 함께 LOG형 신호라인들(76)을 형성한다. 그 다음, LOG형 신호라인들(76)을 전면 덮도록 게이트 절연막(62)을 도포하고 아모퍼스(Amorphous) 실리콘을 증착한 후 패터닝하여 박막트랜지스터의 액티브층을 형성한다. 이어서, 금속을 증착한 후 패터닝하여 박막트랜지스터의 소스/드레인전극, 데이터라인들, 데이터패드들을 형성한다. 그리고 보호막을 전면 도포한 후 박막트랜지스터의 드레인전극을 노출시키는 컨택홀을 형성한다. 이후, 투명도전물질을 증착한 후 패터닝하여 드레인전극과 접속되는 화소전극을 형성한다. LOG형 신호라인들(76)과 대응되는 영역에 패턴 스페이서(70)가 형성된 하판은 스페이서(54)를 사이에 두고 상판과 합착된다.

상술한 바와 같이, 본 발명에 따른 LOG형 액정패널의 LOG형 신호라인들은 액티브층 또는 공통전극과 캐패시터를 형성한다. 이에 따라, 외부에서 정전기 등과 같은 고전압이 인가되는 경우 형성된 캐패시터를 이용하여 정전기 방지회로와 연결된 게이트라인 또는 데이터라인을 통하여 정전기를 외부로 방출시킬 수 있다. 또는 캐패시터를 통해 유입된 정전기를 방전시킬 수 있다. 따라서, 본 발명에 따른 LOG형 액정패널의 LOG형 신호라인들은 정전기에 의한 손상을 방지할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (10)

1. 게이트라인들과 데이터라인들의 교차영역마다 형성된 다수개의 액정셀들을 포함하는 화상표시부와, 상기 화상표시부의 외곽영역에 라인 온 글래스 방식으로 형성되어 상기 게이트라인들 및 데이터라인들을 구동하는 드라이브 집적회로들에서 필요로 하는 구동신호들을 공급하는 라인 온 글래스형 신호라인들을 구비하는 라인 온 글래스형 액정패널에 있어서,

   상기 라인 온 글래스형 신호라인들은

   기판 상에 상기 게이트라인들과 동시에 형성되는 금속 패턴과,

   상기 금속 패턴을 절연시키기 위하여 상기 금속 패턴을 덮도록 상기 기판 상에 전면 증착되는 게이트 절연막과,

   상기 게이트 절연막 상에 형성되며 상기 금속 패턴의 일부와 중첩됨과 아울러 상기 금속 패턴 사이에 형성되는 액티브층을 구비하는 것을 특징으로 하는 라인 온 글래스형 액정패널.
2. 제 1 항에 있어서,

   상기 액티브층은 상기 화상표시부의 최외곽에 위치한 상기 게이트라인과 상기 금속 패턴 사이에 형성되는 것을 특징으로 하는 라인 온 글래스형 액정패널.
3. 제 1 항에 있어서,

   상기 액티브층은 상기 화상표시부의 최외곽에 위치한 상기 데이터라인과 상기 금속 패턴 사이에 형성되는 것을 특징으로 하는 라인 온 글래스형 액정패널.
4. 제 1 항에 있어서,

   상기 라인 온 글래스형 신호라인들은 상기 액티브층을 덮도록 전면 증착되는 보호층을 추가로 구비하는 것을 특징으로 하는 라인 온 글래스형 액정패널.
5. 제 1 항에 있어서,

   상기 게이트라인과 데이터라인은 정전기 방지회로와 연결되는 것을 특징으로 하는 라인 온 글래스형 액정패널.
6. 제 1 항에 있어서,

   상기 금속 패턴은 고전압 유입시 상기 액티브층과 캐패시터를 형성하는 것을 특징으로 하는 라인 온 글래스형 액정패널.
7. 게이트라인들과 데이터라인들의 교차영역마다 형성된 다수개의 액정셀들을 포함하는 하부기판과,

   상기 하부기판과 대향되는 상부기판 상에 상기 액정셀들을 구동하기 위한 공통전압이 인가되는 공통전극과,

   상기 하부기판의 외곽영역에 라인 온 글래스 방식으로 형성되어 상기 게이트라인들 및 데이터라인들을 구동하는 드라이브 집적회로들에서 필요로 하는 구동신호들을 공급하는 라인 온 글래스형 신호라인과,

   상기 라인 온 글래스형 신호라인을 절연시키도록 형성된 절연막과,

   상기 라인 온 글래스형 신호라인과 중첩됨과 아울러 상기 절연막과 상기 공통전극 사이에 형성되는 패턴 스페이서를 구비하는 것을 특징으로 하는 라인 온 글래스형 액정패널.
8. 제 7 항에 있어서,

   상기 라인 온 글래스형 신호라인과 상기 공통전극은 고전압 유입시 캐패시터를 형성하는 것을 특징으로 하는 라인 온 글래스형 액정패널.
9. 게이트라인들과 데이터라인들의 교차영역마다 형성된 박막트랜지스터를 포함하는 다수개의 액정셀들을 포함하는 화상표시부와, 상기 화상표시부의 외곽영역에 형성되어 상기 게이트라인들을 구동하는 드라이브 집적회로들에서 필요로 하는 구동신호들을 공급하는 라인 온 글래스형 신호라인들을 형성하는 액정패널의 제조방법에 있어서,

   상기 화상표시부의 외곽영역에 상기 게이트라인들과 함께 금속 패턴을 형성하는 단계와,

   상기 금속 패턴을 절연시키기 위하여 상기 금속 패턴을 덮도록 상기 기판 상에 게이트 절연막을 전면 증착하는 단계와,

   상기 게이트 절연막 상에 상기 금속 패턴의 일부와 중첩됨과 아울러 상기 금속 패턴 사이에 반도체물질을 증착한 후 패터닝하여 액티브층을 형성하는 단계를 포함하는 것을 특징으로 하는 라인 온 글래스형 액정패널의 제조방법.
10. 게이트라인들과 데이터라인들의 교차영역마다 형성된 박막트랜지스터를 포함하는 다수개의 액정셀들을 포함하는 화상표시부와, 상기 화상표시부의 외곽영역에 형성되어 상기 게이트라인들을 구동하는 드라이브 집적회로들에서 필요로 하는 구동신호들을 공급하는 라인 온 글래스형 신호라인들을 포함하는 액정패널의 제조방법에 있어서,

    하부기판의 상기 화상표시부의 외곽영역에 상기 게이트라인들과 함께 상기 라인 온 글래스형 신호라인을 형성하는 단계와,

    상기 라인 온 글래스형 신호라인을 덮도록 상기 하부기판 전면 상에 절연막을 형성하는 단계와,

    상부기판 상에 공통전극을 형성하는 단계와,

    상기 라인 온 글래스형 신호라인과 중첩됨과 아울러 상기 절연막과 상기 공통전극 사이에 패턴 스페이서를 형성하는 단계를 포함하는 것을 특징으로 하는 라인 온 글래스형 액정패널의 제조방법.