CN109148485B - 阵列基板及其制作方法和显示装置 - Google Patents

阵列基板及其制作方法和显示装置 Download PDF

Info

Publication number
CN109148485B
CN109148485B CN201810997079.8A CN201810997079A CN109148485B CN 109148485 B CN109148485 B CN 109148485B CN 201810997079 A CN201810997079 A CN 201810997079A CN 109148485 B CN109148485 B CN 109148485B
Authority
CN
China
Prior art keywords
lines
line
array substrate
connection
signal lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810997079.8A
Other languages
English (en)
Other versions
CN109148485A (zh
Inventor
宋星星
蔡振飞
于大永
喻琨
李中振
王文杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810997079.8A priority Critical patent/CN109148485B/zh
Publication of CN109148485A publication Critical patent/CN109148485A/zh
Priority to US16/407,507 priority patent/US10756124B2/en
Priority to US16/939,476 priority patent/US11177295B2/en
Application granted granted Critical
Publication of CN109148485B publication Critical patent/CN109148485B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/202—Integrated devices comprising a common active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition

Abstract

一种阵列基板及其制作方法和显示装置。该阵列基板包括衬底基板；多条信号线；多条IC连接线，与多条信号线一一对应设置；信号线沿第一方向延伸，多条IC连接线包括沿与第一方向垂直的第二方向排列的至少两个IC连接线组，被配置为将多条信号线连接到至少两个驱动IC；上述的至少两个IC连接线组包括相邻的第一IC连接线组和第二IC连接线组；阵列基板还包括导线，导线在第二方向上的直线上的正投影与第一IC连接线组中与第二IC连接线组距离最近的第一IC连接线在第二方向上的直线上的正投影和第二IC连接线组中与第一IC连接线组距离最近的第二IC连接线在第二方向上的直线上的正投影分别交叠或相接。由此，该阵列基板可提高产品良率。

Description

阵列基板及其制作方法和显示装置
技术领域
本公开的实施例涉及一种阵列基板及其制作方法和显示装置。
背景技术
随着科技水平的不断发展，各种各样的具有显示功能的电子产品不断进入人们的日常生活。目前，这些电子产品通常采用液晶显示装置(Liquid Crystal Display Device)和有机发光二极管显示装置(Organic Light Emitting Diode Display Device)。
有机发光二极管(Organic Light Emitting Diode，OLED)显示器因其具有自发光、对比度高、厚度薄、视角光、响应速度快、可弯折以及使用温度范围广等优点成为了当前的研究热点和市场的焦点。
发明内容
本公开实施例提供一种阵列基板及其制作方法和显示装置。该阵列基板包括衬底基板和设置在衬底基板上的多条信号线和多条IC连接线。多条IC连接线与多条信号线一一对应设置；信号线沿第一方向延伸，多条IC连接线包括沿与第一方向垂直的第二方向排列的至少两个IC连接线组，至少两个IC连接线组被配置为将多条信号线连接到至少两个驱动IC；上述的至少两个IC连接线组包括相邻的第一IC连接线组和第二IC连接线组；阵列基板还包括导线，导线在第二方向上的直线上的正投影与第一IC连接线组中与第二IC连接线组距离最近的第一IC连接线在第二方向上的直线上的正投影和第二IC连接线组中与第一IC连接线组距离最近的第二IC连接线在第二方向上的直线上的正投影分别交叠或相接。由此，该阵列基板在进行图案化的过程中，对应导线的光刻胶图案可起到引导刻蚀液的作用，从而减轻甚至消除第一IC连接线组和第二IC连接线组的分界线上下的刻蚀液浓度不均的问题，从而可提高采用该阵列基板的有机发光二极管显示器的良率。
例如，本公开至少一个实施例提供一种阵列基板，其包括：衬底基板；多条信号线，以及多条IC连接线，与所述多条信号线一一对应设置，各所述信号线沿第一方向延伸，所述多条IC连接线包括沿与所述第一方向垂直的第二方向排列的至少两个IC连接线组，被配置为将所述多条信号线连接到至少两个驱动IC，所述至少两个IC连接线组包括相邻的第一IC连接线组和第二IC连接线组，所述阵列基板还包括导线，所述导线在所述第二方向上的直线上的正投影与所述第一IC连接线组中与所述第二IC连接线组距离最近的第一IC连接线在所述第二方向上的直线上的正投影和所述第二IC连接线组中与所述第一IC连接线组距离最近的第二IC连接线在所述第二方向上的直线上的正投影分别交叠或相接。
例如，在本公开一实施例提供的阵列基板中，所述导线与所述第二IC连接线相连，与所述第一IC连接线对应的所述信号线和与所述第二IC连接线对应的所述信号线在所述第二方向的排布顺序与所述第一IC连接线组和所述第二IC连接线组在所述第二方向的排布顺序相反。
例如，在本公开一实施例提供的阵列基板中，所述导线通过桥接结构和与所述第二IC连接线对应的所述信号线电性相连。
例如，在本公开一实施例提供的阵列基板中，所述导线与所述第一IC连接线平行设置且位于所述第一IC连接线远离所述信号线的一侧。
例如，在本公开一实施例提供的阵列基板中，所述导线与所述多条信号线以及所述多条IC连接线绝缘。
例如，在本公开一实施例提供的阵列基板中，所述导线包括与所述第一IC连接线平行的第一部分和与所述第二IC连接线平行的第二部分。
例如，本公开一实施例提供的阵列基板还包括：显示区和围绕所述显示区的周边区；以及虚拟区，位于所述周边区远离所述显示区的一侧，所述多条信号线位于所述显示区和所述周边区，所述多条IC连接线位于所述周边区，所述虚拟区设置有网状结构，所述网状结构包括沿所述第一方向延伸的横向网格线和沿所述第二方向延伸的纵向网格线以形成多个阵列排布的开孔，所述第一IC连接线对应的所述信号线的延伸线所穿越的所述开孔在所述第二方向上的尺寸大于相邻的所述信号线之间的间隔在所述第二方向上的尺寸。
例如，在本公开一实施例提供的阵列基板中，所述第一IC连接线对应的所述信号线的延伸线所穿越的所述开孔在所述第二方向上的尺寸大于相邻的所述信号线之间的间隔在所述第二方向上的尺寸的2倍。
例如，在本公开一实施例提供的阵列基板中，所述多条信号线包括栅线，所述至少两个IC连接线组被配置为将所述栅线连接到至少两个栅极驱动IC。
例如，本公开一实施例提供的阵列基板还包括：阳极，位于所述栅线远离所述衬底基板的一侧；以及有机发光层，位于所述阳极远离所述衬底基板的一侧并与所述阳极电性相连。
例如，在本公开一实施例提供的阵列基板中，所述多条信号线相互绝缘。
本公开至少一个实施例提供一种显示装置，包括上述任一项所述的阵列基板。
本公开至少一个实施例提供一种阵列基板的制作方法，其包括：在衬底基板上形成导电层；在所述导电层远离所述衬底基板的一侧形成光刻胶图案；以及以所述光刻胶图案为掩膜进行刻蚀工艺以在所述衬底基板上形成多条信号线和多条IC连接线，各所述信号线沿第一方向延伸；所述多条IC连接线与所述多条信号线一一对应设置，所述多条IC连接线包括沿与所述第一方向垂直的第二方向排列的至少两个IC连接线组，被配置为将所述多条信号线连接到至少两个驱动IC，所述至少两个IC连接线组包括相邻的第一IC连接线组和第二IC连接线组，所述阵列基板还包括导线，所述导线在所述第二方向上的直线上的正投影与所述第一IC连接线组中与所述第二IC连接线组距离最近的第一IC连接线在所述第二方向上的直线上的正投影和所述第二IC连接线组中与所述第一IC连接线组距离最近的第二IC连接线在所述第二方向上的直线上的正投影分别交叠或相接。
例如，在本公开一实施例提供的阵列基板的制作方法中，所述刻蚀工艺包括湿法刻蚀工艺。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为一种有机发光二极管显示器的阵列基板的示意图；
图2A为根据本公开一实施例提供的一种阵列基板的平面示意图；
图2B为根据本公开一实施例提供的一种阵列基板上导线、第一IC连接线和第二IC连接线的位置关系示意图；
图3为根据本公开一实施例提供的另一种阵列基板的平面示意图；
图4为根据本公开一实施例提供的另一种阵列基板的平面示意图；
图5为根据本公开一实施例提供的一种阵列基板沿图2A中AA’方向的剖面示意图；以及
图6为根据本公开一实施例提供的一种阵列基板的制作方法的流程图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
目前，有机发光二极管(Organic Light Emitting Diode，OLED)显示器在市场上具有较高的复合增长率，是显示技术的研究热点和市场的焦点。然而，相较于液晶显示器，有机发光二极管显示器的良率较低，较低的良率成为了限制有机发光二极管显示器技术发展的主要原因之一。并且，大尺寸的有机发光二极管显示器的良率问题尤其突出。
“横向分屏”是有机发光二极管显示器的一种常见顽固性不良，也是影响有机发光二极管显示器的良率的主要不良之一。“横向分屏”是指在特定画面下，肉眼可以观察到有机发光二极管显示器的显示屏幕上在横向上具有一条分隔线的现象。在研究中，本申请的发明人注意到上述的“横向分屏”不良在液晶显示器中比较少见。经过研究和分析，本申请的发明人认为：由于液晶显示器为电压驱动型的显示技术，而有机发光二极管显示器是电流驱动型的显示技术，因此有机发光二极管显示器对于阵列基板上的信号线(例如，栅线、数据线等)和电子器件(例如，薄膜晶体管)等的制作不良更加敏感。
对于“横向分屏”不良而言，经过不良解析，本申请的发明人发现“横向分屏”不良发生的位置刚好位于两颗驱动IC的IC连接线的交界处。下面通过图1进行示意性说明。图1为一种有机发光二极管显示器的阵列基板的示意图。图1示出了该阵列基板的一个膜层图案。如图1所示，该阵列基板包括衬底基板10和位于衬底基板10上的膜层图案；该膜层图案包括位于衬底基板10上的信号线20和位于衬底基板10上的IC连接线30。IC连接线30与信号线20一一对应设置，以将信号线20连接到两个驱动IC 50。此时，IC连接线30可分为第一IC连接线组41和第二IC连接线组42，第一IC连接线组41中的IC连接线30连接到第一驱动IC51，第二IC连接线组42中的IC连接线30连接到第二驱动IC 52。两个IC连接线组，即第一IC连接线组41和第二IC连接线组42存在明显的分界线90，而“横向分屏”不良通常出现在第一IC连接线组41和第二IC连接线组42的分界线90所在的位置。因此，本申请的发明人认为该分界线90存在分割作用，在第一IC连接线组41和第二IC连接线组42的分界线90两侧的膜层图案分布不均匀，从而导致该分界线90影响了刻蚀液的流动，进而导致分界线90上下的刻蚀液浓度不均，造成线宽等工艺参数的轻微波动；而有机发光二极管显示器对于这种线宽等工艺参数的轻微波动比较敏感，从而产生上述的“横向分屏”不良。因此，本申请的发明人想到重新设计阵列基板上的膜层图案以解决上述的“横向分屏”不良。
本公开实施例提供一种阵列基板及其制作方法和显示装置。该阵列基板包括衬底基板和设置在衬底基板上的多条信号线和多条IC连接线。多条IC连接线与多条信号线一一对应设置；信号线沿第一方向延伸，多条IC连接线包括沿与第一方向垂直的第二方向排列的至少两个IC连接线组，至少两个IC连接线组被配置为将多条信号线连接到至少两个驱动IC；上述的至少两个IC连接线组包括相邻的第一IC连接线组和第二IC连接线组；阵列基板还包括导线，导线在第二方向上的直线上的正投影与第一IC连接线组中与第二IC连接线组距离最近的第一IC连接线在第二方向上的直线上的正投影和第二IC连接线组中与第一IC连接线组距离最近的第二IC连接线在第二方向上的直线上的正投影分别交叠或相接。由此，该阵列基板在进行图案化的过程中，对应导线的光刻胶图案可起到引导刻蚀液的作用，从而减轻甚至消除第一IC连接线组和第二IC连接线组的分界线上下的刻蚀液浓度不均的问题，从而可提高采用该阵列基板的有机发光二极管显示器的良率。
下面结合附图对本公开实施例提供的阵列基板及其制作方法和显示装置进行详细的说明。
本公开一实施例提供一种阵列基板。图2A为根据本公开一实施例提供的一种阵列基板的平面示意图。如图2A所示，该阵列基板包括衬底基板110和设置在衬底基板110上的多条信号线120和多条IC连接线130。多条信号线120在衬底基板110上相互平行，例如，信号线120可为栅线，用于驱动阵列基板110上的像素单元(图2A中的虚线框)以进行显示。多条IC连接线130与多条信号线120一一对应设置，例如，如图2A所示，一条IC连接线130仅与一条信号线120相连。
如图2A所示，信号线120沿第一方向延伸，多条IC连接线130包括沿与第一方向垂直的第二方向排列的至少两个IC连接线组140，至少两个IC连接线组140被配置为将多条信号线120连接到至少两个驱动IC；也就是说，各IC连接线组140中的IC连接线130将对应设置的信号线120连接到一个驱动IC上，至少两个IC连接线组140中的IC连接线130将信号线120连接到至少两个驱动IC上。上述的至少两个IC连接线组140包括相邻的第一IC连接线组141和第二IC连接线组142，第一IC连接线组141中的IC连接线130连接到第一驱动IC 211，第二IC连接线组142中的IC连接线130连接到第二驱动IC 212。第一IC连接线组141中与第二IC连接线组142距离最近的IC连接线130为第一IC连接线131；第二IC连接线组142与第一IC连接线组141距离最近的IC连接线130为第二IC连接线。
如图2A所示，该阵列基板还包括导线150，导线150在第二方向上的直线上的正投影与第一IC连接线131在第二方向上的直线上的正投影和第二IC连接线132在第二方向上的直线上的正投影分别交叠或相接。也就是说，导线150在第二方向上的直线上的正投影与第一IC连接线131在第二方向上的直线上的正投影交叠或者相接，导线150在第二方向上的直线上的正投影与第二IC连接线132在第二方向上的直线上的正投影交叠或者相接。上述的相接是指两个在第二方向上的直线上的正投影的端点重合，但没有重叠的区域。此时，导线150必然在第二方向上横跨相邻的第一IC连接线组141和第二连接线组142。
在本实施例提供的阵列基板的制作过程中，在形成上述的信号线120、IC连接线130和导线150的刻蚀工艺中，由于光刻胶图案用于形成信号线120、IC连接线130和导线150所在的膜层图案，因此光刻胶图案的图案形状与信号线120、IC连接线130和导线150所在的膜层图案的图案形状相同。在进行刻蚀时，光刻胶图案对应于导线150的部分可起到引导刻蚀液从第一IC连接线组141流到第二连接线组142或者从第二IC连接线组142流到第一连接线组141的作用，从而可减轻甚至消除现有设计中第一IC连接线组和第二IC连接线组的分界线上下的刻蚀液浓度不均的问题，避免刻蚀液不均造成的线宽等工艺参数的轻微波动的问题，从而可提高线宽等工艺参数的均一性，进而避免“横向分屏”等不良。因此，该阵列基板还可提高采用该阵列基板的有机发光二极管显示器的良率。
需要说明的是，图2A所示的阵列基板仅示出了一个膜层图案，该阵列基板还可包括其他膜层图案，其他膜层图案可参照常规设计，本公开实施例在此不作限制。
值得注意的是，为了清楚地表示IC连接线的连接关系，图2A示出了驱动IC 210，但是阵列基板上通常不设置驱动IC，而是通过柔性印刷电路(Flexible Printed Circuit，FPC)与外置的驱动IC相连。当然，本公开实施例包括但不限于此，也可在阵列基板上集成驱动IC。
为了清楚地说明上述的导线在第二方向上的直线上的正投影与第一IC连接线在第二方向上的直线上的正投影和第二IC连接线在第二方向上的直线上的正投影分别交叠或相接的具体情况，图2B示出了根据本公开一实施例提供的一种阵列基板上导线、第一IC连接线和第二IC连接线的位置关系示意图，如图2B所示，导线150在第二方向上的直线500上的正投影A与第一IC连接线131在第二方向上的直线500上的正投影B相互交叠，导线150在第二方向上的直线500上的正投影A和第二IC连接线132在第二方向上的直线500上的正投影C相接。
例如，如图2A所示，信号线120、IC连接线130以及导线150同层设置，也就是说，信号线120、IC连接线130以及导线150可通过同一导电层经过同一图案化工艺形成。
例如，上述的图案化工艺可包括：在导电层(例如金属膜层)远离衬底基板的一侧形成光刻胶；利用掩膜板对光刻胶进行曝光、显影以形成光刻胶图案；以及利用该光刻胶图案为掩膜对导电层进行刻蚀工艺，以形成上述的信号吸纳、IC连接线以及导线。
例如，在一些示例中，多条信号线相互绝缘，被配置为分别加载不同的信号。
例如，信号线120可为栅线，此时，信号线120、IC连接线130以及导线150可通过栅金属层通过同一图案化工艺形成。
例如，在一些示例中，如图2A所示，导线150与第二IC连接线132相连，此时，导线150在第二方向上的直线上的正投影与第二IC连接线132在第二方向上的直线上的正投影相接。并且，与第一IC连接线131对应的信号线120和与第二IC连接线132对应的信号线120在第二方向的排布顺序与第一IC连接线组141和第二IC连接线组142在第二方向的排布顺序相反。也就是说，如图2A所示，第一IC连接线141和第二IC连接线组142部分交叉排布。
此时，一方面，导线150可起到引导刻蚀液从第一IC连接线组141流到第二连接线组142或者从第二IC连接线组142流到第一连接线组141的作用，可减轻甚至消除现有设计中第一IC连接线组和第二IC连接线组的分界线上下的刻蚀液浓度不均的问题，避免刻蚀液不均造成的线宽等工艺参数的轻微波动的问题。另一方面，相邻的第一IC连接线组141和第二IC连接线组142因为上述的交叉排布不再具有明显的分界线，从而也可减轻甚至消除现有设计中第一IC连接线组和第二IC连接线组的分界线上下的刻蚀液浓度不均的问题，避免刻蚀液不均造成的线宽等工艺参数的轻微波动的问题。
例如，在一些示例中，如图2A所示，由于第二IC连接线组142中的IC连接线130需要将对应设置的信号线120连接到与第二IC连接线组142对应的第二驱动IC 212上，而导线150在第二方向上的直线上的正投影又与第一IC连接线131在第二方向上的直线上的正投影交叠或相接，因此导线150可通过桥接结构160与第二IC连接线132对应的信号线120电性相连。
例如，桥接结构160可包括位于信号线120和IC连接线130所在膜层上的绝缘层(例如，栅绝缘层)中的两个过孔和填充在两个过孔中并将两个过孔连接的导电结构。
例如，导电结构可通过后续形成氧化铟锡(ITO)膜层形成。
例如，在一些示例中，如图2A所示，导线150与第一IC连接线131平行设置且位于第一IC连接线131远离信号线120的一侧。由此，导线150不用设置在两条IC连接线130之间，可避免两个IC连接线130发生短路，并可保证IC连接线之间的间隔均一。需要说明的是，在刻蚀工艺中，膜层图案越均一，刻蚀液的流动就越均一，阵列基板上不同区域的刻蚀液浓度就越均一，从而形成的膜层图案的线宽等工艺参数就越均一。
图3为根据本公开一实施例提供的另一种阵列基板的平面示意图。如图3所示，该阵列基板包括显示区101、围绕显示区101的周边区102以及位于周边102远离显示区101的一侧的虚拟区103。显示区101可包括上述的像素单元以进行显示；多条信号线120位于显示区101和周边区102，多条IC连接线130位于周边区102；虚拟区103设置有网状结构170，网状结构170包括沿第一方向延伸的横向网格线171和沿第二方向延伸的纵向网格线172以形成多个阵列排布的开孔173，第一IC连接线131对应的信号线120的延伸线(虚拟的线)所穿越的开孔173在第二方向上的尺寸大于相邻的信号线120之间的间隔在第二方向上的尺寸。也就是说，网状结构170对应与第一IC连接线131和第二IC连接线132的部分取消设置横向网格线171，从而减小横向网格线171对于刻蚀液的阻挡作用，进一步减轻甚至消除现有设计中第一IC连接线组和第二IC连接线组的分界线上下的刻蚀液浓度不均的问题，边缘刻蚀液不均造成的线宽等工艺参数的轻微波动的问题。需要说明的是，上述的网状结构170可与信号线120、IC连接线130同层设置，即上述的网状结构170可与信号线120、IC连接线130采用同一膜层经过同一图案化工艺形成。需要说明的是，为了清楚地表示显示区101、周边区102和虚设区103，图3中未标出IC连接线组140、141和142，IC连接线组的具体位置可参见图2A。
例如，如图3所示，第一IC连接线131对应的信号线120的延伸线所穿越的开孔173与第二IC连接线132对应的信号线120的延伸线所穿越的孔173相同，从而可保证开孔173可减轻甚至消除现有设计中第一IC连接线组和第二IC连接线组的分界线上下的刻蚀液浓度不均的问题，边缘刻蚀液不均造成的线宽等工艺参数的轻微波动的问题。
例如，在一些示例中，如图3所示，第一IC连接线131对应的信号线120的延伸线所穿越的开孔173在第二方向上的尺寸大于相邻的信号线120之间的间隔在第二方向上的尺寸的2倍，从而增强开口173对于刻蚀液的引导作用。在本公开实施例中，第一IC连接线131对应的信号线120的延伸线所穿越的开孔173在第二方向上的尺寸可根据实际的产品进行调整，以达到最佳的效果。
例如，在一些示例中，信号线120包括栅线，此时至少两个IC连接线组140被配置为将栅线连接到至少两个栅极驱动IC，也就是说，驱动IC可为栅极驱动IC。
值得注意的是，图2A和图3示出的阵列基板中，导线150均与第二IC连接线132相连；然而，本公开实施例包括但不限于此，导线150也可与IC连接线130绝缘，只要导线150在第二方向上的直线上的正投影与第一IC连接线131在第二方向上的直线上的正投影和第二IC连接线132在第二方向上的直线上的正投影分别交叠或相接，从而可起到引导刻蚀液流动的作用即可。
图4为根据本公开一实施例提供的另一种阵列基板的平面示意图。如图4所示，该阵列基板包括衬底基板110和设置在衬底基板110上的多条信号线120和多条IC连接线130。多条信号线120在衬底基板110上相互平行。多条IC连接线130与多条信号线120一一对应设置，信号线120沿第一方向延伸，多条IC连接线130包括沿与第一方向垂直的第二方向排列的至少两个IC连接线组140，至少两个IC连接线组140被配置为将多条信号线120连接到至少两个驱动IC。上述的至少两个IC连接线组140包括相邻的第一IC连接线组141和第二IC连接线组142。第一IC连接线组141中与第二IC连接线组142距离最近的IC连接线130为第一IC连接线131；第二IC连接线组142与第一IC连接线组141距离最近的IC连接线130为第二IC连接线。该阵列基板还包括导线150，导线150在第二方向上的直线上的正投影与第一IC连接线131在第二方向上的直线上的正投影和第二IC连接线132在第二方向上的直线上的正投影分别交叠。也就是说，导线150在第二方向上的直线上的正投影与第一IC连接线131在第二方向上的直线上的正投影与第二IC连接线132在第二方向上的直线上的正投影同时交叠。
在本实施例提供的阵列基板的制作过程中，在形成上述的信号线120、IC连接线130和导线150的刻蚀工艺中，对应于导线150的光刻胶图案可起到引导刻蚀液从第一IC连接线组141流到第二连接线组142或者从第二IC连接线组142流到第一连接线组141的作用，从而可减轻甚至消除现有设计中第一IC连接线组和第二IC连接线组的分界线上下的刻蚀液浓度不均的问题，边缘刻蚀液不均造成的线宽等工艺参数的轻微波动的问题，从而可提高线宽等工艺参数的均一性，进而避免“横向分屏”等不良。因此，该阵列基板还可提高采用该阵列基板的有机发光二极管显示器的良率。
例如，在一些示例中，如图4所示，导线150与多条信号线120以及多条IC连接线130绝缘。也就是说，导线150与信号线120和IC连接线130均不相连，此时导线150为虚设的导线，只是起到引导刻蚀液从第一IC连接线组141流到第二连接线组142或者从第二IC连接线组142流到第一连接线组141的作用，并不传输信号或电流。
例如，在一些示例中，如图4所示，导线150包括与第一IC连接线131平行的第一部分151和与第二IC连接线132平行的第二部分152，从而可保证新增的导线151不会降低信号线120和IC连接线130所在膜层的均一性。由于在刻蚀工艺中，膜层图案越均一，刻蚀液的流动就越均一，阵列基板上不同区域的刻蚀液浓度就越均一，从而形成的膜层图案的线宽等工艺参数就越均一，因此，本示例提供的导线150可起到提高线宽等工艺参数的均一性。
图5为根据本公开一实施例提供的一种阵列基板沿图2A中AA’方向的剖面示意图。如图5所示，图5示出了一种桥接结构160，可包括位于信号线120和IC连接线130所在膜层上的绝缘层180中的两个过孔161和162和填充在两个过孔中并将两个过孔连接的导电结构163，从而将导线150与信号线120相连。
例如，在一些示例中，当信号线120包括栅线时，如图5所示，该阵列基板还包括位于栅线120远离衬底基板110的一侧的阳极190以及位于阳极190远离衬底基板110的一侧并与阳极190电性相连的有机发光层195。有机发光层195可在阳极190的驱动下发光。此时，该阵列基板可为有机发光二极管显示器的阵列基板。
需要说明的是，图5仅示了阵列基板的一些膜层，该阵列基板还可包括其他膜层图案，其他膜层图案可参照常规设计，本公开实施例在此不作限制。
本公开一实施例还提供一种显示装置，包括上述实施例的任一示例所描述的阵列基板。在上述阵列基板的制作过程中，在形成上述的信号线、IC连接线和导线的刻蚀工艺中，光刻胶图案对应于导线的部分可起到引导刻蚀液从第一IC连接线组流到第二连接线组或者从第二IC连接线组流到第一连接线组的作用，从而可减轻甚至消除现有设计中第一IC连接线组和第二IC连接线组的分界线上下的刻蚀液浓度不均的问题，边缘刻蚀液不均造成的线宽等工艺参数的轻微波动的问题，从而可提高线宽等工艺参数的均一性，进而避免“横向分屏”等不良。因此，由于本实施例提供的显示装置采用上述的阵列基板，该显示装置可避免发生“横向分屏”等不良，从而具有较高的显示品质，另外，该显示装置的产品良率也得到了提高。另外，由于“横向分屏”等不良在大尺寸显示装置中发生的概率较高，因此，本实施例提供的显示装置可在具有较高显示品质和较高良率的同时具有较大的尺寸。例如，该显示装置的尺寸可大于48寸。
例如，该显示装置可为有机发光二极管显示装置。
例如，该显示装置可为电视、手机、电脑、笔记本电脑、平板电脑、导航仪、电子相册等任意具有显示功能的显示装置。该阵列基板还可提高采用该阵列基板的有机发光二极管显示器的良率。
本公开一实施例还提供一种阵列基板的制作方法。图6为根据本公开一实施例提供的一种阵列基板的制作方法的流程图。如图6所示，该制作方法包括以下步骤S301-S303。
步骤S301：在衬底基板上形成导电层；
例如，衬底基板可采用玻璃基板、石英基板、塑料基板等。导电层可采用铜、银、钼、金等金属材料制作。
步骤S302：在导电层远离衬底基板的一侧形成光刻胶图案。
例如，在导电层远离衬底基板的一侧形成光刻胶图案可包括在导电层远离衬底基板的一侧涂覆光刻胶，然后使用掩模板对涂覆的光刻胶进行曝光、显影以形成上述的光刻胶图案。
步骤S303：以上述的光刻胶图案为掩膜进行刻蚀工艺以在衬底基板上形成多条信号线和多条IC连接线，各信号线沿第一方向延伸；多条IC连接线与多条信号线一一对应设置，多条IC连接线包括沿与第一方向垂直的第二方向排列的至少两个IC连接线组，被配置为将多条信号线连接到至少两个驱动IC，至少两个IC连接线组包括相邻的第一IC连接线组和第二IC连接线组，阵列基板还包括导线，导线在第二方向上的直线上的正投影与第一IC连接线组中与第二IC连接线组距离最近的第一IC连接线在第二方向上的直线上的正投影和第二IC连接线组中与第一IC连接线组距离最近的第二IC连接线在第二方向上的直线上的正投影分别交叠或相接。
在本实施例提供的阵列基板的制作方法中，由于光刻胶图案是作为形成多条信号线和多条IC连接线的掩膜，因此光刻胶图案的图案形状与多条信号线和多条IC连接线所在膜层的图案相同。在形成上述的信号线、IC连接线和导线的刻蚀工艺中，光刻胶图案对应于导线的部分可起到引导刻蚀液从第一IC连接线组流到第二连接线组或者从第二IC连接线组流到第一连接线组的作用，从而可减轻甚至消除现有设计中第一IC连接线组和第二IC连接线组的分界线上下的刻蚀液浓度不均的问题，边缘刻蚀液不均造成的线宽等工艺参数的轻微波动的问题，从而可提高线宽等工艺参数的均一性，进而避免“横向分屏”等不良。因此，该阵列基板的制作方法还可提高产品良率。
例如，在一些示例中，上述的刻蚀工艺包括湿法刻蚀工艺。
例如，在一些示例中，上述的阵列基板的制作方法还包括：在多条信号线和多条IC连接线所在膜层远离衬底基板的一侧形成绝缘层；图案化绝缘层以在绝缘层中形成与导线对应的过孔以及与第二IC连接线对应的信号线对应的过孔；在绝缘层远离衬底基板的一侧形成导电层；图案化导电层以形成伸入绝缘层的两个过孔的导电结构以形成桥接结构和阳极。导线可通过桥接结构与第二IC连接线对应的信号线电性相连。
有以下几点需要说明：
(1)本公开实施例附图中，只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)在不冲突的情况下，本公开同一实施例及不同实施例中的特征可以相互组合。
以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (13)

1.一种阵列基板，包括：
衬底基板；
多条信号线，在所述衬底基板上；以及
多条IC连接线，与所述多条信号线一一对应设置，
其中，各所述信号线沿第一方向延伸，所述多条IC连接线包括沿与所述第一方向垂直的第二方向排列的至少两个IC连接线组，被配置为将所述多条信号线连接到至少两个驱动IC，
所述至少两个IC连接线组包括相邻的第一IC连接线组和第二IC连接线组，所述阵列基板还包括导线，所述多条信号线、所述多条IC连接线和所述导线在同一膜层采用同一光刻胶图案刻蚀，所述导线在所述第二方向上的直线上的正投影与所述第一IC连接线组中与所述第二IC连接线组距离最近的第一IC连接线在所述第二方向上的直线上的正投影和所述第二IC连接线组中与所述第一IC连接线组距离最近的第二IC连接线在所述第二方向上的直线上的正投影分别交叠或相接，其中，所述导线与所述第二IC连接线相连，与所述第一IC连接线对应的所述信号线和与所述第二IC连接线对应的所述信号线在所述第二方向的排布顺序与所述第一IC连接线组和所述第二IC连接线组在所述第二方向的排布顺序相反。
2.根据权利要求1所述的阵列基板，其中，所述导线通过桥接结构和与所述第二IC连接线对应的所述信号线电性相连。
3.根据权利要求1所述的阵列基板，其中，所述导线与所述第一IC连接线平行设置且位于所述第一IC连接线远离所述信号线的一侧。
4.根据权利要求1所述的阵列基板，其中，所述导线与所述多条信号线以及所述多条IC连接线绝缘。
5.根据权利要求4所述的阵列基板，其中，所述导线包括与所述第一IC连接线平行的第一部分和与所述第二IC连接线平行的第二部分。
6.根据权利要求1-5中任一项所述的阵列基板，还包括：
显示区和围绕所述显示区的周边区；以及
虚拟区，位于所述周边区远离所述显示区的一侧，
其中，所述多条信号线位于所述显示区和所述周边区，所述多条IC连接线位于所述周边区，所述虚拟区设置有网状结构，所述网状结构包括沿所述第一方向延伸的横向网格线和沿所述第二方向延伸的纵向网格线以形成多个阵列排布的开孔，所述第一IC连接线对应的所述信号线的延伸线所穿越的所述开孔在所述第二方向上的尺寸大于相邻的所述信号线之间的间隔在所述第二方向上的尺寸。
7.根据权利要求6所述的阵列基板，其中，所述第一IC连接线对应的所述信号线的延伸线所穿越的所述开孔在所述第二方向上的尺寸大于相邻的所述信号线之间的间隔在所述第二方向上的尺寸的2倍。
8.根据权利要求6所述的阵列基板，其中，所述多条信号线包括栅线，所述至少两个IC连接线组被配置为将所述栅线连接到至少两个栅极驱动IC。
9.根据权利要求8所述的阵列基板，还包括：
阳极，位于所述栅线远离所述衬底基板的一侧；以及
有机发光层，位于所述阳极远离所述衬底基板的一侧并与所述阳极电性相连。
10.根据权利要求1-5中任一项所述的阵列基板，其中，所述多条信号线相互绝缘。
11.一种显示装置，包括根据权利要求1-10中任一项所述的阵列基板。
12.一种阵列基板的制作方法，包括：
在衬底基板上形成导电层；
在所述导电层远离所述衬底基板的一侧形成光刻胶图案；以及
以所述光刻胶图案为掩膜进行刻蚀工艺以在所述衬底基板上形成多条信号线和多条IC连接线，
其中，各所述信号线沿第一方向延伸；所述多条IC连接线与所述多条信号线一一对应设置，所述多条IC连接线包括沿与所述第一方向垂直的第二方向排列的至少两个IC连接线组，被配置为将所述多条信号线连接到至少两个驱动IC，所述至少两个IC连接线组包括相邻的第一IC连接线组和第二IC连接线组，所述阵列基板还包括导线，所述导线在所述第二方向上的直线上的正投影与所述第一IC连接线组中与所述第二IC连接线组距离最近的第一IC连接线在所述第二方向上的直线上的正投影和所述第二IC连接线组中与所述第一IC连接线组距离最近的第二IC连接线在所述第二方向上的直线上的正投影分别交叠或相接，其中，所述多条信号线、所述多条IC连接线和所述导线在同一膜层采用同一光刻胶图案刻蚀。
13.根据权利要求12所述的阵列基板的制作方法，其中，所述刻蚀工艺包括湿法刻蚀工艺。
CN201810997079.8A 2018-08-29 2018-08-29 阵列基板及其制作方法和显示装置 Active CN109148485B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810997079.8A CN109148485B (zh) 2018-08-29 2018-08-29 阵列基板及其制作方法和显示装置
US16/407,507 US10756124B2 (en) 2018-08-29 2019-05-09 Array substrate, manufacturing method thereof and display device
US16/939,476 US11177295B2 (en) 2018-08-29 2020-07-27 Array substrate, manufacturing method thereof and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810997079.8A CN109148485B (zh) 2018-08-29 2018-08-29 阵列基板及其制作方法和显示装置

Publications (2)

Publication Number Publication Date
CN109148485A CN109148485A (zh) 2019-01-04
CN109148485B true CN109148485B (zh) 2020-10-02

Family

ID=64829243

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810997079.8A Active CN109148485B (zh) 2018-08-29 2018-08-29 阵列基板及其制作方法和显示装置

Country Status (2)

Country Link
US (1) US10756124B2 (zh)
CN (1) CN109148485B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110600510B (zh) * 2019-08-23 2021-04-02 深圳市华星光电半导体显示技术有限公司 一种阵列基板及显示面板
CN113035917A (zh) * 2021-03-04 2021-06-25 合肥京东方光电科技有限公司 一种显示面板、显示面板制备方法及显示装置
CN117337628A (zh) * 2022-03-25 2024-01-02 京东方科技集团股份有限公司 显示基板、其制作方法及显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100666317B1 (ko) * 1999-12-15 2007-01-09 삼성전자주식회사 구동 신호 인가시점 결정모듈, 이를 포함한 액정표시패널어셈블리 및 액정표시패널 어셈블리의 구동 방법
KR102112092B1 (ko) 2013-12-31 2020-05-19 엘지디스플레이 주식회사 터치 센싱 시스템
US20170139296A1 (en) * 2014-07-30 2017-05-18 Sharp Kabushiki Kaisha Display device and method for manufacturing same
KR102244328B1 (ko) * 2014-10-08 2021-04-27 엘지디스플레이 주식회사 터치 센싱 시스템
CN104698666B (zh) 2015-04-01 2018-04-13 上海天马微电子有限公司 阵列基板、触控面板、触控装置、显示面板以及显示装置
CN105204250B (zh) * 2015-10-29 2019-03-01 京东方科技集团股份有限公司 阵列基板、显示装置及阵列基板的制作方法

Also Published As

Publication number Publication date
US20200075640A1 (en) 2020-03-05
CN109148485A (zh) 2019-01-04
US10756124B2 (en) 2020-08-25

Similar Documents

Publication Publication Date Title
CN109103231B (zh) 显示基板及其制造方法、显示装置
US10254876B2 (en) Array substrate, fabricating method thereof and display device
US10665644B2 (en) Organic light emitting display panel and fabricating method thereof, display device
US11387261B2 (en) Array substrate and display device
US11362115B2 (en) Array substrate and preparation method therefor, and display panel and display device
US11215893B2 (en) Array substrate, method for manufacturing the same, and display apparatus
US9244317B2 (en) Active matrix substrate and display device
CN109786434B (zh) 阵列基板、其制备方法、显示面板、装置和像素驱动电路
US20190056818A1 (en) Touch substrate, method for manufacturing the same, and touch display device
US10606388B2 (en) Array substrate, manufacturing method thereof and touch display panel
CN109148485B (zh) 阵列基板及其制作方法和显示装置
US11177295B2 (en) Array substrate, manufacturing method thereof and display device
KR20210002102A (ko) 디스플레이 패널 및 그 제조 방법 및 디스플레이 디바이스
US11758770B2 (en) Display panel and display device with pixel electrode overlapping transparent wires configured to reduce laser-etching damage
CN108389883B (zh) 触控显示基板及其制作方法、显示装置
KR102081598B1 (ko) 네로우 베젤 타입 액정표시장치용 어레이 기판 및 이의 제조방법
US9488887B2 (en) Display device
CN107300996B (zh) 一种阵列基板及其制备方法、显示装置
US20230354671A1 (en) Display panel
CN109976047B (zh) 触控电极结构、触控基板及制备方法、显示面板及装置
US20240065053A1 (en) Display Panel and Terminal Device
CN112186025B (zh) 一种显示面板及其制作方法、显示装置
US20220123088A1 (en) Display panel and manufacturing method thereof
US11861119B2 (en) Display panel and method for manufacturing the same, and display apparatus
WO2024020750A1 (zh) 显示基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant