CN117337628A - 显示基板、其制作方法及显示装置 - Google Patents

显示基板、其制作方法及显示装置 Download PDF

Info

Publication number
CN117337628A
CN117337628A CN202280000546.XA CN202280000546A CN117337628A CN 117337628 A CN117337628 A CN 117337628A CN 202280000546 A CN202280000546 A CN 202280000546A CN 117337628 A CN117337628 A CN 117337628A
Authority
CN
China
Prior art keywords
substrate
display area
display
fan
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280000546.XA
Other languages
English (en)
Inventor
吴刘
袁志东
李永谦
袁粲
苌川川
刘军
孙涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Zhuoyin Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN117337628A publication Critical patent/CN117337628A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

显示基板、其制作方法及显示装置，包括衬底基板(100)，该衬底基板(100)包括异形显示区(AA)，以及位于异形显示区(AA)至少一侧的边框区(BB)；异形显示区(AA)包括第一显示区(AA1)和位于第一显示区(AA1)至少一侧的第二显示区(AA2)，第二显示区(AA2)与边框区(BB)接触设置；多条数据线(101)，位于衬底基板(100)之上，多条数据线(101)位于第一显示区(AA1)和第二显示区(AA2)；多条扇出线(102)，位于多条数据线(101)所在层背离衬底基板(100)的一侧，多条扇出线(102)位于第一显示区(AA1)，多条扇出线(102)与多条数据线电连接；多条虚拟引线(103)，与多条扇出线(102)同层设置，多条虚拟引线(103)位于第二显示区(AA2)，多条虚拟引线(103)在第二显示区(AA2)内的分布密度与多条扇出线(102)在第一显示区(AA1)内的分布密度的比值满足预设阈值。

Description

显示基板、其制作方法及显示装置 技术领域
本公开涉及显示技术领域，尤其涉及一种显示基板、其制作方法及显示装置。
背景技术
随着5G时代来临，万物互联变得不再遥不可及。作为万物互联的窗口，显示行业在享受巨大的市场红利的同时，也面临更多的困难和挑战。
发明内容
本公开实施例提供的显示基板、其制作方法及显示装置，具体方案如下：
一方面，本公开实施例提供了一种显示基板，包括：
衬底基板，所述衬底基板包括异形显示区，以及位于所述异形显示区至少一侧的边框区；所述异形显示区包括第一显示区和位于所述第一显示区至少一侧的第二显示区，所述第二显示区与所述边框区接触设置；
数据线，位于所述衬底基板之上，所述数据线位于所述第一显示区和所述第二显示区；
多条扇出线，位于所述数据线所在层背离所述衬底基板的一侧，所述多条扇出线位于所述第一显示区，所述多条扇出线中的至少一条与所述数据线电连接；
多条虚拟引线，与所述多条扇出线同层设置，所述多条虚拟引线位于所述第二显示区，所述多条虚拟引线在所述第二显示区内的分布密度与所述多条扇出线在所述第一显示区内的分布密度的比值满足预设阈值。
在一些实施例中，在本公开实施例提供的上述显示基板中，所述预设阈值大于等于0.5且小于等于1.5。
在一些实施例中，在本公开实施例提供的上述显示基板中，所述预设阈值大于等于0.8且小于等于1.2。
在一些实施例中，在本公开实施例提供的上述显示基板中，所述预设阈值为1。
在一些实施例中，在本公开实施例提供的上述显示基板中，还包括：第一电源线，所述第一电源线位于所述边框区，所述第一电源线与所述多条虚拟引线电连接。
在一些实施例中，在本公开实施例提供的上述显示基板中，所述第一电源线与所述多条虚拟引线形成闭合回路。
在一些实施例中，在本公开实施例提供的上述显示基板中，还包括与所述多条虚拟引线同层设置的连接线，所述多条虚拟引线通过所述连接线与所述第一电源线形成闭合回路。
在一些实施例中，在本公开实施例提供的上述显示基板中，所述第一电源线至少位于所述多条虚拟引线所在层，所述第一电源线与所述多条虚拟引线一体设置。
在一些实施例中，在本公开实施例提供的上述显示基板中，还包括位于所述异形显示区的栅极驱动电路。
在一些实施例中，在本公开实施例提供的上述显示基板中，所述栅极驱动电路包括级联设置的多个移位寄存器，所述多个移位寄存器关于所述异形显示区在列方向上的中心轴对称设置。
在一些实施例中，在本公开实施例提供的上述显示基板中，还包括在所述异形显示区呈阵列排布的多个子像素；所述多个移位寄存器沿列方向级联设置在各行所述子像素的行间隙处。
在一些实施例中，在本公开实施例提供的上述显示基板中，还包括多条栅极驱动信号线，所述多条栅极驱动信号线位于所述第一显示区和所述第二显示区，所述多条栅极驱动信号线被配置为向所述栅极驱动电路提供控制信号。
在一些实施例中，在本公开实施例提供的上述显示基板中，所述多条扇出线包括与所述数据线的延伸方向大致相同的扇出线段，所述多条栅极驱动信号线的延伸方向与所述数据线的延伸方向大致相同；
各所述扇出线段在所述衬底基板上的正投影与所述多条栅极驱动信号线在所述衬底基板上的正投影互不交叠。
在一些实施例中，在本公开实施例提供的上述显示基板中，所述多条虚拟引线的延伸方向与所述数据线的延伸方向大致相同；
所述多条虚拟引线在所述衬底基板上的正投影与所述多条栅极驱动信号线在所述衬底基板上的正投影互不交叠。
在一些实施例中，在本公开实施例提供的上述显示基板中，还包括在所述异形显示区呈阵列排布的多个子像素，每列所述子像素包括与列间隙邻接设置的边缘区；
所述栅极驱动信号线位于各列所述子像素的部分列间隙处；
在所述第一显示区内，各所述扇出线段在所述衬底基板上的正投影与各所述边缘区在所述衬底基板上的正投影至少部分重叠，且各所述扇出线段在所述衬底基板上的正投影与所述部分列间隙之外的其余列间隙在所述衬底基板上的正投影至少部分重叠；
在所述第二显示区内，所述多条虚拟引线在所述衬底基板上的正投影与各所述边缘区在所述衬底基板上的正投影至少部分重叠，且所述多条虚拟引线在所述衬底基板上的正投影与所述部分列间隙之外的其余列间隙在所述衬底基板上的正投影至少部分重叠。
在一些实施例中，在本公开实施例提供的上述显示基板中，在所述第一显示区内，各所述扇出线段在所述衬底基板上的正投影大致均匀分散在各所述栅极驱动信号线在所述衬底基板上的正投影之间；
在所述第二显示区内，各所述虚拟引线在所述衬底基板上的正投影大致均匀分散在各所述栅极驱动信号线在所述衬底基板上的正投影之间。
在一些实施例中，在本公开实施例提供的上述显示基板中，所述多条扇 出线包括与所述数据线的延伸方向大致相同的扇出线段，所述多条虚拟引线的延伸方向与所述数据线的延伸方向大致相同，所述多条栅极驱动信号线的延伸方向与所述数据线的延伸方向大致相同；
各所述扇出线段和/或所述多条虚拟引线在所述衬底基板上的正投影与所述多条栅极驱动信号线在所述衬底基板上的正投影至少部分重叠。
在一些实施例中，在本公开实施例提供的上述显示基板中，各所述扇出线段在所述衬底基板上的正投影、以及所述多条虚拟引线在所述衬底基板上的正投影分别与所述数据线在所述衬底基板上的正投影互不交叠。
在一些实施例中，在本公开实施例提供的上述显示基板中，还包括在所述异形显示区呈阵列排布的多个子像素，每相邻两列所述子像素为一组，每列所述子像素与一条所述数据线对应电连接，每组所述子像素对应的两条所述数据线位于组内两列所述子像素的列间隙处；所述多条栅极驱动信号线与所述数据线同层设置，所述栅极驱动信号线位于各组所述子像素之间间隔设置的组间隙处。
在一些实施例中，在本公开实施例提供的上述显示基板中，所述异形显示区的形状为图案、字母、数字或汉字。
另一方面，本公开实施例还提供了一种显示装置，包括本公开实施例提供的上述显示基板。
另一方面，本公开实施例还提供了一种上述显示基板的制作方法，包括：
提供一衬底基板，所述衬底基板包括异形显示区，以及位于所述异形显示区至少一侧的边框区；所述异形显示区包括第一显示区和位于所述第一显示区至少一侧的第二显示区，所述第二显示区与所述边框区接触设置；
在所述衬底基板上形成位于所述第一显示区和所述第二显示区的数据线；
在所述数据线所在层上形成位于所述第一显示区的多条扇出线，同时形成位于所述第二显示区的多条虚拟引线，其中，所述多条扇出线中的至少一条与所述数据线电连接，所述多条虚拟引线在所述第二显示区内的分布密度与所述多条扇出线在所述第一显示区内的分布密度的比值满足预设阈值。
附图说明
图1为相关技术中显示基板的结构示意图；
图2为本公开实施例提供的显示基板的一种结构示意图；
图3为本公开实施例提供的显示基板内一个子像素所含有效发光区的结构示意图；
图4为本公开实施例提供的显示基板中扇出线与数据线的电连接示意图；
图5为图2所示Z区域或Z’区域的放大结构示意图；
图6为图2所示Z区域内扇出线的布线示意图；
图7为图2所示Z’区域内虚拟引线的一种布线示意图；
图8为图2所示Z’区域内虚拟引线的又一种布线示意图；
图9为图2所示Z’区域内虚拟引线的又一种布线示意图；
图10为图2所示Z’区域内虚拟引线的又一种布线示意图；
图11为图2所示Z’区域内虚拟引线的又一种布线示意图；
图12为图2所示Z’区域内虚拟引线的又一种布线示意图；
图13为图2所示Z’区域内虚拟引线的又一种布线示意图；
图14为图2所示Z’区域内虚拟引线的又一种布线示意图；
图15为图2所示Z’区域内虚拟引线的又一种布线示意图；
图16为图2所示Z’区域内虚拟引线的又一种布线示意图；
图17为图2所示Z’区域内虚拟引线的又一种布线示意图；
图18为本公开实施例提供的第一电源线的剖面结构示意图；
图19为本公开实施例提供的栅极驱动电路所在区域的一种示意图；
图20为本公开实施例提供的栅极驱动电路所在区域的又一种示意图；
图21为本公开实施例提供的栅极驱动电路所在区域的又一种示意图；
图22为本公开实施例提供的栅极驱动电路所在区域的又一种示意图；
图23为本公开实施例提供的栅极驱动电路所在区域的又一种示意图；
图24为图2所示Z区域或Z’区域内不同信号线的一种布线示意图；
图25为图2所示Z区域或Z’区域内不同信号线的又一种布线示意图；
图26为图2所示Z区域或Z’区域内不同信号线的又一种布线示意图；
图27为本公开实施例提供的显示基板的又一种结构示意图；
图28为本公开实施例提供的显示基板的又一种结构示意图；
图29为本公开实施例提供的显示基板的又一种结构示意图；
图30为本公开实施例提供的显示基板的又一种结构示意图；
图31为本公开实施例提供的显示基板的制作方法的流程图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本公开内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。
除非另作定义，此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“内”、“外”、“上”、“下”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
异形屏的设计及生产，是定制化需求的重中之重。异形屏需要具有良好均匀性以及较长寿命的同时，还要兼顾美观、高分辨率等。由于有机电致发光(OLED)显示屏具有超薄一体化等优点，因此，OLED显示屏在异形屏产品中的应用逐步得到重视。
相关技术中的显示屏一般为矩形屏，矩形屏的数据线可以设置在显示区(AA)，并可纵向延伸直接连接到覆晶薄膜(COF)上。但是异形屏的形状不 规则，若将显示区的数据线直接纵向延伸，并在边框区设置扇出线，以通过扇出线连接数据线和覆晶薄膜，则会导致边框区较宽。为了满足窄边框的发展趋势，可以将扇出线设置在AA区(Fan-out In AA，FIA)，具体如图1所示，可在AA区内，将位于第一源漏金属层(SD 1)的数据线101通过位于第二源漏金属层(SD 2)的扇出线102连接至覆晶薄膜COF。然而，由图1可见，扇出线102在AA区内的分布极不均匀，这会造成异形屏发光不均匀的现象。
为了改善相关技术中存在的上述技术问题，本公开实施例提供了一种显示基板，如图2至图4所示，包括：
衬底基板100，该衬底基板100包括异形显示区AA，以及位于异形显示区AA至少一侧的边框区BB，可选地，边框区BB包围异形显示区AA；异形显示区AA包括第一显示区AA 1和位于第一显示区AA 1至少一侧的第二显示区AA 2，第二显示区AA 2与边框区BB接触设置；
数据线101，位于衬底基板100之上，数据线101位于第一显示区AA 1和第二显示区AA 2；可选地，数据线101为多条且均沿纵向延伸；
多条扇出线102，位于数据线101所在层背离衬底基板100的一侧，多条扇出线102位于第一显示区AA 1，多条扇出线102中的至少一条与数据线101电连接；示例性地，多条数据线101所在层为第一源漏金属层SD 1，扇出线102所在层为第二源漏金属层SD 2；
多条虚拟引线103，与多条扇出线102同层设置，多条虚拟引线103位于第二显示区AA 2，多条虚拟引线103在第二显示区AA 2内的分布密度与多条扇出线102在第一显示区AA 1内的分布密度的比值满足预设阈值，例如多条虚拟引线103在第二显示区AA 2内的分布密度为α，多条扇出线102在第一显示区AA 1内的分布密度为β，则多条虚拟引线103在第二显示区AA 2内的分布密度与多条扇出线102在第一显示区AA 1内的分布密度的比值为α/β。
需要说明的是，在本公开中，分布密度指特定面积的区域(例如图5所示十二个子像素P区域)内布线数量与该特定面积之比。“同层”指采用同一成膜工艺形成用于制作特定图形的膜层，然后利用同一掩模板(mask，也称光 罩)通过一次掩膜工艺形成的层结构。即一次掩膜工艺对应一道掩模板。根据特定图形的不同，一次掩膜工艺可能包括多次曝光、显影或刻蚀工艺，而所形成层结构中的特定图形可以是连续的也可以是不连续的，这些特定图形可能处于相同的高度或者具有相同的厚度、也可能处于不同的高度或者具有不同的厚度。
在本公开实施例提供的上述显示基板中，通过在第二显示区AA 2内设置与扇出线102(位于第一显示区AA 1内)同层的虚拟引线103，并保证多条虚拟引线103在第二显示区AA 2内的分布密度与多条扇出线102在第一显示区AA 1内的分布密度的比值满足预设阈值，可以使得异形显示区AA内扇出线102所在层的布线整体较均匀，从而可有效提高发光均匀性。
在一些实施例中，在本公开实施例提供的上述显示基板中，预设阈值可以大于等于0.5且小于等于1.5。可选地，图6示出了在图5所示十二个子像素P区域内扇出线102的一种布线密度。由图6可知，扇出线102在十二个子像素P区域内的布线数量为21条。图7至图17分别示出了相较于图6所示扇出线102的布线密度，预设阈值依次为0.5、0.6、0.7、0.8、0.9、1、1.1、1.2、1.3、1.4和1.5的情况下，在图5所示十二个子像素P区域内虚拟引线103的布线密度。应当理解的是，由于虚拟引线103以条为单位，因此，在依据图6所示扇出线102的布线密度和上述各预设阈值计算出虚拟引线103的条数具有小数时，可以在满足不小于预设阈值为0.5对应的虚拟引线103的理论条数(即10.5)且不大于预设阈值为1.5对应的虚拟引线103的理论条数(即31.5)的前提下，对虚拟引线103的实际数量进行四舍五入。示例性地，在图7中示出了十二个子像素P区域内具有11条虚拟引线103，在图8中示出了十二个子像素P区域内具有13条虚拟引线103，在图9中示出了十二个子像素P区域内具有15条虚拟引线103，在图10中示出了十二个子像素P区域内具有17条虚拟引线103，在图11中示出了十二个子像素P区域内具有19条虚拟引线103，在图12中示出了十二个子像素P区域内具有21条虚拟引线103，在图13中示出了十二个子像素P区域内具有23条虚拟引线103，在图 14中示出了十二个子像素P区域内具有25条虚拟引线103，在图15中示出了十二个子像素P区域内具有27条虚拟引线103，在图16中示出了十二个子像素P区域内具有29条虚拟引线103，在图17中示出了十二个子像素P区域内具有31条虚拟引线103。本公开中，在预设阈值大于等于0.8且小于等于1.2的情况下，同层设置的扇出线102和虚拟引线103的分布均匀性较好，可有效提高发光均匀性；在预设阈值为1的情况下，同层设置的扇出线102和虚拟引线103的分布均匀性最好，可最大化提高发光均匀性。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图2所示，还可以包括：第一电源线104(例如低电平电源线VSS)，该第一电源线104位于边框区BB，可选地，第一电源线104包围异形显示区AA设置，第一电源线104与多条虚拟引线103电连接，以保证虚拟引线103上的电位稳定，避免虚拟信号线103上的电位波动而影响显示效果。可选地，如图2所示，第一电源线104与多条虚拟引线103形成闭合回路，以利于维持全部虚拟引线103的整体电位稳定，避免第二显示区AA 2内电位波动而影响显示效果。在一些实施例中，如图2所示，还可以设置与多条虚拟引线103同层的连接线105，使得虚拟引线103通过连接线105与第一电源线104形成闭合回路。可选地，各虚拟引线103沿纵向延伸，连接线105沿横向延伸。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图2和图18所示，第一电源线104可以至少位于多条虚拟引线103所在层，且第一电源线104与多条虚拟引线103一体设置，从而可采用一次掩膜工艺制作虚拟引线103及第一电源线104在该层的图案，避免单独增加虚拟引线103的掩膜工艺。另外，将第一电源线104与多条虚拟引线103一体设置，还可有效减小第一电源线104的电阻，利于保持第一电源线104上传输信号的一致性。可选地，如图18所示，为了进一步减小第一电源线104的电阻，第一电源线104可以包括位于数据线101所在层的第一子电源线1041、位于虚拟引线103所在层的第二子电源线1042、以及位于阳极106所在层的第三子电源线1043，且第一子电源线1041、第二子电源线1042、第三子电源线1043层叠设置且 通过过孔电连接。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图19至图23所示，还可以在异形显示区AA设置栅极驱动电路GIA，从而无需在边框区BB内设置栅极驱动电路GIA，以实现窄边框设计。栅极驱动电路GIA用于给栅线(gate line)提供驱动信号。
在一些实施例中，在本公开实施例提供的上述显示基板中，栅极驱动电路GIA包括级联设置的多个移位寄存器，这些移位寄存器可以关于异形显示区AA在列方向Y上的中心轴MN对称设置，如图19至图23所示。这样设置，可以使得栅极驱动电路GIA通过栅线为中心轴MN两侧的同行子像素P同步提供驱动信号，提高显示效果。可选地，为了便于栅极驱动电路GIA与栅线的电连接，可将栅极驱动电路GIA包括的多个移位寄存器沿列方向Y级联设置在各行子像素P的行间隙处。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图2和图24所示，还可以包括为栅极驱动电路GIA提供控制信号的多条栅极驱动信号线107，全部栅极驱动信号线107位于第一显示区AA 1和第二显示区AA 2，从而无需在边框区BB内设置栅极驱动信号线107，以实现窄边框设计。可选地，多条栅极驱动信号线107可以为时钟信号线(Clk)、帧起始信号线(STV)等。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图2和图24所示，多条扇出线102可以包括与数据线101延伸方向大致相同的扇出线段102’，虚拟引线103的延伸方向与数据线101的延伸方向大致相同，栅极驱动信号线107的延伸方向与数据线101的延伸方向大致相同。可选地，各扇出线段102’和/或多条虚拟引线103在衬底基板100上的正投影与多条栅极驱动信号线107在衬底基板100上的正投影互不交叠，以避免扇出线段102’和/或虚拟引线106与栅极驱动信号线107之间形成耦合电容。
需要说明的是，在本公开提供的实施例中，由于工艺条件的限制或测量等其他因素的影响，上述特征之间“延伸方向大致相同”的关系可能是延伸方向 恰好平行，也可能会有一些偏差(例如延伸方向相交而成的锐角小于等于5°)，因此上述特征之间“延伸方向大致相同”的关系只要满足误差允许，均属于本公开的保护范围。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图24所示，各列子像素(例如L r1、L g1、L b1、L r2、L g2、L b2)包括与列间隙邻接设置的边缘区；在扇出线段102’和虚拟引线103在衬底基板100上的正投影均与栅极驱动信号线107在衬底基板100上的正投影互不交叠的情况下，可以设置栅极驱动信号线107位于各列子像素的部分列间隙处；在第一显示区AA 1内，各扇出线段102’在衬底基板100上的正投影与各列子像素的边缘区在衬底基板100上的正投影至少部分重叠，且各扇出线段102’在衬底基板100上的正投影与未设置栅极驱动信号线107的列间隙在衬底基板100上的正投影至少部分重叠；在第二显示区AA 2内，多条虚拟引线103在衬底基板100上的正投影与各列子像素的边缘区在衬底基板100上的正投影至少部分重叠，且多条虚拟引线103在衬底基板100上的正投影与未设置栅极驱动信号线107的列间隙在衬底基板100上的正投影至少部分重叠。如此，则可实现各扇出线段102’和多条虚拟引线103在衬底基板100上的正投影均与多条栅极驱动信号线107在衬底基板100上的正投影互不交叠；同时保证了扇出线102在特定面积的区域(例如两行六列中的十二个子像素P所在区域)的分布密度和布线方式相同，最大化提高发光均匀性。
需要说明的是，图24中扇出线段102’的布线方式与图6中扇出线102的布线方式相同。为了避免相邻两条扇出线102短接，可以设置相邻两条扇出线102之间的距离大于等于2.7μm；例如，图6中的d 1为17.6μm，d 2为38μm，d 3为19.5μm，d 4为2.7μm。可选地，每条扇出线102的线宽可以大于等于2.5μm且小于等于2.6μm，例如扇出线102的线宽为2.54μm、2.56μm等。
在一些实施例中，在本公开实施例提供的上述显示基板中，在扇出线段102’和虚拟引线103在衬底基板100上的正投影均与栅极驱动信号线107在衬底基板100上的正投影互不交叠的情况下，如图25所示，还可以设置在第一 显示区AA 1内，各扇出线段102’在衬底基板100上的正投影大致均匀分散在各栅极驱动信号线107在衬底基板100上的正投影之间；且在第二显示区AA 2内，各虚拟引线103在衬底基板100上的正投影大致均匀分散在各栅极驱动信号线107在衬底基板100上的正投影之间。这样也可实现各扇出线102’和多条虚拟引线103在衬底基板100上的正投影均与多条栅极驱动信号线107在衬底基板100上的正投影互不交叠的效果；同时保证了扇出线102在特定面积的区域(例如任意两行六列中的十二个子像素P所在区域)的分布密度和布线方式相同，最大化提高发光均匀性。
需要说明的是，在本公开中“大致均匀分散”指在栅极驱动信号线107之间的区域内，任意相邻两条扇出线102或任意相邻虚拟引线103之间的距离相等或距离之间的差值在40％的范围内。例如，在图25中，d 5为11μm，d 6为6.75μm，(d 5-d 6)/d 5约等于39％，在40％的范围内。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图26所示，各扇出线段102’和/或多条虚拟引线103在衬底基板100上的正投影也可以与多条栅极驱动信号线107在衬底基板100上的正投影至少部分重叠，使得可沿用相关技术中扇出线102的设计，仅新增虚拟引线103的设计即可。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图26所示，各扇出线段102’在衬底基板100上的正投影、以及多条虚拟引线103在衬底基板100上的正投影分别与数据线101在衬底基板100上的正投影互不交叠，以防止扇出线段102’和虚拟引线106与数据线101之间形成耦合电容。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图26所示，为了使得各扇出线段102’和/或多条虚拟引线103在衬底基板100上的正投影也可以与多条栅极驱动信号线107在衬底基板100上的正投影至少部分重叠，且与数据线101在衬底基板100上的正投影互不交叠，可以设置在第一显示区AA 1内，各扇出线段102’在衬底基板100上的正投影与各列子像素的边缘区在衬底基板100上的正投影至少部分重叠，且多条扇出线102在衬底基板100上的正投影与设置栅极驱动信号线107的列间隙在衬底基板100上的正投 影至少部分重叠；在第二显示区AA 2内，多条虚拟引线103在衬底基板100上的正投影与各列子像素的边缘区在衬底基板100上的正投影至少部分重叠，且多条虚拟引线103在衬底基板100上的正投影与设置栅极驱动信号线107的列间隙在衬底基板100上的正投影至少部分重叠。
在一些实施例中，在本公开实施例提供的上述显示基板中，多条栅极驱动信号线107可以与多条数据线101同层设置，以通过一次掩膜工艺完成栅极驱动信号线107与数据线101的制作，由此节约一道掩膜工艺，利于提高生产效率，降低生产成本。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图25和图26所示，栅极驱动信号线107与数据线101位于各列子像素(例如L r1、L g1、L b1、L r2、L g2、L b2)的不同列间隙处，以避免栅极驱动信号线107与数据线101在同一列间隙处时，因栅极驱动信号线107与数据线101距离较近而造成彼此短接。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图24至图26所示，每相邻两列子像素为一组，每列子像素与一条数据线101对应电连接，每组子像素对应的两条数据线101位于组内两列子像素的列间隙处；栅极驱动信号线107位于各组子像素之间间隔设置的组间隙处。在图24至图26中，自左而右的各列子像素可以分别为第一列红色子像素L r1、第一列绿色子像素L g1、第一列蓝色子像素L b1、第二列红色子像素L r2、第二列绿色子像素L g2和第二列蓝色子像素L b2，其中，第一列红色子像素L r1和其左侧的一列蓝色子像素(图中未示出)可标记为第一组，第一列绿色子像素L g1和第一列蓝色子像素L b1标记为第二组，第二列红色子像素L r2和第二列绿色子像素L g2标记为第三组，第二列蓝色子像素L b2和其右侧的一列红色子像素(图中未示出)标记为第四组，第一列红色子像素L r1及其左侧的一列蓝色子像素(图中未示出)分别对应电连接的数据线101设置第一组内的列间隙处，第一列绿色子像素L g1和第一列蓝色子像素L b1分别对应电连接的数据线101设置在第二组内的列间隙处，第二列红色子像素L r2和第二列绿色子像素L g2分别对应 电连接的数据线101设置在第三组内的列间隙处，第二列蓝色子像素L b2和其右侧的一列红色子像素(图中未示出)分别对应电连接的数据线101设置在第四组内的列间隙处；栅极驱动信号线107设置在第一组和第二组的组间隙、以及第三组和第四组的组间隙处。可选地，在第二组和第三组的组间隙处，可设置与数据线101同层的参考信号线(Vref)108和初始化信号线(Vin)109；并在第一组和第四组内的列间隙内设置位于两条数据线101之间且与数据线101同层设置的第二电源线110(例如高电平电源线VDD)。在一些实施例中，参考信号线108可以通过扇出线102与覆晶薄膜电连接，应当理解的是，为避免信号串扰，参考信号线108、数据线101分别与不同的扇出线102电连接。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图2、图27至图30所示，异形显示区AA的形状可为图案(例如心形)、字母(例如D、I、Y等)、数字或汉字。在具体实施时，可以根据实际需要设计异形显示区AA的形状，在此不做具体限定。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图3、图4和图18所示，还可以包括：缓冲层111、第一栅绝缘层112、第二栅绝缘层113、层间介质层114、第一平坦层115、第一绝缘层116、第二绝缘层117、第二平坦层118、像素界定层119、发光功能层120、阴极121、晶体管TFT、存储电容Cst等。其中，发光功能层120包括但不限于空穴注入层、空穴传输层、电子阻挡层、发光材料层、空穴阻挡层、电子传输层、电子注入层。晶体管TFT可以是薄膜晶体管，也可以是金属氧化物半导体场效应管；晶体管TFT可以为顶栅型晶体管、底栅型晶体管或双栅型晶体管，在此也不做限定。对于显示基板的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本公开的限制。
基于同一发明构思，本公开实施例提供了一种上述显示基板的制作方法，如图31所示，可以包括以下步骤：
S3101、提供一衬底基板，衬底基板包括异形显示区，以及位于异形显示 区至少一侧的边框区；异形显示区包括第一显示区和位于第一显示区至少一侧的第二显示区，第二显示区与边框区接触设置；
S3102、在衬底基板上形成位于第一显示区和第二显示区的数据线；
S3103、在数据线所在层上形成位于第一显示区的多条扇出线，同时形成位于第二显示区的多条虚拟引线，其中，多条扇出线中的至少一条与数据线电连接，多条虚拟引线在第二显示区内的分布密度与多条扇出线在第一显示区内的分布密度的比值满足预设阈值。
基于同一发明构思，本公开实施例提供了一种显示装置，包括本公开实施例提供的上述显示基板。由于该显示装置解决问题的原理与上述显示基板解决问题的原理相似，因此，本公开实施例提供的该显示基板的实施可以参见本公开实施例提供的上述显示装置的实施，重复之处不再赘述。
在一些实施例中，本公开实施例提供的上述显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪、智能手表、健身腕带、个人数字助理等任何具有显示功能的产品或部件。该显示装置包括但不限于：射频单元、网络模块、音频输出&输入单元、传感器、显示单元、用户输入单元、接口单元、存储器、处理器、以及电源等部件。另外，本领域技术人员可以理解的是，上述结构并不构成对本公开实施例提供的上述显示装置的限定，换言之，在本公开实施例提供的上述显示装置中可以包括上述更多或更少的部件，或者组合某些部件，或者不同的部件布置。
显然，本领域的技术人员可以对本公开实施例进行各种改动和变型而不脱离本公开实施例的精神和范围。这样，倘若本公开实施例的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开也意图包含这些改动和变型在内。

Claims (22)

  1. 一种显示基板，其中，包括：
    衬底基板，所述衬底基板包括异形显示区，以及位于所述异形显示区至少一侧的边框区；所述异形显示区包括第一显示区和位于所述第一显示区至少一侧的第二显示区，所述第二显示区与所述边框区接触设置；
    数据线，位于所述衬底基板之上，所述数据线位于所述第一显示区和所述第二显示区；
    多条扇出线，位于所述数据线所在层背离所述衬底基板的一侧，所述多条扇出线位于所述第一显示区，所述多条扇出线中的至少一条与所述数据线电连接；
    多条虚拟引线，与所述多条扇出线同层设置，所述多条虚拟引线位于所述第二显示区，所述多条虚拟引线在所述第二显示区内的分布密度与所述多条扇出线在所述第一显示区内的分布密度的比值满足预设阈值。
  2. 如权利要求1所述的显示基板，其中，所述预设阈值大于等于0.5且小于等于1.5。
  3. 如权利要求2所述的显示基板，其中，所述预设阈值大于等于0.8且小于等于1.2。
  4. 如权利要求3所述的显示基板，其中，所述预设阈值为1。
  5. 如权利要求1～4任一项所述的显示基板，其中，还包括：第一电源线，所述第一电源线位于所述边框区，所述第一电源线与所述多条虚拟引线电连接。
  6. 如权利要求5所述的显示基板，其中，所述第一电源线与所述多条虚拟引线形成闭合回路。
  7. 如权利要求6所述的显示基板，其中，还包括与所述多条虚拟引线同层设置的连接线，所述多条虚拟引线通过所述连接线与所述第一电源线形成闭合回路。
  8. 如权利要求5～7任一项所述的显示基板，其中，所述第一电源线至少位于所述多条虚拟引线所在层，所述第一电源线与所述多条虚拟引线一体设置。
  9. 如权利要求1～8任一项所述的显示基板，其中，还包括位于所述异形显示区的栅极驱动电路。
  10. 如权利要求9所述的显示基板，其中，所述栅极驱动电路包括级联设置的多个移位寄存器，所述多个移位寄存器关于所述异形显示区在列方向上的中心轴对称设置。
  11. 如权利要求10所述的显示基板，其中，还包括在所述异形显示区呈阵列排布的多个子像素；所述多个移位寄存器沿列方向级联设置在各行所述子像素的行间隙处。
  12. 如权利要求9～11任一项所述的显示基板，其中，还包括多条栅极驱动信号线，所述多条栅极驱动信号线位于所述第一显示区和所述第二显示区，所述多条栅极驱动信号线被配置为向所述栅极驱动电路提供控制信号。
  13. 如权利要求12所述的显示基板，其中，所述多条扇出线包括与所述数据线的延伸方向大致相同的扇出线段，所述多条栅极驱动信号线的延伸方向与所述数据线的延伸方向大致相同；
    各所述扇出线段在所述衬底基板上的正投影与所述多条栅极驱动信号线在所述衬底基板上的正投影互不交叠。
  14. 如权利要求13所述的显示基板，其中，所述多条虚拟引线的延伸方向与所述数据线的延伸方向大致相同；
    所述多条虚拟引线在所述衬底基板上的正投影与所述多条栅极驱动信号线在所述衬底基板上的正投影互不交叠。
  15. 如权利要求14所述的显示基板，其中，还包括在所述异形显示区呈阵列排布的多个子像素，每列所述子像素包括与列间隙邻接设置的边缘区；
    所述栅极驱动信号线位于各列所述子像素的部分列间隙处；
    在所述第一显示区内，各所述扇出线段在所述衬底基板上的正投影与各 所述边缘区在所述衬底基板上的正投影至少部分重叠，且各所述扇出线段在所述衬底基板上的正投影与所述部分列间隙之外的其余列间隙在所述衬底基板上的正投影至少部分重叠；
    在所述第二显示区内，所述多条虚拟引线在所述衬底基板上的正投影与各所述边缘区在所述衬底基板上的正投影至少部分重叠，且所述多条虚拟引线在所述衬底基板上的正投影与所述部分列间隙之外的其余列间隙在所述衬底基板上的正投影至少部分重叠。
  16. 如权利要求14所述的显示基板，其中，在所述第一显示区内，各所述扇出线段在所述衬底基板上的正投影大致均匀分散在各所述栅极驱动信号线在所述衬底基板上的正投影之间；
    在所述第二显示区内，各所述虚拟引线在所述衬底基板上的正投影大致均匀分散在各所述栅极驱动信号线在所述衬底基板上的正投影之间。
  17. 如权利要求12所述的显示基板，其中，所述多条扇出线包括与所述数据线的延伸方向大致相同的扇出线段，所述多条虚拟引线的延伸方向与所述数据线的延伸方向大致相同，所述多条栅极驱动信号线的延伸方向与所述数据线的延伸方向大致相同；
    各所述扇出线段和/或所述多条虚拟引线在所述衬底基板上的正投影与所述多条栅极驱动信号线在所述衬底基板上的正投影至少部分重叠。
  18. 如权利要求17所述的显示基板，其中，各所述扇出线段在所述衬底基板上的正投影、以及所述多条虚拟引线在所述衬底基板上的正投影分别与所述数据线在所述衬底基板上的正投影互不交叠。
  19. 如权利要求12～18任一项所述的显示基板，其中，还包括在所述异形显示区呈阵列排布的多个子像素，每相邻两列所述子像素为一组，每列所述子像素与一条所述数据线对应电连接，每组所述子像素对应的两条所述数据线位于组内两列所述子像素的列间隙处；所述多条栅极驱动信号线与所述数据线同层设置，所述栅极驱动信号线位于各组所述子像素之间间隔设置的组间隙处。
  20. 如权利要求1～19任一项所述的显示基板，其中，所述异形显示区的形状为图案、字母、数字或汉字。
  21. 一种显示装置，其中，包括如权利要求1～19任一项所述的显示基板。
  22. 一种如权利要求1～19任一项所述显示基板的制作方法，其中，包括：
    提供一衬底基板，所述衬底基板包括异形显示区，以及位于所述异形显示区至少一侧的边框区；所述异形显示区包括第一显示区和位于所述第一显示区至少一侧的第二显示区，所述第二显示区与所述边框区接触设置；
    在所述衬底基板上形成位于所述第一显示区和所述第二显示区的数据线；
    在所述数据线所在层上形成位于所述第一显示区的多条扇出线，同时形成位于第二显示区的多条虚拟引线，其中，所述多条扇出线中的至少一条与所述数据线电连接，所述多条虚拟引线在所述第二显示区内的分布密度与所述多条扇出线在所述第一显示区内的分布密度的比值满足预设阈值。
CN202280000546.XA 2022-03-25 2022-03-25 显示基板、其制作方法及显示装置 Pending CN117337628A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/083142 WO2023178673A1 (zh) 2022-03-25 2022-03-25 显示基板、其制作方法及显示装置

Publications (1)

Publication Number Publication Date
CN117337628A true CN117337628A (zh) 2024-01-02

Family

ID=88099590

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280000546.XA Pending CN117337628A (zh) 2022-03-25 2022-03-25 显示基板、其制作方法及显示装置

Country Status (2)

Country Link
CN (1) CN117337628A (zh)
WO (1) WO2023178673A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018040966A (ja) * 2016-09-08 2018-03-15 株式会社ジャパンディスプレイ 表示装置
CN107703688B (zh) * 2017-09-28 2020-07-07 武汉天马微电子有限公司 一种阵列基板及显示装置
CN108445686B (zh) * 2018-03-28 2021-03-12 上海中航光电子有限公司 阵列基板、显示面板与显示装置
CN108831302B (zh) * 2018-06-19 2020-08-21 武汉天马微电子有限公司 显示面板及显示装置
CN108598139B (zh) * 2018-06-26 2021-04-30 武汉天马微电子有限公司 显示面板及显示装置
CN109148485B (zh) * 2018-08-29 2020-10-02 合肥鑫晟光电科技有限公司 阵列基板及其制作方法和显示装置
CN111258456B (zh) * 2020-01-21 2022-09-20 重庆京东方显示技术有限公司 显示基板及其制造方法、显示装置

Also Published As

Publication number Publication date
WO2023178673A1 (zh) 2023-09-28

Similar Documents

Publication Publication Date Title
CN110190103B (zh) 一种显示面板和显示装置
KR102443121B1 (ko) 디스플레이 패널 및 그 제조 방법 및 디스플레이 디바이스
CN109494243B (zh) 显示面板及显示装置
US20230030745A1 (en) Display substrate and display apparatus
RU2770179C1 (ru) Подложка дисплея, способ ее производства и устройство дисплея
CN113870713A (zh) 显示面板及显示装置
WO2023207108A1 (zh) 显示面板及显示装置
WO2022160276A1 (zh) 显示基板及显示装置
CN113725236A (zh) 一种显示基板及显示装置
US20230186845A1 (en) Display panel and display device
CN117337628A (zh) 显示基板、其制作方法及显示装置
CN114667553B (zh) 显示基板及其制备方法、显示装置
CN115172428A (zh) 显示基板及显示装置
CN115398639A (zh) 显示基板及其制备方法、显示装置
US20230354660A1 (en) Display panel and display device
US20240065053A1 (en) Display Panel and Terminal Device
US20240126125A1 (en) Display substrate and display device
US20240078936A1 (en) Display panel and display device
US20240028153A1 (en) Display panel and mobile terminal
US20240021626A1 (en) Display substrate, display panel, and display device
WO2023115239A1 (zh) 显示面板和显示装置
CN115413370B (zh) 显示基板及显示装置
US20220293697A1 (en) Display panel and display device
US20230155088A1 (en) Display Substrate and Display Device
CN117042505A (zh) 显示基板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination