JPH0620986A - サブミクロンコンタクトを形成する改良した方法 - Google Patents
サブミクロンコンタクトを形成する改良した方法Info
- Publication number
- JPH0620986A JPH0620986A JP5039162A JP3916293A JPH0620986A JP H0620986 A JPH0620986 A JP H0620986A JP 5039162 A JP5039162 A JP 5039162A JP 3916293 A JP3916293 A JP 3916293A JP H0620986 A JPH0620986 A JP H0620986A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- conductive
- contact opening
- refractory metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 44
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 230000004888 barrier function Effects 0.000 claims abstract description 31
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 7
- 239000003870 refractory metal Substances 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 229920005591 polysilicon Polymers 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 16
- 150000004767 nitrides Chemical class 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 125000006850 spacer group Chemical group 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 239000002131 composite material Substances 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims 2
- 239000005380 borophosphosilicate glass Substances 0.000 claims 2
- 238000001312 dry etching Methods 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 3
- 229910052782 aluminium Inorganic materials 0.000 description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 239000000758 substrate Substances 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- YZYDPPZYDIRSJT-UHFFFAOYSA-K boron phosphate Chemical group [B+3].[O-]P([O-])([O-])=O YZYDPPZYDIRSJT-UHFFFAOYSA-K 0.000 description 1
- 229910000149 boron phosphate Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005365 phosphate glass Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000012421 spiking Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76844—Bottomless liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 集積回路のサブミクロン半導体層をパターン
形成する方法及びその方法により形成された集積回路が
提供する。 【構成】 第一絶縁層にコンタクト開口を形成して下側
に存在する第一導電層の一部を露出させる。集積回路上
及びコンタクト開口内にバリア層を形成する。次いでコ
ンタクト開口の底部に絶縁性プラグを形成する。第二導
電性領域をバリア層上及びコンタクト開口内に形成す
る。
形成する方法及びその方法により形成された集積回路が
提供する。 【構成】 第一絶縁層にコンタクト開口を形成して下側
に存在する第一導電層の一部を露出させる。集積回路上
及びコンタクト開口内にバリア層を形成する。次いでコ
ンタクト開口の底部に絶縁性プラグを形成する。第二導
電性領域をバリア層上及びコンタクト開口内に形成す
る。
Description
【０００１】
【産業上の利用分野】本発明は、大略、半導体集積回路
及びその製造技術に関するものであって、更に詳細に
は、サブミクロンコンタクトを形成する改良した方法及
びその結果得られる構成体に関するものである。
及びその製造技術に関するものであって、更に詳細に
は、サブミクロンコンタクトを形成する改良した方法及
びその結果得られる構成体に関するものである。
【０００２】
【従来の技術】サブミクロンの特徴寸法を得及び集積回
路上に製造するデバイス数を増加させるために半導体集
積回路を小型化することの継続する傾向は、デバイス間
により小さな分離区域を設けることを必要としている。
更に、１９８０年代の後半になっても、ステップカバレ
ッジ即ち段差被覆は、集積回路の製造において主要な問
題であった。シャープな垂直段差のメタル（金属）と基
板とのコンタクト、メタルとメタルとの間のビア、及び
メタルクロスオーバ（交差）などにおいてステップカバ
レッジの問題が発生する。寸法が小さくなると、ステッ
プカバレッジを改善するために使用されていた従来の技
術は期待に沿わなくなり且つ厳格な設計基準のものに制
限されることとなる。
路上に製造するデバイス数を増加させるために半導体集
積回路を小型化することの継続する傾向は、デバイス間
により小さな分離区域を設けることを必要としている。
更に、１９８０年代の後半になっても、ステップカバレ
ッジ即ち段差被覆は、集積回路の製造において主要な問
題であった。シャープな垂直段差のメタル（金属）と基
板とのコンタクト、メタルとメタルとの間のビア、及び
メタルクロスオーバ（交差）などにおいてステップカバ
レッジの問題が発生する。寸法が小さくなると、ステッ
プカバレッジを改善するために使用されていた従来の技
術は期待に沿わなくなり且つ厳格な設計基準のものに制
限されることとなる。
【０００３】集積回路適用のために信頼性のあるサブミ
クロン即ち１ミクロン以下のコンタクトを形成すること
は、マイクロエレクトロニクス業界において注目を集め
ることとなった。例えば、表面での配線のために金属膜
が広範に使用されている。部品に対して配線を行なうメ
タリゼーションプロセスは、半導体基板内の活性領域
へ、又は下側に存在する多結晶シリコン又は金属相互接
続層へ接触させるために、種々の層を貫通してコンタク
ト開口即ちビアをエッチング形成することから始められ
る。次いで、下側に存在する活性デバイス（装置）と良
好なコンタクト即ち接触を与えるような態様で、ウエハ
の表面上に導電性メタル（金属）を付着形成する。チッ
プの集積度を増加させ且つ幾何学的形状を小型化させる
ことにより、表面での配線のために使用可能な面積は減
少されている。
クロン即ち１ミクロン以下のコンタクトを形成すること
は、マイクロエレクトロニクス業界において注目を集め
ることとなった。例えば、表面での配線のために金属膜
が広範に使用されている。部品に対して配線を行なうメ
タリゼーションプロセスは、半導体基板内の活性領域
へ、又は下側に存在する多結晶シリコン又は金属相互接
続層へ接触させるために、種々の層を貫通してコンタク
ト開口即ちビアをエッチング形成することから始められ
る。次いで、下側に存在する活性デバイス（装置）と良
好なコンタクト即ち接触を与えるような態様で、ウエハ
の表面上に導電性メタル（金属）を付着形成する。チッ
プの集積度を増加させ且つ幾何学的形状を小型化させる
ことにより、表面での配線のために使用可能な面積は減
少されている。
【０００４】物理的特性のために、金属相互接続を形成
するためにはアルミニウムが特に適している。アルミニ
ウムがその様に有用であることとしている特性は、それ
が非常に導電性であり、通常半導体業界において使用さ
れる種々の絶縁層と良好な機械的結合を形成し、且つＮ
及びＰ型の両方の半導体と良好なオーミック接触を形成
するからである。しかしながら、集積回路にアルミニウ
ムの薄膜層を付与するために使用されるスパッタリング
プロセスは、通常、理想的なものとは掛け離れたコンタ
クトビアの充填を行なう。絶縁層の上表面上に大きなア
ルミニウムのグレイン即ち粒界が形成される傾向とな
る。コンタクトビアの端部において形成されるこれらの
グレインは、アルミニウムがコンタクトビアを完全に充
填する前に、コンタクト開口をブロックする傾向とな
る。この様なブロック現象は、絶縁層の側部に沿って薄
いアルミニウムの層を形成し、その結果ビア内において
ボイドを発生したり且つ不均一な構成を発生したりす
る。更に、この様なブロック現象は、金属相互接続体に
おいて一様でない電流密度を発生することがある。この
問題は、より小型の幾何学的形状で回路装置が製造され
る場合には一層深刻となる。
するためにはアルミニウムが特に適している。アルミニ
ウムがその様に有用であることとしている特性は、それ
が非常に導電性であり、通常半導体業界において使用さ
れる種々の絶縁層と良好な機械的結合を形成し、且つＮ
及びＰ型の両方の半導体と良好なオーミック接触を形成
するからである。しかしながら、集積回路にアルミニウ
ムの薄膜層を付与するために使用されるスパッタリング
プロセスは、通常、理想的なものとは掛け離れたコンタ
クトビアの充填を行なう。絶縁層の上表面上に大きなア
ルミニウムのグレイン即ち粒界が形成される傾向とな
る。コンタクトビアの端部において形成されるこれらの
グレインは、アルミニウムがコンタクトビアを完全に充
填する前に、コンタクト開口をブロックする傾向とな
る。この様なブロック現象は、絶縁層の側部に沿って薄
いアルミニウムの層を形成し、その結果ビア内において
ボイドを発生したり且つ不均一な構成を発生したりす
る。更に、この様なブロック現象は、金属相互接続体に
おいて一様でない電流密度を発生することがある。この
問題は、より小型の幾何学的形状で回路装置が製造され
る場合には一層深刻となる。
【０００５】上述したステップカバレッジ（段差被覆）
問題により発生されるビア内に入るアルミニウム層の不
均一な厚さは装置の機能性に関して悪影響を与える。ビ
ア内のボイドが十分に大きなものである場合には、接触
抵抗が所望のものよりも著しく高くなる場合がある。更
に、アルミニウム層の薄い領域において、公知のエレク
トロマイグレーション問題が発生する場合がある。この
問題は、コンタクトにおいて究極的に開回路を発生した
り装置のパラメータ欠陥を発生する場合がある。アルミ
ニウム相互接続線における電流密度が迅速なエレクトロ
マイグレーションを発生するのに十分に高くならないよ
うに装置を設計せねばならない。アルミニウム層のより
薄い領域は、集積回路の表面上の急激に高さが変化する
箇所において発生する傾向がある。下側の相互接続レベ
ルに対して良好なメタルコンタクト即ち金属接触を確保
するために、多くのアプローチが使用されている。例え
ば、ビアを介しての導通を改善するために、アルミニウ
ム相互接続層と関連して耐火性金属層が使用されてい
る。ビア内での金属の充填を改良するために傾斜したビ
ア側壁が使用されている。しかしながら、この傾斜型側
壁はチップ上のかなりの面積を占有するので、装置の寸
法が小型化するに従い次第に一般的なものではなくなっ
ている。
問題により発生されるビア内に入るアルミニウム層の不
均一な厚さは装置の機能性に関して悪影響を与える。ビ
ア内のボイドが十分に大きなものである場合には、接触
抵抗が所望のものよりも著しく高くなる場合がある。更
に、アルミニウム層の薄い領域において、公知のエレク
トロマイグレーション問題が発生する場合がある。この
問題は、コンタクトにおいて究極的に開回路を発生した
り装置のパラメータ欠陥を発生する場合がある。アルミ
ニウム相互接続線における電流密度が迅速なエレクトロ
マイグレーションを発生するのに十分に高くならないよ
うに装置を設計せねばならない。アルミニウム層のより
薄い領域は、集積回路の表面上の急激に高さが変化する
箇所において発生する傾向がある。下側の相互接続レベ
ルに対して良好なメタルコンタクト即ち金属接触を確保
するために、多くのアプローチが使用されている。例え
ば、ビアを介しての導通を改善するために、アルミニウ
ム相互接続層と関連して耐火性金属層が使用されてい
る。ビア内での金属の充填を改良するために傾斜したビ
ア側壁が使用されている。しかしながら、この傾斜型側
壁はチップ上のかなりの面積を占有するので、装置の寸
法が小型化するに従い次第に一般的なものではなくなっ
ている。
【０００６】これらの技術を持ってしても、ビアをアル
ミニウムで完全に充填することの問題が解決されている
わけではない。その理由の一部としては、アルミニウム
はかなり大きなグレイン寸法を発生させる傾向のある温
度において付着形成されるからである。コンタクト内の
ボイド及びその他の不均一性乃至は凹凸が、継続して現
在の技術における問題となっている。
ミニウムで完全に充填することの問題が解決されている
わけではない。その理由の一部としては、アルミニウム
はかなり大きなグレイン寸法を発生させる傾向のある温
度において付着形成されるからである。コンタクト内の
ボイド及びその他の不均一性乃至は凹凸が、継続して現
在の技術における問題となっている。
【０００７】
【発明が解決しようとする課題】コンタクト開口が完全
に充填されコンタクトビアにおけるカバレッジ即ち被覆
を改善するように集積回路用の信頼性のあるサブミクロ
ンコンタクトを製造する技術を提供することが望まれて
いる。更に、改善したステップカバレッジ及び信頼性の
ある装置を得るためにコンタクト開口をプラグ即ち閉塞
するための技術を提供することが望まれている。更に、
この様な技術が現在半導体製造技術において標準的なプ
ロセスの流れと適合性を有するものであることが望まし
い。
に充填されコンタクトビアにおけるカバレッジ即ち被覆
を改善するように集積回路用の信頼性のあるサブミクロ
ンコンタクトを製造する技術を提供することが望まれて
いる。更に、改善したステップカバレッジ及び信頼性の
ある装置を得るためにコンタクト開口をプラグ即ち閉塞
するための技術を提供することが望まれている。更に、
この様な技術が現在半導体製造技術において標準的なプ
ロセスの流れと適合性を有するものであることが望まし
い。
【０００８】
【課題を解決するための手段】本発明は、下側に存在す
る第一導電層の一部を露出する第一絶縁層内にコンタク
ト開口を形成することにより、半導体装置構成体を製造
する方法及びその際に形成される半導体装置構成体に組
込むことが可能である。集積回路上及びコンタクト開口
内にバリア層を形成する。次いで、コンタクト開口の底
部に絶縁性プラグを形成する。次いで、バリア層上及び
コンタクト開口内に第二導電性領域を形成する。
る第一導電層の一部を露出する第一絶縁層内にコンタク
ト開口を形成することにより、半導体装置構成体を製造
する方法及びその際に形成される半導体装置構成体に組
込むことが可能である。集積回路上及びコンタクト開口
内にバリア層を形成する。次いで、コンタクト開口の底
部に絶縁性プラグを形成する。次いで、バリア層上及び
コンタクト開口内に第二導電性領域を形成する。
【０００９】
【実施例】以下に説明する処理ステップ及び構成体は、
集積回路を製造する完全な処理の流れを構成するもので
はない。本発明は、当該技術分野において現在使用され
ている集積回路製造技術に関連して実施することが可能
なものであり、本発明の重要な特徴を理解するのに必要
な処理ステップについて重点的に説明を行なう。更に、
添付の図面は集積回路の製造過程における特定の段階に
おける状態を概略的に示したものであって、縮尺通りに
描いてあるものではない。
集積回路を製造する完全な処理の流れを構成するもので
はない。本発明は、当該技術分野において現在使用され
ている集積回路製造技術に関連して実施することが可能
なものであり、本発明の重要な特徴を理解するのに必要
な処理ステップについて重点的に説明を行なう。更に、
添付の図面は集積回路の製造過程における特定の段階に
おける状態を概略的に示したものであって、縮尺通りに
描いてあるものではない。
【００１０】図１を参照すると、シリコン基板１０上に
集積回路装置を形成する。活性区域を分離するために基
板上にフィールド酸化物領域１２を形成する。例えばト
ランジスタゲートなどの導電性構成体を公知の方法によ
り基板上に形成し、それはゲート酸化膜１６の上に配設
したゲート電極１４を有している。該トランジスタは、
更に、酸化物スペーサ１８及びソース／ドレイン領域２
０を有している。例えばポリシリコン信号線などの別の
導電性構成体２２を、フィールド酸化膜領域１２の上に
形成することが可能である。集積回路上に適合性絶縁層
２４を形成する。この絶縁層は、ボロン・リン酸ガラス
（ＢＰＳＧ）とすることが可能であり、典型的には、約
５，０００Å乃至１０，０００Åの間の厚さを有してい
る。次いで、ＢＰＳＧ層２４をリフローさせてより平坦
化した層とさせる。
集積回路装置を形成する。活性区域を分離するために基
板上にフィールド酸化物領域１２を形成する。例えばト
ランジスタゲートなどの導電性構成体を公知の方法によ
り基板上に形成し、それはゲート酸化膜１６の上に配設
したゲート電極１４を有している。該トランジスタは、
更に、酸化物スペーサ１８及びソース／ドレイン領域２
０を有している。例えばポリシリコン信号線などの別の
導電性構成体２２を、フィールド酸化膜領域１２の上に
形成することが可能である。集積回路上に適合性絶縁層
２４を形成する。この絶縁層は、ボロン・リン酸ガラス
（ＢＰＳＧ）とすることが可能であり、典型的には、約
５，０００Å乃至１０，０００Åの間の厚さを有してい
る。次いで、ＢＰＳＧ層２４をリフローさせてより平坦
化した層とさせる。
【００１１】図２を参照すると、コンタクト開口２５を
形成する。絶縁層の上にホトレジスト層（不図示）を形
成し当該技術分野において公知の方法によりパターン形
成する。ドライで異方性のエッチングプロセスを使用し
て絶縁層２４をエッチングし、絶縁層２４を貫通してコ
ンタクト開口２５を形成し、下側に存在する導電性構成
体２０を露出させる。次いで、ホトレジスト層を除去す
る。次いで、絶縁層２４上及び開口２５内に適合性のバ
リア層２６を形成する。バリア層２６は、典型的に、窒
化チタン又はチタン／窒化チタン複合物又はタングステ
ン／窒化チタン複合物などで約５００乃至３，０００Å
の間の厚さを有する耐火性金属窒化物である。このバリ
ア層は、典型的に、例えばスパッタリング又はＣＶＤな
どの付着技術により形成する。バリア層を形成した後
に、それをアニールリングしてコンタクト開口の底部に
シリサイドを形成し、それが基板内の結晶欠陥を修復す
る。このアニールプロセスは、更に、ドーパントを活性
化させる。形成した後に窒化チタンをアニールする。形
成される場合には、窒化チタンの前に付着形成したチタ
ンを、窒化チタンを付着形成する前にアニールすること
が可能である。バリア層２６上及び開口２５内に適合性
の層２８を形成する。適合性の層２８は、１，０００乃
至４，０００Åの間の厚さを有する酸化物又はポリシリ
コンから構成することが可能である。高温、例えば８０
０℃以下の酸化物を使用すること、又はポリシリコンを
使用することにより、下側に存在する地形的特徴に適合
し、従ってコンタクト開口を完全に充填する。
形成する。絶縁層の上にホトレジスト層（不図示）を形
成し当該技術分野において公知の方法によりパターン形
成する。ドライで異方性のエッチングプロセスを使用し
て絶縁層２４をエッチングし、絶縁層２４を貫通してコ
ンタクト開口２５を形成し、下側に存在する導電性構成
体２０を露出させる。次いで、ホトレジスト層を除去す
る。次いで、絶縁層２４上及び開口２５内に適合性のバ
リア層２６を形成する。バリア層２６は、典型的に、窒
化チタン又はチタン／窒化チタン複合物又はタングステ
ン／窒化チタン複合物などで約５００乃至３，０００Å
の間の厚さを有する耐火性金属窒化物である。このバリ
ア層は、典型的に、例えばスパッタリング又はＣＶＤな
どの付着技術により形成する。バリア層を形成した後
に、それをアニールリングしてコンタクト開口の底部に
シリサイドを形成し、それが基板内の結晶欠陥を修復す
る。このアニールプロセスは、更に、ドーパントを活性
化させる。形成した後に窒化チタンをアニールする。形
成される場合には、窒化チタンの前に付着形成したチタ
ンを、窒化チタンを付着形成する前にアニールすること
が可能である。バリア層２６上及び開口２５内に適合性
の層２８を形成する。適合性の層２８は、１，０００乃
至４，０００Åの間の厚さを有する酸化物又はポリシリ
コンから構成することが可能である。高温、例えば８０
０℃以下の酸化物を使用すること、又はポリシリコンを
使用することにより、下側に存在する地形的特徴に適合
し、従ってコンタクト開口を完全に充填する。
【００１２】図３を参照すると、適合性の層２８をエッ
チバックし、従ってコンタクト開口の底部にはプラグ３
０のみが残存する。バリア層２６は、適合性の層２８を
エッチングするステップの期間中に、エッチストップと
して作用する。コンタクト開口内に残存するプラグの量
は、部分的には、プラグを形成するために使用する物質
及びその結果得られる容量に依存する。次いで、集積回
路上に導電層３２を形成する。導電層３２は、アルミニ
ウム、アルミニウム合金又はタングステンにより形成す
ることが可能である。
チバックし、従ってコンタクト開口の底部にはプラグ３
０のみが残存する。バリア層２６は、適合性の層２８を
エッチングするステップの期間中に、エッチストップと
して作用する。コンタクト開口内に残存するプラグの量
は、部分的には、プラグを形成するために使用する物質
及びその結果得られる容量に依存する。次いで、集積回
路上に導電層３２を形成する。導電層３２は、アルミニ
ウム、アルミニウム合金又はタングステンにより形成す
ることが可能である。
【００１３】図４を参照すると、導電層３２をエッチバ
ックして、開口２５内及びプラグ３０の上に導電性プラ
グ３４を形成することが可能である。層３２をエッチバ
ックすると、それは、爾後に形成する層に対しより平坦
な表面を与えることが可能である。
ックして、開口２５内及びプラグ３０の上に導電性プラ
グ３４を形成することが可能である。層３２をエッチバ
ックすると、それは、爾後に形成する層に対しより平坦
な表面を与えることが可能である。
【００１４】図５を参照すると、コンタクト開口及びプ
ラグを形成する別の方法が示されている。ポリシリコン
層を第一絶縁層２４の上及び開口２５内に形成する。次
いで、このポリシリコン層をエッチバックしてコンタク
ト開口２５の側壁に沿って側壁ポリシリコンスペーサ３
６を形成する。上述した処理ステップに従ってバリア層
３８を形成する。
ラグを形成する別の方法が示されている。ポリシリコン
層を第一絶縁層２４の上及び開口２５内に形成する。次
いで、このポリシリコン層をエッチバックしてコンタク
ト開口２５の側壁に沿って側壁ポリシリコンスペーサ３
６を形成する。上述した処理ステップに従ってバリア層
３８を形成する。
【００１５】図６を参照すると、バリア層をアニールし
て、ポリシリコン側壁に沿って及びコンタクト開口の底
部にシリサイド領域４０を形成する。上述した処理ステ
ップに従ってプラグ４２及び導電層４４を形成する。導
電層４４をエッチバックして図示した如く導電性プラグ
を形成することが可能である。
て、ポリシリコン側壁に沿って及びコンタクト開口の底
部にシリサイド領域４０を形成する。上述した処理ステ
ップに従ってプラグ４２及び導電層４４を形成する。導
電層４４をエッチバックして図示した如く導電性プラグ
を形成することが可能である。
【００１６】コンタクト開口の底部にプラグを形成する
ことは幾つかの利点を有している。このプラグは、更
に、アルミニウムを基板から分離させ、従ってスパイキ
ングを防止するための付加的なバリアとして作用する。
コンタクト開口のアスペクト比（段差高さ／コンタクト
直径）は、絶縁性プラグを形成した後に一層小さくな
る。次いで、より高い温度において且つより大きなステ
ップカバレッジを持ってアルミニウムを付着形成するこ
とが可能である。電流「クラウディング」効果は、電流
のほとんどを、コンタクト開口内の導電性物質の壁又は
周囲へ閉込める傾向を有している。従って、コンタクト
開口内に酸化物又はポリシリコン又は非導電性円筒など
の物質からプラグを形成することは、電流の流れ経路を
著しく変化させるものではない。電流は、最も小さな抵
抗の経路をとって、プラグの周りの導電性物質を介して
流れる。従って、該プラグは装置の性能に関しほとんど
影響を与えることはない。プラグを導入することは相互
接続構成体の電気的導電度を変化させる場合があって
も、サブミクロン装置においては、この変化はほとんど
無視可能なものである。
ことは幾つかの利点を有している。このプラグは、更
に、アルミニウムを基板から分離させ、従ってスパイキ
ングを防止するための付加的なバリアとして作用する。
コンタクト開口のアスペクト比（段差高さ／コンタクト
直径）は、絶縁性プラグを形成した後に一層小さくな
る。次いで、より高い温度において且つより大きなステ
ップカバレッジを持ってアルミニウムを付着形成するこ
とが可能である。電流「クラウディング」効果は、電流
のほとんどを、コンタクト開口内の導電性物質の壁又は
周囲へ閉込める傾向を有している。従って、コンタクト
開口内に酸化物又はポリシリコン又は非導電性円筒など
の物質からプラグを形成することは、電流の流れ経路を
著しく変化させるものではない。電流は、最も小さな抵
抗の経路をとって、プラグの周りの導電性物質を介して
流れる。従って、該プラグは装置の性能に関しほとんど
影響を与えることはない。プラグを導入することは相互
接続構成体の電気的導電度を変化させる場合があって
も、サブミクロン装置においては、この変化はほとんど
無視可能なものである。
【００１７】当業者により理解される如く、上述した処
理ステップはほぼ任意の従来の処理の流れと共に使用す
ることが可能である。
理ステップはほぼ任意の従来の処理の流れと共に使用す
ることが可能である。
【００１８】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図１】 本発明の一実施例に基づいて半導体装置構成
体を製造する方法の１段階における状態を示した概略断
面図。
体を製造する方法の１段階における状態を示した概略断
面図。
【図２】 本発明の一実施例に基づいて半導体装置構成
体を製造する方法の１段階における状態を示した概略断
面図。
体を製造する方法の１段階における状態を示した概略断
面図。
【図３】 本発明の一実施例に基づいて半導体装置構成
体を製造する方法の１段階における状態を示した概略断
面図。
体を製造する方法の１段階における状態を示した概略断
面図。
【図４】 本発明の一実施例に基づいて半導体装置構成
体を製造する方法の１段階における状態を示した概略断
面図。
体を製造する方法の１段階における状態を示した概略断
面図。
【図５】 本発明の別の実施例に基づいて半導体装置構
成体を製造する方法における１段階における状態を示し
た概略断面図。
成体を製造する方法における１段階における状態を示し
た概略断面図。
【図６】 本発明の別の実施例に基づいて半導体装置構
成体を製造する方法における１段階における状態を示し
た概略断面図。
成体を製造する方法における１段階における状態を示し
た概略断面図。
１０ シリコン基板 １２ フィールド酸化物領域 １４ ゲート電極 １６ ゲート酸化膜 １８ 酸化物スペーサ ２０ ソース／ドレイン領域 ２２ 導電性構成体 ２４ ＢＰＳＧ層 ２６ 適合性バリア層 ２８ 適合層 ３０ プラグ ３２ 導電層 ３４ 導電性プラグ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フーセン イー． チェン アメリカ合衆国， カリフォルニア 95035， ミルピタス， ミルモント ド ライブ 1775， アパートメント エフ 204 (72)発明者 ロバート オー． ミラー アメリカ合衆国， テキサス 75056， ザ コロニー， バーデン ストリート 5523 (72)発明者 ギリッシュ エイ． ディクシット アメリカ合衆国， テキサス 75287， ダラス， ミッドウエイ ロード 18175, ナンバー 159
Claims (28)
- 【請求項１】 集積回路のサブミクロンコンタクトを形
成する方法において、 下側に存在する第一導電層の一部を露出するコンタクト
開口を第一絶縁層に形成し、 前記集積回路上及び前記コンタクト開口内にバリア層を
形成し、 前記コンタクト開口の底部にプラグを形成し、 前記バリア層上及び前記コンタクト開口内に第二導電層
を形成する、 上記各ステップを有することを特徴とする方法。 - 【請求項２】 請求項１において、更に、バリア層形成
ステップの前に前記コンタクト開口の側部上にポリシリ
コン側壁を形成するステップを有することを特徴とする
方法。 - 【請求項３】 請求項１において、更に、 前記プラグ上の前記コンタクト開口内に導電性プラグを
形成するために前記第二導電層をエッチバックし、 前記バリア層及び導電性プラグの上に第三導電層を形成
する、 上記各ステップを有することを特徴とする方法。 - 【請求項４】 集積回路のサブミクロンコンタクトを形
成する方法において、 集積回路上に第一導電性構成体を形成し、 前記集積回路上に絶縁層を形成し、 下側に存在する第一導電性構成体の一部を露出するコン
タクト開口を前記絶縁層に形成し、 前記絶縁層上及び前記コンタクト開口内にバリア層を形
成し、 前記バリア層上及びコンタクト開口内に実質的に適合性
の層を形成し、 前記適合性の層が前記コンタクト開口の底部部分におい
てのみ残存するように前記適合性の層を部分的にエッチ
ングし、 前記バリア層及び残存する適合性の層の上に第二導電層
を形成する、 上記各ステップを有することを特徴とする方法。 - 【請求項５】 請求項４において、更に、 前記第二導電層が前記コンタクト開口内の前記適合性の
層の上にのみ残存するように前記第二導電層を部分的に
エッチングし、 前記バリア層及び残存する第二導電層の上に第三導電層
を形成する、 上記各ステップを有することを特徴とする方法。 - 【請求項６】 請求項４において、前記第一導電性構成
体がトランジスタのソース／ドレイン領域であることを
特徴とする方法。 - 【請求項７】 請求項４において、前記絶縁層がＢＰＳ
Ｇを有することを特徴とする方法。 - 【請求項８】 請求項７において、更に、前記ＢＰＳＧ
層を実質的に平坦化させるために前記コンタクト開口を
形成する前に前記ＢＰＳＧ層をリフローさせるステップ
を有することを特徴とする方法。 - 【請求項９】 請求項４において、前記コンタクト開口
を形成するステップを、前記絶縁層を異方性ドライエッ
チングすることを特徴とする方法。 - 【請求項１０】 請求項４において、前記バリア層を形
成するステップが、更に、 前記絶縁層上及び前記コンタクト開口内に耐火性金属窒
化物層を形成し、 前記コンタクト開口の底部にシリサイドを形成するため
に前記耐火性金属窒化物層をアニールする、 上記各ステップを有することを特徴とする方法。 - 【請求項１１】 請求項１０において、前記耐火性金属
窒化物層が窒化チタンを有することを特徴とする方法。 - 【請求項１２】 請求項１０において、更に、前記耐火
性金属窒化物層を形成するステップの前に前記絶縁層上
及び前記コンタクト開口内に耐火性金属層を形成するス
テップを有することを特徴とする方法。 - 【請求項１３】 請求項１２において、前記耐火性金属
層がチタンを有することを特徴とする方法。 - 【請求項１４】 請求項１２において、前記耐火性金属
層がタングステンを有することを特徴とする方法。 - 【請求項１５】 請求項１１において、更に、前記耐火
性金属窒化物層を形成する前に耐火性金属層をアニール
するステップを有することを特徴とする方法。 - 【請求項１６】 請求項１０において、前記耐火性金属
窒化物層をＣＶＤにより形成することを特徴とする方
法。 - 【請求項１７】 請求項１０において、更に、 前記バリア層を形成するステップの前に前記集積回路上
及び前記コンタクト開口内にポリシリコン層を形成し、 前記コンタクト開口の側壁上にポリシリコンスペーサが
残存し且つ前記アニーリングステップが前記コンタクト
開口の側壁上及び底部にシリサイドを形成するように前
記ポリシリコン層をエッチングする、 上記各ステップを有することを特徴とする方法。 - 【請求項１８】 請求項４において、前記適合性の層が
酸化物を有することを特徴とする方法。 - 【請求項１９】 請求項４において、前記適合性の層が
ポリシリコンを有することを特徴とする方法。 - 【請求項２０】 半導体装置の一部を構成する構成体に
おいて、 下側に存在する導電性構成体の一部を露出する開口を具
備する絶縁層、 前記絶縁層上及び前記開口内に設けられたバリア層、 前記開口の底部において前記バリア層と前記下側に存在
する導電性構成体との間に設けられた第一シリサイド領
域、 前記開口の底部部分に設けられたプラグ、 前記コンタクト開口におけるプラグ及び前記バリア層の
一部の上に設けた導電層、 を有することを特徴とする構成体。 - 【請求項２１】 請求項２０において、更に、 前記開口の側部上に設けたポリシリコン側壁、 前記ポリシリコン側壁と前記バリア層との間に設けた第
二シリサイド領域、 を有することを特徴とする構成体。 - 【請求項２２】 請求項２０において、前記バリア層が
耐火性金属窒化物複合層を有することを特徴とする構成
体。 - 【請求項２３】 請求項２２において、前記耐火性金属
窒化物が窒化チタンを有することを特徴とする構成体。 - 【請求項２４】 請求項２２において、更に、前記耐火
性金属窒化物層の下側に設けた耐火性金属層を有するこ
とを特徴とする構成体。 - 【請求項２５】 請求項２４において、前記耐火性金属
がチタンを有することを特徴とする構成体。 - 【請求項２６】 請求項２４において、前記耐火性金属
がタングステンを有することを特徴とする構成体。 - 【請求項２７】 請求項２０において、前記プラグが酸
化物を有することを特徴とする構成体。 - 【請求項２８】 請求項２０において、前記プラグがポ
リシリコンを有することを特徴とする構成体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US84382292A | 1992-02-28 | 1992-02-28 | |
| US843822 | 1997-04-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0620986A true JPH0620986A (ja) | 1994-01-28 |
| JP3481965B2 JP3481965B2 (ja) | 2003-12-22 |
Family
ID=25291102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03916293A Expired - Fee Related JP3481965B2 (ja) | 1992-02-28 | 1993-03-01 | 集積回路のサブミクロンコンタクトを形成する方法及び半導体装置の一部を構成する構成体 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5523624A (ja) |
| EP (1) | EP0558304B1 (ja) |
| JP (1) | JP3481965B2 (ja) |
| DE (1) | DE69327600T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000340655A (ja) * | 1999-03-25 | 2000-12-08 | Infineon Technol North America Corp | 半導体構造体および半導体製造方法 |
| JP2015142013A (ja) * | 2014-01-29 | 2015-08-03 | 新日本無線株式会社 | 半導体装置 |
| US10199471B2 (en) | 2015-04-16 | 2019-02-05 | Samsung Electronics Co., Ltd. | Semiconductor device with field effect transistors and method of fabricating the same |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5563089A (en) * | 1994-07-20 | 1996-10-08 | Micron Technology, Inc. | Method of forming a bit line over capacitor array of memory cells and an array of bit line over capacitor array of memory cells |
| US6791131B1 (en) * | 1993-04-02 | 2004-09-14 | Micron Technology, Inc. | Method for forming a storage cell capacitor compatible with high dielectric constant materials |
| US5527736A (en) * | 1995-04-03 | 1996-06-18 | Taiwan Semiconductor Manufacturing Co. | Dimple-free tungsten etching back process |
| US5639691A (en) * | 1995-06-05 | 1997-06-17 | Advanced Micro Devices, Inc. | Copper pellet for reducing electromigration effects associated with a conductive via in a semiconductor device |
| US5747379A (en) * | 1996-01-11 | 1998-05-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating seamless tungsten plug employing tungsten redeposition and etch back |
| US5756396A (en) * | 1996-05-06 | 1998-05-26 | Taiwan Semiconductor Manufacturing Company Ltd | Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect |
| JPH10214895A (ja) * | 1997-01-31 | 1998-08-11 | Nec Corp | 配線構造及びその製造方法 |
| US6150691A (en) * | 1997-12-19 | 2000-11-21 | Micron Technology, Inc. | Spacer patterned, high dielectric constant capacitor |
| US6075293A (en) * | 1999-03-05 | 2000-06-13 | Advanced Micro Devices, Inc. | Semiconductor device having a multi-layer metal interconnect structure |
| JP2003086669A (ja) * | 2001-09-10 | 2003-03-20 | Mitsubishi Electric Corp | 電子装置およびその製造方法 |
| KR100480632B1 (ko) * | 2002-11-16 | 2005-03-31 | 삼성전자주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| US20060151845A1 (en) * | 2005-01-07 | 2006-07-13 | Shrinivas Govindarajan | Method to control interfacial properties for capacitors using a metal flash layer |
| US7316962B2 (en) * | 2005-01-07 | 2008-01-08 | Infineon Technologies Ag | High dielectric constant materials |
| US20060151822A1 (en) * | 2005-01-07 | 2006-07-13 | Shrinivas Govindarajan | DRAM with high K dielectric storage capacitor and method of making the same |
| JP2009135219A (ja) * | 2007-11-29 | 2009-06-18 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| WO2010092691A1 (ja) * | 2009-02-16 | 2010-08-19 | トヨタ自動車株式会社 | 半導体装置 |
| CN102299177B (zh) * | 2010-06-22 | 2014-12-10 | 中国科学院微电子研究所 | 一种接触的制造方法以及具有该接触的半导体器件 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0196142A (ja) * | 1981-03-02 | 1989-04-14 | Wako Pure Chem Ind Ltd | 脂肪族ヨウ化物の製法 |
| US4630357A (en) * | 1985-08-02 | 1986-12-23 | Ncr Corporation | Method for forming improved contacts between interconnect layers of an integrated circuit |
| JPS62102559A (ja) * | 1985-10-29 | 1987-05-13 | Mitsubishi Electric Corp | 半導体装置及び製造方法 |
| US5084413A (en) * | 1986-04-15 | 1992-01-28 | Matsushita Electric Industrial Co., Ltd. | Method for filling contact hole |
| KR900003618B1 (ko) * | 1986-05-30 | 1990-05-26 | 후지쓰가부시끼가이샤 | 반도체장치 및 그 제조방법 |
| US4782380A (en) * | 1987-01-22 | 1988-11-01 | Advanced Micro Devices, Inc. | Multilayer interconnection for integrated circuit structure having two or more conductive metal layers |
| US4960732A (en) * | 1987-02-19 | 1990-10-02 | Advanced Micro Devices, Inc. | Contact plug and interconnect employing a barrier lining and a backfilled conductor material |
| US4884123A (en) * | 1987-02-19 | 1989-11-28 | Advanced Micro Devices, Inc. | Contact plug and interconnect employing a barrier lining and a backfilled conductor material |
| JPS63299251A (ja) * | 1987-05-29 | 1988-12-06 | Toshiba Corp | 半導体装置の製造方法 |
| US4994410A (en) * | 1988-04-04 | 1991-02-19 | Motorola, Inc. | Method for device metallization by forming a contact plug and interconnect using a silicide/nitride process |
| JPH01270347A (ja) * | 1988-04-22 | 1989-10-27 | Sony Corp | 半導体装置 |
| JPH0666287B2 (ja) * | 1988-07-25 | 1994-08-24 | 富士通株式会社 | 半導体装置の製造方法 |
| DE3915337A1 (de) * | 1989-05-10 | 1990-11-15 | Siemens Ag | Verfahren zum herstellen einer niederohmigen planen kontaktmetallisierung fuer hochintegrierte halbleiterschaltungen |
| US5472912A (en) * | 1989-11-30 | 1995-12-05 | Sgs-Thomson Microelectronics, Inc. | Method of making an integrated circuit structure by using a non-conductive plug |
| US5108951A (en) * | 1990-11-05 | 1992-04-28 | Sgs-Thomson Microelectronics, Inc. | Method for forming a metal contact |
| JPH03201482A (ja) * | 1989-12-28 | 1991-09-03 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US4987099A (en) * | 1989-12-29 | 1991-01-22 | North American Philips Corp. | Method for selectively filling contacts or vias or various depths with CVD tungsten |
| US5066612A (en) * | 1990-01-05 | 1991-11-19 | Fujitsu Limited | Method of forming wiring of a semiconductor device |
| JPH0680638B2 (ja) * | 1990-07-05 | 1994-10-12 | 株式会社東芝 | 半導体装置の製造方法 |
| US5475266A (en) * | 1992-02-24 | 1995-12-12 | Texas Instruments Incorporated | Structure for microelectronic device incorporating low resistivity straps between conductive regions |
| US5300813A (en) * | 1992-02-26 | 1994-04-05 | International Business Machines Corporation | Refractory metal capped low resistivity metal conductor lines and vias |
-
1993
- 1993-02-24 DE DE69327600T patent/DE69327600T2/de not_active Expired - Fee Related
- 1993-02-24 EP EP93301381A patent/EP0558304B1/en not_active Expired - Lifetime
- 1993-03-01 JP JP03916293A patent/JP3481965B2/ja not_active Expired - Fee Related
- 1993-08-26 US US08/112,863 patent/US5523624A/en not_active Expired - Lifetime
-
1995
- 1995-05-03 US US08/434,371 patent/US5582971A/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000340655A (ja) * | 1999-03-25 | 2000-12-08 | Infineon Technol North America Corp | 半導体構造体および半導体製造方法 |
| JP2015142013A (ja) * | 2014-01-29 | 2015-08-03 | 新日本無線株式会社 | 半導体装置 |
| US10199471B2 (en) | 2015-04-16 | 2019-02-05 | Samsung Electronics Co., Ltd. | Semiconductor device with field effect transistors and method of fabricating the same |
| US11133392B2 (en) | 2015-04-16 | 2021-09-28 | Samsung Electronics Co., Ltd. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69327600D1 (de) | 2000-02-24 |
| DE69327600T2 (de) | 2000-06-21 |
| JP3481965B2 (ja) | 2003-12-22 |
| US5523624A (en) | 1996-06-04 |
| EP0558304A2 (en) | 1993-09-01 |
| EP0558304A3 (en) | 1994-05-18 |
| US5582971A (en) | 1996-12-10 |
| EP0558304B1 (en) | 2000-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3481965B2 (ja) | 集積回路のサブミクロンコンタクトを形成する方法及び半導体装置の一部を構成する構成体 | |
| US7109102B2 (en) | Self-aligned contacts to gates | |
| US10522399B2 (en) | Physical vapor deposition process for semiconductor interconnection structures | |
| US5472912A (en) | Method of making an integrated circuit structure by using a non-conductive plug | |
| US5741741A (en) | Method for making planar metal interconnections and metal plugs on semiconductor substrates | |
| US7119005B2 (en) | Semiconductor local interconnect and contact | |
| US6800549B2 (en) | Method of fabricating semiconductor device including forming contact hole with anisotropic and isotropic etching and forming discontinuous barrier layer | |
| TWI686880B (zh) | 半導體裝置和其製造方法 | |
| US6870263B1 (en) | Device interconnection | |
| JPH05211241A (ja) | ビア構成体及びその製造方法 | |
| JP2005508568A (ja) | シリコン・オン・インシュレータ基板上の表側コンタクトの形成 | |
| US20220352012A1 (en) | Via structure and methods for forming the same | |
| EP0583876B1 (en) | Planar contact with a void | |
| US6849541B1 (en) | Method of fabricating a dual damascene copper wire | |
| US6153517A (en) | Low resistance poly landing pad | |
| JPH1187529A (ja) | 集積回路コンタクト | |
| EP0660392A1 (en) | Method and interlevel dielectric structure for improved metal step coverage | |
| US6365496B1 (en) | Elimination of junction spiking using soft sputter etch and two step tin film during the contact barrier deposition process | |
| US6399471B1 (en) | Assorted aluminum wiring design to enhance chip-level performance for deep sub-micron application | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| KR0165379B1 (ko) | 반도체 장치의 층간접속방법 | |
| KR0160545B1 (ko) | 실리사이드를 이용한 컨택 및 비어 플러그의 제조방법 | |
| TW202141691A (zh) | 互連結構及其製造方法 | |
| TW202125755A (zh) | 半導體結構 | |
| KR20040050517A (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |