DE3915337A1 - Verfahren zum herstellen einer niederohmigen planen kontaktmetallisierung fuer hochintegrierte halbleiterschaltungen - Google Patents

Description

Die Erfindung betrifft ein Verfahren zum Herstellen einer nie­ derohmigen planen Kontaktmetallisierung für hochintegrierte Halbleiterschaltungen, bei dem der Kontakt zu den aktiven elek­ trischen Bereichen der Schaltung über in Isolationsschichten durch Photolithographieverfahren eingebrachte Löcher im sub- µm-Bereich erfolgt, sowie eine so hergestellte niederohmige Kontaktmetallisierung.

Die zunehmende Integrationsdichte bei integrierten Schaltungen führt zu einer Reduzierung der Strukturgrößen. Für die Ver­ drahtung dieser Schaltungen stellen vor allem Kontaktlöcher mit einem Durchmesser von 1 µm und darunter und hohem Aspekt­ verhältnis (das heißt Stufenhöhe/Durchmesser) ein Problem dar. Über diese Löcher, die durch Phototechnik und Ätzen in eine elektrisch isolierende Schicht, meist eine Oxidschicht, herge­ stellt werden, wird der Kontakt zu den elektrisch aktiven Be­ reichen, die in der Silizium-Technologie zum Beispiel aus p- und n-dotierten Gebieten bestehen, hergestellt.

Für die Verdrahtung werden Metallisierungsschichten aus Alumi­ nium oder Aluminiumlegierungen, wie zum Beispiel Aluminium/Si­ lizium, Aluminium/Silizium/Kupfer bzw. Mehrlagenschichtstruk­ turen aus Aluminium und hochschmelzenden Metallen eingesetzt. Nach der Herstellung der Schicht werden Leiterbahnen dann durch Phototechnik und Ätzen strukturiert.

Als Herstellungsverfahren für diese Metallisierungen wird das Aufstäuben (Sputtern) eingesetzt. Bei Kontaktlochdurchmessern im sub-µm-Bereich treten dabei drei Probleme auf:

• 1. Die Kantenbedeckung des Verfahrens an den Kontaktlochwänden und im Boden des Kontaktlochs nimmt ab und beträgt zum Teil weniger als 10 Prozent der nominellen Dicke der Schicht auf planarer Unterlage. Dadurch besteht die Gefahr einer elek­ trisch unzuverlässigen Kontaktierung.
• 2. Silizium ist in Aluminium abhängig von der Temperatur lös­ lich. Dies führt zu einer Diffusion von Silizium in das Alu­ minium und umgekehrt (sogenanntes Spiking) mit der Folge eines elektrischen Kurzschlusses über das p- oder n-dotier­ te Gebiet.
• 3. Durch den geringen Kontaktlochdurchmesser und die schlechte Kantenbedeckung des Aluminiums entstehen hohe Topologie-Un­ terschiede für die nachfolgende Passivierung bzw. bei der Abscheidung eines Intermetalloxids (Mehrlagenverdrahtung). Es kann zur Ausbildung von Hohlräumen und zu unzureichender Planarisierung kommen.

Zur Verbesserung der Kantenbedeckung werden verschiedene Ver­ fahren, wie das sogenannte Bias-Sputtern von Aluminium, der Einsatz von Metall-CVD-Verfahren oder das Aufdampfen mit Rück­ ätzen untersucht. So ist zum Beispiel aus einem Aufsatz von Homma und Tsunekawa aus dem J. Electrochem. Soc. Juni 1985, Seiten 1466 bis 1472 die planare Abscheidung von Aluminium durch Bias-Sputtern bekannt.

Aus J. Vac. Sci. Technol. B 4 (4) Juli/August 1986, Seiten 833 bis 836 sind aus einem Aufsatz von Bader und Lardon Simula­ tionsmodelle für planarisierende Metallisierungsprozesse mit Rückätzschritten zu entnehmen.

Diese Verfahren weisen verschiedene Probleme, wie niedrigen Durchsatz, unzureichende Eigenschaften des abgeschiedenen Ma­ terials (Temperaturbeständigkeit, Bondbarkeit, Elektromigra­ tionsbeständigkeit) und schlechte Reproduzierbarkeit, sowie Probleme bei Verwendung von größeren Substratdurchmessern (zum Beispiel Siliziumscheiben mit 200 mm Durchmesser) auf.

Der Löslichkeit von Silizium in Aluminium mit der Folge einer Spikebildung wird durch die Verwendung einer Aluminium-Sili­ zium-Legierung (typisch 0,5 bis 2 Gewichtsprozent) und/oder einer Diffusionsbarriere zwischen Aluminium und Silizium Rech­ nung getragen. Bekannte Diffusionsbarrieren sind hochschmelzen­ de Metalle, sowie deren Boride, Nitride oder Carbide (zum Bei­ spiel Titanwolfram, Titannitrid, Titanwolframnitrid, Hafnium­ borid).

Das Herstellen einer aus Aluminium bestehenden niederohmigen planen Metallisierung mit einer Titannitrid-Doppelschicht als Diffusionsbarriereschicht und mit einer Sandwichstruktur, be­ stehend aus Aluminium/Silizium mit Zwischenlagen aus Titan ist aus der europäischen Patentanmeldung 03 04 728 zu entnehmen. Das Kontaktloch wird dabei mit Aluminium/Silizium gefüllt.

Der Einsatz dieser Barriereschichten erfordert eine gute Kan­ tenbedeckung vor allem im Kontaktlochbodenbereich und ist sehr abhängig vom Gefüge und der Struktur der Schichten. Schwach­ stellen führen zu einer verstärkten lokalen Diffusion von Si­ lizium mit dem Ergebnis einer Spikebildung und dem elektri­ schen Ausfall des Systems. Ohne Diffusionsbarriere kommt es zum bevorzugten Ausscheiden (epitaktisch) von Silizium aus der Aluminium/Silizium-Legierung im Kontaktlochboden, was zu hohen Übergangswiderständen führt.

Aufgabe der Erfindung ist es, ein Verfahren für eine planari­ sierte Kontaktmetallisierung für hochintegrierte Halbleiter­ schaltungen anzugeben, welches die obengenannten Nachteile nicht aufweist und zudem durch konventionelle Herstellungsver­ fahren ohne Einsatz spezieller planarisierender Prozesse für die Metallabscheidung durchführbar ist.

Die erfindungsgemäße Aufgabe wird durch ein Verfahren der ein­ gangs genannten Art durch den Ablauf der folgenden Verfahrens­ schritte gelöst:

• a) ganzflächige Abscheidung einer elektrisch leitenden Schicht oder eines Schichtsystems auf das mit den Kontaktlöchern versehene, die zu kontaktierenden Bereiche enthaltende Sub­ strat,
• b) ganzflächige Abscheidung einer Schicht aus planarisierendem Material in einer Schichtdicke bis mindestens die Kontakt­ löcher gefüllt sind,
• c) Rückätzen der planarisierenden Schicht mit einem Ätzmittel, bei dem die darunterliegende elektrisch leitende Schicht als Ätzstop dient, und
• d) Abscheidung der niederohmigen Metallisierungsschicht und Strukturierung.

Dabei liegt es im Rahmen der Erfindung, daß als planarisieren­ des Material Silizium, Spin-on-Glas Siliziumdioxid oder Polyi­ mid verwendet wird. Ein Verfahren zum Herstellen einer Spin­ on-Glas-Schicht und deren Verwendung ist zum Beispiel im J. Vac. Sci. Technol. B 4 (3) Mai/Juni 1986 auf den Seiten 732 bis 744 beschrieben. Ein Vorteil beim Rückätzschritt der planari­ sierenden Schicht ist, daß die darunterliegende Metallschicht als Ätzstop verwendet werden kann. Als Ätzverfahren kann je nach Art der planarisierenden Schicht zum Beispiel das reak­ tive Ionenätzen eingesetzt werden.

Weitere Ausgestaltungen der Erfindung ergeben sich aus den Un­ teransprüchen.

Im folgenden wird anhand eines Ausführungsbeispiels und der Fig. 1 bis 5, die im Schnittbild die erfindungswesentlichen Verfahrensschritte darstellen, die Erfindung noch näher erläu­ tert. Als Ausführungsbeispiel wird ein Prozeßablauf für die Silizium-Technologie mit einem Doppelschichtsystem angegeben. In allen Figuren gelten für gleiche Teile gleiche Bezugszei­ chen.

Fig. 1: Auf einem, mit den aktiven Bereichen der Schaltung (in der Figur nicht dargestellt) versehenen Siliziumsubstrat 1 ist eine SiO₂-Schicht 2 aufgebracht, in der ein Kontaktloch 3 durch Photolithographie erzeugt worden ist. Auf dieser Anord­ nung 1, 2, 3 ist ganzflächig eine Titanschicht 4 (oder aus einem anderen silizidbildenden Metall) in einer Schichtstärke im Bereich von 10 bis 60 nm abgeschieden worden. Als Abschei­ deverfahren können alle für die Dünnschichtherstellung bekann­ ten Verfahren, wie zum Beispiel das CVD-Verfahren (=chemical vapor depositon), das Aufstäuben oder das Aufdampfen einge­ setzt werden. Die Titanschicht 4 erübrigt sich, wenn bereits eine Kontaktschicht auf dem Substrat vorhanden ist.

Fig. 2: Auf die Titanschicht 4 wird nun ganzflächig eine Schicht 5 aus einer hochschmelzenden Metallegierung, zum Bei­ spiel eine Barriereschicht aus Titanwolfram, Titannitrid oder Wolfram, in einer Schichtdicke im Bereich von 50 bis 300 nm abgeschieden. Der spezifische elektrische Widerstand dieser Schicht 5 wird dabei auf einen Wert im Bereich von 5 und 150 µ Ohm cm eingestellt. Schichtdicke und spezifischer elektri­ scher Widerstand können der Designstromdichte angepaßt werden.

Anstelle des in den Fig. 1 und 2 dargestellten Schichtsy­ stems (4, 5) kann auch als elektrisch leitende Schicht dotier­ tes polykristallines Silizium in einer Schichtdicke im Bereich von 50 bis 200 nm verwendet werden.

Fig. 3: Als nächster Schritt folgt die ganzflächige Abschei­ dung einer planarisierenden Schicht 6 in dem Maße, daß das Kontaktloch (3) ganz aufgefüllt wird. Als planarisierende Schicht 6 kann CVD-Silizium, Siliziumdioxid, Spin-on-Glas oder eine andere planarisierende Substanz, zum Beispiel Polyimid, verwendet werden.

Fig. 4: Die Schicht 6 wird nun zurückgeätzt, wobei als Ätz­ verfahren je nach Schichtart zum Beispiel das reaktive Ionen­ ätzen eingesetzt wird. Als Ätzstop dient dabei die elektrisch leitende Schicht 5 (oder das dotierte polykristalline Sili­ zium; nicht dargestellt).

Fig. 5: Abschließend wird die aus Aluminium oder einer Alumi­ niumlegierung bestehende niederohmige Metallisierungsschicht 7 aufgebracht und strukturiert (nicht abgebildet). Dies kann wiederum durch reaktives Ionenätzen geschehen. Wird zum Bei­ spiel polykristallines Silizium als erste Metallschicht anstel­ le des Schichtsystems 4, 5 abgeschieden, so könnte auch an­ stelle von Aluminium ein Metallsilizid aufgebracht werden.

Das erfindungsgemäße Verfahren kann auch für eine Mehrlagen­ verdrahtung eingesetzt werden. Das Kontaktloch (3) ist dann entsprechend durch via hole zu ersetzen.

Die Vorteile des erfindungsgemäßen Verfahrens sind die Herstel­ lung von niederohmigen Kontakten ohne spiking, da das Substrat nur mit einer elektrisch leitenden Schicht in Verbindung tritt, die entweder ein Silizidbildner ist oder aus Silizium besteht. Die Diffusion von Silizium vom Substrat zum Aluminium wird durch die elektrisch leitende Schicht (Barriereschicht) und die Auffüllung mit Oxid oder Silizium unterbunden.

Die Metallisierung kann durch konventionelle Herstellungsver­ fahren ohne Einsatz spezieller planarisierender Verfahren für die Metallabscheidung (zum Beispiel Bias-Sputtern) hergestellt werden.

Da die Schichtdicke für die elektrisch leitende Schicht ge­ ring ist, kann auch ein CVD-Verfahren mit niedriger Abschei­ derate eingesetzt werden, wodurch der Durchsatz erhöht wird.

Durch das erfindungsgemäße Verfahren besteht auch die Möglich­ keit zur Herstellung von non-nested Kontakten (keine Kontakt­ überlappung), die nach dem Herstellen der ersten Metallisie­ rungsebene planarisiert sind.

Claims (10)

1. Verfahren zum Herstellen einer niederohmigen planen Kontakt- Metallisierung für hochintegrierte Halbleiterschaltungen, bei dem der Kontakt zu den aktiven elektrischen Bereichen der Schaltung über in Isolationsschichten durch Photolithographie­ verfahren eingebrachten Löcher im Sub-µm-Bereich erfolgt, gekennzeichnet durch den Ablauf der fol­ genden Verfahrensschritte,

• a) ganzflächige Abscheidung einer elektrisch leitenden Schicht (4) oder eines Schichtsystems (4, 5) auf das mit den Kon­ taktlöcher (3) versehene, die zu kontaktierenden Bereiche enthaltenden Substrat (1, 2),
• b) ganzflächige Abscheidung einer Schicht aus planarisierendem Material (6) in einer Schichtdicke bis mindestens die Kon­ taktlöcher gefüllt sind,
• c) Rückätzen der planarisierenden Schicht (6) mit einem Ätz­ mittel, bei dem die darunterliegende elektrisch leitende Schicht (5) als Ätzstop dient, und
• d) Abscheidung der niederohmigen Metallisierungsschicht (7) und Strukturierung.

2. Verfahren nach Anspruch 1, dadurch gekenn­ zeichnet, daß als elektrisch leitende Schicht (4) eine Schicht aus dotiertem polykristallinem Silizium oder ein Doppelschichtsystem (4, 5) aus einem Silizid bildenden Metall und einer hochschmelzenden Metallegierung verwendet wird, wel­ ches in Dünnschichttechnik abgeschieden wird.

3. Verfahren nach Anspruch 1 oder 2, dadurch ge­ kennzeichnet, daß die Schichtdicke der elektrisch leitenden Schicht (4) aus polykristallinem Silizium in einem Bereich von 50 bis 200 nm oder bei Verwendung des Schichtsystems (4, 5) die Schichtdicke der Silizid bildenden Schicht (4) im Bereich von 10 bis 60 nm und die Schichtdicke (5) der hoch­ schmelzenden Metalllegierungsschicht in einem Bereich von 50 bis 300 nm mit einem spezifischen elektrischen Widerstand zwi­ schen 5 und 150 µm Ohm cm eingestellt wird.

4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß als Silizid bildende Schicht eine Titanschicht (4) verwendet wird.

5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß als hochschmelzende Metall­ legierung eine aus Wolfram, Titanwolfram oder Titannitrid be­ stehende Schicht (5) verwendet wird.

6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß als planarisierendes Mate­ rial (6) Siliziumoxid, Spin-on-Glas, Polyimid, oder amorphes/ polykristallines Silizium verwendet wird.

7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß das Rückätzen durch reak­ tives Ionenätzen erfolgt.

8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß als niederohmige Metalli­ sierungsschicht (7) Aluminium oder eine Aluminiumlegierung verwendet wird.

9. Aus Aluminium oder einer Aluminiumlegierung und Silizium, oder Metallsilizid oder dem Schichtsystem Titan/Titanwolfram oder Titan/Titannitrid bestehende niederohmige Kontaktmetalli­ sierung in Isolationsschichten für hochintegrierte Halbleiter­ schaltungen, dadurch gekennzeichnet, daß die Kontaktlochfüllung (3) zwischen der Aluminiummetalli­ sierung (7) und dem Silizium oder dem Metallsilizid (4) oder dem Schichtsystem (4, 5) Titanwolfram oder Titannitrid aus Silizium oder dielektrischem Material besteht.

10. Metallisierung nach Anspruch 9, dadurch ge­ kennzeichnet, daß das planarisierende Material (6) Silizium Siliziumoxid, Spin-on-Glas oder Polyimid ist.