JPH10214895A - 配線構造及びその製造方法 - Google Patents
配線構造及びその製造方法Info
- Publication number
- JPH10214895A JPH10214895A JP9017994A JP1799497A JPH10214895A JP H10214895 A JPH10214895 A JP H10214895A JP 9017994 A JP9017994 A JP 9017994A JP 1799497 A JP1799497 A JP 1799497A JP H10214895 A JPH10214895 A JP H10214895A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact hole
- insulating film
- wiring structure
- plug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 多層配線に適し、且つ、高速性にも対応でき
る低抵抗の配線構造及びその製造方法を提供することで
ある。 【解決手段】 コンタクト孔を有する絶縁膜を有する配
線構造において、コンタクトホール以外の領域の絶縁膜
に、直接、Ｗ層をスパッタリングにより被着させた配線
構造が得られる。Ｗ層は、コンタクトホールの領域で
は、Ｔｉ／ＴｉＮ等により形成されたプラグと電気的に
接続されている。また、スパッタリングによって形成さ
れたＷ層は、（２００）及び（２１１）の配向性を有し
ていることが好ましい。
る低抵抗の配線構造及びその製造方法を提供することで
ある。 【解決手段】 コンタクト孔を有する絶縁膜を有する配
線構造において、コンタクトホール以外の領域の絶縁膜
に、直接、Ｗ層をスパッタリングにより被着させた配線
構造が得られる。Ｗ層は、コンタクトホールの領域で
は、Ｔｉ／ＴｉＮ等により形成されたプラグと電気的に
接続されている。また、スパッタリングによって形成さ
れたＷ層は、（２００）及び（２１１）の配向性を有し
ていることが好ましい。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に使用
される配線構造及びその製造方法に関する。
される配線構造及びその製造方法に関する。
【０００２】
【従来の技術】一般に、この種の半導体装置には、半導
体基板に、メモリ素子等の素子を多数形成すると共に、
これら素子間を導体により電気的に接続する配線が施さ
れている。また、メモリ素子等の高集積化の要求と共
に、配線も、緻密化、複雑化している。配線の緻密化並
びに複雑化に対する一つの対策として、配線を半導体基
板上で多層化することが企図されている。
体基板に、メモリ素子等の素子を多数形成すると共に、
これら素子間を導体により電気的に接続する配線が施さ
れている。また、メモリ素子等の高集積化の要求と共
に、配線も、緻密化、複雑化している。配線の緻密化並
びに複雑化に対する一つの対策として、配線を半導体基
板上で多層化することが企図されている。
【０００３】このように、半導体基板上における配線を
多層化した場合、単に、半導体基板上だけでなく、半導
体基板上に形成された絶縁膜上にも、配線が施され、こ
の絶縁膜上の配線は、絶縁膜の下部に設けられた素子、
配線等とコンタクト孔を介して電気的に接続されなけれ
ばならない。この場合、コンタクト孔内には、導電体に
よって形成されたプラグが設けられ、このプラグを介し
て、絶縁膜上の配線は下部の素子等と電気的に接続され
る。
多層化した場合、単に、半導体基板上だけでなく、半導
体基板上に形成された絶縁膜上にも、配線が施され、こ
の絶縁膜上の配線は、絶縁膜の下部に設けられた素子、
配線等とコンタクト孔を介して電気的に接続されなけれ
ばならない。この場合、コンタクト孔内には、導電体に
よって形成されたプラグが設けられ、このプラグを介し
て、絶縁膜上の配線は下部の素子等と電気的に接続され
る。
【０００４】一方、これら半導体装置に対しては、素子
の高速化も要求されている。この高速化の要求並びに高
集積化の要求に応えるためには、配線における抵抗を出
来るだけ低くすることが望ましい。
の高速化も要求されている。この高速化の要求並びに高
集積化の要求に応えるためには、配線における抵抗を出
来るだけ低くすることが望ましい。
【０００５】このような要求に応える配線材料として、
ＤＲＡＭ等のメモリでは、ゲート電極及びワード線とし
て、ポリシリコンシリサイド（ポリサイド）を使用し、
ビット線として、タングステンシリサイドを使用したも
のが提案されている。この場合、メモリセルを構成する
ＭＯＳトランジスタのソース、又は、ドレイン領域をビ
ット線と電気的に接続するコンタクトとして、ポリサイ
ド、或いは、ドープトポリシリコンが使用され、且つ、
容量素子を接続するためのコンタクトとしても、ポリサ
イド、或いは、ドープトポリシリコンが使用されること
多い。
ＤＲＡＭ等のメモリでは、ゲート電極及びワード線とし
て、ポリシリコンシリサイド（ポリサイド）を使用し、
ビット線として、タングステンシリサイドを使用したも
のが提案されている。この場合、メモリセルを構成する
ＭＯＳトランジスタのソース、又は、ドレイン領域をビ
ット線と電気的に接続するコンタクトとして、ポリサイ
ド、或いは、ドープトポリシリコンが使用され、且つ、
容量素子を接続するためのコンタクトとしても、ポリサ
イド、或いは、ドープトポリシリコンが使用されること
多い。
【０００６】更に、メモリセルの高集積化及び微細化が
進むと、これらタングステンシリサイド、ポリサイド、
及び、ドープトポリシリコンより、低い抵抗を有する配
線構造が志向される傾向にある。
進むと、これらタングステンシリサイド、ポリサイド、
及び、ドープトポリシリコンより、低い抵抗を有する配
線構造が志向される傾向にある。
【０００７】上記したポリサイド、タングステンシリサ
イド、ドープトポリシリコン等に代わる材料として、特
開平３−２５６３３０号公報（以下、引用例１と呼ぶ）
では、ＣＶＤ法を用いて形成されたタングステン膜を形
成することが開示されている。このＣＶＤ法を用いて形
成されたタングステン膜は、絶縁膜との密着性が悪いた
め、絶縁膜上に、チタン膜を第１の下地層として絶縁膜
上にスパッタ法により形成すると共に、このチタン膜上
に、第２の下地層としてスパッタ法によりタングステン
層を形成した後、ＣＶＤ法によるタングステン膜を形成
している。
イド、ドープトポリシリコン等に代わる材料として、特
開平３−２５６３３０号公報（以下、引用例１と呼ぶ）
では、ＣＶＤ法を用いて形成されたタングステン膜を形
成することが開示されている。このＣＶＤ法を用いて形
成されたタングステン膜は、絶縁膜との密着性が悪いた
め、絶縁膜上に、チタン膜を第１の下地層として絶縁膜
上にスパッタ法により形成すると共に、このチタン膜上
に、第２の下地層としてスパッタ法によりタングステン
層を形成した後、ＣＶＤ法によるタングステン膜を形成
している。
【０００８】
【発明が解決しようとする課題】しかしながら、引用例
１で述べられた方法を使用して、ＣＶＤ法によって堆積
されたタングステン膜の下部に、２層の下地層を設けた
場合、絶縁層内に形成されたコンタクト孔の直径が深さ
に比較して小さくなると共に、コンタクト孔内に、タン
グステンが被着されない隙間、即ち、ボイドが残存する
ことが観測され、このボイドは、タングステンによって
被覆されない状態で残ってしまうことが分かった。この
ため、配線、特に、コンタクト孔における抵抗値が大き
いと言う欠点があることが判明した。
１で述べられた方法を使用して、ＣＶＤ法によって堆積
されたタングステン膜の下部に、２層の下地層を設けた
場合、絶縁層内に形成されたコンタクト孔の直径が深さ
に比較して小さくなると共に、コンタクト孔内に、タン
グステンが被着されない隙間、即ち、ボイドが残存する
ことが観測され、このボイドは、タングステンによって
被覆されない状態で残ってしまうことが分かった。この
ため、配線、特に、コンタクト孔における抵抗値が大き
いと言う欠点があることが判明した。
【０００９】また、絶縁膜上の配線全体が実質上、３層
構造を有しているため、タングステン単層の場合より
も、抵抗値が比較的大きくなってしまうと言う欠点もあ
る。
構造を有しているため、タングステン単層の場合より
も、抵抗値が比較的大きくなってしまうと言う欠点もあ
る。
【００１０】更に、３層構造の配線をプラズマエッチン
グして、配線構造を形成する条件も、タングステン単層
の場合に比較して、複雑である。
グして、配線構造を形成する条件も、タングステン単層
の場合に比較して、複雑である。
【００１１】本発明の目的は、抵抗値を低下させること
ができ、したがって、高速化の要求に応えることができ
る配線構造を提供することである。
ができ、したがって、高速化の要求に応えることができ
る配線構造を提供することである。
【００１２】本発明の他の目的は、多層配線に適した配
線構造を提供することである。
線構造を提供することである。
【００１３】本発明の更に他の目的は、タングステン層
を直接絶縁層に被着することができ、このため、接着
層、バリア層等を不要にすることができる配線構造を提
供することである。
を直接絶縁層に被着することができ、このため、接着
層、バリア層等を不要にすることができる配線構造を提
供することである。
【００１４】本発明の他の目的は、接着層、バリア層等
なしで、タングステン層を直接絶縁層上に被着できる配
線構造の製造方法が得られる。
なしで、タングステン層を直接絶縁層上に被着できる配
線構造の製造方法が得られる。
【００１５】
【課題を解決するための手段】本発明によれば、コンタ
クト孔を有する絶縁膜を有する配線構造において、前記
コンタクト孔以外の領域で、前記絶縁膜に直接被着され
たＷ層を有する配線構造が得られる。この場合、コンタ
クト孔は前記Ｗ層とは異なる材料で形成されたプラグに
よって埋め込まれており、当該プラグは、金属Ｔｉと、
ＴｉＮとによって形成され、前記Ｗ層と電気的に接続さ
れている。
クト孔を有する絶縁膜を有する配線構造において、前記
コンタクト孔以外の領域で、前記絶縁膜に直接被着され
たＷ層を有する配線構造が得られる。この場合、コンタ
クト孔は前記Ｗ層とは異なる材料で形成されたプラグに
よって埋め込まれており、当該プラグは、金属Ｔｉと、
ＴｉＮとによって形成され、前記Ｗ層と電気的に接続さ
れている。
【００１６】
【発明の実施の形態】図１（Ａ）、（Ｂ）、及び、
（Ｃ）を参照して、本発明の一実施の形態に係る配線構
造の製造方法を説明する。まず、図１（Ａ）に示すよう
に、ｐ型、或いは、ｎ型の半導体基板１１が用意されて
おり、図示された半導体基板１１内には、ＤＲＡＭ等の
半導体素子が多数形成されているものとする。半導体基
板１１上には、シリコン酸化膜等の層間絶縁膜１２が一
様に形成されており、図示された層間絶縁膜１２には、
深さ（ｄｐ）と直径（ｄｉ）との比（ｄｐ／ｄｉ）、即
ち、アスペクト比が２以上であるコンタクトホール１３
が設けられている。この場合、コンタクトホール１３の
直径（ｄｉ）は０．２５μｍであり、０．５μｍ以上の
深さを有しているものとし、このコンタクトホール１３
は、図示されているように、半導体基板１１に達してい
る。
（Ｃ）を参照して、本発明の一実施の形態に係る配線構
造の製造方法を説明する。まず、図１（Ａ）に示すよう
に、ｐ型、或いは、ｎ型の半導体基板１１が用意されて
おり、図示された半導体基板１１内には、ＤＲＡＭ等の
半導体素子が多数形成されているものとする。半導体基
板１１上には、シリコン酸化膜等の層間絶縁膜１２が一
様に形成されており、図示された層間絶縁膜１２には、
深さ（ｄｐ）と直径（ｄｉ）との比（ｄｐ／ｄｉ）、即
ち、アスペクト比が２以上であるコンタクトホール１３
が設けられている。この場合、コンタクトホール１３の
直径（ｄｉ）は０．２５μｍであり、０．５μｍ以上の
深さを有しているものとし、このコンタクトホール１３
は、図示されているように、半導体基板１１に達してい
る。
【００１７】層間絶縁膜１２の上表面、及び、コンタク
トホール１３の内には、３０ｎｍの膜厚を有する金属Ｔ
ｉ層１４がＣＶＤ法により形成され、更に、この金属Ｔ
ｉ層１４上には、同様に、ＣＶＤ法により、膜厚１００
ｎｍのＴｉＮ層１５が形成されている。コンタクトホー
ル１３は金属Ｔｉ層１４及びＴｉＮ層１５によって完全
に埋め込まれており、コンタクトホール１３内中には、
ボイドがなく、一方、層間絶縁膜１２の上表面には、金
属Ｔｉ層１４及びＴｉＮ層１５が形成されている。更
に、コンタクトホール１３内の半導体基板１１と金属Ｔ
ｉ層１４との間には、チタニウムシリサイドが形成され
ている。
トホール１３の内には、３０ｎｍの膜厚を有する金属Ｔ
ｉ層１４がＣＶＤ法により形成され、更に、この金属Ｔ
ｉ層１４上には、同様に、ＣＶＤ法により、膜厚１００
ｎｍのＴｉＮ層１５が形成されている。コンタクトホー
ル１３は金属Ｔｉ層１４及びＴｉＮ層１５によって完全
に埋め込まれており、コンタクトホール１３内中には、
ボイドがなく、一方、層間絶縁膜１２の上表面には、金
属Ｔｉ層１４及びＴｉＮ層１５が形成されている。更
に、コンタクトホール１３内の半導体基板１１と金属Ｔ
ｉ層１４との間には、チタニウムシリサイドが形成され
ている。
【００１８】次に、図１（Ｂ）に示すように、層間絶縁
膜１２上の金属Ｔｉ層１４及びＴｉＮ層１５はＣＭＰ
法、ＲＩＥ法、または、エッチバック法により除去され
る。この結果、コンタクトホール１３内には、半導体基
板１１内に設けられた素子との電気的な接続を行うため
の導電性のプラグが形成され、且つ、平坦な表面を持つ
層間絶縁膜１２が半導体基板１１上に残る。
膜１２上の金属Ｔｉ層１４及びＴｉＮ層１５はＣＭＰ
法、ＲＩＥ法、または、エッチバック法により除去され
る。この結果、コンタクトホール１３内には、半導体基
板１１内に設けられた素子との電気的な接続を行うため
の導電性のプラグが形成され、且つ、平坦な表面を持つ
層間絶縁膜１２が半導体基板１１上に残る。
【００１９】続いて、層間絶縁膜１２上には、２００ｎ
ｍの膜厚を有するＷ層１６がスパッタリング、即ち、Ｐ
ＶＤ法により、形成された後、ドライエッチング等によ
り、選択的に除去されることにより、形成されている。
この結果として、図１（Ｃ）に示すように、層間絶縁膜
１２上には、Ｔｉ／ＴｉＮによって形成されたプラグと
電気的に接続されたＷ層１６が形成された。ここで、上
記したように、スパッタリングによって形成されたＷ層
１６は、ＣＶＤ法によって形成されたＷ層に比較して、
層間絶縁膜１２との密着性が良く、このＷ層１６をその
まま層間絶縁層１２上の配線層として利用できることが
判明した。また、スパッタリングによって形成されたＷ
層１６は、層間絶縁膜１２上では、０．７０Ω／□のシ
ート抵抗を有し、他方、Ｔｉ／ＴｉＮのプラグ上では、
０．９９Ω／□のシート抵抗を示した。したがって、直
接、層間絶縁膜１２上に被着されたスパッタリングＷ層
は、Ｔｉ／ＴｉＮのプラグ上に被着されたＷに比較し
て、３０％程度低いシート抵抗を示すことが判明した。
ｍの膜厚を有するＷ層１６がスパッタリング、即ち、Ｐ
ＶＤ法により、形成された後、ドライエッチング等によ
り、選択的に除去されることにより、形成されている。
この結果として、図１（Ｃ）に示すように、層間絶縁膜
１２上には、Ｔｉ／ＴｉＮによって形成されたプラグと
電気的に接続されたＷ層１６が形成された。ここで、上
記したように、スパッタリングによって形成されたＷ層
１６は、ＣＶＤ法によって形成されたＷ層に比較して、
層間絶縁膜１２との密着性が良く、このＷ層１６をその
まま層間絶縁層１２上の配線層として利用できることが
判明した。また、スパッタリングによって形成されたＷ
層１６は、層間絶縁膜１２上では、０．７０Ω／□のシ
ート抵抗を有し、他方、Ｔｉ／ＴｉＮのプラグ上では、
０．９９Ω／□のシート抵抗を示した。したがって、直
接、層間絶縁膜１２上に被着されたスパッタリングＷ層
は、Ｔｉ／ＴｉＮのプラグ上に被着されたＷに比較し
て、３０％程度低いシート抵抗を示すことが判明した。
【００２０】より多数の実験により、スパッタリングＷ
層は、層間絶縁膜１２上において、０．６６〜０．７８
Ω／□のシート抵抗を有しており、プラグ上において、
０．９４〜１．０８Ω／□のシート抵抗を有することが
判った。
層は、層間絶縁膜１２上において、０．６６〜０．７８
Ω／□のシート抵抗を有しており、プラグ上において、
０．９４〜１．０８Ω／□のシート抵抗を有することが
判った。
【００２１】上記したシート抵抗の相違を検討して見る
と、層間絶縁膜１２上に直接スパッタリングによって被
着されたＷ層は（１１０）、（２００）、及び、（２１
１）の配向性を有しており、他方、ＴｉＮ上にＣＶＤ及
びＰＶＤにより形成されたＷ層は、主に、（１００）の
配向性を有していた。このことは、Ｗ層をスパッタリン
グにより単層被着した場合、（１１０）の配向性を制御
することにより、Ｗ層の抵抗を低下させることができる
ことを意味している。換言すれば、（２００）及び（２
１１）の配向性を有するＷ層を利用すれば、より抵抗の
小さなＷ配線を形成できることを示している。
と、層間絶縁膜１２上に直接スパッタリングによって被
着されたＷ層は（１１０）、（２００）、及び、（２１
１）の配向性を有しており、他方、ＴｉＮ上にＣＶＤ及
びＰＶＤにより形成されたＷ層は、主に、（１００）の
配向性を有していた。このことは、Ｗ層をスパッタリン
グにより単層被着した場合、（１１０）の配向性を制御
することにより、Ｗ層の抵抗を低下させることができる
ことを意味している。換言すれば、（２００）及び（２
１１）の配向性を有するＷ層を利用すれば、より抵抗の
小さなＷ配線を形成できることを示している。
【００２２】
【発明の効果】本発明によれば、コンタクトホール１３
により半導体基板１１との電気的接続される部分には、
Ｔｉ／ＴｉＮ等のプラグを形成して、残りの部分をＷに
より形成することにより、半導体基板１１及び層間絶縁
膜１２との密着性においても、十分な強度を有する配線
が得られる。
により半導体基板１１との電気的接続される部分には、
Ｔｉ／ＴｉＮ等のプラグを形成して、残りの部分をＷに
より形成することにより、半導体基板１１及び層間絶縁
膜１２との密着性においても、十分な強度を有する配線
が得られる。
【図面の簡単な説明】
【図１】（Ａ）は本発明の一実施の形態に係る配線構造
の製造方法の一工程を示す図である。（Ｂ）は図１
（Ａ）に示した工程とは異なる工程を示す図である。
（Ｃ）は図１（Ｂ）とは異なる工程を説明すると共に、
本発明の一実施の形態に係る配線構造を示すための図で
ある。
の製造方法の一工程を示す図である。（Ｂ）は図１
（Ａ）に示した工程とは異なる工程を示す図である。
（Ｃ）は図１（Ｂ）とは異なる工程を説明すると共に、
本発明の一実施の形態に係る配線構造を示すための図で
ある。
１１ 半導体基板 １２ 層間絶縁膜 １３ コンタクトホール １４ 金属Ｔｉ層 １５ ＴｉＮ層 １６ スパッタリングさ
れたＷ層
れたＷ層
Claims (11)
- 【請求項１】 コンタクト孔を有する絶縁膜を有する配
線構造において、前記コンタクト孔以外の領域で、前記
絶縁膜に直接被着されたＷ層を有していることを特徴と
する配線構造。 - 【請求項２】 請求項１において、前記コンタクト孔は
前記Ｗ層とは異なる材料で形成されたプラグによって埋
め込まれており、当該プラグは前記Ｗ層と電気的に接続
されていることを特徴とする配線構造。 - 【請求項３】 請求項２において、前記プラグは、Ｔｉ
を含んだプラグであることを特徴とする配線構造。 - 【請求項４】 請求項３において、前記プラグは、金属
Ｔｉと、ＴｉＮとによって形成されていることを特徴と
する配線構造。 - 【請求項５】 請求項１において、前記Ｗ層は、スパッ
タリングによって前記絶縁膜上に被着されていることを
特徴とする配線構造。 - 【請求項６】 請求項１において、前記Ｗ層は、（２０
０）及び（２１１）の少なくとも一方の配向性を有する
タングステンによって形成されていることを特徴とする
配線構造。 - 【請求項７】 請求項１において、前記Ｗ層は、スパッ
タリングによって形成された第１のＷ膜と、ＣＶＤによ
って形成された第２のＷ膜とを有していることを特徴と
する配線構造。 - 【請求項８】 半導体基板上に絶縁膜を形成する工程
と、該絶縁膜にコンタクト孔を形成する工程と、前記コ
ンタクト孔をＷとは異なる材料によって埋め込み、前記
コンタクト孔のみに前記材料のプラグを形成する工程
と、前記プラグに電気的に接続されたＷ層をスパッタリ
ングにより形成する工程とを含むことを特徴とする配線
構造の製造方法。 - 【請求項９】 請求項８において、前記プラグは、Ｔｉ
及びＴｉＮとによって形成されていることを特徴とする
配線構造の製造方法。 - 【請求項１０】 請求項９において、前記プラグを形成
する工程は、前記コンタクト孔及び絶縁膜上に、Ｔｉ膜
及びＴｉＮ膜を順次被着する工程と、前記絶縁膜上のＴ
ｉ膜及びＴｉＮ膜を除去して、前記コンタクト孔だけ
に、Ｔｉ及びＴｉＮによって形成された前記プラグを残
す工程とを有していることを特徴とする配線構造の製造
方法。 - 【請求項１１】 半導体基板上に絶縁膜を形成する工程
と、前記絶縁膜上にＷ層をスパッタリングにより被着す
る工程と、前記絶縁膜に前記Ｗ層を介してコンタクト孔
を形成する工程と、コンタクト孔をＷとは異なる材料に
よって埋め込む工程とを有することを特徴とする配線構
造の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9017994A JPH10214895A (ja) | 1997-01-31 | 1997-01-31 | 配線構造及びその製造方法 |
| US09/014,898 US6020642A (en) | 1997-01-31 | 1998-01-28 | Interconnection system in a semiconductor device |
| KR1019980002738A KR100305095B1 (ko) | 1997-01-31 | 1998-01-31 | 반도체장치및그제조방법 |
| CN98104083A CN1193189A (zh) | 1997-01-31 | 1998-02-04 | 半导体器件中的互连系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9017994A JPH10214895A (ja) | 1997-01-31 | 1997-01-31 | 配線構造及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10214895A true JPH10214895A (ja) | 1998-08-11 |
Family
ID=11959288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9017994A Pending JPH10214895A (ja) | 1997-01-31 | 1997-01-31 | 配線構造及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6020642A (ja) |
| JP (1) | JPH10214895A (ja) |
| KR (1) | KR100305095B1 (ja) |
| CN (1) | CN1193189A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110115008A1 (en) * | 2000-06-16 | 2011-05-19 | Drynan John M | Interconnect line selectively isolated from an underlying contact plug |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5911113A (en) * | 1997-03-18 | 1999-06-08 | Applied Materials, Inc. | Silicon-doped titanium wetting layer for aluminum plug |
| JP3447961B2 (ja) * | 1998-08-26 | 2003-09-16 | 富士通株式会社 | 半導体装置の製造方法及び半導体製造装置 |
| KR100558034B1 (ko) * | 1999-06-30 | 2006-03-07 | 주식회사 하이닉스반도체 | 텅스텐 비트라인 형성시 플러그의 손상을 방지할 수 있는 반도체 소자 제조 방법 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5008730A (en) * | 1988-10-03 | 1991-04-16 | International Business Machines Corporation | Contact stud structure for semiconductor devices |
| JPH03256330A (ja) * | 1990-03-06 | 1991-11-15 | Fujitsu Ltd | 半導体装置の製造方法 |
| DE69327600T2 (de) * | 1992-02-28 | 2000-06-21 | St Microelectronics Inc | Herstellungsverfahren von Submikronkontakten |
| JPH05283362A (ja) * | 1992-04-03 | 1993-10-29 | Sony Corp | 多層配線の形成方法 |
| JPH06349774A (ja) * | 1993-06-08 | 1994-12-22 | Sony Corp | 埋込みプラグの形成方法 |
| JPH0878523A (ja) * | 1994-09-05 | 1996-03-22 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| JPH08306917A (ja) * | 1995-05-11 | 1996-11-22 | Hitachi Ltd | 半導体装置及びその製造方法 |
| KR970052242A (ko) * | 1995-12-15 | 1997-07-29 | 김주용 | 반도체 소자의 금속배선 형성방법 |
| US5641710A (en) * | 1996-06-10 | 1997-06-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Post tungsten etch back anneal, to improve aluminum step coverage |
| US5677237A (en) * | 1996-06-21 | 1997-10-14 | Taiwan Semiconductor Manufacturing Company Ltd. | Process for removing seams in tungsten plugs |
-
1997
- 1997-01-31 JP JP9017994A patent/JPH10214895A/ja active Pending
-
1998
- 1998-01-28 US US09/014,898 patent/US6020642A/en not_active Expired - Fee Related
- 1998-01-31 KR KR1019980002738A patent/KR100305095B1/ko not_active IP Right Cessation
- 1998-02-04 CN CN98104083A patent/CN1193189A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110115008A1 (en) * | 2000-06-16 | 2011-05-19 | Drynan John M | Interconnect line selectively isolated from an underlying contact plug |
| US8796815B2 (en) * | 2000-06-16 | 2014-08-05 | Micron Technology, Inc. | Interconnect line selectively isolated from an underlying contact plug |
| US9123786B2 (en) | 2000-06-16 | 2015-09-01 | Micron Technology, Inc. | Interconnect line selectively isolated from an underlying contact plug |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1193189A (zh) | 1998-09-16 |
| US6020642A (en) | 2000-02-01 |
| KR19980070982A (ko) | 1998-10-26 |
| KR100305095B1 (ko) | 2001-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03173126A (ja) | 多層膜構造の半導体装置およびその製造方法 | |
| JP2601022B2 (ja) | 半導体装置の製造方法 | |
| JP2000036568A (ja) | 半導体記憶装置及びその製造方法 | |
| JPH0276233A (ja) | 半導体集積回路の製造方法 | |
| JP3943294B2 (ja) | 半導体集積回路装置 | |
| US6323044B1 (en) | Method of forming capacitor having the lower metal electrode for preventing undesired defects at the surface of the metal plug | |
| JP2003282728A (ja) | 半導体素子及びその製造方法 | |
| US6750495B1 (en) | Damascene capacitors for integrated circuits | |
| JP3467445B2 (ja) | 半導体装置およびその製造方法 | |
| JPH10214895A (ja) | 配線構造及びその製造方法 | |
| JPH09275193A (ja) | 半導体記憶装置及びその製造方法 | |
| US6605507B2 (en) | Non-volatile semiconductor memory device and manufacturing method thereof | |
| JP3415081B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2002319632A (ja) | 半導体装置及びその製造方法 | |
| KR100450036B1 (ko) | 반도체 장치 제조 방법 | |
| KR20010019182A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100444773B1 (ko) | 반도체 소자의 제조 방법 | |
| JP3257801B2 (ja) | 半導体装置の製造方法 | |
| US20040108534A1 (en) | Semiconductor device and manufacturing method for the same | |
| KR20010004976A (ko) | 반도체 소자의 콘택 홀 형성방법 | |
| KR100268805B1 (ko) | 반도체소자의콘택형성방법 | |
| JP2812286B2 (ja) | 半導体装置及びその製造方法 | |
| JP3007234B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JP2006318992A (ja) | 半導体装置およびその製造方法 | |
| KR20030002154A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000201 |