CN103515300A - 金属互连工艺中形成空气间隙的制造方法 - Google Patents

金属互连工艺中形成空气间隙的制造方法 Download PDF

Info

Publication number
CN103515300A
CN103515300A CN201210224447.8A CN201210224447A CN103515300A CN 103515300 A CN103515300 A CN 103515300A CN 201210224447 A CN201210224447 A CN 201210224447A CN 103515300 A CN103515300 A CN 103515300A
Authority
CN
China
Prior art keywords
layer
air gap
manufacture method
sacrifice layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210224447.8A
Other languages
English (en)
Inventor
鲍宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210224447.8A priority Critical patent/CN103515300A/zh
Publication of CN103515300A publication Critical patent/CN103515300A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种金属互连工艺中形成空气间隙的制造方法，包括以下步骤：提供半导体衬底，形成阻挡层和牺牲层；形成沟槽并在沟槽中形成金属互连线；对牺牲层进行回刻蚀工艺；在所述牺牲层和所述金属互连线上覆盖硬掩膜层；刻蚀所述硬掩膜层，剩余的硬掩膜层在所述金属互连线的侧壁上形成侧墙；去除剩余的牺牲层；沉积第一介质层，在所述侧墙下方的金属互连线周围形成空气间隙。在沉积形成第一介质层的过程中，由于侧墙的遮挡可以在侧墙下方金属互连线周围形成空气间隙，进一步降低金属互连线周围的介电常数，提高半导体器件的介电性能，此外，该形成的空隙间隙尺寸可以调整，从而避免空气间隙过大，提高半导体器件的机械抗压能力。

Description

金属互连工艺中形成空气间隙的制造方法
技术领域
本发明涉及集成电路制造领域，尤其涉及一种金属互连工艺中形成空气间隙的制造方法。
背景技术
随着半导体器件的集成度越来越高，限制半导体器件的速度的主要因素已不再是晶体管延迟，而是与导电材料(例如金属)互连相关联的电阻-电容(RC)延迟。认识到这一点之后，为了减小导电材料互连的电容从而减小RC延迟，业界技术人员已进行了大量工作用于研发新的材料和制造工艺。例如，将作为导电材料互连层中的电介质材料，选择采用具有低介电常数的电介质材料。在所有材料中，介电常数最低的当属空气，空气的介电常数为1，其他介质材料层的介电常数均大于1，因此，技术人员开始关注在层间介质层中形成空气间隙(AirGap)，空气间隙的形成能够进一步减小层间介质层的整体介电常数，以降低导电材料之间的电容，提高半导体器件的性能。
在现有金属互连工艺的制作方法中，形成具有空气间隙的半导体器件的一种方法是在当前层间介质层中，通过光刻和刻蚀法，在金属互连线之间形成尺寸较小的间隙，然后利用化学气相沉积(CVD)法，在当前层间介质层上覆盖形成后一层间介质层，而不填充该间隙，从而在当前介质层中形成空气间隙；虽然该方法达到了降低集成电路RC延迟的目的，但是由于制造工艺本身的限制，对于关键尺寸(CD)较小的半导体器件来说，该方法在形成具有多个的金属互连层的半导体器件时，由于金属互连线之间的间隔(Space)较小并且现有光刻工艺的精确度限制，后一层金属层的通孔插塞(Plug)难以与当前层的金属互连线对准，而是与位于金属互连线之间的空气间隙相连通，使后一层通孔插塞内填充的金属铜落进空气间隙中，导致半导体器件的短路问题。因此，对于小尺寸半导体器件来说，如何增大金属铜与下层连接孔对准时的工艺窗口，成为业内需要解决的问题。
现有技术中另一种方法通过形成一种能够在特定工艺中去除的牺牲层，在完成当前金属互连层和后一金属互连层后，在特定工艺，例如加热工艺中去除牺牲层，以形成空气间隙。然而，该方法同样具有问题，该方法形成的牺牲层是整体覆盖于层间介质层之上的，因此在后续全部去除之后，往往形成大面积空气间隙，形成的空气间隙的尺寸不易调整，大大降低了器件的机械抗压能力，甚至因此器件中金属互连层的塌陷，严重降低半导体器件的性能。
因此，在金属互连中如何调节空气间隙的尺寸，以在降低介质层整体介电常数的前提下保持机械抗压能力，成为亟待解决的问题。
发明内容
本发明的目的是提供一种在金属互连工艺中形成空气间隙的制造方法。
为解决上述问题，本发明一种金属互连工艺中形成空气间隙的制造方法，包括以下步骤：
提供半导体衬底，在所述半导体衬底上依次形成阻挡层和牺牲层；
依次刻蚀所述牺牲层和阻挡层以形成沟槽，并在沟槽中形成金属互连线；
对牺牲层进行回刻蚀工艺，使所述金属互连线的高度高于所述牺牲层；
在所述牺牲层和所述金属互连线上覆盖硬掩膜层；
刻蚀所述硬掩膜层，剩余的硬掩膜层在所述金属互连线的侧壁上形成侧墙；
去除剩余的牺牲层；
沉积第一介质层，在所述侧墙下方的金属互连线周围形成空气间隙。
进一步的，所述牺牲层的材质为氧化硅、氮氧化硅、无定形碳或多晶硅。
进一步的，所述牺牲层的材质为氧化硅，在对所述牺牲层进行回刻蚀工艺的过程中，采用湿法刻蚀所述牺牲层，刻蚀物质包括氢氟酸。
进一步的，在对所述牺牲层进行回刻蚀工艺的过程中，对所述牺牲层刻蚀的厚度大于5nm。
进一步的，在沉积第一介质层的步骤之后，还包括进行化学机械研磨工艺，以暴露所述金属互连线。
进一步的，所述侧墙在化学机械研磨工艺中被全部或部分去除。
进一步的，在所述牺牲层和阻挡层之间，还包括第二介质层。
进一步的，所述第二介质层的材质与所述第一介质层的材质相同。
进一步的，所述第一介质层的材质为低介电常数材料。
进一步的，所述低介电常数材料为多孔硅、SiOF、SiOC、有机聚合物、包含有机聚合物的硅基绝缘体、掺杂碳的硅氧化物或掺杂氯的硅氧化物。
进一步的，所述牺牲层的材质为氧化硅、氮氧化硅、无定形碳或多晶硅。
进一步的，所述硬掩膜层的材质为氧化硅、氮氧化硅、无定形碳或多晶硅。
进一步的，在形成所述沟槽的步骤中，形成至少两个相邻设置的沟槽，相邻沟槽之间的距离大于35nm。
进一步的，所述侧墙的底面宽度大于5nm。
综上所述，本发明在衬底上形成牺牲层，在牺牲层中形成金属互连线后对牺牲层进行回刻蚀工艺，从而覆盖硬掩膜层并对硬掩膜层进行刻蚀工艺后，在金属互连线的侧壁上形成侧墙，其后去除牺牲层，在后续沉积形成第一介质层的过程中，由于侧墙的遮挡可以在侧墙下方金属互连线周围形成空气间隙，进一步降低金属互连线周围的介电常数，提高半导体器件的介电性能；此外，通过本发明形成的空隙间隙尺寸可以调整，从而避免空气间隙过大，提高了半导体器件的机械抗压能力。
附图说明
图1为本发明一实施例中金属互连工艺中形成空气间隙的制造方法的流程示意图。
图2～图12为本发明一实施例中金属互连工艺中形成空气间隙的制造方法的流程示意图。
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。
图1为本发明一实施例中金属互连工艺中形成空气间隙的制造方法的流程示意图。如图1所示，本发明提供一种金属互连工艺中形成空气间隙的制造方法，包括：
步骤S01：提供半导体衬底，在所述半导体衬底上依次形成阻挡层和牺牲层；
步骤S02：依次刻蚀所述牺牲层和阻挡层以形成沟槽，并在沟槽中形成金属互连线；
步骤S03：对所述牺牲层进行回刻蚀工艺，使所述金属互连线的高度高于所述牺牲层；
步骤S04：在所述牺牲层和所述金属互连线上覆盖硬掩膜层；
步骤S05：刻蚀所述硬掩膜层，剩余的硬掩膜层在所述金属互连线的侧壁上形成侧墙；
步骤S06：去除剩余的牺牲层；
步骤S07：沉积第一介质层，在所述侧墙下方的金属互连线周围形成空气间隙。
图2～图12为本发明一实施例中金属互连工艺中形成空气间隙的制造方法的流程示意图。结合图2～图12，以下详细说明本发明所述金属互连工艺中形成空气间隙的制造过程。
如图2所示，在步骤S01中，提供半导体衬底100，所述半导体衬底100可以为单晶硅、多晶硅或者锗硅化合物等半导体材质；在所述半导体衬底100中形成有有源电路，包括有源区以及各种掺杂区，例如N阱、P阱以及轻掺杂源漏区(LDD)等，此外还可以形成有其他各种隔离元件，例如浅沟槽隔离结构(STI)等用以形成半导体器件的必要结构；上述结构根据实际半导体器件制造工艺过程确定，为本领域技术人员所熟知技术内容，故在此不再赘述。
继续如图2所示，接着，在所述半导体衬底100上依次形成阻挡层102和牺牲层106。所述阻挡层102的材质可以为氧化硅、氮化硅或氮氧化硅，在较佳的实施例中，所述阻挡层102的材质为氮化硅，所述牺牲层106的材质为氧化硅、氮氧化硅、无定形碳或多晶硅。
如图3所示，在另一实施例中，在所述阻挡层102和所述牺牲层106之间还形成有第二介质层104，所述第二介质层104的材质为低介电常数材料，可以采用化学气相沉积法(CVD)形成。其中所述低介电常数材料可以为多孔硅、多孔SiLK，SiOF、SiOC、有机聚合物、包含有机聚合物的硅基绝缘体、掺杂碳的硅氧化物或掺杂氯的硅氧化物，当然其他介电常数小于硅的半导体材质均可作为第一介质层104的材质。所述第二介质层104的材质与后续形成的第一介质层的材质相同。所述第二介质层104能够对后续在沟槽中形成的金属互连线有一定的支撑作用，提高半导体器件的机械应力。在以下的实施例中，均以具有第二介质层104为例进行说明。
结合图4和图5，在步骤S02中，依次刻蚀所述牺牲层106和阻挡层102以形成沟槽200，并在沟槽100中形成金属互连线108；所述沟槽200通过光刻和刻蚀工艺形成，在本实施例中，形成的沟槽200实际具有通孔(Via)和沟渠(Trench)的两层结构，贯穿所述牺牲层106的为沟渠，所述沟渠用于形成金属互连层，贯穿所述阻挡层102的为通孔，所述通孔用于形成金属互连层与金属互连层之间的通孔插销，所述通孔和所述沟渠可以通过两次光刻和刻蚀工艺形成。其中，所述金属互连线108的形成过程包括：首先电镀金属以填充所述沟槽200，接着进行化学机械研磨工艺以去除沟槽200以外的金属，从而形成金属互连线108。所述金属互连线108较佳的材质优选为铜。同时形成的沟槽200在所述第二介质层104中的直径与在所述阻挡层102中的直径相同。在实际工艺过程中，形成两个以上沟槽200，沟槽200之间相邻设置，相邻沟槽200之间的距离大于35nm，以避免相邻的金属互连线导通。
如图6所示，在步骤S03中，对牺牲层106进行回刻蚀工艺，使所述金属互连线108的高度高于所述牺牲层106；在较佳的实施例中，所述牺牲层106的材质为氧化硅，在对所述牺牲层106进行回刻蚀工艺的过程中，采用湿法刻蚀所述牺牲层106，刻蚀物质包括氢氟酸。在对所述牺牲层106进行回刻蚀工艺的过程中，刻蚀所述牺牲层106厚度大于5nm，例如10nm。
如图7所示，在步骤S04中，在所述牺牲层106和所述金属互连线108上覆盖硬掩膜层110a，所述硬掩膜层110a的材质可以为氧化硅、氮氧化硅、无定形碳或多晶硅，可以采用化学气相沉积法形成。
如图8所示，在步骤S05中，刻蚀所述硬掩膜层110a，剩余的硬掩膜层110a在所述金属互连线108的侧壁上形成侧墙110；利用湿法刻蚀的刻蚀特性，剩余的硬掩膜层110a在所述金属互连线108的侧壁形成侧墙110。侧墙110的底面宽度大于5nm，以保证后续能够在所述侧墙110下方的金属互连线108的周围形成空气间隙300。
如图9所示，在步骤S06中，去除剩余的牺牲层106。本实施例中，湿法刻蚀去除所述牺牲层106，所述牺牲层106的刻蚀选择比与所述侧墙110的刻蚀速率差别较大，将牺牲层106去除，保留所述侧墙110。
如图10所示，在步骤S07中，在沉积第一介质层112的过程中，由于侧墙110的遮挡，在所述侧墙110下方的金属互连线108的周围形成空气间隙300。
此外，可以形成多个相邻的沟槽200，在沟槽200中形成多个相邻的金属互连线108，通过控制相邻的金属互连线108之间的距离，还可以在沉积第一介质层112的过程中，在相邻的金属互连线108之间亦可以形成空隙302。
在步骤S07之后，进行化学机械研磨工艺，以暴露所述金属互连线的顶面。可以如图11所示，所述侧墙110在化学机械研磨工艺中被部分去除。还可以如图12所示，所述侧墙110在化学机械研磨工艺中被全部去除。
综上所述，本发明在所述衬底上形成牺牲层，在牺牲层中形成金属互连线后对牺牲层进行回刻蚀工艺，从而覆盖硬掩膜层并对硬掩膜层进行刻蚀工艺后，在金属互连线的侧壁上形成侧墙，其后去除牺牲层，在后续沉积形成第一介质层的过程中，由于侧墙的遮挡可以在侧墙下方金属互连线周围形成空气间隙，进一步降低金属互连线周围的介电常数，提高半导体器件的介电性能，此外，该形成的空隙间隙尺寸可以调整，从而避免空气间隙过大，提高半导体器件的机械抗压能力。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。

Claims (13)

1.一种金属互连工艺中形成空气间隙的制造方法，包括：
提供半导体衬底，在所述半导体衬底上依次形成阻挡层和牺牲层；
依次刻蚀所述牺牲层和阻挡层以形成沟槽，并在沟槽中形成金属互连线；
对所述牺牲层进行回刻蚀工艺，使所述金属互连线的高度高于所述牺牲层；
在所述牺牲层和所述金属互连线上覆盖硬掩膜层；
刻蚀所述硬掩膜层，剩余的硬掩膜层在所述金属互连线的侧壁上形成侧墙；
去除剩余的牺牲层；
沉积第一介质层，在所述侧墙下方的金属互连线周围形成空气间隙。
2.如权利要求1所述的金属互连工艺中形成空气间隙的制造方法，其特征在于，所述牺牲层的材质为氧化硅、氮氧化硅、无定形碳或多晶硅。
3.如权利要求2所述的金属互连工艺中形成空气间隙的制造方法，其特征在于，所述牺牲层的材质为氧化硅，在对所述牺牲层进行回刻蚀工艺的过程中，采用湿法刻蚀所述牺牲层，刻蚀物质包括氢氟酸。
4.如权利要求3所述的金属互连工艺中形成空气间隙的制造方法，其特征在于，在对所述牺牲层进行回刻蚀工艺的过程中，刻蚀所述牺牲层的厚度大于5nm。
5.如权利要求1所述的金属互连工艺中形成空气间隙的制造方法，其特征在于，在沉积第一介质层的步骤之后，还包括：进行化学机械研磨工艺，以暴露所述金属互连线。
6.如权利要求5所述的金属互连工艺中形成空气间隙的制造方法，其特征在于，所述侧墙在化学机械研磨工艺中被全部或部分去除。
7.如权利要求1所述的金属互连工艺中形成空气间隙的制造方法，其特征在于，在所述牺牲层和阻挡层之间还包括第二介质层。
8.如权利要求7所述的金属互连工艺中形成空气间隙的制造方法，其特征在于，所述第二介质层的材质与所述第一介质层的材质相同。
9.如权利要求1至8中任意一项所述的金属互连工艺中形成空气间隙的制造方法，其特征在于，所述第一介质层的材质为低介电常数材料。
10.如权利要求1至8中任意一项所述的金属互连工艺中形成空气间隙的制造方法，其特征在于，所述低介电常数材料为多孔硅、SiOF、SiOC、有机聚合物、包含有机聚合物的硅基绝缘体、掺杂碳的硅氧化物或掺杂氯的硅氧化物。
11.如权利要求1至8中任意一项所述的金属互连工艺中形成空气间隙的制造方法，其特征在于，所述硬掩膜层的材质为氧化硅、氮氧化硅、无定形碳或多晶硅。
12.如权利要求1至8中任意一项所述的金属互连工艺中形成空气间隙的制造方法，其特征在于，在形成所述沟槽的步骤中，形成至少两个相邻设置的沟槽，相邻沟槽之间的距离大于35nm。
13.如权利要求1至8中任意一项所述的金属互连工艺中形成空气间隙的制造方法，其特征在于，所述侧墙的底面宽度大于5nm。
CN201210224447.8A 2012-06-29 2012-06-29 金属互连工艺中形成空气间隙的制造方法 Pending CN103515300A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210224447.8A CN103515300A (zh) 2012-06-29 2012-06-29 金属互连工艺中形成空气间隙的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210224447.8A CN103515300A (zh) 2012-06-29 2012-06-29 金属互连工艺中形成空气间隙的制造方法

Publications (1)

Publication Number Publication Date
CN103515300A true CN103515300A (zh) 2014-01-15

Family

ID=49897802

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210224447.8A Pending CN103515300A (zh) 2012-06-29 2012-06-29 金属互连工艺中形成空气间隙的制造方法

Country Status (1)

Country Link
CN (1) CN103515300A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104795359A (zh) * 2015-04-13 2015-07-22 上海华力微电子有限公司 金属互连线间的介质层中形成空气隙的方法
CN105826279A (zh) * 2015-01-06 2016-08-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN105990223A (zh) * 2015-02-04 2016-10-05 中芯国际集成电路制造(上海)有限公司 一种形成超低介电常数介质层的方法
CN107017298A (zh) * 2015-12-15 2017-08-04 台湾积体电路制造股份有限公司 场效晶体管器件
CN107464995A (zh) * 2017-08-01 2017-12-12 全普光电科技(上海)有限公司 一种薄膜天线及其制备方法
CN109216545A (zh) * 2018-07-20 2019-01-15 上海华虹宏力半导体制造有限公司 一种半导体器件的制造方法
CN113451206A (zh) * 2021-06-03 2021-09-28 长江先进存储产业创新中心有限责任公司 一种半导体结构及其制造方法
CN113793852A (zh) * 2021-09-15 2021-12-14 长江存储科技有限责任公司 自对准图形工艺方法及金属互连结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW400633B (en) * 1999-03-19 2000-08-01 United Microelectronics Corp The manufacture method of interconnects
US6228756B1 (en) * 1999-08-10 2001-05-08 United Microelectronics Corp. Method of manufacturing inter-metal dielectric layer
US20090166881A1 (en) * 2007-12-27 2009-07-02 Sridhar Balakrishnan Air-gap ild with unlanded vias

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW400633B (en) * 1999-03-19 2000-08-01 United Microelectronics Corp The manufacture method of interconnects
US6228756B1 (en) * 1999-08-10 2001-05-08 United Microelectronics Corp. Method of manufacturing inter-metal dielectric layer
US20090166881A1 (en) * 2007-12-27 2009-07-02 Sridhar Balakrishnan Air-gap ild with unlanded vias

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105826279A (zh) * 2015-01-06 2016-08-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN105826279B (zh) * 2015-01-06 2018-08-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN105990223A (zh) * 2015-02-04 2016-10-05 中芯国际集成电路制造(上海)有限公司 一种形成超低介电常数介质层的方法
CN105990223B (zh) * 2015-02-04 2019-03-12 中芯国际集成电路制造(上海)有限公司 一种形成超低介电常数介质层的方法
CN104795359A (zh) * 2015-04-13 2015-07-22 上海华力微电子有限公司 金属互连线间的介质层中形成空气隙的方法
CN107017298A (zh) * 2015-12-15 2017-08-04 台湾积体电路制造股份有限公司 场效晶体管器件
CN107017298B (zh) * 2015-12-15 2021-05-25 台湾积体电路制造股份有限公司 场效晶体管器件及场效晶体管器件的制造方法
CN107464995A (zh) * 2017-08-01 2017-12-12 全普光电科技(上海)有限公司 一种薄膜天线及其制备方法
CN109216545A (zh) * 2018-07-20 2019-01-15 上海华虹宏力半导体制造有限公司 一种半导体器件的制造方法
CN113451206A (zh) * 2021-06-03 2021-09-28 长江先进存储产业创新中心有限责任公司 一种半导体结构及其制造方法
CN113793852A (zh) * 2021-09-15 2021-12-14 长江存储科技有限责任公司 自对准图形工艺方法及金属互连结构

Similar Documents

Publication Publication Date Title
CN103515300A (zh) 金属互连工艺中形成空气间隙的制造方法
US10998326B2 (en) Integrated assemblies and methods of forming integrated assemblies
KR101629087B1 (ko) 반도체 디바이스를 제조하기 위한 방법 및 반도체 디바이스
CN102420210B (zh) 具有硅通孔(tsv)的器件及其形成方法
US10916468B2 (en) Semiconductor device with buried local interconnects
JP4057906B2 (ja) コンタクト抵抗を減少させたコンタクトプラグ形成方法
KR102661930B1 (ko) 집적회로 소자
CN108269758A (zh) 半导体元件的制作方法
TW202009986A (zh) 絕緣層上半導體（soi）基底及其形成的方法
KR20130142738A (ko) 반도체 소자 제조 방법
JP2012089772A (ja) 半導体装置の製造方法
CN103066014A (zh) 一种铜/空气隙的制备方法
CN103187362B (zh) 具有空气间隙的双镶嵌大马士革结构器件的制作方法
CN103839884A (zh) 半导体器件结构及其形成方法
CN104143528A (zh) 互连结构的形成方法
CN104377160A (zh) 金属内连线结构及其工艺
CN103165451A (zh) 半导体器件的结构及制造方法
US8372725B2 (en) Structures and methods of forming pre fabricated deep trench capacitors for SOI substrates
CN105826200A (zh) 晶体管及其形成方法
CN104979274A (zh) 硅通孔形成方法
CN103094183B (zh) 半导体器件的制造方法
CN105514027B (zh) 半导体器件及其形成方法
US6245633B1 (en) Fabrication method for a double-side double-crown stacked capacitor
CN107941861B (zh) 纳米级气敏传感器的形成方法
CN1979838A (zh) 内连线结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140115

RJ01 Rejection of invention patent application after publication