JPH0566421A - 多層配線の形成方法 - Google Patents
多層配線の形成方法Info
- Publication number
- JPH0566421A JPH0566421A JP22910691A JP22910691A JPH0566421A JP H0566421 A JPH0566421 A JP H0566421A JP 22910691 A JP22910691 A JP 22910691A JP 22910691 A JP22910691 A JP 22910691A JP H0566421 A JPH0566421 A JP H0566421A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- resist
- wiring
- thin film
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 ガラス基板との密着性が良く、低抵抗のメサ
型電極配線を多層構造により実現し、メサ型多層電極を
ゲート電極に用いることにより大画面のアクティブマト
リクス型液晶表示装置の高精細化と無欠陥化を達成す
る。 【構成】 透明な絶縁基板１上に第一配線パターン２と
第一配線パターン上に第一配線パターンより小さな低抵
抗の第二配線パターン６を積層し、メサ状の配線パター
ン上に絶縁膜を被覆してから別の配線を絶縁膜上に形成
する。
型電極配線を多層構造により実現し、メサ型多層電極を
ゲート電極に用いることにより大画面のアクティブマト
リクス型液晶表示装置の高精細化と無欠陥化を達成す
る。 【構成】 透明な絶縁基板１上に第一配線パターン２と
第一配線パターン上に第一配線パターンより小さな低抵
抗の第二配線パターン６を積層し、メサ状の配線パター
ン上に絶縁膜を被覆してから別の配線を絶縁膜上に形成
する。
Description
【０００１】
【産業上の利用分野】本発明は、アクティブマトリクス
液晶表示装置に装備されるアクティブ素子、特に薄膜ト
ランジスタに好適な配線電極の形成方法に関するもので
ある。
液晶表示装置に装備されるアクティブ素子、特に薄膜ト
ランジスタに好適な配線電極の形成方法に関するもので
ある。
【０００２】
【従来の技術】近年、マトリクス配置された多数の画素
単位の表示電極毎にスイッチング素子として働く薄膜ト
ランジスタ（以下ＴＦＴと称する）を結合したアクティ
ブマトリクス液晶表示装置が商品化されているが、現在
でも表示品質と製造歩留まり向上のための改良研究が盛
んに行われている。
単位の表示電極毎にスイッチング素子として働く薄膜ト
ランジスタ（以下ＴＦＴと称する）を結合したアクティ
ブマトリクス液晶表示装置が商品化されているが、現在
でも表示品質と製造歩留まり向上のための改良研究が盛
んに行われている。
【０００３】アクティブマトリクス液晶表示装置の最大
の応用分野はワードプロセッサ、ラップトップパソコン
等のＯＡ分野であり、このためアクティブマトリクス液
晶表示装置は大型化及び高精細化という性能アップが強
く望まれている。
の応用分野はワードプロセッサ、ラップトップパソコン
等のＯＡ分野であり、このためアクティブマトリクス液
晶表示装置は大型化及び高精細化という性能アップが強
く望まれている。
【０００４】大型化及び高精細化を実現するためには、
ＴＦＴアレーにおける走査信号を供給するゲート配線と
表示信号を供給するドレイン配線の各配線抵抗を低減
し、信号遅延を極力抑える必要がある。
ＴＦＴアレーにおける走査信号を供給するゲート配線と
表示信号を供給するドレイン配線の各配線抵抗を低減
し、信号遅延を極力抑える必要がある。
【０００５】
【発明が解決しようとする課題】この低抵抗配線材料と
して注目されているのがＣｕである。Ｃｕは比抵抗が小
さいだけでなく、高融点でＥＭ（Ｅｌｅｃｔｒｏ Ｍｉ
ｇｒａｔｉｏｎ）耐性が高いという特徴を有する。
して注目されているのがＣｕである。Ｃｕは比抵抗が小
さいだけでなく、高融点でＥＭ（Ｅｌｅｃｔｒｏ Ｍｉ
ｇｒａｔｉｏｎ）耐性が高いという特徴を有する。
【０００６】他低抵抗配線材料であるＡｌは３００〜４
００℃程度の熱処理でヒロックが発生するが、Ｃｕ膜は
そのようなヒロックが発生せず、ＴＦＴアレーのゲート
配線材料として優れている。
００℃程度の熱処理でヒロックが発生するが、Ｃｕ膜は
そのようなヒロックが発生せず、ＴＦＴアレーのゲート
配線材料として優れている。
【０００７】ところがＣｕ膜はガラス（ＳｉＯ2）、Ｓ
ｉＮx等の絶縁膜との密着性が悪く、また、酸素雰囲気
下でＣｕ膜の酸化が内部まで進行し抵抗が増加するとい
う問題があり、ガラス基板上にＣｕ配線パターンを形成
する場合は、Ｃｕ膜の下層には密着性向上のための他金
属膜を、Ｃｕ膜の上層には酸化防止用の他金属膜を形成
する必要がある。
ｉＮx等の絶縁膜との密着性が悪く、また、酸素雰囲気
下でＣｕ膜の酸化が内部まで進行し抵抗が増加するとい
う問題があり、ガラス基板上にＣｕ配線パターンを形成
する場合は、Ｃｕ膜の下層には密着性向上のための他金
属膜を、Ｃｕ膜の上層には酸化防止用の他金属膜を形成
する必要がある。
【０００８】即ち、Ｃｕ膜をゲート配線材料に使用する
ためには、他金属膜を付加した多層構造にする必要があ
る。
ためには、他金属膜を付加した多層構造にする必要があ
る。
【０００９】このような多層膜を微細パターンに加工
（エッチング）すると、図５のＡに示すようにオーバハ
ング状のエッジプロファイルになりやすい。
（エッチング）すると、図５のＡに示すようにオーバハ
ング状のエッジプロファイルになりやすい。
【００１０】上のようなエッチング形状のゲート電極を
用いて、ＴＦＴアレーを試作するとゲート絶縁膜を介し
ての層間ショート不良を発生しやすく、ＴＦＴアレーの
製造歩留まり低下を招く。
用いて、ＴＦＴアレーを試作するとゲート絶縁膜を介し
ての層間ショート不良を発生しやすく、ＴＦＴアレーの
製造歩留まり低下を招く。
【００１１】ゲート電極形状としては多層構造薄膜にお
ける上層膜パターンが下層膜パターンよりも小さい階段
形状（図５のＢ）またはテーパ形状（図５のＣ）が好ま
しい。
ける上層膜パターンが下層膜パターンよりも小さい階段
形状（図５のＢ）またはテーパ形状（図５のＣ）が好ま
しい。
【００１２】多層膜をこのような形状にエッチングする
ことは非常に困難である。
ことは非常に困難である。
【００１３】多層膜を全てエッチングし、そのエッチン
グレートが上層膜になるほど小さいエッチャントまたは
エッチングガスを用いると階段形状（図５のＢ）または
テーパ形状（図５のＣ）のエッジプロファイルが得られ
るが、材料の異なる多層膜に対してそのようなエッチン
グ条件を見いだすことが困難であり、多層膜をエッチン
グ法で微細加工するとどうしても図５のＡに示すエッジ
プロファイルになってしまう。
グレートが上層膜になるほど小さいエッチャントまたは
エッチングガスを用いると階段形状（図５のＢ）または
テーパ形状（図５のＣ）のエッジプロファイルが得られ
るが、材料の異なる多層膜に対してそのようなエッチン
グ条件を見いだすことが困難であり、多層膜をエッチン
グ法で微細加工するとどうしても図５のＡに示すエッジ
プロファイルになってしまう。
【００１４】その他の多層膜の微細加工方法としてリフ
トオフ法があり、リフトオフ材料のレジスト形状をコン
トロールすればゲート電極に適したエッジプロファイル
の多層配線パターンが得られるが、リフトオフ法では金
属材料を成膜するときに成膜温度を高くすることができ
ず、その様な条件で成膜した金属膜はガラス基板との密
着性が悪いという問題があった。
トオフ法があり、リフトオフ材料のレジスト形状をコン
トロールすればゲート電極に適したエッジプロファイル
の多層配線パターンが得られるが、リフトオフ法では金
属材料を成膜するときに成膜温度を高くすることができ
ず、その様な条件で成膜した金属膜はガラス基板との密
着性が悪いという問題があった。
【００１５】このように、低抵抗のＣｕを配線材料に使
用するためには他金属材料を付加した多層構造とする必
要があるが、その場合従来のフォトエッチング法だけで
はゲート電極に適したエッジプロファイルに加工するこ
とが難しいという問題があった。
用するためには他金属材料を付加した多層構造とする必
要があるが、その場合従来のフォトエッチング法だけで
はゲート電極に適したエッジプロファイルに加工するこ
とが難しいという問題があった。
【００１６】
【課題を解決するための手段】本発明は、透光性の絶縁
基板上に不透光性の第一導電薄膜を堆積し、所定の形状
にパターニングする第一工程、基板裏面からの露光で第
一導電薄膜と反転形状のレジストパターンを形成する第
二工程、第二導電薄膜を堆積し、該レジストをマスクに
して第一導電薄膜と同形状の第二導電薄膜パターンをリ
フトオフ形成する第三工程から多層配線を形成するもの
である。
基板上に不透光性の第一導電薄膜を堆積し、所定の形状
にパターニングする第一工程、基板裏面からの露光で第
一導電薄膜と反転形状のレジストパターンを形成する第
二工程、第二導電薄膜を堆積し、該レジストをマスクに
して第一導電薄膜と同形状の第二導電薄膜パターンをリ
フトオフ形成する第三工程から多層配線を形成するもの
である。
【００１７】さらに、第二導電薄膜がＣｕ単層膜、又は
Ｃｕを少なくとも一層含む多層膜からなるものである。
Ｃｕを少なくとも一層含む多層膜からなるものである。
【００１８】または、第二導電薄膜パターン寸法が大き
くとも第一導電薄膜パターン寸法以下とするものであ
る。
くとも第一導電薄膜パターン寸法以下とするものであ
る。
【００１９】
【作用】ガラス基板上に第一導電材料を堆積し、フォト
エッチ法で配線パターンを形成するので、第一導電材料
の堆積温度を高くでき、ガラス基板との密着性に優れた
薄膜が得られる。
エッチ法で配線パターンを形成するので、第一導電材料
の堆積温度を高くでき、ガラス基板との密着性に優れた
薄膜が得られる。
【００２０】さらに、第一導電材料の上に第二導電材料
を堆積し、リフトオフ法で配線パターンを形成するの
で、下層膜がサイドエッチして発生する上層膜のオーバ
ハングが発生せず、ゲート電極に適したエッジプロファ
イルの配線パターンが得られる。
を堆積し、リフトオフ法で配線パターンを形成するの
で、下層膜がサイドエッチして発生する上層膜のオーバ
ハングが発生せず、ゲート電極に適したエッジプロファ
イルの配線パターンが得られる。
【００２１】即ち、リフトオフレジストは基板裏面から
の露光により第一導電材料に対して自己整合的に形成す
るので、このレジストを用いて形成した第二導電材料配
線パターンは第一導電材料に非常に高精度に位置合わせ
される。
の露光により第一導電材料に対して自己整合的に形成す
るので、このレジストを用いて形成した第二導電材料配
線パターンは第一導電材料に非常に高精度に位置合わせ
される。
【００２２】厳密にはリフトオフレジストは、光の回折
作用で第一導電材料配線パターン寸法よりも小さな開口
寸法で形成されるので、第二導電材料の配線パターン寸
法は第一導電材料の配線パターン寸法よりも小さなパタ
ーンが形成され、いわゆる階段状のエッジプロファイル
が得られる。
作用で第一導電材料配線パターン寸法よりも小さな開口
寸法で形成されるので、第二導電材料の配線パターン寸
法は第一導電材料の配線パターン寸法よりも小さなパタ
ーンが形成され、いわゆる階段状のエッジプロファイル
が得られる。
【００２３】このように、本発明によればＴＦＴアレー
のゲート配線に好適な多層構造の配線パターンが容易に
得られる。
のゲート配線に好適な多層構造の配線パターンが容易に
得られる。
【００２４】
第一実施例 図１に本発明によって得られる多層配線パターンの形成
方法を説明する。
方法を説明する。
【００２５】第一工程［第１図（ｉ）］ ガラス基板１上にＣｒからなる不透光性の第一導電材料
で、第一配線パターン２を形成する。第一導電材料はＭ
ｏ、Ｗ、Ｔａ、Ａｌ、Ｃｏ、Ｎｉ等の材料でもよく、要
はガラス基板１と密着性に優れた不透光性の導電材料で
あればよい。
で、第一配線パターン２を形成する。第一導電材料はＭ
ｏ、Ｗ、Ｔａ、Ａｌ、Ｃｏ、Ｎｉ等の材料でもよく、要
はガラス基板１と密着性に優れた不透光性の導電材料で
あればよい。
【００２６】第二工程［第１図（ｉｉ）］ ネガレジストを塗布し、ガラス裏面からの露光で第一配
線パターン２と反転形状のレジスト３を形成する。
線パターン２と反転形状のレジスト３を形成する。
【００２７】厳密には光回折作用により、第一配線パタ
ーン２の端部とレジスト３はオーバラップする。
ーン２の端部とレジスト３はオーバラップする。
【００２８】従って、第一配線パターン２の線幅ＷＰと
レジスト３の開口寸法ＷＲは、ＷＰ＞ＷＲという関係に
なる。
レジスト３の開口寸法ＷＲは、ＷＰ＞ＷＲという関係に
なる。
【００２９】また、基板裏面から照射する露光量を大き
くすると、レジスト３の開口寸法ＷＲは小さくなり、こ
の露光量を調整することでレジスト３の開口寸法ＷＲを
ある範囲で調整可能となる。
くすると、レジスト３の開口寸法ＷＲは小さくなり、こ
の露光量を調整することでレジスト３の開口寸法ＷＲを
ある範囲で調整可能となる。
【００３０】ここではネガレジストを用いたが、ポジレ
ジストを用いたイメージリバーサル法で第一配線パター
ン２と反転形状のレジスト３を形成してもよい。
ジストを用いたイメージリバーサル法で第一配線パター
ン２と反転形状のレジスト３を形成してもよい。
【００３１】第三工程［第１図（ｉｉｉ）］ 第二導電材料として、Ｃｕ４とＣｒ５を堆積し、レジス
ト３を剥離をすることで、第二配線パターン６をリフト
オフ形成する。
ト３を剥離をすることで、第二配線パターン６をリフト
オフ形成する。
【００３２】第二配線パターン６の線幅はレジスト３の
開口寸法ＷＲとなる。
開口寸法ＷＲとなる。
【００３３】ＣｒはＣｕの内部酸化を防止する目的で堆
積しており、Ｐｔ、Ａｕ、ＩＴＯ、ＳｎＯ2等の耐酸化
材料であってもよく、Ａｌ、Ｍｏ、Ｔｉ等の酸化が内部
まで進行しない導電材料であってもよい。
積しており、Ｐｔ、Ａｕ、ＩＴＯ、ＳｎＯ2等の耐酸化
材料であってもよく、Ａｌ、Ｍｏ、Ｔｉ等の酸化が内部
まで進行しない導電材料であってもよい。
【００３４】従来、Ｃｕ膜を一成分とする多層配線パタ
ーンを形成する場合、Ｃｕ膜が化学的に侵されやすいた
めにエッチング法だけではパターニングが困難であった
が、Ｃｕ膜の微細加工法にリフトオフ法を採用すること
により微細加工が可能となった。
ーンを形成する場合、Ｃｕ膜が化学的に侵されやすいた
めにエッチング法だけではパターニングが困難であった
が、Ｃｕ膜の微細加工法にリフトオフ法を採用すること
により微細加工が可能となった。
【００３５】この様に第一配線パターン２上に容易に低
抵抗材料（Ｃｕ）で第二配線パターン６が形成され、配
線抵抗の低抵抗化が可能となる。
抵抗材料（Ｃｕ）で第二配線パターン６が形成され、配
線抵抗の低抵抗化が可能となる。
【００３６】また、形成された多層配線のエッジプロフ
ァイルは第一配線パターン２よりも第二配線パターン６
が内側に形成された階段状であり、第二配線パターンが
外側に突き出したオーバハング状にならない。
ァイルは第一配線パターン２よりも第二配線パターン６
が内側に形成された階段状であり、第二配線パターンが
外側に突き出したオーバハング状にならない。
【００３７】このことは、多層配線を下部電極として使
用する薄膜トランジスター等の用途に適している。
用する薄膜トランジスター等の用途に適している。
【００３８】また、第二導電材料は第一導電材料の抵抗
を下げる目的で形成しており、Ｃｕ以外にＡｌ、Ａｇ、
Ａｕ等の低抵抗材料でもよく、Ｃｒ、Ｍｏ、Ｗ等の材料
であってもよい。当然であるが、単層膜であってもよ
く、本実施例のように複数膜であってもよい。
を下げる目的で形成しており、Ｃｕ以外にＡｌ、Ａｇ、
Ａｕ等の低抵抗材料でもよく、Ｃｒ、Ｍｏ、Ｗ等の材料
であってもよい。当然であるが、単層膜であってもよ
く、本実施例のように複数膜であってもよい。
【００３９】第二実施例 図２に本発明によって得られる他の多層配線パターンの
形成方法を説明する。
形成方法を説明する。
【００４０】第一工程［第１図（ｉ）］ ガラス基板１上にＣｒからなる不透光性導電材料７とＩ
ＴＯからなる透光性導電材料８で第一配線パターン２を
形成する。
ＴＯからなる透光性導電材料８で第一配線パターン２を
形成する。
【００４１】第二工程［第１図（ｉｉ）］ ネガレジストを塗布し、ガラス裏面からの露光で不透光
性導電材料７で形成された第一配線パターン２と反転形
状のレジスト３を形成する。
性導電材料７で形成された第一配線パターン２と反転形
状のレジスト３を形成する。
【００４２】厳密には光回折作用により、第一配線パタ
ーン２の端部とレジスト３はオーバラップする。
ーン２の端部とレジスト３はオーバラップする。
【００４３】従って、不透光性導電材料７で形成された
第一配線パターン２の線幅ＷＰとレジスト３の開口寸法
ＷＲは、ＷＰ＞ＷＲという関係になる。
第一配線パターン２の線幅ＷＰとレジスト３の開口寸法
ＷＲは、ＷＰ＞ＷＲという関係になる。
【００４４】この時、透光性導電材料８上と非遮光部分
のガラス基板上には、レジスト３がに形成される。
のガラス基板上には、レジスト３がに形成される。
【００４５】ここではネガレジストを用いたが、ポジレ
ジストを用いたイメージリバーサル法で第一配線パター
ン２と反転形状のレジスト３を形成してもよい。
ジストを用いたイメージリバーサル法で第一配線パター
ン２と反転形状のレジスト３を形成してもよい。
【００４６】第三工程［第１図（ｉｉｉ）］ 第二導電材料として、Ｃｕ４とＣｒ５を堆積し、レジス
ト３を剥離をすることで、第二配線パターン６をリフト
オフ形成する。第二配線パターン６の線幅はレジスト３
の開口寸法ＷＲとなる。
ト３を剥離をすることで、第二配線パターン６をリフト
オフ形成する。第二配線パターン６の線幅はレジスト３
の開口寸法ＷＲとなる。
【００４７】この様に第一配線パターン２上に容易に低
抵抗材料（Ｃｕ）で第二配線パターン６が形成され、配
線抵抗の低抵抗化が可能となる。
抵抗材料（Ｃｕ）で第二配線パターン６が形成され、配
線抵抗の低抵抗化が可能となる。
【００４８】また、形成された多層配線のエッジプロフ
ァイルは第一配線パターンよりも第二配線パターン６が
内側に形成された階段状であり、第二配線パターン６が
外側に突き出したオーバハング状にならない。
ァイルは第一配線パターンよりも第二配線パターン６が
内側に形成された階段状であり、第二配線パターン６が
外側に突き出したオーバハング状にならない。
【００４９】このことは、多層配線を下部電極として使
用する薄膜トランジスター等の用途に適している。
用する薄膜トランジスター等の用途に適している。
【００５０】図３は第一実施例で形成した多層配線電極
をゲート電極９に用いて形成した、液晶表示装置用の薄
膜トランジスターである。
をゲート電極９に用いて形成した、液晶表示装置用の薄
膜トランジスターである。
【００５１】薄膜トランジスターはゲート電極９、ゲー
ト絶縁膜１０、半導体膜１１、ドレイン電極１２、ソー
ス電極１３及び表示電極１４で構成されている。
ト絶縁膜１０、半導体膜１１、ドレイン電極１２、ソー
ス電極１３及び表示電極１４で構成されている。
【００５２】図４は第二実施例で形成した多層配線電極
をゲート電極１０に用いて形成した、液晶表示装置用の
薄膜トランジスターである。
をゲート電極１０に用いて形成した、液晶表示装置用の
薄膜トランジスターである。
【００５３】薄膜トランジスターはゲート電極９、ゲー
ト絶縁膜１０、半導体膜１１、ドレイン電極１２、ソー
ス電極１３及び表示電極１４で構成されている。
ト絶縁膜１０、半導体膜１１、ドレイン電極１２、ソー
ス電極１３及び表示電極１４で構成されている。
【００５４】ゲート電極９を構成する透明導電材料で構
成されたパターンは隣のラインの表示電極とオーバラッ
プし、補助容量を形成している。
成されたパターンは隣のラインの表示電極とオーバラッ
プし、補助容量を形成している。
【００５５】この素子構造では、補助容量を形成しても
開口率が低下しないという長所がある。
開口率が低下しないという長所がある。
【００５６】尚、本発明の実施例においては逆スタガー
ド型ＴＦＴを例に挙げたがスタガード型ＴＦＴまたはプ
レーナー型ＴＦＴでも容易に実施できる。
ド型ＴＦＴを例に挙げたがスタガード型ＴＦＴまたはプ
レーナー型ＴＦＴでも容易に実施できる。
【００５７】
【発明の効果】本発明により、エッチング法とリフトオ
フ法を併用することにより、エッチング法だけでは微細
加工が困難な材料（Ｃｕ）を用いて、オーバハングのな
い多層構造の低抵抗の配線パターンを形成できる。
フ法を併用することにより、エッチング法だけでは微細
加工が困難な材料（Ｃｕ）を用いて、オーバハングのな
い多層構造の低抵抗の配線パターンを形成できる。
【図１】本発明の第一実施例の多層配線の形成方法の工
程図である。
程図である。
【図２】本発明の第二実施例の多層配線の形成方法の工
程図である。
程図である。
【図３】本発明の第一実施例の多層配線を用いた薄膜ト
ランジスタの断面図である。
ランジスタの断面図である。
【図４】本発明の第二実施例の多層配線を用いた薄膜ト
ランジスタの断面図である。
ランジスタの断面図である。
【図５】従来の多層配線の断面図である。
１ ガラス基板 ２ 第一配線パターン ３ レジスト ４ Ｃｕ ５ Ｃｒ ６ 第二配線パターン ７ 不透光性導電材料 ８ 透光性導電材料 ９ ゲート電極 １０ ゲート絶縁膜 １１ 半導体膜 １２ ドレイン電極 １３ ソース電極 １４ 表示電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/40 Ａ 7738−4Ｍ 29/784 9056−4Ｍ Ｈ０１Ｌ 29/78 ３１１ Ａ
Claims (3)
- 【請求項１】 透光性の絶縁基板上に不透光性の第一導
電薄膜を堆積し、所定の形状にパターニングする第一工
程、絶縁基板裏面からの露光で第一導電薄膜と反転形状
のレジストパターンを形成する第二工程、第二導電薄膜
を堆積し、該レジストをマスクにして第一導電薄膜と同
形状の第二導電薄膜パターンをリフトオフ形成する第三
工程からなることを特徴とした多層配線の形成方法。 - 【請求項２】 第二導電薄膜がＣｕ単層膜、又はＣｕを
少なくとも一層含む多層膜からなることを特徴とした請
求項１の多層配線の形成方法。 - 【請求項３】 第二導電薄膜パターン寸法が大きくとも
第一導電薄膜パターン寸法以下であることを特徴とした
請求項１の多層配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22910691A JPH0566421A (ja) | 1991-09-09 | 1991-09-09 | 多層配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22910691A JPH0566421A (ja) | 1991-09-09 | 1991-09-09 | 多層配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0566421A true JPH0566421A (ja) | 1993-03-19 |
Family
ID=16886838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22910691A Pending JPH0566421A (ja) | 1991-09-09 | 1991-09-09 | 多層配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0566421A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1174537A (ja) * | 1997-08-26 | 1999-03-16 | Lg Electron Inc | 薄膜トランジスタ及びその製造方法 |
| WO2004027740A1 (en) * | 2002-09-20 | 2004-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| JP2004134788A (ja) * | 2002-09-20 | 2004-04-30 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2006120379A (ja) * | 2004-10-20 | 2006-05-11 | Noritake Co Ltd | 表示装置の黒色導電膜 |
| US7094684B2 (en) | 2002-09-20 | 2006-08-22 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| JP2007165860A (ja) * | 2005-11-17 | 2007-06-28 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
| US8344379B2 (en) | 2005-11-17 | 2013-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method of the same |
| USRE45579E1 (en) | 1997-03-04 | 2015-06-23 | Lg Display Co., Ltd. | Thin-film transistor and method of making same |
| JP2016195280A (ja) * | 2011-02-24 | 2016-11-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10249764B2 (en) | 2012-02-09 | 2019-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device |
| US10263114B2 (en) | 2016-03-04 | 2019-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method for manufacturing the same, or display device including the same |
-
1991
- 1991-09-09 JP JP22910691A patent/JPH0566421A/ja active Pending
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE45841E1 (en) | 1997-03-04 | 2016-01-12 | Lg Display Co., Ltd. | Thin-film transistor and method of making same |
| USRE45579E1 (en) | 1997-03-04 | 2015-06-23 | Lg Display Co., Ltd. | Thin-film transistor and method of making same |
| JPH1174537A (ja) * | 1997-08-26 | 1999-03-16 | Lg Electron Inc | 薄膜トランジスタ及びその製造方法 |
| US7585761B2 (en) | 2002-09-20 | 2009-09-08 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| US7897973B2 (en) | 2002-09-20 | 2011-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| US7102231B2 (en) | 2002-09-20 | 2006-09-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| WO2004027740A1 (en) * | 2002-09-20 | 2004-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| US7417256B2 (en) | 2002-09-20 | 2008-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| US9622345B2 (en) | 2002-09-20 | 2017-04-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| US7781772B2 (en) | 2002-09-20 | 2010-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| US7094684B2 (en) | 2002-09-20 | 2006-08-22 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| US10090373B2 (en) | 2002-09-20 | 2018-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| US8450851B2 (en) | 2002-09-20 | 2013-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| US9847386B2 (en) | 2002-09-20 | 2017-12-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| US8749061B2 (en) | 2002-09-20 | 2014-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| JP2004134788A (ja) * | 2002-09-20 | 2004-04-30 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US9082768B2 (en) | 2002-09-20 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| JP2006120379A (ja) * | 2004-10-20 | 2006-05-11 | Noritake Co Ltd | 表示装置の黒色導電膜 |
| JP2007165860A (ja) * | 2005-11-17 | 2007-06-28 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
| KR101369281B1 (ko) * | 2005-11-17 | 2014-03-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 그 제조 방법 |
| US8344379B2 (en) | 2005-11-17 | 2013-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method of the same |
| JP2016195280A (ja) * | 2011-02-24 | 2016-11-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10249764B2 (en) | 2012-02-09 | 2019-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device |
| US10263114B2 (en) | 2016-03-04 | 2019-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method for manufacturing the same, or display device including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8059076B2 (en) | Display panel, mask and method of manufacturing the same | |
| JP5096006B2 (ja) | 接触部及びその製造方法、薄膜トランジスタ表示板及びその製造方法 | |
| US20090101895A1 (en) | Display device | |
| JP2000164584A (ja) | 薄膜の写真エッチング方法及びこれを用いた液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| JP2006072355A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| JP2005062802A (ja) | 薄膜トランジスタアレイ基板の製法 | |
| KR20060084589A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| US10186527B2 (en) | Array substrate, method for manufacturing the array substrate, and display device | |
| JPH11133455A (ja) | 液晶表示装置の製造方法 | |
| US6498087B2 (en) | Method of increasing the conductivity of a transparent conductive layer | |
| JPH0566421A (ja) | 多層配線の形成方法 | |
| KR101046928B1 (ko) | 박막 트랜지스터 표시판과 그 제조방법 | |
| KR20100058975A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| JP2006201776A (ja) | 光マスク、及びそれを用いた薄膜トランジスタ表示パネルの製造方法 | |
| JP3706043B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| US7187422B2 (en) | Pixellated device with the metal layer atop the address lines | |
| KR20060083247A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR100905662B1 (ko) | 액정표시장치 제조 방법 및 배선 구조 | |
| JPH04232923A (ja) | 表示装置の電極基板の製造方法 | |
| KR20060089526A (ko) | 박막 트랜지스터 표시판과 그 제조 방법 | |
| KR20010097215A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR20020071233A (ko) | 액정표시소자 및 그 제조방법 | |
| CN113690181B (zh) | Tft阵列基板及其制作方法 | |
| KR0183757B1 (ko) | 박막 트랜지스터-액정 표시장치의 제조방법 | |
| JP4761425B2 (ja) | 表示装置および表示装置の製造方法 |