JP3382156B2 - アクティブマトリクス基板の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置など
に適用されるアクティブマトリクス基板の製造方法に関
する。

【０００２】

【従来の技術】図９は、従来技術であるアクティブマト
リクス基板１を示す断面図である。図１０は、アクティ
ブマトリクス基板１を示す平面図である。図９は図１０
のＩ−Ｉ断面図である。アクティブマトリクス基板１
は、絶縁性基板２、ゲートライン３、ソースライン４、
画素電極７、スイッチング素子であるＴＦＴ（薄膜トラ
ンジスタ）素子８および陽極酸化膜１０を含んで構成さ
れる。

【０００３】絶縁性基板２の上には、互いに平行に間隔
を開けて複数のゲートライン３が配設され、またゲート
ライン３とは直交して絶縁性を保持し、互いに間隔を開
けて複数のソースライン４が配設される。さらに、絶縁
性基板２の上のゲートライン３とソースライン４とが交
差することによって形成される複数の矩形領域には、画
素電極７がそれぞれ設けられ、また画素電極７毎にＴＦ
Ｔ素子８が設けられる。

【０００４】ＴＦＴ素子８は、ゲートライン３と接続さ
れるゲート電極９、ゲート電極９を覆って絶縁性基板２
の上に形成されるゲート絶縁膜１１、ゲート絶縁膜１１
の上に設けられる半導体膜１２、半導体膜１２の上に設
けられるエッチング保護膜１５、半導体膜１２の上にエ
ッチング保護膜１５に一部重畳して設けられるコンタク
ト膜１３、コンタクト膜１３と同様に半導体膜１２の上
にエッチング保護膜１５に一部重畳して設けられるコン
タクト膜１４、コンタクト膜１３の上にソースライン４
と接続して設けられるソース電極１６およびコンタクト
膜１４の上に画素電極７と接続して設けられるドレイン
電極１７を含んで構成される。

【０００５】陽極酸化膜１０は、ゲート電極９を覆って
形成される。前記ゲート絶縁膜１１は、陽極酸化膜１０
で覆われたゲート電極９を覆って設けられる。また、ソ
ースライン４は、第１導電層５と、該第１導電層５を覆
う第２導電層６とから成る。第２導電層６は、ゲート絶
縁膜１１に設けられた開口部１８によって第１導電層５
と接続され、ソース電極１６は第２導電層６と接続され
る。ソースライン４をこのような第１および第２導電層
５，６の積層構造とすることによって、該ライン４の低
抵抗化および冗長構造を実現することができる。たとえ
ば、特開平１−１３４３４１号公報にはソースラインを
ゲートラインとの交差部で複数に分岐して断線の発生を
抑制した技術が開示されている。

【０００６】陽極酸化膜１０はゲート電極９のみを覆っ
て、すなわち第１導電層５は覆わずに設けられる。これ
は、ゲート電極９と第１導電層５とは同一工程で形成さ
れるが、ゲート電極９と第１導電層５とは導通されず、
陽極酸化によってゲート電極９のみを覆って陽極酸化膜
１０が形成されるからである。

【０００７】

【発明が解決しようとする課題】図１１は、ソースライ
ン４の第１導電層５に不良部分５ａが発生した状態を示
す断面図である。図１２は、前記不良発生状態を示す平
面図である。図１１は図１２のＩＩ−ＩＩ断面図であ
る。ソースライン４に不良部分が発生した場合、すなわ
ち第１導電層５に第２導電層６を越えて画素電極７の領
域にまで形成される不良部分５ａが発生した場合、第１
導電層５と画素電極７との間にはゲート絶縁膜１１が１
層あるだけである。したがって、電気的な信頼性が低
く、微小の電流リークが発生する。このため、アクティ
ブマトリクス基板１を液晶表示装置に適用して表示を実
現した場合、欠陥画素が発生して表示品位および歩留り
が低下する。

【０００８】また、第１導電層５としてアルミニウムを
用いた場合、第２導電層６の形成時の熱工程の影響を受
けて、第１導電層５にリークの原因となるヒロックなど
が発生する。

【０００９】なお、陽極酸化膜１０で覆われているゲー
ト電極９と同様に、第１導電層５を覆って陽極酸化膜を
形成することも可能である。すなわち、ゲート電極９と
第１導電層５とを接続しておき、同時に陽極酸化する。
これによって第１導電層５の上にも陽極酸化膜を形成す
ることができ、信頼性を向上することができる。しか
し、接続されているゲート電極９と第１導電層５とを分
離するための、たとえば露光工程やエッチング工程を陽
極酸化工程の後に加える必要であり、製造コストが増加
する。

【００１０】本発明の目的は、ソースラインのパターン
不良発生時の微小リーク電流を抑制することができるア
クティブマトリクス基板を容易に形成することができる
アクティブマトリクス基板の製造方法を提供することで
ある。

【００１１】

【００１２】

【００１３】

【００１４】

【００１５】

【００１６】

【００１７】

【００１８】

【課題を解決するための手段】本発明は、互いに平行に
間隔を開けて絶縁性基板上に配設される複数のゲートラ
インと、ゲートラインとは直交して絶縁性を保持し、互
いに間隔を開けて絶縁性基板上に配設される複数のソー
スラインであって、第１導電層および該第１導電層を覆
う第２導電層から成るソースラインと、絶縁性基板上の
ゲートラインとソースラインとが交差することによって
形成される複数の矩形領域にそれぞれ設けられる画素電
極と、画素電極毎に絶縁性基板上に設けられるスイッチ
ング素子であって、ゲートラインと接続されるゲート電
極、ゲート電極を覆うゲート絶縁膜、ゲート絶縁膜上に
設けられる半導体膜、半導体膜上にソースラインと接続
して設けられるソース電極および半導体膜上に画素電極
と接続して設けられるドレイン電極を含むスイッチング
素子と、を備えるアクティブマトリクス基板の製造方法
において、絶縁性基板上に第１〜第３金属膜をこの順番
に積層し、第３金属膜上の領域であって、ゲート電極お
よび第１導電層となるべき領域にレジスト膜を形成する
工程と、前記レジスト膜をマスクとして金属膜をハーフ
エッチングすることによって、前記レジスト膜で覆われ
ていない領域の第３金属膜および第２金属膜をすべてエ
ッチング除去し、前記レジスト膜で覆われていない領域
の第１金属膜を一部分だけエッチング除去するようにパ
ターニングする工程と、前記レジスト膜を除去した後、
残余の前記第１〜第３金属膜を陽極酸化し、陽極酸化さ
れた金属膜の領域から成る陽極酸化膜と、陽極酸化され
なかった金属膜の領域から成るゲート電極および第１導
電層とを形成する工程と、前記陽極酸化膜上にゲート絶
縁膜を形成する工程と、前記ゲート絶縁膜上にｉ型アモ
ルファスシリコン膜を形成し、ゲート電極上のｉ型アモ
ルファスシリコン膜上の領域にエッチング保護膜を形成
する工程と、前記ｉ型アモルファスシリコン膜上にエッ
チング保護膜に一部重畳して第１および第２コンタクト
膜を形成する工程と、前記第１導電層上のゲート絶縁膜
および陽極酸化膜に開口部を形成する工程と、前記第１
コンタクト膜上にソース電極を形成し、前記開口部にソ
ース電極に接続して第２導電層を形成し、前記第２コン
タクト膜上にドレイン電極を形成する工程と、を備える
ことを特徴とするアクティブマトリクス基板の製造方法
である。

【００１９】本発明に従えば、少なくとも表面が絶縁性
を有する基板上に、陽極酸化可能な３層の金属膜を積層
して形成し、該金属膜上にレジスト膜をパターン形成し
て金属膜をハーフエッチングする。ハーフエッチングで
は、前記レジスト膜で覆われていない領域の第３金属膜
および第２金属膜をすべてエッチング除去し、前記レジ
スト膜で覆われていない領域の第１金属膜を一部分だけ
エッチング除去する。レジスト膜を剥離し洗浄して取除
いた後、ハーフエッチングした金属膜を定電流で酸化
し、予め設定された電圧に達すると、定電圧で全面を陽
極酸化する。陽極酸化膜は、膜の薄い部分では電流密度
が大きくなり、酸化膜の成長速度が速くなるので、自動
調整作用が働き、全面にわたって均一な酸化膜が形成さ
れる。最終的に、金属膜は電気的に分離されて、第１導
電層とゲート電極とが形成されるとともに基板全面が均
質な陽極酸化膜で覆われる。したがって、金属膜を第１
導電層とゲート電極とに分離する特別な工程を追加する
ことなく、陽極酸化によって容易に第１導電層とゲート
電極とを形成することができる。また、第１〜第３の金
属膜をパターニングする際に、ハーフエッチングするこ
とによって、エッチングを終了する時点を精度よく検出
できるので、均一なアクティブマトリクス基板を効率的
に形成して良品率を向上することができる。

【００２０】また、陽極酸化以降の工程で、第１導電層
上に形成されたゲート絶縁膜および陽極酸化膜を部分的
に除去して開口部を形成し、第１導電層と第２導電層と
を接続することによって、ソースラインの低抵抗化およ
び冗長構造を同時に実現することができ、信頼性の高い
アクティブマトリクス基板を提供することができる。

【００２１】また本発明は、前記第１金属膜は窒化タン
タル膜であり、第２金属膜はタンタル膜であり、第３金
属膜は窒化タンタル膜であることを特徴とする。

【００２２】本発明に従えば、上述したような材料を用
いることによって、ヒロックなどを防止してリークの発
生を抑制することができる。

【００２３】また本発明は、前記ハーフエッチングは、
ドライエッチング装置によって行われ、該ドライエッチ
ング装置は、そのエッチングチャンバに、特定波長のみ
が分光できて光強度を測定できる装置を備え、ドライエ
ッチング時に、第１金属膜の窒化タンタル膜および第２
金属膜のタンタル膜の発光強度の違いが最も強く現れる
波長３３７ｎｍを特定波長として用いることを特徴とす
る。

【００２４】本発明に従えば、上記のエッチング条件に
従ってドライエッチングを行うことによって、良好なパ
ターニングを行うことができる。

【００２５】また本発明は、互いに平行に間隔を開けて
絶縁性基板上に配設される複数のゲートラインと、ゲー
トラインとは直交して絶縁性を保持し、互いに間隔を開
けて絶縁性基板上に配設される複数のソースラインであ
って、第１導電層および第１導電層を覆う第２導電層か
ら成るソースラインと、絶縁性基板上のゲートラインと
ソースラインとが交差することによって形成される複数
の矩形領域にそれぞれ設けられる画素電極と、画素電極
毎に絶縁性基板上に設けられるスイッチング素子であっ
て、ゲートラインと接続されるゲート電極、ゲート電極
を覆うゲート絶縁膜、ゲート絶縁膜上に設けられる半導
体膜、半導体膜上にソースラインと接続して設けられる
ソース電極および半導体膜上に画素電極と接続して設け
られるドレイン電極を含むスイッチング素子と、を備え
るアクティブマトリクス基板の製造方法において、絶縁
性基板上に１層の金属膜を積層し、金属膜上の領域であ
って、ゲート電極および第１導電層となるべき領域にレ
ジスト膜を形成する工程と、前記レジスト膜をマスクと
して金属膜をハーフエッチングすることによって、前記
レジスト膜で覆われていない領域の金属膜を一部分だけ
エッチング除去するようにパターニングする工程と、前
記レジスト膜を除去した後、残余の前記金属膜を陽極酸
化し、陽極酸化された金属膜の領域から成る陽極酸化膜
と、陽極酸化されなかった金属膜の領域から成るゲート
電極および第１導電層とを形成する工程と、前記陽極酸
化膜上にゲート絶縁膜を形成する工程と、前記ゲート絶
縁膜上にｉ型アモルファスシリコン膜を形成し、ゲート
電極上のｉ型アモルファスシリコン膜上の領域にエッチ
ング保護膜を形成する工程と、前記ｉ型アモルファスシ
リコン膜上にエッチング保護膜に一部重畳して第１およ
び第２コンタクト膜を形成する工程と、前記第１導電層
上のゲート絶縁膜および陽極酸化膜に開口部を形成する
工程と、前記第１コンタクト膜上にソース電極を形成
し、前記開口部にソース電極に接続して第２導電層を形
成し、前記第２コンタクト膜上にドレイン電極を形成す
る工程と、を備えることを特徴とするアクティブマトリ
クス基板の製造方法である。

【００２６】本発明に従えば、少なくとも表面が絶縁性
を有する基板上に、陽極酸化可能な１層の金属膜を形成
し、１層の該金属膜に上述したのと同様のハーフエッチ
ングによるパターニングおよび陽極酸化を行うことによ
って、ソースラインの低抵抗化および冗長構造を同時に
実現することができる信頼性の高いアクティブマトリク
ス基板を容易に提供することができる。

【００２７】また本発明は、前記金属膜はアルミニウム
とジルコニウムとの合金膜であることを特徴とする。

【００２８】本発明に従えば、上述したような材料を用
いることによって、ヒロックなどを防止してリークの発
生を抑制することができる。

【００２９】

【発明の実施の形態】図１は、本発明の第１実施形態で
あるアクティブマトリクス基板２１を示す断面図であ
る。図２は、アクティブマトリクス基板２１を示す平面
図である。図１は図２のＩＩＩ−ＩＩＩ断面図である。
アクティブマトリクス基板２１は、絶縁性基板２２、ゲ
ートライン２３、ソースライン２４、画素電極２７、ス
イッチング素子であるＴＦＴ素子２８および陽極酸化膜
３０を含んで構成される。

【００３０】絶縁性基板２２は少なくとも一方表面が絶
縁性を有する基板で実現され、たとえばガラス基板が用
いられる。絶縁性基板２２の一方表面にはベースコート
膜３８が形成される。絶縁性基板２２のベースコート膜
３８の上には互いに平行に間隔を開けて複数のゲートラ
イン２３が配設され、またゲートライン２３とは直交し
て絶縁性を保持し、互いに間隔を開けて複数のソースラ
イン２４が配設される。さらに、絶縁性基板２２のベー
スコート膜３８の上のゲートライン２３とソースライン
２４とが交差することによって形成される複数の矩形領
域には、画素電極２７がそれぞれ設けられ、また画素電
極２７毎にＴＦＴ素子２８が設けられる。

【００３１】ＴＦＴ素子２８は、ゲートライン２３と接
続されるゲート電極２９、ゲート電極２９を覆って絶縁
性基板２２のベースコート膜３８の上のほぼ全面に形成
されるゲート絶縁膜３１、ゲート絶縁膜３１の上に設け
られ、真性非晶質シリコン薄膜で実現される半導体膜３
２、半導体膜３２の上に設けられるエッチング保護膜３
５、半導体膜３２の上にエッチング保護膜３５に一部重
畳して設けられ、ｎ型非晶質シリコン薄膜で実現される
コンタクト膜３３、コンタクト膜３３と同様に半導体膜
３２の上にエッチング保護膜３５に一部重畳して設けら
れ、ｎ型非晶質シリコン薄膜で実現されるコンタクト膜
３４、コンタクト膜３３の上にソースライン２４と接続
して設けられるソース電極３６およびコンタクト膜３４
の上に画素電極２７と接続して設けられるドレイン電極
３７を含んで構成される。

【００３２】また、ソースライン２４は、第１導電層２
５と、該第１導電層２５を覆う第２導電層２６とから成
る。陽極酸化膜３０は、ゲート電極２９およびゲート絶
縁膜３１の間と、第１導電層２５および第２導電層２６
の間とに、一体的に設けられる。第２導電層２６は、陽
極酸化膜３０およびゲート絶縁膜３１に設けられた開口
部５２によって第１導電層２５と接続される。ソースラ
イン２４をこのような第１および第２導電層２５，２６
の積層構造とすることによって、該ライン２４の低抵抗
化および冗長構造を実現することができる。

【００３３】図３および図４は、アクティブマトリクス
基板２１の製造方法を段階的に示す断面図である。図３
（Ａ）を参照して、まず、絶縁性基板２２の一方表面に
ベースコート膜３８が形成される。具体的には、Ｔａ₂
Ｏ₅をスパッタリング法によって２０００Å〜５０００
Åの膜厚に成膜することによって、ベースコート膜３８
が形成される。次に、ベースコート膜３８の上に第１〜
第３金属膜として、窒化タンタル膜４５、タンタル膜４
６および窒化タンタル膜４７がこの順番に連続的に成膜
され、積層される。窒化タンタル膜４５，４７の窒素モ
ル濃度は、たとえば１０％〜１３％の範囲に選ばれる。
窒化タンタル膜４５、タンタル膜４６および窒化タンタ
ル膜４７の膜厚は、たとえば１０００Å、２０００Åお
よび７５０Åに選ばれる。さらに、窒化タンタル膜４７
の上にレジスト膜４８が形成される。レジスト膜４８は
フォトリソグラフィ工程によって形成され、窒化タンタ
ル膜４７の上の領域であって、ゲート電極２９および第
１導電層２５となる領域に所定の形状にそれぞれパター
ン形成される。

【００３４】図３（Ｂ）を参照して、次に、ドライエッ
チング装置を用いてレジスト膜４８をマスクとしたハー
フエッチングが行われる。すなわち、レジスト膜４８で
覆われていない領域の窒化タンタル膜４７およびタンタ
ル膜４６をすべてエッチングして除去し、レジスト膜４
８で覆われていない領域の窒化タンタル膜４５を一部分
だけエッチングして除去する。たとえば、窒化タンタル
膜４５は２５０Åだけエッチングして除去し、残りの７
５０Åはエッチングせずにそのまま残す。

【００３５】具体的に、ハーフエッチングの方法を説明
する。ドライエッチング装置のエッチングチャンバに
は、特定波長のみが分光できて発光強度を測定すること
ができる装置が付属されている。また、窒化タンタル膜
４５およびタンタル膜４６の窒素含有率には差がある。
そこで、ドライエッチング時に発光強度の違いが最も強
く現れる波長、たとえば３３７ｎｍを特定波長として用
いる。エッチング時において、該特定波長が最も強く現
れた時点が窒化タンタル膜４５とタンタル膜４６との界
面であるので、該時点よりも窒化タンタル膜を２５０Å
だけエッチングするようなオーバエッチング時間を予め
設定しておき、該時間が経過するとエッチングを終了す
る。たとえば、エッチングガスとして流量４００ｓｃｃ
ｍのＣＦ₄と流量１００ｓｃｃｍのＯ₂ との混合ガスを
用い、電力１５００Ｗ、圧力２５０ｍＴｏｒｒ、オーバ
エッチング時間１０ｓｅｃとして、ハーフエッチングを
行った。第１導電膜２５とゲート電極２９の作製にこの
ような積層した金属膜をハーフエッチングする手法を採
用することは、エッチングを終了する時点を精度よく検
出できるので、均一なアクティブマトリクス基板２１を
効率的に形成して良品率を向上することができる。

【００３６】さらに、ハーフエッチング後、レジスト膜
４８が所定の剥離液を用いて除去される。これによっ
て、残余の窒化タンタル膜４５と、残余のタンタル膜４
６から成るタンタル膜４９と、残余の窒化タンタル膜４
７から成る窒化タンタル膜５０とが形成される。

【００３７】図３（Ｃ）を参照して、次に、絶縁性基板
２２の一方表面側の露出している全表面が陽極酸化され
て陽極酸化膜３０が形成される。たとえばシュ石酸アン
モニウム溶液が用いられ、予め定められた電圧値および
電流値で陽極酸化される。ここで、予め定められる電圧
値および電流値は、少なくとも残余の窒化タンタル膜４
５がすべて陽極酸化されるような値に選ばれる。このよ
うにして形成された陽極酸化膜３０は五酸化タンタルか
ら成り、たとえば１５００Åの膜厚に形成される。ま
た、残余のタンタル膜４９から成るタンタル膜４０，４
２と、残余の窒化タンタル膜４５から成る窒化タンタル
膜３９，４１とが形成される。タンタル膜３９および窒
化タンタル膜４０によってゲート電極２９が構成され、
タンタル膜４１および窒化タンタル膜４２によって第１
導電層２５が構成される。

【００３８】図４（Ａ）を参照して、次に、ＲＦ−ＰＣ
ＶＤ法（高周波プラズマ気相成長法）によって、陽極酸
化膜３０の上にゲート絶縁膜３１としての窒化シリコン
膜、半導体膜３２となるｉ型アモルファスシリコン膜５
１、およびエッチング保護膜３５となる窒化シリコン膜
がこの順番に連続的に成膜されて、積層される。たとえ
ばゲート絶縁膜３１としての窒化シリコン膜の膜厚は１
５００Å〜４０００Åの範囲に選ばれ、半導体膜３２と
なるｉ型アモルファスシリコン膜５１の膜厚は２００Å
〜４５０Åの範囲に選ばれ、エッチング保護膜３５とな
る窒化シリコン膜の膜厚は１５００Å〜２５００Åの範
囲に選ばれる。さらに、最上面の窒化シリコン膜がフォ
トリソグラフィ工程によって所定の形状に、すなわちゲ
ート電極２９の上にパターン形成されて、エッチング保
護膜３５が形成される。

【００３９】図４（Ｂ）を参照して、次に、ＲＦ−ＰＣ
ＶＤ法によって、ｉ型アモルファスシリコン膜５１およ
びエッチング保護膜３５を覆って、コンタクト膜３３，
３４となるｎ型微結晶シリコン膜が、たとえば４００Å
〜７００Åの膜厚に成膜される。該ｎ型微結晶シリコン
膜は、前記ｉ型アモルファスシリコン膜５１と同時にフ
ォトリソグラフィ工程によって所定の形状にパターン形
成される。すなわち、ｉ型アモルファスシリコン膜５１
はゲート電極２９を覆う所定の形状にパターン形成され
て、半導体膜３２とされる。また、ｎ型微結晶シリコン
膜は半導体膜３２の上でエッチング保護膜３５に一部分
が重畳する所定の形成にパターン形成されて、コンタク
ト膜３３，３４とされる。

【００４０】図４（Ｃ）を参照して、次に、フォトリソ
グラフィ工程によって第１導電層２５を除く絶縁性基板
２２の一方表面側の露出している表面にレジスト膜がパ
ターン形成され、ゲート絶縁膜３１、陽極酸化膜３０お
よびタンタル膜４２がハーフエッチングされる。これに
よって第１導電層２５と最２導電層２６とを接続するた
めの開口部５２が形成される。具体的にハーフエッチン
グは次のようにして行われる。

【００４１】すなわち、タンタル膜４２および陽極酸化
膜３０の酸素含有率には差がある。そこで、ドライエッ
チング時に発光強度の違いが最も強く現れる波長、たと
えば４７５ｎｍを特定波長として用いる。エッチング時
において、該特定波長が最も強く現れた時点がタンタル
膜４２と陽極酸化膜３０との界面であるので、該時点よ
りもタンタル膜４２を２５０Åだけエッチングするよう
なオーバエッチング時間を予め設定しておき、該時間が
経過するとエッチングを終了する。たとえば、エッチン
グガスとして流量が３５０ｓｃｃｍのＣＦ₄ と流量が１
５０ｓｃｃｍのＯ₂ との混合ガスを用い、電力１０００
Ｗ、圧力１５０ｍＴｏｒｒ、オーバエッチング時間２０
ｓｅｃとして、ハーフエッチングを行った。さらに、ハ
ーフエッチング後、レジスト膜が所定の剥離液を用いて
除去される。

【００４２】図４（Ｄ）を参照して、最後に、スパッタ
装置を用いて、絶縁性基板２２の一方表面側の露出して
いる全表面にＩＴＯ（インジウム錫酸化物）膜が、たと
えば６００Å〜１７００Ａの範囲の膜厚に形成される。
そして、ＩＴＯ膜がフォトリソグラフィ工程によって所
定の形状にパターン形成されて、画素電極２７、ドレイ
ン電極３７、第２導電層２６およびソース電極３６が形
成される。

【００４３】このようにして完成したアクティブマトリ
クス基板２１では、ゲートライン２３を介して供給され
る制御信号によってＴＦＴ素子２８がオン／オフする。
たとえば、ＴＦＴ素子２８のオン時にソースライン２４
を介して供給される表示などの信号が画素電極２７に与
えられ、アクティブマトリクス基板２１を用いた液晶表
示装置では表示状態が得られる。

【００４４】図５は、本発明の第２実施形態であるアク
ティブマトリクス基板６１を示す断面図である。図６
は、アクティブマトリクス基板６１を示す平面図であ
る。図５は図６のＩＶ−ＩＶ断面図である。アクティブ
マトリクス基板６１は、前記アクティブマトリクス基板
２１と同様の絶縁性基板６２、ゲートライン６３、ソー
スライン６４、画素電極６７、ＴＦＴ素子６８および陽
極酸化膜７０を含んで構成される。

【００４５】絶縁性基板６２は少なくとも一方表面が絶
縁性を有する基板で実現され、たとえばガラス基板が用
いられる。絶縁性基板６２の一方表面上には、複数のゲ
ートライン６３が配設され、またゲートライン６３とは
直交して絶縁性を保持して複数のソースライン６４が配
設される。さらに、絶縁性基板６２の上のゲートライン
６３とソースライン６４とが交差することによって形成
される複数の矩形領域には、画素電極６７がそれぞれ設
けられ、また画素電極６７毎にＴＦＴ素子６８が設けら
れる。

【００４６】ＴＦＴ素子６８は、ゲートライン６３と接
続されるゲート電極６９、ゲート電極６９を覆って絶縁
性基板６２の上のほぼ全面に形成されるゲート絶縁膜７
１、ゲート絶縁膜７１の上に設けられる半導体膜７２、
半導体膜７２の上に設けられるコンタクト膜７３、コン
タクト膜７３と同様に半導体膜７２の上に設けられるコ
ンタクト膜７４、コンタクト膜７３の上にソースライン
６４と接続して設けられるソース電極７６およびコンタ
クト膜７４の上に画素電極６７と接続して設けられるド
レイン電極７７を含んで構成される。

【００４７】また、ソースライン６４は、第１導電層６
５と、該第１導電層６５を覆う第２導電層６６とから成
る。陽極酸化膜７０は、ゲート電極６９およびゲート絶
縁膜７１の間と、第１導電層６５および第２導電層６６
の間とに、一体的に設けられる。第２導電層６６は、陽
極酸化膜７０およびゲート絶縁膜７１に設けられた開口
部５２によって第１導電層６５と接続され、このような
ソースライン６４によって、該ライン６４の低抵抗化お
よび冗長構造を実現することができる。

【００４８】次に、アクティブマトリクス基板６１の製
造方法を段階的に説明する。アクティブマトリクス基板
６１は前記アクティブマトリクス基板２１とほぼ同様に
して製造されるので、図３および図４を参照して簡単に
説明する。図３（Ａ）を参照して、まず、絶縁性基板６
２の一方表面に第１〜第３金属膜として窒化タンタル膜
４５、タンタル膜４６および窒化タンタル膜４７がこの
順番に連続的に成膜されて、積層される。さらに、窒化
タンタル膜４７の上のゲート電極６９および第１導電層
６５となる領域に、所定の形状のレジスト膜４８が形成
される。図３（Ｂ）を参照して、次に、レジスト膜４８
をマスクとしてハーフエッチングが行われた後、レジス
ト膜４８が除去される。これによって、残余の窒化タン
タル膜４５と、タンタル膜４９と、窒化タンタル膜５０
とが形成される。図３（Ｃ）を参照して、次に、絶縁性
基板６２の一方表面側の露出している全表面が陽極酸化
され、陽極酸化膜７０と、タンタル膜４０および窒化タ
ンタル膜３９から成るゲート電極６９と、タンタル膜４
２および窒化タンタル膜４１から成る第１導電層６５と
が形成される。

【００４９】図４（Ａ）を参照して、次に、陽極酸化膜
７０の上にゲート絶縁膜７１としての窒化シリコン膜、
半導体膜７２となるｉ型アモルファスシリコン膜５１、
およびコンタクト膜７３，７４となるｎ型微結晶シリコ
ン膜がこの順番に連続的に成膜されて、積層される。た
とえば、ゲート絶縁膜７１としての窒化シリコン膜の膜
厚は３０００Åに選ばれ、半導体膜７２となるｉ型アモ
ルファスシリコン膜５１の膜厚は１０００Åに選ばれ、
コンタクト膜７３，７４となるｎ型微結晶シリコン膜の
膜厚は５００Åに選ばれる。さらに、最上面のｎ型微結
晶シリコン膜上のゲート電極２９の上に、所定形状のレ
ジスト膜が形成される。図４（Ｂ）を参照して、次に、
ｎ型微結晶シリコン膜とｉ型アモルファスシリコン膜５
１とが同時に所定の形状にパターン形成される。図４
（Ｃ）を参照して、次に、第１導電層６５を除く絶縁性
基板６２の一方表面側の露出している表面にレジスト膜
がパターン形成され、ゲート絶縁膜７１、陽極酸化膜７
０およびタンタル膜４２がハーフエッチングされる。こ
れによって、第１導電層６５および第２導電層６６を接
続するための開口部５２が形成される。さらに、ハーフ
エッチング後、レジスト膜が除去される。

【００５０】図４（Ｄ）を参照して、次に、絶縁性基板
６２の一方表面側の露出している全表面にＩＴＯ膜が、
たとえば１０００Åの膜厚に形成される。そして、ＩＴ
Ｏ膜が所定の形状にパターン形成されて、画素電極６
７、ドレイン電極７７、第２導電層６６およびソース電
極７６が形成される。最後に、ＩＴＯ膜をマスクとして
ソース電極７６およびドレイン電極７７の間のｎ型微結
晶シリコン膜およびｉ型アモルファスシリコン膜５１が
エッチングされる。ｎ型微結晶シリコン膜はすべてエッ
チングされて除去され、ｉ型アモルファスシリコン膜５
１は５００Åだけエッチングされる。これによって、残
余のｉ型アモルファスシリコン膜５１から成る半導体膜
７２と、残余のｎ型微結晶シリコン膜から成るコンタク
ト膜７３，７４とが形成される。

【００５１】このようにして完成したアクティブマトリ
クス基板６１でも、アクティブマトリクス基板２１と同
様に、ゲートライン６３からの制御信号によってＴＦＴ
素子６８をオン／オフし、ＴＦＴ素子６８のオン時にソ
ースライン６４から供給される表示信号を画素電極６７
に与えて、アクティブマトリクス基板６１を用いた液晶
表示装置で表示状態を得ることができる。

【００５２】図７は、本発明の第３実施形態であるアク
ティブマトリクス基板８１を示す断面図である。図８
は、アクティブマトリクス基板８１を示す平面図であ
る。図７は図８のＶ−Ｖ断面図である。アクティブマト
リクス基板８１はアクティブマトリクス基板２１と同様
に絶縁性基板８２、ゲートライン８３、ソースライン８
４、画素電極８７、ＴＦＴ素子８８および陽極酸化膜９
０を含んで構成される。

【００５３】絶縁性基板８２は少なくとも一方表面が絶
縁性を有する基板で実現され、たとえばガラス基板が用
いられる。絶縁性基板８２の一方表面上には、ベースコ
ート膜９８が形成される。絶縁性基板８２のベースコー
ト膜９８の上には複数のゲートライン８３が配設され、
またゲートライン８３とは直交して絶縁性を保持して複
数のソースライン８４が配設される。さらに、絶縁性基
板８２の上のゲートライン８３とソースライン８４とが
交差することによって形成される複数の矩形領域には、
画素電極８７がそれぞれ設けられ、また画素電極８７毎
にＴＦＴ素子８８が設けられる

【００５４】ＴＦＴ素子８８は、ゲートライン８３と接
続されるゲート電極８９、ゲート電極８９を覆って絶縁
性基板８２の上のベースコート膜９８の上のほぼ全面に
形成されるゲート絶縁膜９１、ゲート絶縁膜９１の上に
設けられる半導体膜９２、半導体膜９２の上に設けられ
るエッチング保護膜９５、半導体膜９２の上にエッチン
グ保護膜９５に一部重畳して設けられるコンタクト膜９
３、コンタクト膜９３と同様に半導体膜９２の上にエッ
チング保護膜９５に一部重畳して設けられるコンタクト
膜９４、コンタクト膜９３の上にソースライン８４と接
続して設けられるソース電極９６およびコンタクト膜９
４の上に画素電極８７と接続して設けられるドレイン電
極９７を含んで構成される。

【００５５】また、ソースライン８４は、第１導電層８
５と、該第１導電層８５を覆う第２導電層８６とから成
る。陽極酸化膜９０は、ゲート電極８９およびゲート絶
縁膜９１の間と、第１導電層８５および第２導電層８６
の間とに、一体的に設けられる。第２導電層８６は、陽
極酸化膜９０およびゲート絶縁膜９１に設けられた開口
部５２によって第１導電層８５と接続され、このような
ソースライン８４によって、該ライン８４の低抵抗化お
よび冗長構造を実現することができる。

【００５６】次に、アクティブマトリクス基板８１の製
造方法を段階的に説明する。アクティブマトリクス基板
８１も前記アクティブマトリクス基板２１とほぼ同様に
して製造されるので、図３および図４を参照して簡単に
説明する。図３（Ａ）を参照して、まず、絶縁性基板８
２の一方表面にベースコート膜９８が形成される。具体
的には、Ｔａ₂Ｏ₅をスパッタリング法によって３０００
Åの膜厚に成膜することによって、ベースコート膜９８
が形成される。次に、ベースコート膜９８の上に第１〜
第３金属膜に代わる１層の金属膜として、アルミニウム
とジルコニウムとの合金膜が成膜される。該合金膜は、
たとえばジルコニウムの原子割合が２％に選ばれ、その
膜厚が３０００Åに選ばれる。さらに、合金膜の上にレ
ジスト膜４８が形成される。レジスト膜４８は、合金膜
の上の領域であって、ゲート電極８９および第１導電層
８５となる領域で、所定の形状にパターン形成される。

【００５７】図３（Ｂ）を参照して、次に、レジスト膜
４８をマスクとしてハーフエッチングが行われる。すな
わち、合金膜を２０００Åだけエッチングして除去し、
残りの１０００Åはエッチングせずにそのまま残す。具
体的には、エッチングガスとして流量２５０ｓｃｃｍの
ＢＣｌ₃ と流量２５０ｓｃｃｍのＣｌ₂ との混合ガスを
用い、電力１５００Ｗ、圧力１００ｍＴｏｒｒ、エッチ
ング時間１８０ｓｅｃとして、ハーフエッチングを行っ
た。さらに、ハーフエッチング後、レジスト膜４８が除
去される。

【００５８】図３（Ｃ）を参照して、次に、絶縁性基板
８２の一方表面側の露出している全表面が陽極酸化され
て、陽極酸化膜９０が形成される。たとえば、シュ石酸
アンモニウムとエチレングリコールの溶液を用い、予め
定められた電圧値および電流値が通電される。陽極酸化
膜９０は、たとえば１５００Åの膜厚に形成される。ま
た、残余の合金膜から成るゲート電極８９および第１導
電層８５が形成される。

【００５９】図４（Ａ）を参照して、次に、陽極酸化膜
９０の上に、ゲート絶縁膜９１としての窒化シリコン
膜、半導体膜９２となるｉ型アモルファスシリコン膜５
１、およびエッチング保護膜９５となる窒化シリコン膜
がこの順番に連続的に成膜されて、積層される。たとえ
ば、ゲート絶縁膜９１としての窒化シリコン膜の膜厚は
３０００Åに選ばれ、半導体膜９２となるｉ型アモルフ
ァスシリコン膜５１の膜厚は３００Åに選ばれ、エッチ
ング保護膜９５となる窒化シリコン膜の膜厚は２０００
Åに選ばれる。さらに、最上面の窒化シリコン膜がゲー
ト電極８９の上にパターン形成されて、エッチング保護
膜９５となる。

【００６０】図４（Ｂ）を参照して、次に、ｉ型アモル
ファスシリコン膜５１およびエッチング保護膜９５を覆
ってコンタクト膜９３，９４となるｎ型微結晶シリコン
膜が、たとえば５００Åの膜厚に成膜される。該ｎ型微
結晶シリコン膜は、前記ｉ型アモルファスシリコン膜５
１と同時に所定の形状にパターン形成される。すなわ
ち、ｉ型アモルファスシリコン膜５１はゲート電極８９
を覆う所定の形状にパターン形成されて、半導体膜９２
となる。また、ｎ型微結晶シリコン膜は半導体膜９２の
上にエッチング保護膜９５に一部分が重畳する所定の形
成にパターン形成されて、コンタクト膜９３，９４とな
る。

【００６１】図４（Ｃ）を参照して、次に、第１導電層
８５を除く絶縁性基板８２の一方表面側の露出している
表面にレジスト膜がパターン形成され、ゲート絶縁膜９
１および陽極酸化膜９０がエッチングされ、これによっ
て第１導電層９５と最２導電層９６とを接続するための
開口部５２が形成される。さらに、ハーフエッチング
後、レジスト膜が除去される。

【００６２】図４（Ｄ）を参照して、次に、絶縁性基板
８２の一方表面側の露出している全表面にチタン膜が、
たとえば３０００Åの膜厚に形成される。そして、フォ
トリソグラフィ工程によって所定の形状にパターン形成
されて、ドレイン電極９７、第２導電層８６およびソー
ス電極９６が形成される。最後に、スパッタ装置を用い
て、絶縁性基板８２の一方表面側の露出している全表面
にＩＴＯ膜が、たとえば１０００Åの膜厚に形成され
る。そして、ＩＴＯ膜がフォトリソグラフィ工程によっ
て所定の形状にパターン形成されて、画素電極８７が形
成される。

【００６３】このようにして完成したアクティブマトリ
クス基板８１でも、アクティブマトリクス基板２１，６
１と同様に、ゲートライン８３からの制御信号によって
ＴＦＴ素子８８をオン／オフし、ＴＦＴ素子８８のオン
時にソースライン８４から供給される表示信号を画素電
極８７に与えて、アクティブマトリクス基板８１を用い
た液晶表示装置で表示状態を得ることができる。

【００６４】以上のように第１〜第３実施形態のアクテ
ィブマトリクス基板２１，６１，８１によれば、ＴＦＴ
素子２８，６８，８８のゲート電極２９，６９，８９お
よびゲート絶縁膜３１，７１，９１の間と、ソースライ
ン２４，６４，８４の第１導電層２５，６５，８５およ
び第２導電層２６，６６，８６の間とには、陽極酸化膜
３０，７０，９０が一体的に設けられる。該陽極酸化膜
３０，７０，９０によって、第１導電層２５，６５，８
５にパターン不良が発生した場合であっても、電気的な
信頼性を高く保持して、微小電流のリークの発生を抑制
することができる。したがって、アクティブマトリクス
基板２１，６１，８１を用いた液晶表示装置において欠
陥画素の発生が抑制され、優れた表示品位を得ることが
でき、また歩留りを向上することができる。また、積層
構造のソースライン２４，６４，８４によって該ライン
２４，６４，８４の低抵抗化を図るとともに冗長構造を
実現することができる。

【００６５】また、第１および第２実施形態のアクティ
ブマトリクス基板２１，６１では、ゲート電極２９，６
９および第１導電層２５，６５は窒化タンタル膜３９，
４１とタンタル膜４０，４２との積層構造をそれぞれ有
し、陽極酸化膜３０，７０は五酸化タンタル膜である。
また、第３実施形態のアクティブマトリクス基板８１で
は、ゲート電極８９および第１導電層８５はそれぞれア
ルミニウムとジルコニウムとの合金膜であり、陽極酸化
膜９０は酸化アルミニウム膜である。したがって、第１
導電層２５，６５，８５をアルミニウムで実現した場合
に第２導電層２６，６６，８６を形成する際に生じるヒ
ロックなどを防止することができ、リークの発生を抑制
することができる。

【００６６】また、第１および第２実施形態のアクティ
ブマトリクス基板２１，６１の製造方法によれば、第１
〜第３の金属膜を陽極酸化するだけで、陽極酸化膜３
０，７０、第１導電層２５，６５およびゲート電極２
９，６９を容易に形成することができる。第２実施形態
では特に、３回の成膜工程、４回のフォトリソグラフィ
工程および５回のエッチング工程という比較的少ない工
程数によって、不良率の低い、良好な特性のアクティブ
マトリクス基板６１を完成することができる。また、第
３実施形態のアクティブマトリクス基板８１の製造方法
によれば、１層の金属膜を陽極酸化するだけで、陽極酸
化膜９０、第１導電層８５およびゲート電極８９を容易
に形成することができる。

【００６７】

【発明の効果】以上のように本発明によれば、第１〜第
３の金属膜を第１導電層とゲート電極とに分離する特別
な工程を追加することなく、金属膜を陽極酸化するだけ
で容易に第１導電層とゲート電極と作製し、信頼性の高
いアクティブマトリクス基板を提供することができる。
また、第１〜第３の金属膜をパターニングする際に、ハ
ーフエッチングすることによって、エッチングを終了す
る時点を精度よく検出できるので、均一なアクティブマ
トリクス基板を効率的に形成して良品率を向上すること
ができる。

【００６８】また本発明によれば、第１金属膜を窒化タ
ンタル膜とし、第２金属膜をタンタル膜とし、第３金属
膜を窒化タンタル膜として、ヒロックなどを防止してリ
ークの発生が抑制できる信頼性の高いアクティブマトリ
クス基板を提供することができる。

【００６９】また本発明によれば、上記のエッチング条
件に従ってドライエッチングを行うことによって、良好
なパターニングを行うことができる。

【００７０】また本発明によれば、１層の金属膜を第１
導電層とゲート電極とに分離する特別な工程を追加する
ことなく、金属膜を陽極酸化するだけで容易に第１導電
層とゲート電極とを作製し、信頼性の高いアクティブマ
トリクス基板を提供することができる。また、１層の金
属膜をパターニングする際に、ハーフエッチングするこ
とによって、エッチングを終了する時点を精度よく検出
できるので、均一なアクティブマトリクス基板を効率的
に形成して良品率を向上することができる。

【００７１】また本発明によれば、金属膜をアルミニウ
ムとジルコニウムとの合金膜として、ヒロックなどを防
止してリークの発生を抑制できる信頼性の高いアクティ
ブマトリクス基板を提供することができる。

【００７２】

【００７３】

【図面の簡単な説明】

【図１】本発明の第１実施形態であるアクティブマトリ
クス基板２１を示す断面図である。

【図２】アクティブマトリクス基板２１を示す平面図で
ある。

【図３】アクティブマトリクス基板２１の製造方法を段
階的に示す断面図である。

【図４】アクティブマトリクス基板２１の製造方法を段
階的に示す断面図である。

【図５】本発明の第２実施形態であるアクティブマトリ
クス基板６１を示す断面図である。

【図６】アクティブマトリクス基板６１を示す平面図で
ある。

【図７】本発明の第３実施形態であるアクティブマトリ
クス基板８１を示す断面図である。

【図８】アクティブマトリクス基板８１を示す平面図で
ある。

【図９】従来技術であるアクティブマトリクス基板１を
示す断面図である。

【図１０】アクティブマトリクス基板１を示す平面図で
ある。

【図１１】ソースライン４の第１導電層５に不良部分５
ａが発生した状態を示す断面図である。

【図１２】不良発生状態を示す平面図である。

【符号の説明】

２１，６１，８１ アクティブマトリクス基板 ２２，６２，８２ 絶縁性基板 ２３，６３，８３ ゲートライン ２４，６４，８４ ソースライン ２５，６５，８５ 第１導電層 ２６，６６，８６ 第２導電層 ２７，６７，８７ 画素電極 ２８，６８，８８ ＴＦＴ素子 ２９，６９，８９ ゲート電極 ３０，７０，９０ 陽極酸化膜 ３１，７１，９１ ゲート絶縁膜 ３２，７２，９２ 半導体膜 ３３，３４，７３，７４，９３，９４ コンタクト膜 ３５，９５ エッチング保護膜 ３６，７６，９６ ソース電極 ３７，７７，９７ ドレイン電極 ３９，４１，４５，４７，５０ 窒化タンタル膜 ４０，４２，４６，４９ タンタル膜 ４８ レジスト膜 ５１ ｉ型アモルファスシリコン膜 ５２ 開口部

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−134343（ＪＰ，Ａ) 特開 平７−15017（ＪＰ，Ａ) 特開 平８−325721（ＪＰ，Ａ) 特開 平２−73330（ＪＰ，Ａ) 特開 平10−90717（ＪＰ，Ａ) 特開 平３−270163（ＪＰ，Ａ) 特開 平６−84943（ＪＰ，Ａ) 特開 平７−94752（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/1368 G02F 1/1343 G02F 1/13 101 H01L 29/78

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 互いに平行に間隔を開けて絶縁性基板上
   に配設される複数のゲートラインと、 ゲートラインとは直交して絶縁性を保持し、互いに間隔
   を開けて絶縁性基板上に配設される複数のソースライン
   であって、第１導電層および該第１導電層を覆う第２導
   電層から成るソースラインと、 絶縁性基板上のゲートラインとソースラインとが交差す
   ることによって形成される複数の矩形領域にそれぞれ設
   けられる画素電極と、 画素電極毎に絶縁性基板上に設けられるスイッチング素
   子であって、ゲートラインと接続されるゲート電極、ゲ
   ート電極を覆うゲート絶縁膜、ゲート絶縁膜上に設けら
   れる半導体膜、半導体膜上にソースラインと接続して設
   けられるソース電極および半導体膜上に画素電極と接続
   して設けられるドレイン電極を含むスイッチング素子
   と、を備えるアクティブマトリクス基板の製造方法にお
   いて、 絶縁性基板上に第１〜第３金属膜をこの順番に積層し、
   第３金属膜上の領域であって、ゲート電極および第１導
   電層となるべき領域にレジスト膜を形成する工程と、 前記レジスト膜をマスクとして金属膜をハーフエッチン
   グすることによって、前記レジスト膜で覆われていない
   領域の第３金属膜および第２金属膜をすべてエッチング
   除去し、前記レジスト膜で覆われていない領域の第１金
   属膜を一部分だけエッチング除去するようにパターニン
   グする工程と、 前記レジスト膜を除去した後、残余の前記第１〜第３金
   属膜を陽極酸化し、陽極酸化された金属膜の領域から成
   る陽極酸化膜と、陽極酸化されなかった金属膜の領域か
   ら成るゲート電極および第１導電層とを形成する工程
   と、 前記陽極酸化膜上にゲート絶縁膜を形成する工程と、 前記ゲート絶縁膜上にｉ型アモルファスシリコン膜を形
   成し、ゲート電極上のｉ型アモルファスシリコン膜上の
   領域にエッチング保護膜を形成する工程と、 前記ｉ型アモルファスシリコン膜上にエッチング保護膜
   に一部重畳して第１および第２コンタクト膜を形成する
   工程と、 前記第１導電層上のゲート絶縁膜および陽極酸化膜に開
   口部を形成する工程と、 前記第１コンタクト膜上にソース電極を形成し、前記開
   口部にソース電極に接続して第２導電層を形成し、前記
   第２コンタクト膜上にドレイン電極を形成する工程と、
   を備えることを特徴とするアクティブマトリクス基板の
   製造方法。
2. 【請求項２】 前記第１金属膜は窒化タンタル膜であ
   り、第２金属膜はタンタル膜であり、第３金属膜は窒化
   タンタル膜であることを特徴とする請求項１記載のアク
   ティブマトリクス基板の製造方法。
3. 【請求項３】 前記ハーフエッチングは、ドライエッチ
   ング装置によって行われ、該ドライエッチング装置は、
   そのエッチングチャンバに、特定波長のみが分光できて
   光強度を測定できる装置を備え、ドライエッチング時
   に、第１金属膜の窒化タンタル膜および第２金属膜のタ
   ンタル膜の発光強度の違いが最も強く現れる波長３３７
   ｎｍを特定波長として用いることを特徴とする請求項２
   記載のアクティブマトリクス基板の製造方法。
4. 【請求項４】 互いに平行に間隔を開けて絶縁性基板上
   に配設される複数のゲートラインと、 ゲートラインとは直交して絶縁性を保持し、互いに間隔
   を開けて絶縁性基板上に配設される複数のソースライン
   であって、第１導電層および第１導電層を覆う第２導電
   層から成るソースラインと、 絶縁性基板上のゲートラインとソースラインとが交差す
   ることによって形成される複数の矩形領域にそれぞれ設
   けられる画素電極と、 画素電極毎に絶縁性基板上に設けられるスイッチング素
   子であって、ゲートラインと接続されるゲート電極、ゲ
   ート電極を覆うゲート絶縁膜、ゲート絶縁膜上に設けら
   れる半導体膜、半導体膜上にソースラインと接続して設
   けられるソース電極および半導体膜上に画素電極と接続
   して設けられるドレイン電極を含むスイッチング素子
   と、を備えるアクティブマトリクス基板の製造方法にお
   いて、 絶縁性基板上に１層の金属膜を積層し、金属膜上の領域
   であって、ゲート電極および第１導電層となるべき領域
   にレジスト膜を形成する工程と、 前記レジスト膜をマスクとして金属膜をハーフエッチン
   グすることによって、前記レジスト膜で覆われていない
   領域の金属膜を一部分だけエッチング除去するようにパ
   ターニングする工程と、 前記レジスト膜を除去した後、残余の前記金属膜を陽極
   酸化し、陽極酸化された金属膜の領域から成る陽極酸化
   膜と、陽極酸化されなかった金属膜の領域から成るゲー
   ト電極および第１導電層とを形成する工程と、 前記陽極酸化膜上にゲート絶縁膜を形成する工程と、 前記ゲート絶縁膜上にｉ型アモルファスシリコン膜を形
   成し、ゲート電極上のｉ型アモルファスシリコン膜上の
   領域にエッチング保護膜を形成する工程と、 前記ｉ型アモルファスシリコン膜上にエッチング保護膜
   に一部重畳して第１および第２コンタクト膜を形成する
   工程と、 前記第１導電層上のゲート絶縁膜および陽極酸化膜に開
   口部を形成する工程と、 前記第１コンタクト膜上にソース電極を形成し、前記開
   口部にソース電極に接続して第２導電層を形成し、前記
   第２コンタクト膜上にドレイン電極を形成する工程と、
   を備えることを特徴とするアクティブマトリクス基板の
   製造方法。
5. 【請求項５】 前記金属膜はアルミニウムとジルコニウ
   ムとの合金膜であることを特徴とする請求項４記載のア
   クティブマトリクス基板の製造方法。