DE2444906C3

DE2444906C3 - MNOS-Speicher-FET

Info

Publication number: DE2444906C3
Application number: DE19742444906
Authority: DE
Inventors: Yukimasa Yokohama Uchida
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1973-09-21
Filing date: 1974-09-19
Publication date: 1982-02-04
Also published as: DE2444906B2; CA1060993A; DE2444906A1; GB1474745A; JPS5613029B2; JPS5057779A

Description

Die Erfindung betrifft einen MNOS-Speicher-FET, der ein Halbleitersubstrat mit einer Source-Zone und einer Drain-Zone sowie über dem durch Source- und Drain-Zone begrenzten Kanalbereich eine Siüziumoxidschicht, eine Siliziumnitridschicht und eine Gate-Elektrode aufweist und bei dem zur Informationseinschreibung zwischen dem Halbleitersubstrat und der mit ihm verbundenen Gate-Elektrode einerseits und den miteinander verbundenen Source- und Drain-Zonen andererseits eine solche Spannung angelegt wird, daß ein Lawinendurchbruch zwischen der Source-Zone und dem Substrat sowie der Drain-Zone und dem Substrat erfolgt

Ein derartiger MNOS-Speicher-FET ist bekannt aus »Proceedings of the 4th Conference on Solid State Devices, Tokyo 1972, Supplement to the Journal of the Japan Society of Applied Physics«, Band 42, ;973, S. 151 —157. Er weist einen p^-Sourcebereich 2 (F i g. 1) und einen Drainbereich 3 in einem Substrat 1 aus Silizium vom η-Typ sowie eine den Source- und

ίο Drain-Bereich überbrückende Gate-Isolierschicht auf, die durch Auflaminieren eines Oxidfilms (S1O2) 4 mit sehr geringer Dicke und eines Siliziumnitridfilms (S13N4) 5 gebildet ist. In F i g. 1 sind die dazugehörigen Source-, Gate- und Drainelektroden mit 6,7 bzw. 8 bezeichnet.

Die Informationseinschreibung in einen derartigen MNOS-Speicher-FET erfolgt unter gemeinsamer Ausnutzung des Lawinen- und des Tunneleffekts auf folgende Weise. Das Substrat 1 vom η-Typ und die Gate-Elektrode sind geerdet bzw. an Masse gelegt, während an die Drain- und Sourcebereiche 2 bzw. 3 eine negative Spannung mit einem vorgegebenen Potential angelegt wird. Infolgedessen tritt an den Source- bzw. Drain-pn-Übergängen ein Lawinendurchbruch auf, und die dabei erzeugten »heißen« Elektronen werden in Haflstellen in einem Abschnitt des Siliziumnitridfilms 5 in der Nähe der Grenzfläche zwischen dem Oxidfilm und dem Siliziumnitridfilm injiziert, wodurch sich die Elektronenkonzentration in den Haftstellen in der Nähe der Source- und Drain-Bereiche vergrößert. Gleichzeitig fließt infolge des Lawinendurchbruchs an der Oberfläche des Substrats 1 ein Strom vom Lawinendurchbruchbereich zum Inneren des Substrats 1, was einen Spannungsabfall zur Folge hat, so daß sich das Potential des Oberflächenbereichs des Substrats unmittelbar unterhalb der Gate-Elektrode demjenigen einer an die Source- und Drain-Bereiche 2 bzw. 3 angelegten Spannung annähert. Aus diesem Grunde werden Elektronen durch den in der Siliziumoxidschicht 4 erzeugten Tunneleffekt auch in jene Haftstellen in der Nähe des Zentrums der Gate-Elektrode injiziert, welche weit von den Source- und Drain-Bereichen 2 bzw. 3 entfernt sind. Auf diese Weise werden Elektronen in Haftstellen in der Siliziumnitridschicht 5 injiziert, die sich über die Gesamtlänge des Gate-Elektrodenbereichs erstreckt, so daß sich die Schwellenspannung der Gate-Elektrode in positiver Richtung verschiebt

Wenn diese in positiver Richtung verschobene Schwellenspannung beispielsweise mit »1« und die in negativer Richtung verschobene Schwellenspannung

so mit »0« bezeichnet wird, können zwei Informationswerte »1« und »0« infolge des Unterschieds zwischen den beiden Schwellenspannungen in einem leistungslosen Zustand in dem MNOS-Speicher-FET gespeichert werden.

Der dem Informationswert »1« entsprechende Zustand wird gemäß F i g. 1 in einen »0«-Zustand übergeführt, wenn eine Spannung mit einem Potential Null an die Source- und Drain-Elektroden 6 bzw. 8 und eine negative Spannung an die Gate-Elektrode 7

angelegt wird. Das bedeutet, daß die Überführung in den »0«-Zustand dadurch erreicht wird, daß die in die Elektronenhaftsteilen der Siliziumnitridschicht 5 injizierten Elektronen unter Ausnutzung des Tunnel-Effekts durch den Oxidfilm 4 in das Substrat 1 injiziert

^fi5 werden.

Ein derartiger MNOS-Speicher-FET, bei dem während des Einschreibens des Informationswertes »1« das Oberflächenpotential des Substrats 1 infolge des

Lawineneffektes dem Potential der Source- und Drain-Bereiche 2 bzw. 3 zur Ausnutzung des Tunnel-Effekts angenähert wird, besitzt die folgenden Nachteile: Wird ein übliches Substrat mit einen spezifischen Widerstand von mehreren Ohm · cm verwendet, dann ist es erforderlich, daß ein hoher Strom in den Source- und Drain-Grenzschichten fließt und daß zudem eine hohe Einschreibspannung an diese Grenzschichten angelegt wird. Dies ist besonders bei der Integration eines solchen MNOS-Speicher-FET in einer hochintegrierten Anordnung nachteilig, da bei einer Hintereinanderschaltung von mehreren Speicherzellen oder MOS-Transistoren zu einem Speicherelement eine Spannungsquelle außerordentlich hoher Leistung erforderlich wird und gleichzeitig eine Einschränkung bezüglich der Einschreibgeschwindigkeit auftritt.

Um diese Unzulänglichkeiten auszuräumen, kann ein Substrat mit einem hohen spezifischen Widerstand von z. B. etwa 200 Ohm ■ cm als n-Subst^rat verwendet werden. Dadurch wird eine wesentliche Verringerung der Leistung der Spannungsquelle infolge eines niedrigeren Lawinenstroms erreicht.

Die Verwendung des genannten Substrats mit hohem spezifischen Widerstand wirft jedoch Schwierigkeiten bei der Ausbildung der peripheren Schaltkreise des Speichers auf dem gleichen Substrat in Form von integrierten Schaltkreisen auf. Beispielsweise wird im Falle eines Substrats mit hohem spezifischen Widerstand die Verarmungsschicht um den Source- bzw. Drain-Bereich verbreitert, so daß sich eine Wechselwirkung zwischen den ρ+-Diffusionsbereichen ergibi. Zur Vermeidung einer Verbreiterung der Verarmungsschicht wird es daher nötig, auf demselben Baustein eine n⁺-Schicht nach dem Ionen-Inplantationsverfahren auszubilden, wenn ein hochintegrierter Speicher hergestellt wird.

Zur Verdeutlichung der genannten Schwierigkeiten werden im folgenden diejenigen Vorgänge betrachtet, die bei der Durchführung der Informationseinschreibung in einen MNOS-Speicher-FET mit einem n-Substrat auftreten, das einen spezifischen Widerstand von mehreren Ohm · cm aufweist.

Bei großer Kanallänge sind die von den Source- und Drain-Bereichen 2 und 3 ausgehenden Verarmungsschichten, wie in Fig.2 durch gestrichelte Linien dargestellt, beim Einschreibvorgang voneinander getrennt. Durch Pfeile ist dabei die Richtung des Lawinenstromos angedeutet, der senkrecht zur Kanalstromrichtung und senkrecht zur Halbleiteroberfläche fließt (vgl. die Pfeile e in Fig.3). Aus diesem Grunde vergrößert oder erweitert sich der Lawinenstrompfad unter gleichzeitiger Widerstandsabnahme, so daß es infolge eines kleinen Spannungsabfalls aufgrund des Lawinenstroms schwierig wird, daß sich das Oberflächenpotential des Substrats 1 unmittelbar unter der Gate-Elektrode G und in der Nähe der Kanalmitte demjenigen Potential annähen, welches den Source- und Drain-Bereichen 2 bzw. 3 aufgeprägt wurde. Wenn z. B. ein Substrat vom η-Typ mit einem spezifischen Widerstand von 5 Ohm · cm benutzt wird, so besitzt ein so rechteckiges, parallelepipedförmiges Substrat mit einer Größe von lxlxl μηι einen Widerstand von 50 VD..

Wird andererseits eine kleine Kaniallänge gewählt, so wird ein von der Oberfläche des Substrats in dessen Inneres verlaufender Stromweg auf die durch die gestrichelten Linien in F i g. 4 angedeutete Weise durch Verarmungsschichten abgeschirmt, die sowohl vom Source- als auch vom Drain-Bereich 2 bzw. 3 ausgehsn.

In diesem Falle besteht jedoch ein längs der Richtung der Kanalbreite verlaufender Stromweg, ähnlich wie im Fall der F i g. 2 und 3. Bei Versuchen zeigt sich, daß bei einem Speicher mit einer Kanallänge von 5 μπι und einer Kanalbreite von 36 μπι eine Einschreibspannimg vcn 10 V oder mehr über derjenigen Spannung erforderlich ist, die für das Einschreiben durch die übliche Tunnel-Injektion erforderlich ist, da während dieses Vorgangs der in den Source- und Drain-pn-Übergängen fließende Lawinenstrom zwischen 1 mA und mehreren mA liegen muß. Des weiteren ist bei einem MNOS-Speicher-FET mit großer Kanalbreite infolge des Stromflusses in Richtung der Kanalbreite ein Unterschied in der Zahl der in die Haftstellen injizierten Elektronen zwischen Orten in der Nähe des Zentrums der Gate-Elektrode und Orten in der Nähe der Endabschnitte der Gate-Elektrode, in Richtung der Kanalbreite gesehen, deutlich festzustellen. Dies hat sich bei Versuchen gezeigt, bei denen ein MNOS-Speicher-FET nach dem Einschreibvorgang eine niedrigere Steilheit aufwies als nach den üblichen Einschreibvorgängen, bei welchen eine gegenüber dem Substrat positive Spannung an die Gate-Elektrode angelegt wurde.

Der Erfindung liegt die Aufgabe zugrunde, einen MNOS-Speicher-FET anzugeben, bei dem während der Informationseinschreibung in der oben beschriebenen Weise ein in Richtung der Kanalbreite fließender Strom unterbunden ist.

Ausgehend von einem MNOS-Speicher-FET der eingangs genannten Art wird diese Aufgabe bei einer Ausführungsform der Erfindung dadurch gelöst, daß die Drain-Zone die Source-Zone ringförmig umgibt, so daß bei Informationseinschreibung ein Substratoberflächenbereich unterhalb der Gate-Elektrode durch einen Bereich hohen Widerstands vom übrigen Substrat abgeschirmt ist.

Aus der GB-PS 11 75 601 ist es zwar an sich bekannt, Isolierschicht-Feldeffekttransistoren mit einer Drain-Zone zu bauen, welche die Source-Zone ringförmig umgibt, jedoch ergibt sich hieraus keinerlei Hinweis darauf, bei einem speziellen Speicher der hier in Rede stehenden Art in der oben beschriebenen Weise vorzugehen, um das genannte Problem bei einem MNOS-Speicher-FET zu lösen.

In Weiterbildung des erfindungsgemäßen MNOS-Speicher-FET besteht der Bereich hohen Widerstands aus sich überlappenden, von den Source- und Drain-Zonen ausgehenden Verarmungsschichten, die durch die Vorspannung bei der Informaticnseinschreibung ausgebildet werden.

Bei einer anderen Ausführungsform des erfindungsgemäßen MNüS-Speicher-FET ist zur Lösung der Aufgabe bei dem MNOS-Speicher-FET der eingangs genannten Art eine weitere Gate-Elektrode vorgesehen, die C-förmig ausgebildet ist, die erste Gate-Elektrode an drei Seiten umschließt, den Kanalbereich zwischen Source-Zone und Drain-Zone zu beiden Seiten der ersten Gate-Elektrode überbrückt und im Betrieb zur Informationseinschreibun.g an das Potential der Source- und Drain-Zone gelegt wird.

In Weiterbildung dieser zweiten Ausführungsform ist die zweite Gate-Elektrode auf einer Isolierschicht gleichmäßiger Dicke angeordnet.

Gemäß der Erfindung wird somit ein leistungsloser Halbleiterspeicher geschaffen, der so ausgelegt ist, daß während der Informationseiiischreibung ein Substratbereich unter einem Substratoberflächenbereich unmittel-

bar unter der Gate-Elektrode durch eine von den Source- und Drain-Bereichen ausgehende Verarmungsschicht abgeschirmt ist und gleichzeitig Abschnitte des Substrat-Oberflächenbereichs längs der Richtung der Kanalbreite ebenfalls durch diese Verarmungsschichten ·■> oder durch getrennt davon ausgebildete Verarmungsschichten abgeschirmt sind, so daß der Substratoberflächenbereich unter der Gate-Elektrode vom übrigen Substrat isoiieri und damii der Widerstand für den Lawinenstrom erhöht wird, so daß sich das Potential in κι der Mitte des Oberflächenbereichs unterhalb der Gate-Elektrode unter der Wirkung eines nur geringen Stromflusses ohne weiteres dem Potential von Source- und Drain-Bereich annähert.

Im folgenden sind bevorzugte Ausführungsformen i'j der Erfindung im Vergleich zum Stande der Technik anhand der Zeichnung näher erläutert. Darin zeigt

Fig. 1 eine Schnittansicht zur Erläuterung des Aufbaus eines herkömmlichen MNOS-Speicher-FET;

Fig.2 einen Schnitt in vergrößertem Maßstab längs 2<i der Linie H-II in Fig.3 zur Erläuterung des Lawinenstromflusses beim Einschreiben von Information in einen bekannten Speicher gemäß F i g. 3;

Fig.3 eine Draufsicht auf den bekannten Speicher gemäß Fig.2;

Fig.4 einen Schnitt durch einen anderen bekannten MNOS-Speicher-FET;

Fig.5 eine Draufsicht auf einen leistungslosen MNOS-Speicher-FET gemäß einer ersten Ausführungsform der Erfindung; jo

F i g. 6 einen Schnitt längs der Linie VI-VI in F i g. 5;

F i g. 7 eine graphische Darstellung zur Erläuterung des Zusammenhanges zwischen der Einschreibspannung und der Schwellenspannung nach Durchführung des Einschreiben für einen MNOS-Speicher-FET gemäß der Erfindung und für einen herkömmlichen MNOS-Speicher-FET;

Fig.8 eine Draufsicht auf einen MNOS-Speicher-FET gemäß einer zweiten erfindungsgemäßen Ausführungsform;

F i g. 9 einen Schnitt längs der Linie IX-IX in F i g. 8 und

Fig. 10 einen Schnitt durch den Hauptteil einer abgewandelten Bauform der Ausführungsform gem. Fig. 8.

Gemäß den F i g. 5 und 6 sind ein inselförmiger p+'Source-Bereich 22 und ein diesen umschließender, ringförmiger ρ+-Drain-Bereich 23 nach einem herkömmlichen Verfahren auf einem n-Siliziumsubstrat 21 mit einem Widerstand von mehreren, beispielsweise so 5 Ohm ■ cm ausgebildet. Eine Siliziumoxidschicht 24 mit außerordentlich ^erin^er Dicke von WCHi⁰Cr Eis 3.5 nm und vorzugsweise weniger als 2 nm sowie eine Siliziumnitridschicht 25 mit einer Dicke von z. B. 50 nm sind auf einem vorbestimmten Abschnitt zwischen dem Source-Bereich 22 und dem Drain-Bereich 23 unter Überbrückung dieser Bereiche auflaminiert- Weiterhin sind eine Source-Elektrode 26 und eine Drain-Elektrode 27 und eine Gate-Elektrode 28 in der dargestellten Anordnung vorgesehen. Auf diese Weise wird ein MNOS-Speicher-FET gebildet Die Oberfläche des Substrats 21 ist gegenüber der Source-Elektrode 26 und der Drain-Elektrode 27 durch eine aufgeschichtete Masse aus einer Siliziumoxidschicht 30 und einer Siliziumnitridschicht 31 isoliert

Bei einem Einschreibvorgang in den MNOS-Speicher-FET der beschriebenen Art sind die Gate-Elektrode 28 und das Substrat 21 gemäß Fig.6 an Masse gelegt, während ein Schalter 32 geschlossen wird, um von einer Stromquelle 33 eine negative Spannung sowohl an die Source- als auch an die Drain-Elektrode 26 bzw. 27 anzulegen, wodurch ein Lawinendurchbruch nahe der Grenzflächen zwischen dem Substrat 21 und dem Source-Bereich 22 sowie zwischen dem Substrat und dem Drain-Bereich 23 erfolgt. Gleichzeitig ist ein Oberflächenbereich I des Substrats 21 unmittelbar unterhalb der Gate-Schichten 24 und 25 d. h. senkrecht zur Kanalstromrichtung und senkrecht zur Halbleiteroberfläche gegenüber dem restlichen Bereich Il des Substrats 21 durch eine in gestrichelten Linien gezeichnete Verarmungsschicht 34 abgeschirmt, die vom Source-Bereich 22 und vom Drain-Bereich 23 ausgeht. Andererseits bildet ein Abschnitt des Oberflächenbcrcich:; 1 senkrecht zur Kanalstromrichtung einen durch die Source- und Drain-Bereiche 22 bzw. 23 festgelegten ringförmigen Bereich, so daß ein Abschnitt des Oberflächenbereichs I unmittelbar unter der Gate-Elektrode 28 ebenfalls durch die Verarmungsschicht vollständig vom Substratbereich II getrennt ist. Infolgedessen wird der Widerstand des Substrats 21 für einen vom Bereich 1 zum Bereich II fließenden Lawinenstrom infolge des in den Source- und Drain-Grenzflächen stattfindenden Lawinendurchbruchs extreim hoch, so daß der Spannungsabfall, der ausreicht, um das Potential des Bereichs I sich demjenigen des Source- und des Drain-Bereichs annähern zu lassen, ohne weiteres durch eine Herabsetzung der Einschreibspannung 33 und durch eine Verminderung der Größe oder Menge des in der Verarmungsschicht 34 fließenden Stromes erzielt werden kann. Dies bedeutet, daß die Einschreibung der Information mit einem kleinen Strom und einer niedrigen Spannung durchgeführt werden kann.

Im folgenden werden die besonderen Eigenschaften eines MNOS-Speicher-FET durch Vergleich mit herkömmlichen MNOS-Speicher-FETs nach der Konstruktion gemäß F i g. 1 erläutert, wobei für die Versuche die zu vergleichenden Speicher auf demselben Substrat ausgebildet wurden. Der Versuch wurde bei einem MNOS-Speicher-FET durchgeführt, dessen Gate-Bereich eine Länge von 5 μπι und eine Breite von 20 μηι besaß, während das Substrat sowohl beim herkömmlichen als auch bei dem MNOS-Speicher-FET gemäß der Erfindung eine Fremdatomkonzentration von lO'Vcm³ besaß. Die Siliziumoxidschicht und die Siliziumnitridschicht weiche die Isolierschicht des Gate-Bereiches bilden, besaßen eine Dicke von 1,54 nm bzw. 40 nm, um dadurch eine identische Konstruktion zu erreichen.

Während das Substrat der Source- und der Drain-Bereich an Masse gelegt waren, wurde dem Gate eine Gleichspannung von —30 V aufgeprägt um einen Schwellenwert, d.h. einen Anfangswert von —7 V zu erzielen. Anschließend wurden die Folgenden Versuche durchgeführt Die Kurven A, Bund Cin Fig.7 zeigen die Schwellenspannungswerte sowohl des bekannten als auch des neuen MNOS-Speicher-FET nach den Einschreibvorgängen, welche mit einem Spannungsimpuls mit einer auf der Abszisse aufgetragenen Impulsamplitude und einer Impuls(zeit)breite von 10 Mikrosekunden durchgeführt werden, nachdem beide MNOS-Speicher-FETs auf einen Anfangswert von —7 V eingestellt waren. Die Kurve Cgemäß F i g. 7 gibt die Schwellenspannungswerte des Speichers nach dem Einschreibvorgang unter Anwendung der üblichen Tunnel-Injektion mit einem positiven Gate-Spannungsimpuls an, dessen Amplitude auf der Abszisse

aufgetragen ist und dessen Impulsbreite 10 Mikrosekunden betrug. Beim Einschreiben wird der positive Spannungsimpuls an das Gate angelegt, während das Substrat, der Source- und der Drain-Bereich sowohl des herkömmlichen MNOS-Speicher-FET gemäß Fi g. 1 als auch des neuen MNOS-Speicher-FET gemäß den Fig. 5 und 6 jeweils an Masse liegen. Die durch diß Kurve C angegebene Charakteristik gilt sowohl für den herkömmlichen als auch für den neuen MNOS-Speicher-FET. Die Kurven A und B gemäß Fig. 7 stellen Änderungen der Schwellenspannung des herkömmlichen und des neuen Speichers dar, nachdem bei an Masse liegendem Gate und Substrat eine negative Spannung mit der auf der Abszisse aufgetragenen Amplitude und einer Impulsbreite von 10 Mikrosekunden an die Drain- und Source-Bereiche gemeinsam angelegt wurde.

Aus der Kurve C gemäß F i g. 7 ist ersichtlich, daß dann, wenn die Schwellenspannung auf einen Wert von z. B. — 1 V erhöht werden soll, bei beiden Speichern eine Spannung von +25 V im Falle des üblichen Einschreibvorgangs durch Anlegen einer positiven Spannung an das Gate erforderlich ist. Wie die Kurven A und B gemäß F i g. 7 zeigen, erfordert die Erhöhung der Schwellenspannung auf einen Wert von —1 V eine Spannung von —29,6 V (vgl. die sich auf den neuen Speicher beziehende Kurve A) bzw. eine Spannung von — 35,3 V (vgl. die sich auf den bekannten Speicher beziehende Kurve B). Daraus ergibt sich, daß eine Herabsetzung der F'nschreibspannung um einen Betrag von etwa 5,7 V möglich ist.

Bei der in den Fig.8 und 9 dargestellten Ausführungsform sind die entsprechenden Bezugsziffern der F i g. 5 un& 6 verwendet worden. Bei dieser Ausführungsform soll der unter der Gate-Elektrode 28 liegende obere Bereich des Substrats senkrecht zur Kanalstromrichtung durch die zwei MOS-Transistoren M\ und M₂ abgeschirmt sein. In diesem Bereich des n-Substrats 21 sind längliche ρ+-Bereiche 22a und 23a ausgebildet, die als Source- bzw. Drain-Bereiche benutzt werden. Die Source-Elektrode 26 und die Drain-Elektrode 27 sind jeweils an den Enden an einer Seite des Source-Bereiches 22a bzw. des Drain-Bereiches 23a ausgebildet. Eine weitere, den Source-Bereich 22a und den Drain-Bereich 23a überbrückende Elektrode 28 dient als Gate des MNOS-Speicher-FET. Eine C-förmige Gate-Elektrode 40 stellt eine Überbrückung zwischen dem Source-Bereich 22a und dem Drain-Bereich 23a her und umschließt das Gate 28. Die beiden MOS-Transistoren M\ und M₂ sind somit in Richtung der Breite eines unter dem Gate 28 ausgebildeten Kanals angeordnet

Beim Einschreibvorgang in einen derartigen MNOS-Speicher-FET wird von der Stromquelle 42 eine negative Spannung der Source-Elektrode 26 und der Drain-Elektrode 27 und gleichzeitig auch der Gate-Elektrode 40 der MOS-Transistoren M\ und M₂ aufgeprägt. Der Kanal 43 des MNOS-Speicher-FET wird senkrecht zur Kanalstromrichtung durch eine vom Source-Bereich 22a und vom Drain-Bereich 23a ausgehende Verarmungsschicht 34 abgeschirmt, während der Kanal 43 in Richtung der Breite durch die unter

ίο den Gates der MOS-Transistoren M\ und M₂ gebildeten Kanäle 44 und die zugehörigen Verarmungsschichten gegenüber dem restlichen Abschnitt des Substrats abgeschirmt. Ähnlich wie bei der Ausführungsform gemäß den F i g. 5 und 6 nähen sich somit das Potential dieses Oberflächenbereichs des Substrats 21 unter dem Gate des MNOS-Speicher-FET infolge einer Spannungssenkung aufgrund eines Lawinendurchbruchstroms ohne weiteres dem Potential des Source- und des Drain-Bereiches an, so daß die Informationseinschreibung mit einem niedrigen Spannungspegel und einer kleinen Stromstärke durchgeführt werden kann.

F i g. 10 zeigt eine Abwandlung des MOS-Transistors M\ gemäß Fig.9. Wenn bei dieser Abwandlung die Gate-Elektrode 40 auf einer Isolierschicht 41a mit gleichmäßiger Dicke ausgebildet ist und durch die Spannungsquelle 42 eine negative Spannung an diese Gate-Elektrode 40 angelegt wird, wird ebenfalls die Bildung einer Verarmungsschicht und eines Kanals, ähnlich wie in Fig.9 bewirkt, so daß eine ähnliche Abschirmwirkung erzielt wird.

Wie aus der vorstehenden Beschreibung hervorgeht, kann bei dem MNOS-Speicher-FET nach der Erfindung die für den Einschreibvorgang erforderliche Spannung grundsätzlich auf einen Spannungswert herabgesetzt

werden, wie er für das Einschreiben durch Tunnel-Injektion benötigt wird. Außerdem braucht der erforderliche Strom nur den zum Laden des isolierten oder getrennten Substrat-Oberflächenbereichs unter der Gate-Elektrode benötigten Wert zu besitzen, beispielsweise einen Lawinen-Stromwert von etwa 10 μΑ. Die Tatsache, daß das Einschreiben von Informationen mit einem niedrigen Spannungspegel und einer kleinen Stromstärke durchgeführt werden kann, bedeutet, daß beim Betrieb eines Speichers aus einer Vielzahl von erfindungsgemäßen MNOS-Speicher-FETs nur eine niedrige Spannung benötigt und die Einschreibgeschwindigkeit vergrößert wird.

Der MNOS-Speicher-FET kann selbstverständlich nicht nur als p-Kanal-MNOS-Speicher-FET, sondern auch als n-Kanal-MNOS-Speicher-FET ausgebildet sein.

Hierzu 4 Blatt Zeichnungen

Claims

Patentansprüche:

1. MNOS-Speicher-FET, der ein Halbleitersubstrat mit einer Source-Zone und einer Drain-Zone sowie über dem durch Source- und Drain-Zone begrenzten Kanalbereich eine Siliziumoxidschicht, eine Siliziumnitridschicht und eine Gate-Elektrode aufweist und bei dem zur Informationseinschreibung zwischen dem Halbleitersubstrat und der mit ihm verbundenen Gate-Elektrode einerseits und den miteinander verbundenen Source- und Drain-Zonen andererseits eine solche Spannung angelegt wird, daß ein Lawinendurchbruch zwischen der Source-Zone und dem Substrat sowie der Drain-Zone und dem Substrat erfolgt, dadurch gekennzeichnet, daß die Drain-Zone (23) die Source-Zone (22) ringförmig umgibt, so daß bei Informacionsoinschreibung ein Substratoberfläche.ibereich (I) unterhalb der Gate-Elektrode (28) durch einen Bereich (34) hohen Widerstands vom übrigen Substrat (II) abgeschirmt ist

2. MNOS-Speicher-FET nach Anspruch 1, dadurch gekennzeichnet, daß der Bereich (34) hohen Widerstands aus sich überlappenden, von den Source- und Drain-Zonen (22, 23) ausgehenden Verarmungsschichten besteht, die durch die Vorspannung bei der Informationseinschreibung ausgebildet werden.

3. MNOS-Speicher-FET, der ein Halbleitersubstrat mit einer Source-Zone und einer Drain-Zone sowie über dem durch Source- und Drain-Zone begrenzten Kanalbereich eine Isolierschicht und eine Gate-Elektrode aufweist und bei dem zur Informationseinschreibung zwischen dem Halbleitersubstrat und der mit ihm verbundenen Gate-Elektrode einerseits und den miteinander verbundenen Source- und Drain-Zonen andererseits eine solche Spannung angelegt wird, daß ein Lawinendurchbruch zwischen der Source-Zone und dem Substrat sowie der Drain-Zone und dem Substrat erfolgt, dadurch gekennzeichnet, daß eine weitere Gate-Elektrode (40) vorgesehen ist, die C-förmig ausgebildet ist, die erste Gate-Elektrode (28) an drei Seiten umschließt, den Kanalbereich (44) zwischen Source-Zone (22a,) und Drain-Zone {23a) zu beiden Seiten der ersten Gate-Elektrode (28) überbrückt und im Betrieb zur Informationseinschreibung an das Potential (42) der Source- und Drain-Zone (22a, 23ajgelegtwird.

4. MNOS-Speicher-FET nach Anspruch 3, dadurch gekennzeichnet, daß die zweite Gate-Elektrode (40) auf einer Isolierschicht (4IaJ gleichmäßiger Dicke angeordnet ist.