DE2444906A1 - Leistungsloser halbleiterspeicher - Google Patents

Leistungsloser halbleiterspeicher

Info

Publication number
DE2444906A1
DE2444906A1 DE19742444906 DE2444906A DE2444906A1 DE 2444906 A1 DE2444906 A1 DE 2444906A1 DE 19742444906 DE19742444906 DE 19742444906 DE 2444906 A DE2444906 A DE 2444906A DE 2444906 A1 DE2444906 A1 DE 2444906A1
Authority
DE
Germany
Prior art keywords
source
substrate
voltage
drain
avalanche
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19742444906
Other languages
English (en)
Other versions
DE2444906B2 (de
DE2444906C3 (de
Inventor
Yukimasa Uchida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE2444906A1 publication Critical patent/DE2444906A1/de
Publication of DE2444906B2 publication Critical patent/DE2444906B2/de
Application granted granted Critical
Publication of DE2444906C3 publication Critical patent/DE2444906C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/792Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

PATENTANWÄLTE
HENKEL, KERN, FEILER & HÄNZEL
BAYERISCHE HYPOTHEKEN- UND
i:i; ™JL_ ° eduard-schmid-strasse 2 -S™SSS
™> müncheS . D-8000 MÜNCHEN 90 Postscheck= München «,« - «9
Tokyo Shibaura Electric Co., Ltd. .· Q
< y.
Kawasaki-shi , Japan
Leistungsloser Halbleiterspeicher
Die Erfindung betrifft einen leistungslosen Halbleiterspeicher mit Oberflächen-Feldeffekt-Transistorkonstruktion.
Als typisches Beispiel für einen derartigen Halbleiterspeicher ist ein sogenannter MNOS-Halbleiterspeicher bekannt. Dabei handelt es sich um einen Metall-Nitrid-Oxid- bzw. MNOS-Halbleiterspeicher, der einen p+-Sourcebereich 2 und einen Drainbereich 3 in einem Siliziumsubstrat 1 vom n-Typ, eine beide Bereiche 2, 3 überbrückende Gate-Isolierschicht, die durch Auflaminieren eines Oxidfilms (SiOp) 4 mit sehr geringer Dicke und eines Siliziumnitridfilms (SipN^) 5 gebildet ist, sowie Source-, Gate- und Drain-Elektroden 6, 7 bzw. 8 aufweist, wie dies in Fig. 1 dargestellt ist. Die Informationseinschreibung in diesen MNOS-Speicher erfolgt unter gemeinsamer Ausnutzung des Lawinen- und des Tunnel-Effekts, d.h. durch Lawinen-Tunnel-Injektion,· auf folgende Weise: Das n-Typ-Substrat 1 und das Gate sind nämlich geerdet bzw. an Masse gelegt, während an die Drain- und Source-Übergänge 1 bzw. 2 eine negative Spannung mit einem vorbestimmten Pegel angelegt wird. Infolgedessen tritt an den Oberflächenabschnitten der Source- und Drain-Übergänge ein
vl/Bl/ro · -
509817/1033
Lawinen-Durchbruch auf, und die dabei erzeugten "heißen" Elektronen werden in Elektronenhaftstellen in einem Abschnitt des Siliziumnitridfilms 5 in der Nähe der Grenzfläche zwischen den Filmen oder Schichten 4 und 5 injiziert, wodurch sich die Elektronenkonzentration in den Haftstellen nahe der Source- und Drain-Bereiche vergrößert. Gleichzeitig fließt infolge der Erzeugung von Lawinen-Plasma.an der Oberfläche des Substrats 1 ein Strom vom Lawinen-Durchbruchbereich zum Inneren des Substrats 1, was einen Spannungsabfall zur Folge hat, so daß sich das Potential des Oberflächenbereichs des Substrats unmittelbar unterhalb der Gate-Elektrode demjenigen einer an die Source- und Drain-Bereiche 2 bzw. 3 angelegten Spannung annähert. Aus diesem Grund werden Elektronen durch den in der Siliziumoxidschicht 4 erzeugten Tunnel-Effekt weit von den Source- und Drain-Bereichen 2 bzw. 3 entfernt auch in Haftstellen in der Nähe des Zentrums der Gate-Elektrode injiziert. Auf diese Weise wird die Injektion von Elektronen in Haftstellen in der Siliziumnitridschicht 5, die sich über die Gesamtlänge des Gate-Elektrodenbereichs erstreckt, bewirkt, so daß sich die Schwellenspannung der Gate-Elektrode in positiver Richtung verschiebt. Wenn diese in positive Richtung verschobene Schwellenspannung beispielsweise mit "1" und die in negativer Richtung verschobene Schwellenspannung mit "O" bezeichnet wird, können zwei Informationswerte "1" und "0" infolge des Unterschieds zwischen den beiden Schwellenspannungen in einem leistungslosen Zustand im Halbleiterspeicher gespeichert werden.
Der Zustand, in welchem der Informationswert "1" in den Halbleiterspeicher gemäß Fig. 1 eingeschrieben wird, wird auf den "O"-Zustand zurückgeführt, indem eine Spannung mit einem Potential gleich Null an die Source- und Drain-Elektroden 6 bzw. 8 und eine negative Spannung an die Gate-Elektrode
00817/1033
angelegt wird. Dies bedeutet, daß die Rückführung in den "O"-Zustand dadurch erreicht wird, daß die in die Elektronenhaftsteilen der Siliziumnitridschicht 5 injizierten Elektronen unter Ausnutzung des Tunnel-Effekts durch den Oxidfilm oder -schicht 4 in das Substrat 1 injiziert werden. Der MNOS-Speicher auf der Grundlage des Einschreibverfahrens unter Ausnutzung des Tunnel-Effekts, der dann erzeugt wird, wenn sich das Oberflächenpotential des Substrats 1 infolge des genannten Lawinen-Effekts dem Potential des Source- und des Drain-Bereichs 2 bzw. 3 annähert (nämlich das Einschreibverfahren unter Ausnutzung der Lawinen-Tunnel-Injektion) besitzt die folgenden Nachteile: Wenn nämlich ein übliches Substrat mit einem spezifischen Widerstand von mehreren Ohm·cm verwendet wird, ist es erforderlich, daß ein großer Strom in den Source- und Drain-Grenzschichten fließt und daß zudem eine hohe Einschreibspannung an diese Grenzschichten angelegt wird. Dieser Umstand wird zu einem grossen Hindernis, wenn ein derartiger Speicher in einen großen oder Large-Scale-Speicher integriert wird. Insbesondere bedeutet die Tatsache, daß ein großer Lawinen-Strom erforderlich ist, daß im Hinblick auf die Zahl der zu einem Speicherelement in Reihe geschalteten Speicherelemente oder MOS-Transistoren die Konstruktion eines integrierten Large-Scale- oder Groß-Schaltkreises eine Quellenspannung außerordentlich hoher Leistung erfordert und gleichzeitig eine Einschränkung bezüglich der Einschreibgeschwindigkeit aufwirft.
Wenn diese genannten Nachteile ausgeschaltet werden sollen, kann ein Substrat mit einem hohen spezifischen Widerstand von z.B. etwa 200 Ohm»cm als η-Substrat verwendet werden. Durch die Verwendung eines solchen Substrats wird eine starke Verringerung der Spannung infolge des Flusses eines aufgrund des Lawinen-Durchbruchs erzeugten Stroms hervorgerufen, so daß das Potential des Oberflächenbereichs des Substrats 1
509817/1033
unmittelbar unter dem Gate-Elektrodenbereich ohne weiteres dasjenige einer an Source- und Drain-Bereich angelegten Spannung erreicht, wodurch ohne weiteres der Tunnel-Effekt erzeugt werden kann. Ein dafür ausreichender Grad der Spannungsverminderung wird nämlich bei einer geringen Größe des Lawinen-Stroms erreicht. Wenn die Lawinen-Aushaltespannung im "O"-Zustand infolge des Tunnel-Effekts niedriger ist als eine für den Einschreibvorgang erforderliche Spannung, wird die Einschreibung von Informationen gemäß der Lawinen-Tunnel-Injektion bei praktisch dem gleichen Spannungspegel wie demjenigen der Spannung, die für das Einschreiben aufgrund des Tunnel-Effekts erforderlich ist, durchgeführt.
Die Verwendung des genannten Substrats mit hohem spezifischen Widerstand wirft jedoch eine Unbequemlichkeit bezüglich der Ausbildung der peripheren Schaltkreise des Speichers auf dem gleichen Substrat in Form von integrierten Schaltkreisen auf. Beispielsweise wird im Fall eines Substrats mit hohem spezifischen Widerstand die Verarmungsschicht vergrößert oder erweitert, so daß sich eine Interferenz bzw. Störung zwischen den p+-Diffusionsschichten ergibt. Zur Unterdrückung der Erweiterung der Verarmungsschicht wird es daher nötig, auf dem gleichen Chip eine n+-Schicht nach dem Ionen-Implantationsverfahren auszubilden, und zwar bei der Herstellung eines integrierten Large-Scale- bzw. LSI-Speichers,
Zur Lösung der Probleme bezüglich der erwähnten Komplizierung des Fertigungsverfahrens und der Speicherkonstruktion seien im folgenden die Erscheinungen betrachtet, die bei der Durchführung der Informationseinschreibung in einen MNOS-Speicher mit einem η-Substrat mit einem spezifischen Widerstand von mehreren Ohm·cm auftreten.
509817/1033
Wenn die Kanallänge groß ist, sind die von den Sourc·- und Drain-Bereichen 2 und 3 ausgehenden Verarmungsschichten, wie in Fig. 2 durch die gestrichelten Linien angedeutet, beim Einschreibvorgang unter Ausnutzung der Lawinen-Tunnel-Injektion voneinander getrennt. Ein Lawinen-Stro», der durch einen Elektronenfluß in die durch dl· Pfeile bezeichnete Richtung angedeutet ist, fließt dabei frei in Richtung der Dicke des Substrats 1 und gleichzeitig durch dl· Oberfläche des Substrats 1 in Richtung der Kanalbreite, wie dies in Fig. 3 durch die Pfeile e angedeutet ist. Aus diesem Grund vergrößert oder erweitert sich der Lawinen-Strompfad, unter Erzeugung einer Widerstandsabnahme, so daß es infolge eines kleinen Spannungsabfalls aufgrund des Lawinen-Stroms schwierig wird, daß sich das Oberflächenpotential des Substrats 1 unmittelbar unter der Gate-Elektrode G und in der Nähe der Kanalmitte demjenigen einer Spannung annähert, welche den Source- und Drain-Bereichen 2 bzw· 3 aufgeprägt wurde. Wenn z.B. ein n-Typ-Subst»*t mit einem spezifischen Widerstand von 5 Ohm.cm benutzt wird, besitzt ein rechteckiges, parallelepipedonförmiges Substrat mit einer Größe von 1 χ 1 χ 1 /um einen Widerstand von 50 kÄ.
Wird andererseits die Kanallänge klein gewählt, so ist ein von der Oberfläche des Substrats in dessen Inneres verlaufender Stromweg auf die durch die gestrichelten Linien in Fig. 4 angedeutete Weise durch sowohl vom Source- als auch vom Drain-Bereich 2 bzw. 3 abgehende Verarmungsschichten abgeschirmt. In diesem Fall besteht jedoch ein längs der Richtung der Kanalbreite verlaufender Stromweg ähnlich wie im Fall der Fig. 2 und 3. Versuche haben gezeigt, daß bei einem Speicher mit einer Kanallänge von 5 M und einer Kanalbreite von 36 ja eine für die Lawinen-Tunnel-Injektion erforderliche Einschreibspannung einen Wert von 10 V oder mehr über der Spannung besitzen muß, die für· das Einschreiben durch
509817/1033
die übliche Tunnel-Injektion erforderlich ist» während der zu diesem Zeitpunkt in den Source- und Drain-Grenzschichten flieSende Lawinenetrom zwischen 1 und mehreren mA liegen muß. Weiterhin wird angenommen, daß bei einem Speicher mit großer Kanalbreite ein deutlicher Unterschied zwischen der Nähe des Zentrum» der Gate-Elektrode und der Nähe der Bndabschnitte der Gate-Elektrode, in Richtung der Kanalbreite gesehen, bezüglich der Menge der infolge des Stromflusses bewirkten Spannungsminderung in die Hafteteilen injizierten Elektronen entsteht. Dies läßt sich dadurch belegen, daß -wie Versuche gezeigt haben - der MNOS-Speicher nach dem Einschreibvorgang mittels der Lawinen-Tunnel-Injektion eine niedrigere Steilheit gm als nach dem üblichen Einschreibvorgang besitzt, der durch Anlegung einer positiven Spannung an die Gate-Elektrode relativ zum Substrat durchgeführt wird, Aus den vorstehenden Ausführungen ergibt sich also, daß die obigen Überlegungen qualitativ richtig sind.
Die Erfindung wurde auf der Grundlage der genannten Überlegungen entwickelt, und es ist die Aufgabe der Erfindung, einen leistungslosen Halbleiterspeicher mit Lawinen-Tunnel-Injektion zu schaffen, der für den Einschreibvorgang einen kleineren Lawinen-Strom und einen niedrigeren Pegel der dafür erforderlichen Spannung benötigt.
Diese Aufgabe wird bei einem leistungslosen Halbleiterspeicher mit Oberflächen-Feldeffekttransistorkonstruktion, bei welcher sich das Potential eines Substrat-Oberflächenbereichs unter der Gate-Elektrode infolge der Wirkung eines Lawinen-Stroms, der aufgrund eines nahe der Grenzschichten zwischen dem Substrat und dem Source-Bereich sowie zwischen dem Substrat und dem Drain-Bereich stattfindenden Lawinendurchbruchs erzeugt wird, dem Potential des Source- und des Drain-B®reichs annähert, um eine elektrische Ladung unter Ausnutzung d®s reeulti@r©nden Timnel«=Effekts in die
/IiIS
Gate-Isolierschicht zu injizieren und dadurch eine Informationseinschreibung durchzuführen, erfindungsgemäß gelöst durch Mittel, die bei der Durchführung der Informationseinschreibung einen den Substrat-Oberflächenbereich praktisch einschließenden Abschnitt hohen Widerstands zwischen dem unter der Gate-Elektrode befindlichen Oberflächenbereich des Substrats und dem restlichen Abschnitt des Substrats bilden.
Mit der Erfindung wird also ein leistungsloser Halbleiterspeicher geschaffen, der so ausgelegt ist, daß während des EinschreibVorgangs ein Substratabschnitt unter einem Substrat-Oberflächenbereich unmittelbar unter der Gate-Elektrode durch eine von den Source- und Drain-Bereichen ausgehende Verarmungsschicht abgeschirmt ist und gleichzeitig Abschnitte des Substrat-Oberflächenbereichs längs der Richtung der Kanalbreite ebenfalls durch Verarmungsschichten, die auf die genannte Weise ausgehen, oder durch getrennt davon gebildete Kanäle abgeschirmt sind, wodurch der Substrat-Oberflächenbereich vom restlichen Substratabschnitt isoliert bzw. getrennt und dadurch der Widerstand für" den Lawinen-Strom erhöht wird, so daß sich das Potential des Mittelabschnitts des Oberflächenbereichs unter der Wirkung eines nur kleinen Stromflusses ohne weiteres dem Potential von Source- und Drain-Bereich annähert.
Im folgenden sind bevorzugte Ausführungsformen der Erfindung im Vergleich zum Stand der Technik anhand der beigefügten Zeichnung näher erläutert. Es zeigen:
Fig. 1 eine Schnittansicht zur Veranschaulichung der Konstruktion eines herkömmlichen MNOS-Speichers,
Fig. 2 einen in vergrößertem Maßstab gehaltenen Schnitt längs
509817/1033
der Linie II-II in Fig. 3 zur Erläuterung des Flusses eines Lawinen-Stroms beim Einschreiben von Informationen in einen bekannten Speicher gemäß Figo 3,
Fig. 3 eine Aufsicht auf den bekannten Speicher gemäß Fig. 2,
Fig. 4 einen Schnitt durch einen anderen bekannten Speicher,
Fig, 5 eine Aufsicht auf einen leistungslosen Halbleiterspeicher gemäß einer Ausführungsform der Erfindung,
Fig. 6 einen Schnitt längs der Linie VI-VI in Fig. 5,
Fig. 7 eine graphische Darstellung des Verhältnisses zwischen dem Einschreibspannungswert und dem Schwellenspannungswert nach Durchführung des Einsehreibens, für einen erfindungsgemäßen Speicher und einen herkömmlichen Speicher,
Fig. 8 eine Aufsicht auf einen Halbleiterspeicher gemäß einer anderen Ausführungsform der Erfindung,
Fig. 9 einen Schnitt längs der Linie IX-IX in Fig. 8 und
Fig.10 einen Schnitt durch den Hauptteil einer Abwandlung der Ausführungsform gemäß Fig. 8.
Gemäß den Fig. 5 und 6 sind ein inselförmiger p+-Source-Bereich 22 und ein diesen umschließender, ringförmiger p+-Draln-Bereich 23 nach einem herkömmlichen Verfahren auf einem n-Siliziumsubstrat 21 mit einem Widerstand von mehreren, beispielsweise 5 Ohm«cm ausgebildet. Eine Siliziumoxidschicht 24 mit außerordentlich geringer Dicke von weniger
509817/103 3
als 35 A und vorzugsweise weniger als 20 Ä sowie eine Siliziumnitridschicht 25 mit einer Dicke von z.B. 500 & sind auf einen vorbestimmten Abschnitt zwischen dem Source-Bereich 22 und dem Drain-Bereich 23 unter Überbrückung dieser Bereiche auflaminiert. Weiterhin sind eine Source-Elektrode 26, eine Drain-Elektrode 27 und eine Gate-Elektrode 28 in der dargestellten Anordnung vorgesehen. Auf diese Weise wird ein MNOS-Speicher gebildet. Die Oberfläche des Substrats 21 ist gegenüber der Source-Elektrode 26 und der Drain-Elektrode 27 durch eine aufgeschichtete Masse aus einer Siliziumoxidschicht 30 und einer Siliziumnitridschicht 31 isoliert.
Zur Durchführung der Lawinen-Tunnel-Injektion in den MNOS-Speicher mit der beschriebenen Konstruktion sind die Gate-Elektrode 28 und das Substrat 21 gemäß Fig. 6 an Masse gelegt, während ein Schalter 32 geschlossen wird, um von einer Stromquelle 33 her eine negative Spannung sowohl an die Source- als auch an die Drain-Elektrode 26 bzw. 27 anzulegen, wodurch ein Oberflächen-Lawinendurchbruch nahe der Grenzflächer^zwischen dem Substrat 21 und dem Source-Bereich 22 sowie zwischen dem Substrat und dem Drain-Bereich 23 erfolgt. Gleichzeitig ist ein Oberflächenbereich I des Substrats 21 unmittelbar unterhalb der Gate-Schichten 24 und 25 des MNOS-Speichers, d.h. die Abwärtsrichtung des Kanals, gegenüber dem restlichen Bereich II des Substrats 21 durch eine in gestrichelten Linien eingezeichnete Verarmungsschicht 34 abgeschirmt, die vom Source-Bereich 22 und vom Drain-Bereich 23 ausgeht. Andererseits bildet ein Abschnitt des Oberflächenbereichs I längs der Richtung der Kanalbreite einen durch die Source- und Drain-Bereiche 22 bzw. 23 festgelegten ringförmigen Schließbereich, so daß ein Abschnitt des Oberflächenbereichs I unmittelbar unter der Gate-Elektrode 28 ebenfalls durch die Verarmungsschicht vollständig vom Substratbereich II getrennt ist. Infolgedessen wird der Widerstand des Substrats
509817/1033
21 für einen vom Bereich I zum Bereich II fließenden Lawinen-Strom infolge des in den Source- und Drain-Grenzflächen stattfindenden Lawinendurchbruchs extrem hoch, so daß der Spannungsabfall, der ausreicht, um das Potential des Bereichs I sich demjenigen des Source- und des Drain-Bereichs annähern zu lassen, ohne weiteres durch eine Herabsetzung der Einschreibspannung 33 und durch eine Verminderung der Größe oder Menge des in der Verarmungsschicht 34 fließenden Stroms erzielt werden kann. Dies bedeutet, daß die Einschreibung der Information durch den Lawinen-Tunnel-Effekt mit einer kleinen Strommenge und einem niedrigen Spannungspegel durchgeführt werden kann.
Im folgenden ist erläutert, in welchem Ausmaß die Eigenschaften des Halbleiterspeichers durch die Erfindung tatsächlich verbessert werden, nämlich durch einen Vergleich der einen herkömmlichen MNOS-Speicher mit der Konstruktion gemäß Fig. 1 betreffenden Versuchsdaten mit den für einen MWOS-Speicher nach der Ausführungsform gemäß Pig. 5 geltenden Daten, wobei beide Speicher auf dem gleichen Chip ausgebildet sind. Der Versuch wurde bei einem MNOS-Speicher durchgeführt, dessen Gate-Abschnitt eine Kanallänge von 5 M und eine Kanalbreite von 20 λχ besaß, während das Substrat sowohl beim herkömmlichen als auch beim erfindungsgemäßen MNOS-Spei-
15/ 3
eher eine Fremdatomkonzentration von 10 /cm besaß. Die Siliziumoxidschicht und die Siliziumnitridschicht, welche die laminierte Isolierschicht des Gate-Abschnitts bilden, besaßen eine Dicke von 15,4 A bzw. 400 A, und diesbezüglich war die erfindungsgemäße Konstruktion mit der bekannten Konstruktion identisch*
Während das Substrat, der Source- und der Drain-Bereich an Masse gelegt waren, wurde dem Gate eine Gleichspannung von -30 V aufgeprägt, um einen Schwellenwert, d.h. einen Anfangs-
509817/1033
wert von -7 V zu erzielen. Anschließend, wurden die folgenden Versuche durchgeführt. Die Kurven A, B und C in Fig. 7 zeigen die Schwellenspannungswerte sowohl des bekannten als auch des erfindungsgemäßen MNOS-Speichers nach den Einschreibvorgängen, die mit einem Spannungsimpuls mit einer auf der Abszisse aufgetragenen Impulsamplitude und einer Impuls(zeit)breite von 10 MikroSekunden durchgeführt wurden, nachdem beide MNOS-Speicher auf einen Anfangswert von -7 V eingestellt waren. Diese Impulsbreite von 10 MikroSekunden wird entsprechend einer Zeitspanne erzielt, während welcher der Schalter 32 gemäß Fig. 6 geschlossen ist. Die Kurve C gemäß Fig. 7 gibt die Schwellenspannungswerte des Speichers nach dem EinschreibVorgang unter Anwendung der üblichen Tunnel-Injektion mit einem positiven Gate-Spannungsimpuls an, dessen Amplitude auf der Abszisse aufgetragen ist und dessen Impulsbreite 10 MikroSekunden betrug. In der Einschreibbetriebsart wird der positive Spannungsimpuls an das Gate angelegt, während das Substrat, der Source- und der Drain-Bereich sowohl des herkömmlichen MNOS-Speichers gemäß Fig. 1 als auch des erfindungsgemäßen MNOS-Speichers gemäß den Fig. 5 und 6 jeweils an Masse liegen. Die durch die Kurve C angegebene Charakteristik gilt sowohl für den herkömmlichen als auch für den erfindungsgemäßen MNOS-Speicher. Die Kurven A und B gemäß Fig. 7 stellen Änderungen der Schwellenspannungen des erfindungsgemäßen Speichers bzw» des herkömmlichen Speichers dar, nachdem bei an Masse liegendem Gate und Substrat eine negative Spannung mit der auf der Abszisse aufgetragenen Amplitude und einer Impulsbreite von 10 Mikrosekunden an die Drain- und Source-Bereiche gemeinsam angelegt wurde.
Anhand der Kurve C gemäß Fig. 7 ist ersichtlich, daß dann, wenn die Schwellenspannung auf einen Wert von z.B. -1 V erhöht werden soll, bei beiden Speichern nur eine Spannung von
5 0 9817/1033
+25 V im Fall des üblichen Einschreibvorgangs durch Anlegung einer positiven Spannung an das Gate erforderlich ist. Wie die Kurven A und B gemäß Fig. 7 zeigen, erfordert bei der Anwendung des Lawinen-Tunnel-Injektionsverfahrens die Erhöhung der Schwellenspannung auf einen Wert von -1 V eine Spannung von -29,6 V (vergl. die sich auf den erfindungsgemäßen Speicher beziehende Kurve A) bzw. eine Spannung von -35»3 V (vergl. die sich auf den bekannten Speicher beziehende Kurve B). Folglich ist erfindungBgemäß eine Herabsetzung der Einschreibspannung um einen Betrag von etwa 5,7 V möglich. Weiterhin ist es beim Aufprägen einer negativen Spannung am Gate möglich, den Einschreibvorgang mit einer Spannungserhöhung mit einem Absolutwert von 4,6 V im Vergleich zu dem Fall durchzuführen, in welchem die Information durch Anlegung einer positiven Spannung an die Gate-Elektrode eingeschrieben wird.
Bei der in den Fig. 8 und 9 dargestellten Ausführungsform sind die den Teilen und Abschnitten von Fig. 5 und 6 entsprechenden Teile und Abschnitte mit den gleichen Bezugsziffern bezeichnet. Bei dieser Ausführungsform soll der Substratoberflächenbereich unter der Gate-Elektrode 28 längs der Richtung der Kanalbreite durch zwei MOS-Transistoren M^ und M2 abgeschirmt sein. Genauer gesagt, sind im Oberflächenabschnitt des n-Substrats 21 längliche p+-Bereiche 22a und 23a ausgebildet, die als Source- bzw. Drain-Bereiche benutzt werden. Die Source-Elektrode 26 und die Drain-Elektrode 27 sind jeweils an den Enden an einer Seite des Source-Bereichs 22a bzw. des Drain-Bereichs 23a ausgebildet. Eine weitere, den Source-Bereich 22a und den Drain-Bereich 23a überbrückende Elektrode 28 dient als Gate-Elektrode des MNOS-Speichers. Eine C-förmige Elektrode 40 stellt eine Überbrückung zwischen dem Source-Bereich 22a und dem Drain-Bereich 23a her und umschließt die Gate-Elektrode 28. Die beiden MOS-Transistoren M1 und M2 sind somit in Richtung der Breite eines unter der Gate-Elektrode 28 ausgebildeten Kanals angeordnet.
509817/1033
Wenn bei dem auf vorstehend beschriebene Weise aufgebauten Speicher bei der Durchführung des Einschreibvorgangs unter Anwendung der Lawinen-Tunnel-Injektion von der Stromquelle 42 her eine negative Spannung der Source-Elektrode 26 und der Drain-Elektrode 27 und gleichzeitig auch der Gate-Elektrode 40 der MOS-Transistoren M1 und M2 aufgepräg-^wird, wird die Längs- und Abwärtsrichtung eines Kanals 43 des MNOS-Speiehers durch eine vom Source-Bereich 22a und vom Drain-Bereich 23a ausgehende Verarmungsschicht 34 abgeschirmt, während die Breitenrichtung des Kanals 43 durch die Verarmungsschicht und die unter den Gates der MOS-Transistoren M1 und M2 gebildeten Kanäle 44 abgeschirmt wird, wobei ein unter dem Gate befindlicher Substrat-Oberflächenbereich gegenüber dem restlichen Abschnitt des Substrats 21 abgeschirmt ist. Ähnlich wie bei der Ausführungsform gemäß den Fig. 5 und 6 nähert sich somit das Potential eines Oberflächenbereichs des Substrats 21 unter dem Gate des MNOS-Speichers infolge einer Spannungssenkung aufgrund , eines Lawinen-Durchbruchstroms ohne weiteres dem Potential des Source- und des Drain-Bereichs an, so daß die Informationseinschreibung durch Lawinen-Tunnel-Injektion mit einem niedrigen Spannungspegel und einer kleinen Strommenge durchgeführt werden kann.
Fig. 10 zeigt eine Abwandlung des MOS-Transistors M1 gemäß Fig. 9. Wenn bei dieser Abwandlung der Steueranschluß oder Gate-Elektrode 40 auf einer Isolierschicht 41a mit gleichmäßiger Dicke ausgebildet ist und durch die Spannungsquelle 42 eine negative Spannung an diese Elektrode 40 angelegt wird, wird ebenfalls die Bildung einer Verarmungsschicht oder eines Kanals, ähnlich wie in Fig. 9t bewirkt, so daß eine ähnliche Abschirmwirkung erzielt wird. Es ist zu beachten, daß bei Verwendung eines sogenannten parasitären MOS-Transistors anstelle des genannten MOS-Transistors ebenfalls eine ähnliche Wirkung erzielt wird.
509817/1033
Wie aus der vorstehenden Beschreibung hervorgeht, kann bei der Erfindung· die für den Einschreibvorgang durch Lawinen-Tunnel-Injektion erforderliche Spannung grundsätzlich auf einen Spannungswert herabgesetzt werden, wie er für das Einschreiben durch Tunnel-Injektion benötigt wird. Außerdem braucht ein für die Lawinen-Tunnel-Injektion erforderlicher Strom nur den zum Laden des isolierten oder getrennten Substrat-Oberflächenbereichs unter der Gate-Elektrode benötigten Wert zu besitzen, beispielsweise einen Lawinen-Stromwert von etwa 10 uA. Die Tatsache, daß das Einschreiben von Informationen mit einem niedrigen Spannungspegel und einer kleinen Strommenge durchgeführt werden kann, bedeutet, daß bei der Bildung eines Speichers aus integrierten Large-Scale-Schaltkreisen nur eine niedrige Quellenspannung benötigt und die Einschreibgeschwindigkeit vergrößert wird. Der Umstand, daß ein Substrat mit einem niedrigen spezifischen Widerstand verwendet werden kann, ist zudem für die Integration mit hoher Dichte vorteilhaft, da infolge der Ausbreitung der Verarmungsschicht nur eine geringe gegenseitige Störung auftritt.
Der erfindungsgemäße leistungslose Halbleiterspeicher läßt sich selbstverständlich nicht nur aus dem p-Kanal-MNOS-Speicher, sondern auch aus einem n-Kanal-MNOS-Speicher bilden.
09817/1038

Claims (4)

  1. Patentansprüche
    Leistungsloser Halbleiterspeicher mit Oberflächen-Feldeffekttransistorkonstruktion, bei welcher sich das Potential eines Substrat-Oberflächenbereichs unter der Gate-Elektrode infolge der Wirkung eines Lawinen-Stroms, der aufgrund eines, nahe der Grenzschichten zwischen dem Substrat und dem Source-Bereich sowie zwischen dem Substrat und dem Drain-Bereich stattfindenden Lawinendurchbruchs erzeugt wird, dem Potential des Source- und des Drain-Bereichs annähert, um eine elektrische Ladung unter Ausnutzung des resultierenden Tunnel-Effekts in die Gate-Isolierschicht zu injizieren und dadurch eine Informationseinschreibung durchzuführen, gekennzeichnet durch Mittel, die bei der Durchführung der Informationseinschreibung einen den Substrat-Oberflächenbereich praktisch einschließenden Abschnitt hohen Widerstands zwischen dem unter der Gate-Elektrode befindlichen Oberflächenbereich des Substrats und dem restlichen Abschnitt des Substrats bilden.
  2. 2. Speicher nach Anspruch 1, dadurch gekennzeichnet, daß die Mittel zur Bildung des Abschnitts hohen Widerstands einen ringförmigen Drain-Bereich, der so ausgebildet ist, daß er den Source-Bereich umgibt, und eine Vorspannungsvorrichtung aufweisen, welche bei der Informationseinschreibung eine Gegenvorspannung an die Source- und Drain-Grenzflächen oder -Übergänge anlegt, so daß vom Source- und vom Drain-Bereich ausgehende Verarmungsschichten einander überlagert werden.
  3. 3. Speicher nach Anspruch 1, dadurch gekennzeichnet, daß die Mittel zur Bildung des Abschnitts hohen Widerstands zwei MOS-Transistoren, die jeweils eine Verarmungsschicht
    509817/1033
    sowie zwischen den jeweils zugewandten Endabschnitten von Source- und Drain-Bereich Kanäle mit einem an ihren Mittelabschnitten vorgesehenen Gate-Anschluß aufweisen, und eine Einrichtung aufweisen, die bei der Informationseinschreibung eine Spannung zur Ausbildung der Verarmungsschicht und der Kanäle an den Steueranschluß bzw. Gate-Elektrode der beiden MOS-Transistoren anlegt.
  4. 4. Speicher nach Anspruch 1, dadurch gekennzeichnet, daß die Mittel zur Bildung des Abschnitts hohen Widerstands zwei Metallelektroden, die durch einen Isolator überbrückt zwischen den Source- und Drain-Bereichen angeordnet sind, sowie eine Einrichtung aufweisen, welche bei der Informationseinschreibung an die Metallelektroden eine eine Verarmungsschicht bildende Spannung zur Vergrößerung der von den Source- und Drain-Bereichen ausgehenden Verarmungsschichten anlegt, um die Verarmungsschichten unter der Metallelektrode miteinander zu verbinden.
    509817/1033
    ι Λ ·♦
    Leerseit
    ölte
DE19742444906 1973-09-21 1974-09-19 MNOS-Speicher-FET Expired DE2444906C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10679373A JPS5613029B2 (de) 1973-09-21 1973-09-21

Publications (3)

Publication Number Publication Date
DE2444906A1 true DE2444906A1 (de) 1975-04-24
DE2444906B2 DE2444906B2 (de) 1981-05-27
DE2444906C3 DE2444906C3 (de) 1982-02-04

Family

ID=14442758

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19742444906 Expired DE2444906C3 (de) 1973-09-21 1974-09-19 MNOS-Speicher-FET

Country Status (4)

Country Link
JP (1) JPS5613029B2 (de)
CA (1) CA1060993A (de)
DE (1) DE2444906C3 (de)
GB (1) GB1474745A (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5458376A (en) * 1977-10-19 1979-05-11 Agency Of Ind Science & Technol Semiconductor memory unit and its writing method
US4375087C1 (en) * 1980-04-09 2002-01-01 Hughes Aircraft Co Electrically erasable programmable read-only memory

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1175601A (en) * 1966-03-28 1969-12-23 Matsushita Electronics Corp Insulated-Gate Field-Effect Transistor
DE2201028A1 (de) * 1971-01-15 1972-08-31 Intel Corp Feldeffekt-Speicherelement

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1175601A (en) * 1966-03-28 1969-12-23 Matsushita Electronics Corp Insulated-Gate Field-Effect Transistor
DE2201028A1 (de) * 1971-01-15 1972-08-31 Intel Corp Feldeffekt-Speicherelement

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Nachrichtentechnik, Bd. 21, 1971, H. 6, S. 220-223 *
Nachrichtentechnik-Elektronik, Bd. 23, 1973, H. 2, S. 73-76 *
NTZ, Bd. 26, 1973, H. 1, S. 9-15 *
Proceedings of the 4th Conference on Solid State Devices, Tokyo 1972, Supplement to the Journal of the Japan Society of Applied Physics, Vol. 42, 1973, S. 151-157 *

Also Published As

Publication number Publication date
CA1060993A (en) 1979-08-21
GB1474745A (en) 1977-05-25
JPS5057779A (de) 1975-05-20
DE2444906B2 (de) 1981-05-27
JPS5613029B2 (de) 1981-03-25
DE2444906C3 (de) 1982-02-04

Similar Documents

Publication Publication Date Title
DE3238133C2 (de)
DE4020007C2 (de) Nichtflüchtiger Speicher
DE2356275C2 (de) Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht- FET
DE3009719C2 (de)
DE2159192A1 (de) Feldeffektspeichertransistor mit isolierter Gate Elektrode
DE2810597A1 (de) Elektrische bauelementstruktur mit einer mehrschichtigen isolierschicht
DE3131302A1 (de) &#34;nichtfluechtiges statisches speicherelement (ram) mit direktem zugriff&#34;
EP0024311A2 (de) Verfahren zum Herstellen eines hochintegrierten Festwertspeichers
DE2916884B2 (de) Programmierbare Halbleiterspeicherzelle
EP0045469A2 (de) Nichtflüchtige, programmierbare integrierte Halbleiterspeicherzelle
DE19611438A1 (de) EEPROM Flashzelle sowie Verfahren zu deren Herstellung
DE2432352C3 (de) MNOS-Halbleiterspeicherelement
DE3236469C2 (de)
DE2201028C3 (de) Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens
DE2842122A1 (de) Energieunabhaengige speicherzelle sowie metallnitridoxid-halbleitervorrichtung und sammlerzelle
DE2845328A1 (de) Speichertransistor
DE2153284C3 (de) Schaltungsanordnung zur Einstellung gewählter Feldeffektbauelemente einer Speichermatrix ohne Störung der nicht gewählten Elemente
DE2614698A1 (de) Halbleiterspeicher
DE2937952A1 (de) Nichtfluechtige speicheranordnung
DE2433077A1 (de) Dynamische speichereinrichtung
DE2444906A1 (de) Leistungsloser halbleiterspeicher
DE2749711A1 (de) Verfahren und anordnung zur beeinflussung und erfassung von ladungstraegerinjektionsvorgaengen in feldeffektbauelementen
DE2160687B2 (de) Halbleitervorrichtung
DE2261522A1 (de) Halbleiterspeichereinheit
DE2029058A1 (de) Halbleiteranordnung mit einem Feld effekttransistor mit isolierter Torelek trode

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8328 Change in the person/name/address of the agent

Free format text: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZEL, W., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN

8339 Ceased/non-payment of the annual fee