DE2153284B2 - Schaltungsanordnung zur Einstellung gewählter Feldeffektbauelemente einer Speichermatrix ohne Störung der nicht gewählten Elemente - Google Patents
Schaltungsanordnung zur Einstellung gewählter Feldeffektbauelemente einer Speichermatrix ohne Störung der nicht gewählten ElementeInfo
- Publication number
- DE2153284B2 DE2153284B2 DE2153284A DE2153284A DE2153284B2 DE 2153284 B2 DE2153284 B2 DE 2153284B2 DE 2153284 A DE2153284 A DE 2153284A DE 2153284 A DE2153284 A DE 2153284A DE 2153284 B2 DE2153284 B2 DE 2153284B2
- Authority
- DE
- Germany
- Prior art keywords
- voltage
- volts
- transistor
- matrix
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0018—Special modifications or use of the back gate voltage of a FET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Description
E erste oder an die zweite Spannung schaltet, und 60 Volt sind.
1 daß die Schalteranordnungen zum Einstellen aus- 35 Integrierte Schaltungen, wie sie normalerweise für
1 gewählter Elemente (z. B. Tn) auf den einen der Treiberschaltungen zur Verfugung stehen, sind für
1 Schwellenzustände selektiv jede Bitleitung, das solche hohen Durchbruchsspannungen nicht einge-
I Substrat und die Wortleitungen der nicht gewählten richtet. Ihre Durchbruchsspannungen liegen im Bereich
I Elemente an die erste Spannung und gleichzeitig von 15 bis 20 Volt, d. h. sie betragen weniger als die
I die Wortleitungen der gewählten Elemente an die 30 Hälfte der Durchbruchsspannung, die bei Betrieb einer
i zweite Spannung schalten, während sie zui, Fin- Speichermatrix in der obengenannten herkömmlichen
-j· stellen ausgewählter Elemente auf den anderen Weise erforderlich ist. Die Herstellung von integrierten
; Schwellenzustand die beiden Bitleitungen der Schaltungen mit höheren Durchbruchsspannungen ist
ί gewählten Elemente und das Substrat an die zweite nur auf Kosten anderer wünschenswerter Eigenschal·
I Spannung und die Worlleitungen der gewählten 35 ten der Bauelemente möglich. Um beispielsweise die
I Elemente und die beiden Bitleitungen der nicht Abfluß-Gitterdurchbruchsspannung eines MOS-Trei-
! gewählten Elemente an die erste Spannung schalten. bertransistors zu erhöhen, muß man seine Isolator-
I 2. Schaltungsanordnung nach Anspruch 1, da- dicke (Dicke der gitterisolierenden Oxydschicht) ver-
I durch gekennzeichnet, daß die Schalteranordnun- großem. Ebenso muß man. um die Abfluß-Quellen-
I gen aus Isolierschicht-Feldeffekttransistoren des 40 durchbruchsspannung zu erhölic... den Abstand /wi-
; gleichen Leistungstyps wie die Feldeffektbauele- sehen Quelle und Abfluß des Transistors vergrößern.
j mente der Matrix bestehen. Damit der Transistor den gleichen Strom liefen wie
I, 3. Schaltungsanordnung nach Anspruch 2, da- «:uvor, n.uß er entsprechend größer ausgebildet sein,
j durch gekennzeichnet, daß die Feldeffektbauele- so daß er mehr Platz auf dem integrierten Schaltungs-
i mentc der Matrix MNOS-Transistoren sind. 45 plättchen beansprucht und sich infolgedessen die
> Packungsdichte verringert. Andererseits kann man die
I E>urchbruchsspannung von Treibertransistoren auch
ΐ durch Anwendung bestimmter Verfahrensschritte bei
L Die Erfindung betrifft eine Schaltungsanordnung der Herstellung erhöhen, wodurch sich jedoch das
I zur Einstellung gewählter Feldeffektbauelemente einer 5° Verfahren aufwendiger gestaltet und außerdem auch
Ϊ Speichermatrix ohne Störung der nicht gewählten mehr Platz benötigt wird. Es ist deshalb, damit die
1 Elemente, wobei jedes Element auf einem als Anschluß Kosten und/oder die Schwierigkeiten des Herstellungs-
\ dienenden Halbleitersubstrat gebildet ist und wenig- Verfahrens möglichst gering gehalten werden, äußerst
s stens zwei Schwellenzustände annehmen kann, und wichtig, daß die Spannungswerte und die Impulse,
I wobei in jeder Zeile der Matrix zwei Bitleitungen, 55 die die Treiberschaltung empfängt und liefert (um die
]'. zwischen die die einzelnen Elemente der Zeile jeweils MNOS-Transistoren zu schalten), verhältnismäßig
■ mit ihren Kanälen geschpltet sind, und in jeder Spalte niedrig gehalten werden.
der Matrix eine einzelne Wortleitung, an die die ein- Bei einigen bekannten Speicherausführungen arbei-
1 zelnen Elemente der Spalte jeweils mit ihrer Steuer- tet man mit Halbwählbetrieb, um MNOS-Matrizen
elektrode angeschlossen sind, vorgesehen sind und mit 6° mit niedrigen Spannungswerten zu betreiben (vgl.
'y jeder Wort- und Bitleihing je eine Schalteranordnung zum Beispiel »GOMAC Proceedings of 1968«, Aufsatz
zum wahlweisen Beaufschlagen der betreffenden Lei- »An Electricelly altefable Nonvolatile Semiconductor
1 tungen mit einer von zwei Spannungen, deren Diffe- Memory«. Beim Halbwählbetrieb kann der Schwellen-
renz größer als ein gegebener Bezugswert ist, gekoppelt wert eines gewählten Transistors z. B. in der Weise
ist. 65 gesetzt oder eingestellt werden, daß seine Steuerelek-
1 Feldeffekttransistoren wie die sogenannten MNOS- trode mit einem ersten Impuls (z. B. +15 Volt) und
Transistoren (MNOS = Metall-Nitrid-Oxid-Silicium), sein Substrat sowie seine Quellen- und/oder Abfluß-
' die zwei stabile Schwelleniusiüade annehmen können, elektrode mit einem Impuls entgegengesetzter Polarität
(ζ. B. —15 Volt) beaufschlagt werden. Dies hat jedoch lator (Gitterisolator) aus einer Doppelschicht aus
den Nachteil, daß die nicht gewählten Transistoren Siliciumnitrid und Siliciumdioxyd besteht. Dieser,
gestört (d. h. an ihren Gitterisolatoren mit einem Im- gewöhnlich als MNOS-Transistor (MNOS = Metallpuls
von 15 Volt beaufschlagt) werden, so daß die Nitrid-Oxyd-Silixium) be7eichnet, kann nach den für
Speichermatrix bestenfalls ai\ der Grenze ihrer 5 die Herstellung von MOS-Transistoren (MOS =
Betriebsfähigkeit arbeitet. Metall-Oxyd-Halbleiter) üblichen Verfahren hergestellt
Es ist allgemein bekannt, daß ein MNOS-Tran- werden, außer, daß man unmittelbar vor der Metallisistor
bei Anlegen eines elektrischen Feldes gegebener sierung die gitterisolierende Oxidschicht sehr dünn
Polarität an seinen Isolator in den einen stabilen Zu- macht und zwischen dem Siliciumdioxyd und dem
staijd and bei Anlegen eines elektrischen Feldes der io Gitter des Transistors eine Nitridschicht anbringt,
entgegengesetzten Polarität an seinen Isolator in einen Derauf diese Weise erhaltene Transistor kann entweder
anderen stabilen Zustand gesetzt wird. Jedoch ist der vom p-Typ oder vom η-Typ sein und hat zwei die
Betrieb von untereinander verschalteten Transistoren, Enden eines stromleitenden Kanals bildende Hauptwie
z. B. bei einer Matrix, mit ganz erheblichen Schwie- elektroden sowie eine Gitterelektrode (Steuerelektrode)
rigkeiten verbunden. Bei einer Matrix mit Halbleiter- »5 zum Steuern der Stromleitung im Kanal. Der Transubstrat
ist das Substrat sämtlichen Transistoren ge- sistor hat die gleichen allgemeinen Eigenschaften wie
meinsam, so daß bei Impulsbeaufschlagung des Sub- ein üblicher MOS-Transistor, außer daß die zusätzliche
strats sämtliche Transistoren beeinflußt werden. Ferner isolierende Nitridschicht über der dünnen Oxydschicht
ist bei einer Matrix das Gitter (die Steuerlektrode) eine Ladungsspeicherung an oder in der Nähe der
tines gewählten Transistors dem Gitter einiger der 20 Grenzfläche zwischen den beiden Isolatoren ermögeicht
gewählten Transistoren gemeinsam und sind licht, so daß der Transistor die Charakteristik nach
Quelle und Abfluß gewählter Transistoren den Quellen Fig. 1 aufweist.
»nd Abflüssen einiger der nichtgewählten Transistoren Fig. 1 ist eine idealisierte Darstellung der Hysteresisgemeinsam.
Durch Anlegen der für das Setzen eines charakteristik der Schwellenspannung (Vt) als Funkgewählten Transistors erforderlichen Spannungen 25 tion der angelegten Gitter-Substratspannung [Vcss)
tvird jeder andere Transistor der Matrix beeinflußt. eines typischen Transistors der oben genannten An.
Der Erfindung liegt die Aufgabe zugrunde, ein Die Schwellenspannung ( Vt) ist definiert als diejenige
; Speichermatrix anzugeben, in der ein gewähltes Halb- Gitterspannung, bei welcher ein Stromfluß im Kanal
leiterbauelement auf einen von zwei stabilen Zuständen des Transistors einsetzen kann. Der Punkt Vtl beeingestellt
werden kann, ohne daß dabei irgendein 3° zeichnet den unteren oder niedrigen Wert von Vt, und
} ftnderes Element der Matrix gestört wird. der Punkt Vth bezeichnet den oberen oder hohen
J Die Erfindung löst diese Aufgabe durch dio im Wert von Vt- Beispielsweise können Vtl den Wert
: kennzeichneten Teil des Patentanspruchs 1 näher —2 Volt und Vth den Wert —6 Volt haben. Die
; angegebene Schaltungsanordnung. Bezugsspannungen Vref und Vref zeigen diejenigen
Ein bevorzugtes Ausführungsbeispiel der Erfindung 35 Gitter-Quellenspannungen an. bei denen der Tranwird
nachstehend an Hand der Zeichnung im einzelnen sistor seinen Zustand ändert. Der Wert von Vhef
erläutert. Es zeigt: und Vref hängt von dem jeweils verwendeten Bau-Fig.
1 ein Diagramm, das die Schwellenspannung element ab; im vorliegenden Fall sei vorausgesetzt,
(Vt) in Abhängigkeit von der anliegenden Gitter- daß dieser Wert zwischen —15 Volt und +15 Volt
Substratspannung für die in der Speichermatrix ver- 4° beträgt.
wendeten Feldeffektbauelemente wiedergibt und die Ein Wert von Voss (bei gegebener Impulsdauer),
bistabilen Eigenschaften dieser Feldeffektbauelemente der kleiner ist als Vref oder Vref, beeinflußt die
Veranschaulicht; Schwelleneinstellung des Transistors nach Fig. 1
Fig. 2 ein Schaltschema einer Speichermatrix mit nicht. Wenn dagegen Vt anfänglich gleich Vtl und
(einer Treiberschaltung gemäß der Erfindung; 45 Vnss größer und negativer als VrEf ist, wandert die
Fig. 3 tine Reihe von Signalverläufen, die in der Schwellenspannung entlang der Hysteresiskurve nach
Schaltungsanordnung nach Fig. 2 auftreten; oben, wie in Fig. 1 gezeigt, und nimmt den Wert von
Fig. 4a, 4b, 4c, 4e und 4f scnematische Darstellun- Vth an. Wenn l-'uss dann später auf O Volt erniedrigt
jgen eines typischen Speicherelements der Matrix nach wird, bleibt Vt auf Vth eingestellt. Wenn die Schwel-
; 'Fig. 2 unter verschiedenen Vorspannbedingungen, und 5° lenspannung anfänglich Vth ist und Vgss größer und
Fig. 5 ein Schaltschema einer Speichermatrix gemäß positiver als VhSf gemacht wird, wandert die
] (der Erfindung mit Treiberschaltung, wobei die EIe- Schwellenspannung entlang der Hysteresiskurve nach
• ,mente jedes Wortes auf einem getrennten Substrat unten, und Vt nimmt den Wert von Vtl an. Wenn
(gebildet sind. VGss dann später auf O Volt erniedrigt wird, bleibt
1 Die für die erfindungsgemäße Speichermatrix in 55 Vt und Vtl eingestellt.
Frage kommenden Feldeffekt-Bauelemente haben eine Die hier betrachteten MNOS-Transistoren sind
-; Veränderliche Schwellenspannung, die dadurch auf Anologelemente, die auf mehrere verschiedene Schwel-
\ leinen von zwei vielen möglichen Werten gesetzt oder lenzustände eingestellt werden können (wobei die
- Jeingestellt werden kann, daß man zwischen Gitter und Charakteristik nach Fig. 1 für einen Transistor vom
Substrat eine Spannung, die eine gegebene Amplitude 6o p-Typ gilt). Beispielsweise kann durch Anlegen einer
f übersteigt, legt, und die die Schwellenspannung (V-r), Spannung Voss (Va), die größer ist als Vre~f, der
auf die sie eingestellt sind, über eine erhebliche Zeit- p-leitende Transistor auf einen Schwellenzustand VW
datier beibehalten. Zu dieser Klasse von Halbleiter- eingestellt werden, wie in Fig. 1 gezeigt. Statt dessen
bauelementen gehören- bistabile Feldeffekttransistoren kann durch Anlegen einer Spannung Vass (Fc2), die
mit einer MIS-Struktur (MIS = Metall-Isolator- 65 negativer ist als Vref, der p-leitende Transistor auf
Halbleiter), in der Ladung gespeichert werden kann. einen Zustand Vth' eingestellt werden, wie in Fig. 1
Ein spezielles, jedoch nicht einschränkendes Beispiel gezeigt. In der Praxis sind jedoch in den meisten Fällen
derartiger Transistoren ist ein Transistor, dessen Iso- die zwischen Gitter, Substrat und den Hauptelcktroden
2 151284
der Transistoren liegenden Spannungen auf bestimmte
fWerte (±V) beschränkt, so daß die Transistoren
eweils immer nur einen von zwei der vielen verfügbaren
Schwellenzustände annehmen. Bei den· Transistoreivvom
η-Typ wird durch Anlegen einer Spannung Vast,, die negativer ist als Viuse (in Richtung der
Unterdrückung der Stromleitung), der Transistor auf einen niedrigen Schwellenspannungszustand eingestellt,
während bei Anlegen einer Spannung Voss, die positiver ist als V'fijsr (in Richtung einer Erhöhung der
Stromleitung), der Transistor auf einen hohen Schwellenspannungszustand
eingestellt wird.
Fig. 2 zeigt eine Speichermatrix 40, deren Wortleitung
(W1. W„), Bitleitungen (U11. B12. B21. B22) und
Substrat 51 wahlweise an entweder einen ersicn Schaltungspunkt
mit Null- oder Massepotential oder an einen zweiten Schaltungspunkt mit einem Potential
von —V Volt anschaltbar sind. Die Selektion erfolgt mit Hilfe von Zweiweg-Schaltern (m beiden Richtungen
stromleitenden Schaltern), dargestellt als gitterisolierte Feldeffekttransistoren vom p-Typ, die als
Übertragungsglieder arbeiten.
Die Speichermatrix 40 kann M Wörter aus je / Bits
enthalten, wobei M und j ganze Zahlen größer als I sind und M und j gleich oder verschieden sein können.
In I ig. 2 ibt doi Linlauiheit halber M j 2. Jede
Bitstelle besteht aus einem einzigen bislabilen TransKtor Tm]. wobei W die Wortstelle (Spalte) und / die
Bitstelle (Zeiie) bezeichnen. Die Transistoren einer Spalte (Wort) sind jeweils mit ihren Gittern gemeinsam
an eine Wortleitung angeschlossen. Die Transistoren einer Zeile (mit sämtlich dem gleichen Bestellen wert)
sind jeweils mit ihren Quellen an eine et->te Bitleilung
Bj1 und mit ih'"n Abiiü'isen an eine zweite Bitleitung
Bn abgeschlossen, wobei j sich wicaeniui auf den
Bitstellenwert der Zeile bezieht.
Zu jeder Bitleitung gehören zwei Transistoren Sf111, und 5'/β/ι. wobei j den Stellenwert der Zeile
angibt. /; angibt, ob es sich um die erste (1) oder die zweite (2) Bitle/iung der Zeile handelt, α sich auf den
Transistor bezieht, der mit '-einer·' Kanal zwischen
die Bitleitung und Nullpotential geschaltet ist, und b sich auf denjenigen Transistor bezieht, der mit
seinem Kanal zwischen dip Bitleitung und V-Potential
geschaltet ist.
Während des Lösch- und .Schreibzyklus sind die
Bitleitungen auf das gleiche Potential geschaltet. Dies stellt sicher, daß im wesentlichen keine Potentialdifferenz
zwischen den beiden Bitleitungen einer Zeile besteht und somit im wesentlichen kein Stromfluß
zwischen ihnen herrscht. Die Schalter arbeiten während des Schreibzyklus in Kaskade, sind jedoch unabhängig
gesteuert, und die Spannung der Bitleitungen ist unabhängig von der Impedanz oder vom Impedanzverhältnis
der Schalver. Das Ein- und Ausschalten der Bitleitungs-Transistorschalter wird durch einen Binärziffernwähler
41 gesteuert, dessen Ausgangsleitungen an die Gitter der Schaltertransistoren angeschlossen
sind.
Jede Wortleitung (W1, W2) ist an zwei Transistoren
Svma und Stcmb angeschlossen, wobei m die Stelle
oder Ordnung der Wortleitung angibt und α sich auf denjenigen Transistor, der mit seinem Kanal zwischen
die Wortleitung und Nullpotential geschaltet ist. und b sich auf denjenigen Transistor, der mit seinem Kanal
zwischen die Wortleitung und — V Volt geschaltet ist. bezieht. Das Ein- und Ausschalten der Wortleitungsschalter
wird durch einen Decodierer 43 gesteuert.
dessen Ausgänge an die Gitter der Wortleitungsschalter angeschlossen sind^
Der Decodierer 43 und der Wähler 4} erzeugen an
ihren Ausgängen unterschiedliche Impulsgruppiefungen
entsprechend Signalen, die ihren Eingängen 42 bzw. 44 von einem Steuerwerk; {nicht gezeigt), beispielsweise
einer elektronisclve-fi Rechenanlage oder
Datenverarbeitungsanlage zugeleitet v/erden. Derartige Decodierer sind allgemein bekannt und brauchen
ίο daher nicht jiäher erläutert zu werclen.
Das sämtliche Transistoren der Matrix gemeinsame Substrat 51 ist an den Verbindungspunkl der Kanäle
der Transistoren .S.,ie und Ssii, angeschlossen. Das
andere Kanalende des Transistors 5»,./ liegt an Masse (0 Volt), und das andere Kanalendc des Transistors
Snu liegt an V Volt. Somit kann, je nachdem,
welcher dieser Transistoren eingeschaltet wird, das Substrat e 'weder an Mas>>c oder an I Volt gelegt
werden. Diese Transistoren werden von Signalquelicn
so 45, 46 gesteuert, die entweder /um Decodierer 43
oder zum Wähler 41 gehören können. Die Schalter Sa1n und Ss1I1 sind von großer Wichtigkeit, da sie eine
Inipulsbeaufschlagung des Substrats ermöglichen, «ie
noch erläutert werden wird.
Die Transistorpaare für die vcrsch edencn Bitlcituugen.
Wortleitungen und das Substrat erfüllen jeweils die Funktion eines einpoligen Uivschalturs. Selbstverständlich
kann man an Stelle der Tr:<nsist<
>rnaare auch irgendeine beliebige andere Schalt ungsanonl-
nung, die eine äquivalente Funktion erfüllt, ve.wei Jen.
Da die Arbeitsweise sämtlicher Spalten identisch
ist. wird hier willkürlich nur die Spalte 1 an Manii der
Signalverlaufsdiagramme nach Fig. 3 im ein/elikn
erläutert.
Als erstes werden im Zeitintervall /, bis I2 wahrem,
des Löschzyklus die Speicherelemente der Sp.i κ- '■
sämtlich in den Zustand VTt gesetzt. Wie in I \ c
gezeigt, wird die erste Wortleitung W1 mit Nullpme···
iial beaufschlagt, indem der Transistor .V„ia eüuv
schaltet wird, während sämtliche Bitleitungen l<
Bj2 sowie das Substrat und die ungewählten W>' '
leitungen (M2) n.it V Volt beaufschlagt «i.-r.ic^
indem die entsprechenden Schaltertransistorcn i"i:
dem Index »b« erregt werden. In Fig. 4a sind ιΐκ »!· -1
einzelnen Transistoren (7"n. T12) der Spalte 1 ;v
führten Spannungen gezeigt, bnd zwar liegt an »i
Gittern Nullspannung, während Abfluß, Queile u";
Substrat der Transistoren mit V Volt beaufschln·:
sind. Da die Transistoren p-leitend sind, bewirkt ■' ·
gegenüber dem Substrat positive elektrische Feld . >■■
Gitter, daß die Transistoren der Spalte 1 auf <>
π
niedrigen Schwellenspannungszustand (Vti.) nadi
Fig. 1 geschaltet werden.
Die Transistoren der nichtgewählten Spalten (72!.
T22) sind an ihren sämtlichen Elektroden mit — V Volt
beaufschlagt, wie in Fig. 4b gezeigt. Dies stellt sicher, daß die Transistoren der nichtgewählten Spalten der
Matrix ungestört- sind, da alle ihre Elektroden die gleiche Spannung führen. Wenn somit das Substrat
und die nichtgewählten Wortleitungen mit einem Impuls oder einer negativen Spannung beaufschlagt
werden, während die gewählten Wortleitungen an Masse oder Nullpotential gelegt werden, so werden
dadurch die Speicheriemen te der gewählten Wort-
leitungen in den Zustand V'tl gesetzt.
Es sei jetzt angenommen, daß, wie im Zeitintervall Λ, bis /., des Schreibzyklus nach Figur angedeutet, das
Speicherelement oder der Transistor Tn gesetzt oder
4Π69
2152284 - s
7 8I
eingestellt werden soll, so daß seine Schwellenspännung gang sowie am Abfluß-Substratübergang eine Polen- S
,,auf den hohen Zustand (Vth) geschaltet wird (Ein- tialdifferenz von —K Volt. PieseJPotontiäldifferenz M
■^schreiben »O«). Der Transistor Tj1 muß geschaltet ruft ein elektrisches Feld hervor, dessen Wirkung in If
werden, während der Transistor 7\2 im Zustand Vtl der Praxis auf den,,Übergang zwischen den; Quelle Jj
gehalten wird (Einschreiben »I«) und die übrigen 5 und Abfluß bildenden p-Gebieten und .dem S.ubstrat j|
Speicherelemente der Matrix ungestört Oder unbeein- begrenzt ist. Das Potential des Leitungskanälszwischen S
flußt bleiben. Das Schälten des Transistors Tn auf Quelle und Abfluß bleibt nahe Nuljspannung, und!der g
Vth erfolgt dadurch, daß das Substrat (über Sna) und Transistor bleibt unbeeinflußt. il
die Bitleitungen Bn und B12 mit Nullspannung und die Durch Impulsbeaufse'nlagung des Substrats mit M
Wortleitung W1 (über S1^b) mit — K Volt beaufschlagt iö — K Volt während des Lösclizyklus und durch Ver- jj
werden. (Diese dem Transistor Tn zugeleiteten Span- Wendung des Substrat«, als Steuerelektrode wird es ψ
■ ungen sind in Fig. 4c gezeigt.) Der negative Impuls also möglich, mit einer einzigen unipolaren Spannungs |
mit der Amplitude — K beaufschlagt das Gitter gegen- quelle die Speicherelemente der Matrix zu setzen oder I"
iber dem Substrat mit einer Vorspannung, die größer einzustellen. I
ist als der gegebene Bezugswert (Vrsf) und eine solche 1S Ferner beträgt die maximde Signalspannung, die |
Polarität hat, daß sie die Stromleitung des Transistors an irgendeiner der Wortleitungen auttritt, — V Volt |.
T1, erhöht. Um den Transistor Tn auf K77/ zu schalten, (z. B. 30 Volt) oder Massepotential (7. B. 0 Volt), |
müssen die umgekehrten Spannungen angelegt werden so daß die maximale Spannungsdifferenz an der Trei- §
*ie für das Schalten auf Kr/. Bei dem in Fig. 4c ver- berschaltung K Volt ist, was in der Größenordnung p
■nschaulichten Vorspannungszustand besteht ein ein- 20 von 30 Volt betragen kann. Eis braucht daher die |1
heitliches elektrisches Feld zwischen Gitter und Sub- Abfluß-Quellenspannung oder die Quellen-Gitter- |
«trat über die länge des stromführenden Kanals spannung oder die Abfluß-Gitterspannung der T ranzwischen
Abfluß und Quelle des 1 ransistors. Da sistoren der Treiberschaltung K Volt nicht zu über-Quelle
und Abfluß die gleiche Spannung führen, fließt steigen, während bei den bekannten Schaltungsau*
kein stationärer Abfluß-Quellenstrom. 25 führungen 2·Κ Volt erforderlich sind. Is müssen
Beim Schalten des Transistors T11 auf Vth bleiben somit die Treiberschaltungen eine maximale Span-
die übrigen Speicherelemente der Matrix ungestört. nungsdifferenz von 30 Volt verarbeiten, wahrend
Insbesondere werden weder die nichtgewählten Tran- bei den bekannten Schaltungsausführungen, die mil
«stören der selben Spalte noch die nichtgewählten bipolaren Impulsen arbeiten, die Treibern haltung
Transistoren der selben Zeile wie der gewählte Tran- 3o eine Spannungsdifferenz von 60 Volt verarbeiten
sistor (Tn) beeinflußt. muß
Der Transistor T12, der zur gleichen Wortleitung Die in der Speichermatrix gespeicherte Information
gehört wie der Transistor 7",,. ist mit seinem Gitter kann, wie im Zeitintervall tb bis te des Lesezyklus nach
an W1 angeschlossen und führt somit eine Gitterspan- Fig. 3 angedeutet, zerstörungsfrei wortweise ausge-
nung von K Volt Um ein Umschalten des Tran- 35 lesen werden, indem die gewählte WoKieitung mit
sistors T12 zu verhindern, werden die Bitleitungen einer Lesespannung (Vn), die größer ist als !,,. und
8.,j und 522 durch Einschalten der Transistoren S21 1, die Bitleitungen Bn mit 0 Volt und die Bitleitungen
und .T22?, mit K Volt beaufschlagt. Der sich erge- B12 mit typischerweise — 5 Volt beaufschlagt werden
bende-Worspannungszustand des Transistors ist in Bei dem oben erläuterten Beispiel, wo T11 auf Tth
Fig. 4d gezeigt Auf den ersten Blick könnte es so 40 und Γ!2 auf K7-/. gesetzt sind und die Wortleitung
aussehen, als würde der Transistor 7"12 ebenfalls in den W1 mit Vn beaufschlagt ist. leitet der Transistor T12,
Zustand Vth geschaltet, da zwischen seinem Gitter während der Transistor T11 nichtleitend bleibt.
( Γ Volt) und dem Substrat (Nullspannung) eine Bei der Ausführungsform nach Fig. 5 sind die
Spannungsdifferenz von V Volt herrscht. Jedoch Speicherelemente des Wortes 1 (O11, ρΐ2) und die
zeigt sich" bei näherer Untersuchung, daß die Gitter- 45 Speicherelemente des Wortes 2 (Q21, Q22) auf einem
spannung -Keinen Leitungskanal zwischen Quelle getrennten isolierten Substrat (53, 54) angebracht. Der
und Abfluß induziert. Da Quelle und Abfluß beide Einfachheit halber sind die Spalten- und Zeilentran-
eme Spannung von KVoIt führen, ist das Potential sistorschalter nach Fig. 2 in Fig. 5 durch einpolige
des Leitungskanals - K Volt. Es herrscht daher eine Umschalter ersetzt. An jedes Substrat (53, 54) ist ein
nur sehr geringe oder gar keine Potentialdifferenz an 5° Schalter (SS1, Sj2) angeschlossen, durch den das ent-
den Isolierschichten, und der Transistor verbleibt in sprechende Substrat selektiv mit entweder - V Volt
seinem vorher eingestellten Zustand Vtl- Folglich oder Nullspannung beaufschlagt werden kann. Die
bleibt der Transistor Tn unbeeinflußt. Ebenso bleiben Wirkungsweise in den gewählten Wortleitungen der
die übrigen Speicherelemente der selben Spalte (mit Matrix ist die gleiche wie bei der Anordnung nach
der selben Wortleitung) wie Tn unbeeinflußt, da auch 55 Fig. 2, und die Impulsfolge ist die gleiche wie in
bei ihnen Quelle und Abfluß die gleiche Spannung Fig. 3, außer daß die nichtgewählten Wortieitungen
führen und somit kein Strom in ihnen fließt. auf Nullpotential bleiben. Die Verwendung getrennter
Der Transistor T21, der zur gleichen Zeile gehört Substrate für jede .Wortleitung ergibt eine größere
wie der Transistor Tn, liegt mit Gitter, Substrat. Freiheit bei der Einstellung der Speicherlemente
Quelle und Abfluß an Nullspannung. Bei diesem, in 60 Beispielsweise wird bei dieser Anordnung die Selek-
Fig. 4f dargestellten Vorspannungszustand bleibt der tions- oder Wählschaltung stark vereinfacht da die
Transistor unbeeinflußt. Wortieitungen und die Substrate der nichtgewählten
Der Transistor T22, der zur gleichen Zeile gehört Spalten auf 0 Volt verbleiben, während in den restate
der Transistor T12, liegt mit Gitter und Substrat liehen Teil der Matrix Information eingeschrieben
«n Nullspannung und mit Quelle und Abfluß an 65 wird.
— KVoIt, wie in Fig. 4e gezeigt. In diesem Vorspan- Die MNOS-Speichermatrix nach Fig. 5 kann in
nungszustand ist die Gitter-Substratspannung (Vcss) einem gemeinsamen Siliciumkörper untergebracht
nahezu 0 Volt und herrscht am Quellen-Substratüber- werden, in welchem Falle die gegenseitige Isolation der
409 521/359
t- oder Spaltensubstrate durch eindiffundierte
Dhen bewirkt wird. Statt dessen kann man die pichermatrix nach Fig. 5 auch auf Silicium auf
lirjem isolierenden Substrat wie Saphir anbringen, was
fine dielektrische Isolation ergibt. Auch bei der Anordnung
nach Fig. 5 können die Speicherelemente der Matrix mit Hilfe einer einzigen unipolaren Spannungs-
10
quelle in ihre Zustände Vth oder Vtl geschaltet werden.
Wie bei der Anordnung nach Fig. 2 beträgt die maximale Spannung, mit der die Wortleitungen oder
die Bitleitungen beaufschlagt v/erden, — V Volt (z. B. ^30 Volt) oder 0 Volt, so daß die Treiberschaltungen
eine maximale Spannungsbeanspruchung von nur V Volt (z. B. 30 Volt) verarbeiten müssen.
Hierzu 1 Blati Zeichnungen
Claims (1)
1. Schaltungsanordnung zur Einstellung gevvähl- billig sind, herstellen. Es ist wünschenswert, daß man
ter Feldeffektbauelemente einer Speidiermatrix 5 solche Speichermatrizen nut Treiberschaltungen an-
ohne Störung der nicht gewählten Elemente, wobei steuern kann, die selbst in die Speicherrnatnx inte-
jedes Element auf einem als Anschluß dienenden integriert sind oder leicht an die Speichermatrizen
?* Halbleitersubstrat gebildet ist und wenigstens zwei angeschlossen werden können.
-' Schwellenzustände annehmen kann, und wobei in Bei der Konstruktion derartiger Treiberschaltungen
jeder Zeile der Matrix zwei Bitleitungen, zwischen io muß unter anderem berücksichtigt werden, daß man
I die die einzelnen Elemente der Zeile jeweils mit den Isolator der MNOS-Transistoren mit einer hohen
ihren Kanälen geschaltet sind, und in jeder Spalte Spannung, typischerweise 30 Volt oder mehr, beauf-
der Matrix eine einzelne Wortleitung, an die die schlagen muß, um sie in ihre stabilen Zustände zu
einzelnen Elemente der Spalte jeweils mit ihrer setzen oder zu schalten. So arbeitet man bei bekannten
Steuerelektrode angeschlossen sind, vorgesehen 15 Schaltungsanordnungen (vgl. zum Beispiel USA.-
sind und mit jeder Wort- und Bitleitung je eine Patentschrift 3 508 211, insbes. Spalte 4, Zeilen 12 bis
Schalteranordnung zum wahhveisen Beaufschlagen 24) π-.ίί bipolaren Impulsen von typischerweise
t, der betreffenden Leitungen mit einer von zwei .: 30 Volt Amplitude, was eine Gesarntspannungs-
I Spannungen, deren Differenz größer als ein gege- ausschwingung um 60 Volt bedeutet. Diese Impulse
>; bener Bezugswert ist, gekoppelt ist. dadurch 20 werden von den Treiberschaltungen auf die Sieuer-
I g e k e η η ζ e i c h η e t, daß an das Substrat (Sl) elektroden der Transistoren der Matrix gegeben. Dk-
eine weitere Schalteranordnung (5«ια. Snh) ange- Treiberschaltungen müssen daher Durchbruchsspan-
f schlossen ist, die das Substrat wahlweise an die nungen haben, die beträchtlich höher ah ζ. Η
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11187571A | 1971-02-02 | 1971-02-02 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2153284A1 DE2153284A1 (de) | 1972-08-17 |
DE2153284B2 true DE2153284B2 (de) | 1974-05-22 |
DE2153284C3 DE2153284C3 (de) | 1975-01-16 |
Family
ID=22340904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2153284A Expired DE2153284C3 (de) | 1971-02-02 | 1971-10-26 | Schaltungsanordnung zur Einstellung gewählter Feldeffektbauelemente einer Speichermatrix ohne Störung der nicht gewählten Elemente |
Country Status (8)
Country | Link |
---|---|
US (1) | US3702990A (de) |
JP (1) | JPS529340B1 (de) |
AU (1) | AU451926B2 (de) |
CA (1) | CA983168A (de) |
DE (1) | DE2153284C3 (de) |
FR (1) | FR2124219B1 (de) |
GB (1) | GB1362051A (de) |
NL (1) | NL7115067A (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3851317A (en) * | 1973-05-04 | 1974-11-26 | Ibm | Double density non-volatile memory array |
US3911464A (en) * | 1973-05-29 | 1975-10-07 | Ibm | Nonvolatile semiconductor memory |
US3858060A (en) * | 1973-06-07 | 1974-12-31 | Ibm | Integrated driver circuit |
US3970865A (en) * | 1973-06-11 | 1976-07-20 | Signetics Corporation | Pseudo-complementary decode driver |
US3870901A (en) * | 1973-12-10 | 1975-03-11 | Gen Instrument Corp | Method and apparatus for maintaining the charge on a storage node of a mos circuit |
GB1502270A (en) * | 1974-10-30 | 1978-03-01 | Hitachi Ltd | Word line driver circuit in memory circuit |
SE392783B (sv) * | 1975-06-19 | 1977-04-18 | Asea Ab | Halvledaranordning innefattande en tyristor och en felteffekttransistordel |
US4099069A (en) * | 1976-10-08 | 1978-07-04 | Westinghouse Electric Corp. | Circuit producing a common clear signal for erasing selected arrays in a mnos memory system |
US4575823A (en) * | 1982-08-17 | 1986-03-11 | Westinghouse Electric Corp. | Electrically alterable non-volatile memory |
JPH10209854A (ja) * | 1997-01-23 | 1998-08-07 | Mitsubishi Electric Corp | ボディ電圧制御型半導体集積回路 |
US5929695A (en) * | 1997-06-02 | 1999-07-27 | Stmicroelectronics, Inc. | Integrated circuit having selective bias of transistors for low voltage and low standby current and related methods |
US6049230A (en) * | 1998-03-06 | 2000-04-11 | International Business Machines Corporation | Silicon on insulator domino logic circuits |
CN110838318A (zh) * | 2018-08-17 | 2020-02-25 | 北京兆易创新科技股份有限公司 | 提高存储器数据可靠性的方法和系统 |
-
1971
- 1971-02-02 US US111875A patent/US3702990A/en not_active Expired - Lifetime
- 1971-10-26 DE DE2153284A patent/DE2153284C3/de not_active Expired
- 1971-10-26 GB GB4963971A patent/GB1362051A/en not_active Expired
- 1971-10-28 AU AU35090/71A patent/AU451926B2/en not_active Expired
- 1971-10-29 CA CA126,520A patent/CA983168A/en not_active Expired
- 1971-11-01 JP JP46087087A patent/JPS529340B1/ja active Pending
- 1971-11-02 NL NL7115067A patent/NL7115067A/xx unknown
- 1971-11-02 FR FR7139263A patent/FR2124219B1/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
US3702990A (en) | 1972-11-14 |
AU451926B2 (en) | 1974-08-22 |
JPS529340B1 (de) | 1977-03-15 |
DE2153284A1 (de) | 1972-08-17 |
NL7115067A (de) | 1972-08-04 |
DE2153284C3 (de) | 1975-01-16 |
FR2124219A1 (de) | 1972-09-22 |
FR2124219B1 (de) | 1976-09-03 |
CA983168A (en) | 1976-02-03 |
AU3509071A (en) | 1973-05-03 |
GB1362051A (en) | 1974-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3887130T2 (de) | Ferro-elektrisches Festhalteverfahren. | |
DE3037315C2 (de) | ||
DE2802141C2 (de) | Halbleiteranordnung | |
DE3802363A1 (de) | Halbleiterspeicher | |
DE2601622A1 (de) | Programmierbarer und loeschbarer festwertspeicher | |
DE2011794C3 (de) | Halbleiterspeicheranordnung | |
DE2632036A1 (de) | Integrierte speicherschaltung mit feldeffekttransistoren | |
DE2153284B2 (de) | Schaltungsanordnung zur Einstellung gewählter Feldeffektbauelemente einer Speichermatrix ohne Störung der nicht gewählten Elemente | |
DE2413804C2 (de) | Schaltungsanordnung für eine wortorganisierte Halbleiterspeichermatrix | |
DE2647892A1 (de) | Eingabepufferschaltung | |
DE2129687C3 (de) | Digitale Speicherschaltung | |
DE2332643C2 (de) | Datenspeichervorrichtung | |
DE2827165B2 (de) | Bistabile Kippstufe mit fixierbarem Schaltzustand | |
DE2363089C3 (de) | Speicherzelle mit Feldeffekttransistoren | |
DE2614698A1 (de) | Halbleiterspeicher | |
EP0100772B1 (de) | Elektrisch programmierbare Speichermatrix | |
DE2424858C2 (de) | Treiberschaltung | |
DE2525646A1 (de) | Erneut programmierbarer, nur dem auslesen dienender hauptspeicher mit veraenderbaren schwellwertuebergaengen in verbindung mit einer isolierten, adressierenden pufferschaltung | |
DE2359153C2 (de) | Integrierte Treiberschaltung | |
DE2754987A1 (de) | Leistungslose halbleiter-speichervorrichtung | |
DE2152109C3 (de) | Speichermatrix mit einem Feldeffekt-Halbleiterbauelement je Speicherplatz | |
DE2433077A1 (de) | Dynamische speichereinrichtung | |
DE2128536C3 (de) | Halbleiteranordnung aus zwei Feldeffekttransistoren von gleichem Aufbau | |
DE2702830C2 (de) | ||
DE3102175A1 (de) | Halbleiter-speichervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
EHJ | Ceased/non-payment of the annual fee |