DE2827165B2 - Bistabile Kippstufe mit fixierbarem Schaltzustand - Google Patents

Description

Die Erfindung betrifft eine bistabile Kippstufe mit zwei an die Pole einer gemeinsamen Betriebsspannungsquelle angeschlossenen Zweigen, in denen jeweils ein Steuerglied und ein Lastglied in Serie geschaltet sind und wenigstens das Steuer- oder Lastglied von einem IGFET (insulated-gate field-effect transistor) gebildet wird, dessen Source-Drain-Strecke in den Zweig eingeschaltet und dessen Gate-Elektrode mit dem Knoten zwischen dem Steuerglied und Aem Lastglied des jeweils anderen Zweiges verbunden ist, so daß, wenn einer der IGFETs leitend ist, die Spannung zwischen den Knoten sich der Betriebsspannung nähert und die Potentiale der Knoten anzeigen, welcher der IGFETs leitend ist.

Der durch die Spannungen an den Knoten charakterisierte Schaltzustand einer solchen Kippstufe geht verloren, wenn die Betriebsspannung abgeschaltet wird. Infolgedessen geht bei eii>em Abschalten oder Versagen der Betriebsspannung auch die Information verloren, die durch den Betriebszustand der Kippstufe charakterisiert ist. Es wird aber häufig eine dauerhafte Speicherung von Informationen benötigt, die auch bei Ausfall der Betriebsspannung nach deren Wiedereinschalten zur Verfügung steht, wie es bei Festspeichern der Fall ist Die bisher bekannten Festspeicher haben jedoch den Nachteil, daß in sie Informationen nicht ohne weiteres bei Bedarf neu eingeschrieben werden können.

Es sind zwar bistabile Kippstufen bekannt, die unter Verwendung von MNOS-Transistoren aufgebaut sind und die Möglichkeit bieten, den Schaltzustand der Kippstufe zu fixieren, so daß er auch bei Abschalten der Betriebsspannungsquelle erhalten bleibt. Zu diesem Zweck werden mit den Knoten zwischen den Steuer- und Lastgliedern verbundene, besondere MNOS-Speichertransistoren, die eine veränderbare Schwellenspannung besitzen, in Verbindung mit weitere Transistoren enthaltende Steuerschaltungen für diese Speichertransistoren verwendet. So .-.t aus der DE-AS 23 39 289 eine solche bistabile Kippstuf: bekannt, bei welcher in die Leitungen, weiche jeweils die Gate-Elektrode des Steuertransistors des einen Zweiges mit dem Knoten des anderen Zweiges verbinden. Sch*¹ transistoren angeordnet sind. Zum Speichern des Schaltszustandes der Kippstufe muß den Gate-Elektroden der Schalttransistoren ein Signal zugeführt werden, welches diese Transistoren sperrt, während gleichzeitig den Gate-Elektroden der Speichertransistoren ein Signal zugeführt wird, das in Abhängigkeit von der an diesen Transistoren anliegenden Source-Drain-Spannung, die vom Schaltzustand der Kippstufe abhängt, eine Verschiebung der Schwellenspannung bewirkt. Wird an diese bistabile Kippstufe die Betriebsspannung nach einer Unterbrechung wieder angelegt, so muß die in den Speichertransistoren enthaltene Information in die Kippstufe wieder eingelesen werden. Zu diesem Zweck müssen die Schalttransistoren in den leitenden Zustand gebracht werden, während an die Gate-Elektroden der Speichertransistoren ein besonderer Leseimpuls angelegt werden muß.

Auch bei einer aus der US-PS 36 76 717 bekannten Kippstufe sind besondere Speichertransistoren, die eine veränderbare Schwellenspannung besitzen, an die Knoten der beiden Zweige der bistabilen Kippstufe angeschlossen und es werden besondere Steuersignale benötigt, um den Zustand der Kippstufe in den Zustanden der Speichertransistoren zu fixieren. Auch hier ist es dann wieder erforderlich, bei einer erneuten Inbetriebnahme miuels besonderer Maßnahmen den Zustand der Speichertransistoren in die Kippstufe einzulesen.

Der Kachteil dieser bekannten bistabilen Kippstufen besteht nicht nur darin, daß zum Speichern des Zustandes der Kippstufe ein erheblicher Aufwand an Schaltungsmitteln erforderlich ist, sondern insbesondere darin, daß besondere Maßnahmen erforderlich sind, um vor Abschalten der Betriebsspannung den Zustand der Kippstufe zu speichern, so daß bei einem plötzlichen Ausfall der Betriebsspannung ein Verlust des Zustandes der Kippstufe eintritt, sofern nicht, wie bz\ der Kippstufe nach der US-PS 36 76 717 zusätzliche Schaltungsanordnungen vorhanden sind, die auf den Ausfall der Betriebsspannung ansprechen und den Speichervorgang einleiten, solange auf bestimmten Leitungen die Betriebsspannung noch durch Verzögerungsglieder gehalten werden kann, während die

erforderlichen Steuerspannungen durch von der Betriebsspannung unabhängige Spannungsquellen geliefert werden.

Demgegenüber liegt der Erfindung die Aufgabe zugrunde, eine unter Verwendung von IGFETs aufgebaute bistabile Kippstufe derart auszubilden, daß die in ihrem Schaltzustand gespeicherte Information bei Ausfall der Betriebsspannung nicht verlorengeht und die Kippstufe nach erneutem Einschalten der Betriebsspannung den zuvor eingenommenen Betriebszustand wieder annimmt. Dabei soll es möglich sein, die Fixierung bei Bedarf vorzunehmen und wieder aufzuheben als auch die Kippstufe derart zu betreiben, daß jeder im Betrieb vorkommende Schaltzustand automatisch fixiert ist.

Diese Aufgabe wird nach der Erfindung dadurch gelöst, daß wenigstens einer der über Kreuz geschalteten IGFETs eine durch Erhöhung der Gate-Spannung über einen vorbestimmten Pegei in bezug auf das Potential einer seiner anderen Elektroden veränderbare Schwellenspannung besitzt.

Bei der erfindungsgemäßen Kippstufe werden in den beiden Transistoren, welche die veränderbaren Schwellenwerte aufweisen, in Abhängigkeit von dem Schaltzustand der Kippstufe gleiche, aber entgegengesetzte Verschiebungen der Schwellenspannungen erzielt. Diese Verschiebungen der Schwellenspannung bleiben beim Abschalten der Betriebsspannung erhalten. Wenn danach die Betriebsspannung an die Kippstufe wieder angelegt wird, wird der Zweig, der den Transistor mit der verminderten Schwellenspannung enthält, zuerst in den leitenden Zustand gebracht. Die Rückkopplung der Kippstufe bewirkt, daß infolgedessen der andere Transistor, dessen Schwellenspannung erhöht worden war, nichtleitend wird. Dabei kann die Kippstufe wahlweise derart betrieben werden, daß bei normalem Betrieb eine Speicherung nicht stattfindet und eine Speicherung nur erfolgt, wenn zu diesem Zweck eine erhöhte Betriebsspannung angelegt wird. Es kann jedoch die bistabile Kippstufe auch ständig mit einer so hohen Betriebsspannung betrieben werden, daß die information in derKippstufe stets in energieunabhängiger Form gespeichert wird.

Obwohl bei der Ausführungsform der Erfindung der oder die IGFETs mit veränderbarer Schwellenspannung eine potentialfreie Elektrode aufweisen, welche die an den Knoten angeschlossene Elektrode des IGFETs wenigstens teilweise überlappt und von dieser Elektrode durch eine dünne Oxidschicht getrennt ist, die einen dünnen dielektrischen Fleck bildet, der von Ladungen durchtunnelt werten kann, versteht es sich, daß auch andere IGFETs mit veränderbarer Sc'nwellenspannung in der erfindungsgernäßen bistabilen Kippstufe verwendet werden können. Ein Transistor mit veränderbarer Schwellenspannung, der eine potentialfreie Elektrode aufweist, die durch ein dünnes, durchtunnelbares Dielektrikum vom Substrat getrennt ist, wird im folgenden als FATMOS-Transistor (Floating Gate-Avalanche-Tunneling MOS-Transistor) bezeichnet Hierbei handelt es sich um einen energieunabhängigen MOS-Transistor, der in der folgenden Beschreibung der beigefügten Zeichnung noch näher behandelt wird. Die resultierende bistabile Kippstufe wird als NOVRAM-Kippstufe (Non-Volatile Random Access Memory) bezeichnet Eine NOVRAM-Kippstufe nach der Erfindung kann entweder ein Paar Steuerglieder mit veränderbarer Schwellenspannung in Kombination mit einem Paar Lastglieder, die entweder aus IGFETs mit fester Schwellenspannung oder einem Widerstand bestehen können, oder statt dessen aus einem Paar Steuergliedern in Form von IGFETs mit fester Schwellenspannung und einem Paar Lastgliedern mit veränderbarer Schwellenspannung bestehen. In jedem Fall kann eine betriebsspannungs- oder energieabhängige Speicherung von Informationen erfolgen, indem an beide Zweige eine Betriebsspannung angelegt wird, die unterhalb derjenigen liegt, die zu einer Änderung der

to Schwellenwerte der Transistoren mit veränderbaren Schwellenwerten benötigt wird, und indem das eine oder das andere Steuerglied in den leitenden Zustand gebracht wird, um dadurch die bistabile Kippstufe in den einen oder anderen ihrer beiden stabilen Zustände zu

π bringen. Die Kippstufe wird in diesem Zustand so lange bleiben, wie die notwendige Betriebsspannung an ihren Zweigen angelegt ist.

Bei manchen Anwendungen kann eine solche bistabile Kippstufe aus Gründen, wie sie spater im einzelnen erläutert werden, einen zu hohen Strombedarf haben. Grundsätzlich kann ein hoher Strombedarf auf die Tatsache zurückzuführen sein, daß während des Einschreibens einer energieunabhängigen Information, wenn ein hoher Spannungsimpuls zugeführt wird, um die Veränderung der Schwellenspannung in den Transistoren mit veränderbarer Schwellenspannung zu bewirken, einer dieser Transistoren in einen Zustand mit negative. Schwellenspannung gebracht werden, in welchem Zustand der Transistor selbst dann leitet, wenn

m an seiner Gate-Elektrode die Vorspannung Null anliegt (Verarmungs-Betrieb). Ein solcher Zustand kann in weiterer Ausgestaltung der Erfindung dadurch vermieden werden, daß ein zusätzlicher IGFET, dessen Schwellenspannung konstant bleibt, zu jedem Transi-

s~) stör mit veränderbarer Schwellenspannung in Serie geschaltet wird. Infolgedessen wird auch dann, wenn die Schwellenspannung eines der Transistoren mit veränderbarer Schwellenspannung auf einen zum Verarmungs-Betrieb führenden Wert verschoben wird, der diesen Transistor enthaltende Zweig von dem zusätzlichen Transistor mit konstanter Schwellenspannung, der nicht gleichzeitig in den leitenden Zustand gesteuert wird, daran gehindert, zu viel Strom zu ziehen.

Eine weitere Ausgestaltung der Erfindung besteht darin, die grundlegende Schaltung einer NOVRAM-Kippstufe dadurch zu vereinfachen, daß ein Transistor mit veränderbarer Schwellenspannung nur in einem seiner beiden Zweige anstatt in beiden Zweigen benutzt wird, um die Energieunahhängigkeit zu erzielen.

so Die Verwendung von nur einem Transistor mit veränderbarer Schwellenspannung pro NOVRmM-Kippstufe führt zu bedeutend verbesserten Ausbeuten, insbesondere wenn es sich bei dem Transistor um einen FATMOS-Transistor handelt da die dünne, durchtunnelbare Oxidstelle zwischen der potentialfreien Elektrode und dem Substrat eines FATMOS-Transistors der bedeutendste Faktor ist der zur Verminderung der Ausbeute führt insbesondere bei sehr umfangreichen Speicheranordnungen. Bei Anwendung nur eines FATMOS-Transistors pro Kippstufe anstatt von zweien ist die Gesamtfläche der dünnen Oxidschicht die für eine gegebene Speicheranordnung benötigt wird, halbiert so daß auch die Wahrscheinlichkeit von Fehlstellen halbiert ist die ein die Speicheranordnung enthaltendes Chip in seiner Gesamtheit verderben könnte.

Eine weitere Ausgestaltung der Erfindung besteht darin, daß bei einer Kippstufe, die von einem

("ATMOS Transistor als Transistor mit variabler Schwellenspannung Gebrauch macht, die potentialfreie Elektrode des F^:ATMOS-Transistors bis zur Kanalzonc des zugeordneten IGFETs des gleichen Zweiges ausdehnt, der in diesem Fall einen zum FATMOS-Transistor entgegengesetzten Leitfähigkeitstyp aufweist. Normalerweise bildet in einer solchen Kippstufe der FATMOS-Transistor das Steuerglied und der IGFET das Lustglied. Bei einer solchen Ausbildung haben sowohl das Lastglied als auch das Steuerglied veränderbare Schwellenspannungen, die bei Fixierung der Information, also Anlegen einer hohen Betriebsspannung, um gleiche Betrage verändert werden. Da der Last- und der Steuer-Transistor von entgegengesetzter Leitfähigkeit sind, tritt eine gegenseitige Verstärkung ein. die der gegenseitigen Verstärkung ähnlich ist. die bei Verwendung eines FATMOS-Transistors in jedem /.wcig auftritt. Die Verstärkung wird jedoch hier durch Verwendung nur einer einzigen dünnen, durchtiinnclba ren Oxidstelle erreicht. Daher werden auf diese Weise die vorteilhaften Betriebseigenschaften der grundlegenden Kippstufe mit zwei FATMOS-Transistorcn erzielt, jedoch wird zugleich eine bedeutend höhere Ausbeute erreicht, weil pro Kippstufe nur eine einzige durchtunnelbare Oxidstelle benötigt wird.

Die Erfindung wird im folgenden an Hand der in der Zeichnung dargestellten <\usführungsbeispicle näher beschrieben und erläutert. Es zeigen

Fig. la und Ib die Schaltbilder zweier alternativer Aiisführungsformen von Kippstufen nach der Erfindung, die FATMOS-Transistorcn als Steuer- bzw. Lastglieder enthanen.

F i g. 2 und 2a eine Draufsicht und einen Querschnitt durch einen f ATN'OS-Transistor. wie er in den Kippstufen nach den F ig. 1a und Ib verwendet wird,

F i g. 3 das Symbol, wie es hier zur Darstellung eines FATMOS-Ti ansistors nach den F i g. 2 und 2a verwendet wird.

F i g. 4 und 4a eine Draufsicht auf und einen Querschnitt durch einen Abschnitt eines Halbleiter-Chips, der die Kippstufe nach F i g. la enthält,

F i g. 5 das Zeitdiagramm von Spannungen, welche an die beiden Zweige der Kippstufen nach den F i g. I a und !b für eine energieabhängigc und energieunabhängige Speicherung angelegt werden.

Γ ig. 6 und 7 Schaltbilder von Kippstufen, die den Kippstufen nach den Fig. la und Ib ähnlich sind, bei denen jedoch den FATMOS-Transistoren jeweils ein IGFET zur Strombegrenzung in Serie geschaltet ist.

F i g. 8 das Schaltbild einer NOVRAM-Kippstufe, bei der jedoch ausschließlich von Transistoren mit N-Kanal Gebrauch gemacht wird.

Fig. 9 das Schaltbild einer weiteren NOVRAM-Kippstufe. die nur von Bauelementen mit N-Kanal Gebrauch macht.

Fig. 10 eine dritte Ausführungsform einer NOV-RAM-Kippstufe nach der Erfindung in N-Kanalbauweise, bei welcher die beiden Lastglieder von Widerständen anstatt von IGFETs gebildet werden

Fig. 11, 11a. 12,12a. 13 und 13a Draufsichten auf und Querschnitte durch jeweils einen Abschnitt eines Halbleiter-Chips, die drei verschiedene Möglichkeiten zur zusätzlichen Anordnung eines IGFET in Serie zu einem FATMOS-Transistor veranschaulichen,

Fig. 14 das Schaltbild einer bistabilen Kippstufe, die der in Fig. la dargestellten Kippstufe ähnlich ist. die jedoch an Stelle von Transistoren Widerstände als Lastelieder aufweist.

Fig. 15 das Schaltbild einer verbesserten Ausfiihrungsform einer NOVRAM-Kippstufe, bei der nur einer der Steuer-IGFETs eine veränderbare Schwellenspannung aufweist,

Fig. 16 das Schaltbild einer Kippstufe, die der Kippstufe nach Fig. 15 ähnlich ist, bei der jedoch dem einzigen Transistor mit variabler Schwellenspannung ein IGF-ΈΤ zur Strombegrenzung in Serie geschaltet ist,

Fig. 17 das Schaltbild einer NOVRAM-Kippstufe ähnlich Fig. Ib, bei der jedoch nur einer der Last-IGFETs eine variable Schwellenspannung aufweist,

Fig. 18 das Schaltbild einer NOVRAM-Kippstufe, die der Kippstufe nach Fig. 17 ähnlich ist, bei der jedoch dem einzigen Transistor mit veränderbarer Schwellenspannung ein IGFET-Transistor zur Strombegrenzung in Serie geschaltet ist,

Fig. 19 das Schaltbild einer NOVRAM-Kippstufe, die der Kippstufe nach Fig. 15 ähnlich ist, bei der jedoch 'lic potcntialfrcie Elektrode des Transistors mit variabler Schwellenspannung sich bis zur Kanalzone des zu diesem Transistor in Serie geschalteten IGFETs erstreckt, so daß hier der gleiche Zweig zwei Transistoren mit variabler Schwellenspannung enthält,

Fig. 20 und 20a eine Draufsicht auf und einen Querschnitt durch einen Abschnitt eines Halbleiter-Chips, in dem sich eine Anordnung aus einem FATMOS-Transistor und einem benachbarten IGFET befindet, bei der sir'-· die potentialfreie Elektrode des FATMOS-Transistors bis in die Kanalzone des benachbarten IGFET erstreckt und die zur Verwirklichung der Kippstufe nach F i g. 19 geeignet ist und

F i g. 21 das Schaltbild einer NOVRAM-Kippstufe. die der Kippstufe nach Fig. 19 ähnlich ist, bei der jedoch zu dem FATMOS-Steuertransistor und dem zugeordneten Last-IGFET ein weiterer IGFET zur Strombegrenzung in Serie geschaltet ist.

Bevor die in V i g. la dargestellte Kippstufe beschrieben wird, soll eine Art eines Transistors mit variabler Schwellenspannung beschrieben werden, die für die Verwendung in den erfindungS2cmäßen Kippstufen bevorzugt wird. Eine Ausführungsform eines solchen bevorzugten Transistors mit variabler Schwcllenspannung ist in der Draufsicht und im Querschnitt in den F i g. 2 und 2a dargestellt, während F i g. 3 das Symbol eines solchen Transistors wiedergibt. Der Transistor ist in einem Siliciumabschnitt 21 vom P-Typ gebildet, der bei einer CMOS-Schaltung normalerweise selbst ein Teil eines größeren Substrats aus Silizium vom N-Typ ist. Solch ein Abschnitt vorn P-Typ wird in der Technik häufig als P-Mulde bezeichnet. An der Oberfläche der P-Mulde 21 sind im Abstand voneinander eine Source-Zone 2Λ und eine Drain-Zone 25 gebildet worden, die von entgegengesetzter Leitfähigkeit sind und zwischen denen die Kanalzone 24 existiert, durch welche hindurch eine Stromleitung zwischen Source- und Drain-Zone wahlweise herstellbar ist. Eine schützende Isolierschicht 26 bedeckt die gesamte, Source- und Drain-Zone umfassende Anordnung. Die Isolierschicht 26 besteht vorzugsweise aus einem zweilagigen Oxid/Nitrid-Verfound, kann aber auch anders aufgebaut sein. Die Source- und Drain-Zonen sind durch metallische Kontakte 27 und 29. welche sich durch die Isolierschicht 26 nach außen erstrecken, mit anderen Schaltungselementen verbindbar.

Über der Isolierschicht 26 befindet sich eine metallische Gate-Elektrode 31. welche die gesamte Kanalzone 24 überdeckt und deren Funktion darin

besteht, die Kanalzone 24 leitend zu machen, indem sie, wenn sie an eine positive Betriebsspannung angelegt ist. eine Elektronenschicht anzieht. Zwischen der Gate-Elektrode 31 und der Oberfläche der P-Mulde 21 befindet sich eine weitere Elektrode 33, die von allen anderen Elementen durch die Isolierschicht 26 vollständig elektrisch isoliert ist und die aus diesem Grund als »potentialfreie Elektrode« bezeichnet wird. Ein ausgewählter Abschnitt 35 der potentialfreien Elektrode 33 ist an die Oberfläche des Substrats stärker angenähert, so daß die Dicke der Oxidschicht /wischen der potentialfreien Elektrode und dem Substrat an dieser Stelle bedeutend vormindert ist. Diese Stelle 37 wird als die dünne, dm chtunnelbare Oxidschicht bezeichnet, weil sie die potentialfreie Elektrode 33 genügend dicht an das Silicium-Substrat heranbringt, um die Anwendung des Tunneleffektes als Leitungsmechanismus zur Übertragung von Ladungen zwischen der potentialfreien Elektrode 33 und dem Halbleiterkörper, insbesondere im Bereich von dessen Drainzone 25, zu ermöglichen.

Wenn die in den F i g. 2 und 2a dargestellte Anordnung mit variabler Schwellenspannung Teil einer nur mit N-Kanälen arbeitenden Anordnung wäre, so versteht es sich, daß sie unmittelbar in einem Substrat mit P-Leitfähigkeit angeordnet sein könnte und daß die Ausführungen, die sich vorstehend auf eine P-Mulde beziehen, unmittelbar für das Substrat mit P-Leitfähigkeit gelten würde. Ebenso könnte es wünschenswert sein, den Transistor mit veränderbarer Schwellenspannung nach den Fig. 2 und 2a als Bauelement mit P-Kanal auszubilden, in welchem Fall er unmittelbar in einem Halbleiter-Substrat mit N-Leitfähigkeit gebildet werden könnte.

Der Transistor nach den F" i g. 2 und 2a kann in zwei Betriebsarten verwendet werden. Bei Normalbctrieb sind seine Source- und Drain-Zonen 23 bzw. 25 so mit einer äußeren Schaltung verbunden, daß die eine Zone positiv gegenüber der anderen ist. Die Gate-Elektrode 31 wird auf einem der beiden Potentiale gehalten. Auf dem ersten Potential, das einen Wert von 0 V gegenüber dem Substrat 21 aufweisen kann, hat die Gate-Elektrode keine Wirkung auf die Leitfähigkeit der Anordnung, so daß die Anordnung in diesem Zustand nichtleitend ist. Wenn es gewünscht ist, die Anordnung einzuschalten, muß eine positivere Spannung, die einen typischen Wert zwischen +5 und +10 V haben kann, an die Gate-Elektrode 31 angelegt werden, die dann in der Kanalzone 24 die Ansammlung einer aus Elektronen bestehenden inversionsschicht induziert, durch weiche die Anordnung in den leitenden Zustand gebracht wird, weil ein Pfad mit geringem elektrischem Widerstand zwischen der Source-Zone und der Drain-Zone der Anordnung geschaffen wird.

In der zweiten Betriebsart wird eine bedeutend höhere Spannung mit einem typischen Wert von +15 bis +25 V an die Gate-Elektrode 31 angelegt Diese Spannung ist ausreichend, um ein Durchtunneln der dünnen Oxidschicht 37 zwischen dem Substrat 21 und der potentialfreien Elektrode 33 zu erzwingen. Während dieses kurzen Vorganges fließen der potentialfreien Elektrode 33 über die dünne Oxidschicht 37 Ladungen zu. die sich schnell über die ganze potentialfreie Elektrode verteilen, weil diese einen guten Leiter bildet. Typisch ist die Herstellung der potentialfreien Elektrode 33 ans dotiertem, polykristallinen! Silicium, während die Gate-Elektrode 3' gewöhnlich aus Metall besteht, obwohl auch diese aus dotiertem Doivkrisullinem Silicium bestehen könnte. Die auf diese Weise auf die pol .-ntialfreic Elektrode 33 aufgebrachten Ladungen werden dorl für extrem lange Zeiten festgehalten, weil es keinen Weg gibt, auf dem sie entweichen können, denn es ist die potentialfreie ι Elektrode 33 von der dielektrischen Isolierschicht 26 vollkommen umgeben. Die auf der potentialfreien Elektrode 33 angesammelten Elektronen haben während folgender Operationen die Wirkung einer Veränderung der Schwellenspannung, denn diese Elektronen

in werden Elektronen von der Oberfläche des Substrats in der Kanalzone 24 zurückstoßen und dadurch die zum Einschalten des Transistors erforderliche Schwcllenspannung erhöhen. Um die Anordnung in den ursprünglichen Zustand zurückzubringen, müssen die

ι") gefangenen Ladungen von der poteniialfreien Elektrode j3 entfernt werden, indem /wischen die Gate-Elektrode 31 und das Substrat 21 eine Spannung angelegt wird, welche den gleichen Betrag, aber das entgegengesetzte Vorzeichen derjenigen .spannung aufweist, die

2(i zum Einfangen der Ladungen benutzt wurde. Auf diese Weise wird erreicht, daß die zuvor eingefallenen Ladungen von der potentialfreien Elektrode 33 abfließen, indem sie die dünne Oxidschicht 37 wieder durchtunneln.

r> Der Abschnitt 35 der potentialfreien Elektrode 33. der von dem Substrat durch die dünne Oxidschicht 37 getrennt ist, nimmt einen bedeutend kleineren Bereich ein als die gesamte Elektrode. Hierin liegt ein bedeutender Vorteil gegenüber bisherigen Transistoren

in mit variabler Schwellenspanniing, die von einer potentialfreien Elektrode Gebrauch machten, denn es ist die Größe der FIiU he tier dünnen Oxidschicht 37 reduziert, die kleinste I einstellen aufweisen kann, die ihrerseits ein Versagen der gesamten Anordnung zur

r> Folge haben können. Bei der in den F i g. 2 und 2a dargestellten Ausführungsform erstreckt sich die durchtunnelbare dünne Oxidschicht 37 über den Übergang zwischen Drainzone und Substrat bis über die Kanalzone 24. Sie kann statt dessen auch vollständig über der Drainzone 25 angeordnet sein, und es wird tatsächlich diese Anordnung für die dünne C<idschicht 37 bevorzugt, wie es F i g. 4 zeigt.

Anders ausgedrückt, können zur Herstellung von NOVRAM-Kippstufen nach der Erfindung FATMOS-

4> Transistoren als Elemente mit veränderbarer Schwellenspannung benutzt werden. Wenn solche Transistoren eingesetzt werden, müssen die durchtunnenbaren dünnen Oxidschichten 37 sich entweder unmittelbar über den Draiii/onen 25 oder teilweise über der

•ο Drainzone 25 und der Kanalzone 24 befinden. Ein typischer Wert für die Dicke der durchtunnelbaren Oxidschicht 37 liegt im Bereich zwischen 2 und !0 r.wt. Die Größe ihrer Fläche sollte so klein wie möglich sein, um die Wirkungen kleinster Fehlstellen so weit wie möglich zu vermindern.

F i g. 3 zeigt das Symbol, das zur Darstellung von FATMOS-Transistoren mit veränderbarer Schwellenspannung gemäß den F i g. 2 und 2a gewählt worden ist. Das Symbol veranschaulicht die Source-Zone 23 und die

bo Drain-Zone 25. die dünne Oxidschicht 37 nahe der Drainzone 25, die potentialfreie Elektrode 35, welche sich über die Kanalzone 24 erstreckt, und die Gate-Elektrode 31, die wenigstens einen Teil der potentialfreien Elektrode 35 überdeckt.

bf Nunmehr wird an Hand von F i g. 1 a der Aufbau einer Kippstufe nach der Erfindung sowie unter Bezugnahme auf das Diagramm nach Fig.5 deren Wirkungsweise beschrieben. Die Kippstufe umfaßt zwei Transistoren

Qi Spannung C<. bei denen es sicn um FATMOSTi ansisioren handeln kann und die auch durch die Symbole von FATMOS-Transistoren dargestellt sind. Fs versteht sich jedoch, daß die Erfindung auch unter Verwendung von anderen Transistoren mit veränderbarer Schwellenspannung verwirklicht werden kann. Bei der dargestellten Kippstufe haben die beiden FATMOS-Transistoren Qi und Qa die gleiche Schwellenspannung Vt wie die beiden Last-Transistoren Ci und Qi, die feste Schwellenspannungen aufweisen. Der Zustand der Kippstufe wird so eingestellt, daß entweder fine binare »I« oder eine binäre »0« gespeichert wird, indem die beiden Wortleitungs-Transistoren C^und Qt, vorbereitet und die Bi:- und BTt-Leitungen 13 bzw. 15 auf 1 und 0 oder auf 0 und 1 gebracht werden. Fs sei angenommen, dall eine logische »0« auf einer der Leitungen Π und 15 vorliegt, wenn diese Leitung den Spannungspcgel \\. führ;, wogegen der Pegel einer logischen »I« vorliegt, wenn die Lei'ung die Spannung V'/w iiiliii. Die Spannung Vss entspricht dem Potential, das an den Soiirce/oneii der Steuer-Transistoren Qi und Cj angelegt ist und einen typischen Wert von 0 V hai, wogegen das Potential V'/>/> an die Souree/.onen der Last-Transistoren Ci um' Ci angelegt wird und einen typischen Wert von +5 oder +10 V hat. Die an die beiden Zweige der Kippstufe angelegte Spannung Viw— Vss wird auf einem Peirel gehalten, der für eine energieabhängige Speicherung ausreichend, jedoch kleiner ist als der Wert, der erforderlich ist. um einen Tunneleffekt in den Transistoren C. und Ci hervorzurufen. Wenn demnach beispielsweise angenommen wird, daß irgendwann zwischen den Zeiten ίο und d (Fig. 5) auf der Bit-Leitung 15 eine logische 0 und auf der Bit-Leitung 13 eine logische 1 zugeführt wird, dann bringt die resultierende Spannung V/j/j am Knoten /V₁ den Transistor Qa in den leitenden Zustand, der seinerseits den anderen Steuer Transistor C: sperrt. Wegen der Verbindungen /wischen ihren Gate-Elektroden sind die Transistoren Ci ^ιιπ^ Ci entsprechend leitend und nichtleitend. Als Frgebnis ist in diesem Ruhezustand keiner der Zweige der Kippstufe leitend. Um die in der Kippstufe gespeicherte lnforma;ion abzufragen, wird die Wortleitung 11 so angesteuert, daß die Wort-Transistoren Qi und Q, leitend werden, so daß die Spannungspegel an den Knoten V, und N: über diese Transistoren abgetastet werden können. Der Zustand der Kippstufe kann nach Bedarf geändert werden, indem ein anderer Satz logischer Zustanclssignale auf die Bit-Leitungen 13 und 15 gegeben wird. Da diese Signale auf einem Pegel liegen, der nicht ausreichend ist. um eine permanente Änderung der Schwellenspannung in den FATMQS-Transistoren C^ ^un~ Qt hervorzurufen. nämlich normalerweise nicht mehr als 10 V beträgt, bleibt der Zustand der Schwellenspannungen der Transistoren Qi und C< unverändert.

Wenn die Information an den Knoten N\ und Ni der Kippstufe in energieunabhängiger Form dauernd gespeichert werden soll, wird die Spannung Vdd— Vss an den beiden Zweigen der NOVRAM-Kippstufe auf einen zweiten Wert angehoben, der so groß ist, daß eine Durchtunnelung der dünnen Oxidschicht der FATMOS-Steuer-Transistoren Qi und C4 stattfindet, wodurch eine Änderung von deren Schwellenspannungen erfolgt. Zu diesem Zweck kann entweder die Spannung V_DD angehoben oder die Spannung Vss abgesenkt werden. Es sind auch beide Maßnahmen gleichzeitig möglich. Für den Zweck der Beschreibung wird angenommen, daß die gesamte Spannungsänderung durch Erhöhen der Spannungs Vpp erfolgt. Beispielsweise hat ein Spannungsimpuls von +20 V Höhe und einer Dauer von IO [.is eine Verschiebung der Schwellenspannung um 2 bis 3 V zur Folge. Wenn die Spannung V00 von + 10 V auf +20 V erhöht wird, wie es in Fig. 5 zwischen den Zeiten (1 und h dargestellt ist, behalten die Knoten N\ und Ni ihren bisherigen logischen Zustand, weil <ler eine Knoten auf der Spannung Vis verbleibt und der andere auf +20 V ansteigt. Da beide Spannungen über Kreuz an die Gate-Elektroden der FATMOS-Transistoren C.' und Cj angelegt sind, ist erkennbar, daß das lunnelfcld in einem dieser Transistoren die gleiche Große, jedoch die entgegengesetzte Richtung zum Tunnelfeld im anderen Transistor aufweist. Wenn beispielsweise angenommen wird, daß zu Beginn des 1 ixierimgsvorganges C^ leitend und Qi gesperrt wa.. dann bleibt während des Fixierungsvorganges der Knoten N₂ auf der Spannung Vss, während der Knoten lliC SpdllllÜMJi r

angehoben wird. Infolgedessen steigt die Gatc-Drain-Spannung dts transistors Qi auf + 20 V an, während die Gate-Drain-Spannung des Transistors Qi ebenfalls erhöht wird, jedoch von - 10 V auf -20 V. Daher wird, wenn die Schwellenspannung eines der beiden Transistoren Qi oder Q, um beispielsweise 2 V angehoben worden ist, die Schwellenspannung des anderen der beiden Transistoren um etwa den gleichen Betrag vermindert, so daß die beiden Verschiebungen der Schwellenspannungen sich gegenseitig verstärken. Es ist wichtig zu bemerken, daß ausschließlich der Zustand der Kippstufe zu der Zeit, zu der Vp₁, für die Fixierung oder energieunabhängige Speicherung erhöht wird, dafür bestimmend ist. bei welchem der Transistoren Qi Lind C-i eine positive Veränderung der Schwellenspannung und bei welchem eine negative Verschiebung der Schwellenspannung stattfindet. Bei dem gerade angenommenen Fall ist es selbstverständlich der Transistor C4. der unmittelbar vor Beginn des Fixierungsschrittes leitend war. dessen Schwp'lenspannung erhöht wird. Weiterhin ist es bei der NOVRAM-Kippstufe nicht erforderlich, daß Impulse hoher Spannung mit beiden Polaritäten zugeführt werden. Die Spannungsdifferenzen von + 20 V und - 20 V, die innerhalb der Kippstufe benötigt werden, werden von einer einzigen +20 V Speisespannung durch die Kreuzkopplung abgeleitet, welche die benötigten Feld-Polaritäten an den durch-•unnelbaren dünnen Oxidschichten widerspiegelt.

Die Veränderung der Schwellenspannungen der FATMOS-Transistoren Ci und φ bleibt bei Raumtemperatur mehrere |ahre bestehen, kann jedoch durch Anlegen eines folgenden Impulses in der Größenordnung von 20 V für etwa !0 μ5 an die V_DCr\ .eitiing wieder rückgängig gemacht werden. Am Ende des Fixierungs-Impulses kann die Spannung auf der Voo-Leitung abgeschaltet werden, wie es F i g. 5 zwischen den Zeiten ti und t₃ zeigt. Wenn die Spannung dann wieder eingeschaltet wird, nimmt die Kippstufe automatisch den Schaltzustand wieder an, der durch die Differenz zwischen den Schwellenspannungen bestimmt ist, der durch die Verschiebung der Schwellenspannungen während des Fixierungs-Vorganges erzeugt worden ist.

Die vorausgegangene Beschreibung der Arbeitsweise läßt erkennen, daß die Kippstufe nach Fig. la beim erneuten Anlegen einer Spannung einen Schaltzustand annehmen wird, der stets zu dem Zustand entgegengesetzt ist, der vor dem Anlegen der hohen Spannung, also vor der Fixierung bestand. Wenn also ursprünglich Ct leitend war, wie es oben angenommen wurde, dann

bleibt dieser Transistor beim Einschalten der Spannung, die zur Zeit /3 in Fig.5 anzusteigen beginnt und ihren vollen Wert zur Zeit (4 erreicht, in seiner Tendenz, leitend zu werden, bedeutend hinter dem Transistor Q· zurück, weil die Schwellenspannung von Q* erhöht worden war, während diejenige von Qi durch den Fixierungsvorgang abgesenkt worden war. Tatsächlich wird wegen dieser Verschiebung der Schwellenspannungen Qi zuerst leitend werden, wodurch sofort Q* gesperrt wird, und dies ist dann der Zustand der Kippstufe für den Rest der Zeit, während der Vqd an der Kippstufe anliegt, also von U bis fs- Diese Umkehrung bedeutet kein Problem, da in einer Gruppe von Speicherzellen, die alle von solchen Kippstufen gebildet werden, jede einzelne Kippstufe in gleicher Weise einen umgekehrten Zustand annimmt. Außerdem kann der wahre oder nicht umgekehrte Zustand wieder hergestellt weiJen, indem einfach der Hochspannungs-Schreibvorgang wiederholt wird, was gemäß Fig.5 zwischen den Zeiten rs und U, stattfindet.

Die durch Größe und Dauer bestimmte Form des i !öchspäünungs-impülses auf der Leitung Vbo, die für eine energieunabhängige Fixierung oder für ein Löschen, erforderlich ist, hängt allgemein von verschiedenen Parametern der FATMOS-Transistoren selbst ab. Der wichtigste Parameter ist die Dicke der dünnen, durchtunnelbaren Oxidschicht 37. Andere wichtige Parameter bestehen in der Zusammensetzung und der Dicke der dielektrischen Schicht zwischen der Gate-Eiektrode 31 und der potentialfreien Elektrode 33. Ein weiterer wichtiger Faktor ist die Größe der Überlappung zwischen der Gate-Elektrode 31 und der potentialfreien Elektrode 33 sowie die Größe der dünnen Oxidschicht 37. Diese Größe beeinflußt das Verhältnis zwischen der kapazitiven Kopplung, die zwischen der Drainzone 25 und der potentialfreien Elektrode 33 besteht, und der kapazitiven Kopplung, die zwischen der potentialfreien Elektrode 33 und der Gate-Elektrode 31 besteht. Diese Kapazitäten werden als Cfd und Cfg bezeichnet. Alle diese Parameter können bei der Herstellung der Anordnung frei gewählt werden. Nachdem diese Parameter durch die Auswahl bestimmter Verfahrensschritte festgelegt sind, ist es noch möglich, das Fixieren und Löschen von Schaltzuständen bei mehreren Spannungspegeln vorzunehmen, und es kann möglicherweise ein Kompromiß zwischen der Höhe der Spannung und der Impulsdauer geschlossen werden. Damit eine vorgegebene Schwellenspannung entweder in positiver oder negativer Richtung verschoben wird, ist es erforderlich, eine Gate-Drain-Spannung zwischen +12 V und +25 V anzulegen. Die erforderliche Dauer der Spannung hängt von ihrer Höhe ab.

Bei Anlegen einer Spannung von +12 V ist eine Impulsdauer von 10 ms typisch, wogegen bei einer Höhe des Impulses von +25 V eine Impulsdauer von 1 μ$ ausreicht, um die gleiche Verschiebung der Schwellenspannung zu erzielen.

Es hat sich als wünschenswert erwiesen, die durch die Impulse hoher Spannung erzeugte Differenz zwischen den Schwellenspannungen ziemlich klein 711 halten. Ein typischer Werf ist I V. Hierdurch wird es möglich, die in der Kippstufe gespeicherte Information von außen zu Überschreiben, nämlich mittels der Bit- und Bit-Leitungen 13 und 15, indem die Gegentakt-Eigenschaften der Kippstufe dazu benutzt werden, die Ungleichheit der Schwellenspannungen zu überwinden. Daher kann die Kippstufe wahlweise als statischer Schreib-Lese-Speicher (RAM), dessen Informalionsinhalt bei der Standard-Betriebsspannung von 5 oder 10 V geändert werden kann, oder als programmierbarer Festspeicher (PROM) benutzt werden, aus dem die Information wiederholt ausgelesen werden kann, die zuvor mittels der elektrisch induzierten und programmierten Ungleichheit der Schwellenspannungen dauerhaft gespeichert wurde. Anders ausgedrückt, ist die Kippstufe nach F i g. 1 a in der Lage, Informationen gleichzeitig auf zwei Niveaus zu speichern. Auf einem Niiveau ist die Information dauerhaft in der Zelle gespeichert, während auf dem anderen Niveau die Information vorübergehend gespeichert ist Die vorübergehend gespeicherte Information kann wiederholt auf den neuesten Stand gebracht und geändert werden, ohne daß dadurch die darunterliegende, permanent gespeicherte Information gestört wird, die durch geeignetes Abfragen der Zelle abgerufen werden kann.

Eine typische Anwendung der neuen Kippstufe nach Fig. la besteht in einer Speicheranordnung, die als statisches RAM brauchbar ist. Bevor die Betriebsspannung abgeschaltet wird oder wenn ein bevorstehender Ausfall der Betriebsspannung festgestellt wird, kann die Betriebsspannung Vdd vorübergehend auf +20 V

2ϊ angehoben werden, um zu bewirken, daß alle in dem Speicher enthaltenen Informationen in Form geänderter Schwellenspannungen in den FATMOS-Transistoren Qi und Qt fixiert werden. Wenn danach die Betriebsspannung wieder hergestellt wird, erscheint die

in zuletzt in das RAM eingeschriebene Information in negierter oder komplementärer Form an jeder Speicherzelle. Da der zur Änderung der Schwellenspannungen der Transistoren Qi und <?4 mittels der Durchtunnelung dienende Vorgang nur äußerst geringe

r. Ströme erfordert, typische Werte liegen unter 1 μΑ für große Speicheranordnungen, ist es relativ leicht, an das den Speicher enthaltende Chip einen +20 V Spannungsimpuls anzulegen, beispielsweise durch Spannungsvervielfachung ausgehend von der Betriebsspannung von +5 V oder durch Entladen eines kleinen äußeren, auf +20 V aufgeladenen Kondensators.

Wie oben angegeben, hat die erfindungsgemäße Kippstufe, von der eine Ausführungsform in Fig. la dargestellt ist. zwei Speicherniveaus, nämlich ein

■π vorübergehendes oder energieabhängiges und ein permanentes oder energieunabhingiges Niveau. Normalerweise wird die Kippstufe im energieabhängigen Zustand betrieben, bei dem Informationen häufig geändert werden, jedoch auch bei Ausfall der Betriebs-

>o spannung verlorengehen. Die andere Betriebsart wird typischerweise dann benutzt, wen ein Ausfall der Betriebsspannung bevorsteht, in welchem Fall die Spannung Von auf einen ausreichend hohen Pegel angehoben wird, um eine Veränderung der Schwellenspannung zu bewirken, die ausreichend ist, um der Kippstufe die Fähigkeit zu verleihen, sich an die Information zu erinnern, die sie unmittelbar vor dem Erhöhen der Spannung besaß, so daß bei einem Verlust der Betriebsspannung nach der Veränderung der

ho Schwellenspannung die Kippstufe bei Wiederkehr der Betriebsspannung in einen Zustand gebracht wird, der die Information widerspiegelt, die sie unmiUelbaf vor dem Fixieren der Information hatte. Nachdem die Kippstufe erneut eingeschaltet worden ist. kann sie erneut Informationen in energicabhängiger Form aufnehmen, die, wie gerade erläutert, die Veränderungen der Schwellenwerte der Transistoren Q2 und Q, überwinden kann, welche erhalten bleiben. Wenn

jedoch ein Spannungsausfall erneut eintreten sollte, hätte die Kippstufe stets die ursprüngliche Erinnerung an die nicht-energieabhängige Information, welche in der Kippstufe durch den Schwellenspannungs-Verschiebungsimpuls hoher Spannung auf der Leitung VOd gespeichert wurde. Demgemäß bleibt die permanente, energieunabhängige Information von allen nachfolgend eingeschriebenen, vorübergehenden oder energieabhängigen Informationen unbeeinflußt. Eine Änderung der dauerhaft gespeicherten Information ist nur durch eine erneute Fixierung, also durch erneutes Einschreiben einer permanenten, energieunabhängigen Information möglich.

Die Kippstufe nach F i g. 1 a ist dadurch gekennzeichnet, daß es die Steuer-Transistoren Qi und Qa sind, die veränderbare Schwellenspannungen besitzen. Überlegungen zeigen, daß die gerade bezüglich dieser Kippstufe beschriebenen Vorteile auch für eine alternative Form gelten, die in Fig. Ib dargestellt ist und bei der es die Last-Transistoren Qi und Qi sind, denen veränderbare Schwellenspannungen gegeben worden sind.

Ein besseres Verständnis des körperlichen Aufbaues der Kippstufe nach Fig. la läßt sich durch eine Betrachtung der Fig.4 und 4a gewinnen, die den tatsächlichen Aufbau einer solchen Kippstufe auf einem Substrat 39 aus N-Silicium zeigen. In dem Substrat 39 ist durch übliche, entgegengesetzte Dotierung eine P-MuI-de 41 gebildet. Die Linie 43 bezeichnet einen Rand der P-Mu!de und ist, wie aus Fig.4 ersichtlich, von einem P+ -Schutzband 45 überfangen, dessen eigene Grenzen durch die Linien 45a und 456 bezeichnet sind. Weitere P * -Bereiche in dem N-Substrat 39 umfassen einen Stretfi-147, der am oberen Rand der F i g. 4 eine Grenze bildet, und zwei einander gegenüberstehende L-förmige Bereiche 49 und 51.

Innerhalb der P-Mulde 41 befinden sich N ⁺ -Bereiche 53.55,57,59 und 61. Über die N- und P-Bereiche hinweg ist die gesamte Substrat-Oberfläche von einer dicken Oxidschicht 63 bedeckt, die über den Kanalzonen der Transistoren Qi bis Qt, verdünnt ist, wie es die Bereiche 63.7 und 636 in Fig.4a zeigen. Die Kanalzone jedes Transistors ist in Fig.4 durch ein gestricheltes Rechteck dargestellt, welches das Symbol des Transistors, also beispielsweise Q4. umgibt. Bei Bedarf kann die Oxidschicht 63 noch von einer Nitridschicht 64 bedeckt sein.

Über die Oxidschicht 63 hinweg erstrecken sich drei Metallbänder 65, 67 und 69. Sie tauchen an den Stellen, an denen das Oxid 63 verdünnt ist, wie beispielsweise an den Stellen 63a und 636. bis dicht zur Oberfläche des Substrates 39 hinab. In diesen Bereichen bilden die Metallbänder einen integralen Teil der Transistoren, nämlicli Heren Gate-Elektroden, von denen zwei durch die Metallflächen 65a und 69a in F i g. 4a dargestellt sind. Außerdem dienen die Mctallbänder 65, 67 und 69 zur elektrisch leitenden Verbindung der verschiedenen Transistoren Q\ bis Qt,. Zu diesem Zweck weisen sie Verlängerungen auf. die sich durch Öffnungen der Oxidschicht 63 hindurch zu den verschiedenen dotierten Zonen erstrecken, welche die Source- und Drain-Zonen dieser Transistoren bilden. Wie F i g. 4a zeigt, erstreckt sich ein Fortsatz des Metallbandes 67 durch eine Öffnung 69 in der Oxidschicht 63 und stellt einen Kontakt zum N⁴-Bereich 55 her. Zur Vervollständigung der NOVRAM-Kippstufe nach den Fig. 4 und 4a dienen zwei potentialfreie Elektroden 73 und 75 aus dotiertem polykristallinem Silicium, die kleine Vorsprünge 73a und 75a aufweisen, wo diese Elektroden in Richtung auf die Oberfläche des Substrates vorspringen, um die Tunnelzone zu bilden, wie es am besten F i g. 4a zeigt. Es versteht sich, daß die spezielle Ausbildung der integrierten Schaltung, die soeben an Hand der F i g. 4 und 4a im einzelnen beschrieben worden ist, nur eine von vielen Möglichkeiten veranschaulicht, die zur praktischen Verwirklichung der Erfindung benutzt werden können.

Als Alternative zu den oben behandelten Betriebsarten für die Kippstufen nach den Fig. la und Ib, bei denen die Information normalerweise auf dem energieabhängigen Niveau gespeichert wird, kann die erfindungsgemäße Kippstufe auch im Normalbetrieb mit einer erhöhten Betriebsspannung von beispielsweise + 25 V betrieben werden, so daß alle darin gespeicherten Informationen energieunabhängig fixiert sind. In diesem Fall wird es unnötig, die Betriebsspanms-g vor einem Ausfall zu erhöhen, um die Information bis zur Wiederherstellung der Betriebsspannung zu speichern.

Fig.6 zeigt eine NOVRAM-Kippstufe, die der Kippstufe nach F i g. 1 a ähnlich ist, die jedoch dadurch verbessert worden ist, daß in jedem Zweig der Schaltung ein IGFET hinzugefügt worden ist, dessen Source-Drain-Strecke in Serie zur Source-Drain-Strekke des Steuer-IGFET dieses Zweiges geschaltet und dessen Gate-Elektrode mit der Gate-Elektrode des Treiber-IGFET dieses Zweiges verbunden ist. Demgemäß sind die Source-Drain-Strecken der zusätzlichen

j« IGFETs Qj und Qt in Serie zu den Source-Drain-Strekken der zugeordneten FATMOS-Transistoren Qi und Qt geschaltet, während die Gate-Elektrode des IGFET Q₇ mit der Gate-Elektrode des FATMOS-Transistors Qi und die Gate-Elektrode des IGFET Qt mit der Gate-Elektrode des FATMOS-Transistors Q_A verbunden ist. Eine ähnliche Verbesserung gegenüber der NOVRAM-Kippstufe nach Fig. Ib zeigt die Kippstufe nach Fig. 7, die zusätzliche IGFETs Q₇ und Qs enthält, deren Source-Drain-Strecken in Serie zu denjenigen der zugeordneten FATMOS-Last-Transistoren Qi und Q₃ geschaltet sind. Während bei der Kippstufe nach F i g. 6 die zusätzlichen IGFETs Qs und Q, zwischen den Knoten N] bzw. Ni und der Vss-Lcitung angeordnet sind und an der Schaltfunktion teilnehmen, bilden die zusätzlichen IGFETs Q und Qg in der Kippstufe nach Fig. 7 Teile der Lastglieder in den beiden Zweigen der Schaltung.

Die in den F i g. 6 und 7 dargestellte Verbesserung kann nicht nur in CMOS-Technologie verwirklicht werden, sondern auch bei NOVRAM-K'ppstufen, bei denen alle Kanalzonen vom N-Typ oder P-Typ sind. Bei Anwendung der CMOS-Technologie, wie sie bei den Kippstufen nach drn Fig.6 und 7 Anwendung findet, haben die Last-Transistoren, also die oberhalb der Knoten /Vi und N2 angeordneten Transistoren, P-Kanalzonen, wogegen die Steuer-Transistoren, also die unterhalb der Knoten N] und Λ/2 angeordneten Transistoren, Bauelemente mit N-Kanal sind. Wenn eine Technologie mit reinen N- oder P-Kanalzonen ange-

(,0 wendel wird, wie bei den in den Fig.8, 9 und 10 dargestellten Schaltungsanordnungen, bilden die Transistoren mit veränderbarer Schwellenspannung stets die Steuerglieder.

Drei Beispiele von NOVRAM-Kippstufen, die FAT-MOS-Transistoren als Transistoren mit veränderbarer Schwellenspannung verwenden und deren Transistoren alle N-Kanalzonen aufweisen, sind in den F i g. 8, 9 und IO veranschaulicht. Es sei an dieser Stelle erwähnt, daß

die Bitleitungs-Transistoren Cs und Ob, die in den grundlegenden Schaltbildern der NOVRAM-Kippstufen nach den Fig. ta und Ib sowie auch in der CMOS-Ausführung der verbesserten NOVRAM-Kippstufen nach den Fig.6 und 7 dargestellt sind, zur Vereinfachung bei allen Ausführungsformen mit N-Kanal nach den F i g. 8,9 und 10 fortgelassen worden sind. Es versteht sich auch, daß solche Eingangs-Transistoren wie Qs und Qs nur eine Möglichkeit zum Einschreiben und Auslesen von Informationen in bzw. aus NOVRAM-Kippstufen darstellen.

Die in Fig.8 dargestellte, erste der ausschließlich N-Kanäle aufweisenden NOVRAM-Kippstufen ist dadurch gekennzeichnet, daß ihre Last-Transistoren Q\ und Q3 zu allen Zeiten in den leitenden Zustand gesteuert sind, weil ihre Gate-Elektroden mit der Vdo-Leitung verbunden sind. Es ist jedoch das Ausmaß, in dem die Last-Transistoren Q\ und Qi leitend sind, sehr viel geringer als das Ausmaß, in dem die Steuer-Transistoren Q2 und Qi des einen Zweiges und Q, und Qa des anderen Zweiges leitend sind. Daher wirkt jeder Zweig als Spannungsteiler, in dem, wenn die Treiber-Transistoren leitend sind, deren Impedanz sehr viel geringer ist als die Impedanz des Last-Transistors, so daß einer der I/O-Knoten N\ oder /V2 im wesentlichen auf dem Potential Vss liegt. Umgekehrt, wenn die Steuer-Transistoren in einem Zweig gesperrt sind, ist ihre Impedanz sehr viel größer als diejenige des Last-Transistors in diesem Zweig, so daß der I/O-Knoten dieses Zweiges praktisch auf das Potential Von ansteigt. Kurz gesagt, wechselt in jedem Zweig das Potential des I/O-Knotens im wesentliche;, zwischen V₀₀ und Vss, wenn die Steuer-Transistoren dieses Zweies ein- bzw. ausgeschaltet werden.

Die nur N-Kanalzonen aufweisende Schaltungsanordnung nach F i g. 8 ist einfacher ais die CMOS-Schaltungsanordnung nach F i g. 6, benötigt aber auch erheblich mehr Leistung, weil sie ständig von Strom durchflossen ist. Die NOVRAM-Kippstufe stimmt mit der nach F i g. 8 im wesentlichen überein, abgesehen von zwei Unterschieden. Zunächst sind die Last-IGFETs Q\ und Qi der Kippstufe nach Fig.9 Transistoren vom Verarmungstyp, wogegen die Steuer-IGFETs Trans^;-storen vom Anreicherungstyp sind. Zweitens sind die Gate-Elektroden der Last-IGFETs Q\ und Qi mit den Source-Zonen dieser Transistoren verbunden und nicht mit deren Drain-Zonen, wie es bei der Kippstufe nach F i g. 8 der Fall war. Für die Last-Transistoren Q\ und Qi wurde der Verarmungstyp gewählt, weil ihre Gate-Source-Spannung gleich Null ist, was eine solche Charakteristik erfordert, daß diese Transistoren bei einer Gate-Source-Spannung von O V ständig leitend sind. Typische Schwellenspannungen für solche Bauelemente liegen zwischen -0,5 und -3 V.

Die in Fig. 10 dargestellte Alternative zu den Schaltungsanordnungen nach den Fig. 8 und 9 besteht einiach darin, daß ein integrierter Widerstand an Stelle der IGFETs Q\ und Qj als Lastglieder für die NOVRAM-Kippstufe benutzt werden. Zur Integration der Widerstände R\ und Ri mit den übrigen Komponenten der Kippstufe können beispielsweise dotierte polykristalline Streifen dienen.

Es wurde oben ziemlich detailliert an. Hand der F i g. 4 und 4a eine Möglichkeit zur Ausbildung der CMOS-NOVRAM-Kippstufe nach Fig. la beschrieben. Es wurde relativ einfach, diese Schaltungsanordnung durch Addition zusätzlicher IGFETs zu modifizieren, wie beispielsweise der IGFETs Qj und Qg der Kippstufe nach F i g, 6, Tatsächlich werden drei verschiedene Möglichkeiten der Addition solcher zusätzlicher IG-FETs in die Fig.ll, 11a, 12, 12a und 13, 13a veranschaulicht Jede der Figuren zeigt zwei der sechs Transistoren der Kippstufe nach Fig.6, nämlich den FATMOS-Transistor Qi und den IGFET Qi mit fester Schwellenspannung. Der FATMOS-Transistor Qi umfaßt die gleichen Grundelemente, welche der als Beispiel in den F i g. 2 und 2a dargestellte und oben beschriebene FATMOS-Transistor aufweist Um einen Vergleich zu erleichtern, sind diese Elemente in den Fig.ll. 11a, 12, I2a und 13 13a mit den gleichen Bezugszeichen versehen wie in den F i g. 2 und 2a, denen lediglich der Buchstabe a. ft oder c folgt Demgemäß sind beispielsweise bei der in den Fig.ll und 11a dargestellten Anordnung in einem P-Bereich 21a des Substrats eine Source-Zone 23a und eine Drain-Zone 25a gebildet und es sind diese Zonen durch eine Kanalzone getrennt die mit Q2 bezeichnet ist In einer Oxidschicht 26a befindet sich über der Kanalzone des Transistors Qi eine potentialfreie Elektrode 33a, die einen kleinen Fleck 35a aufweist in dessen Bereich sie von der Oberfläche der Drainzone 25a einen nur sehr geringen Abstand hat. Über der potentialfreien Elektrode 33a befindet sich auf der Oberfläche der Oxidschicht 26a die Gate-Elektrode 31a. Was in Fig. 11 a nicht erkennbar, jedoch in Fig. 11 dargestellt ist, ist die Tatsache, daß der P-Bereich 21a tatsächlich ein Teil einer P-Mulde 79a ist, die in einem N-Substrat gebildet wurde, das die P-Mulde vollständig umgibt.

Um den zusätzlichen IGFET zu biiden, dessen Source-Drain-Strecke in Serie zu der Source-Drain-Strecke des FATMOS-Transistors Qi geschaltet ist. wird in einigem Abstand von der N+ -Diffusionszone

J5 23a, die als Source des FATMOS-Transistors Q₂ dient, eine zusätzliche N^f-Diffusionszone 81 gebildet. Der P-Bereich zwischen den Diffusionszonen 23a und 81 dient als Kanalzonc für den zusätzlichen Transistor QT, dessen Drainzone von der gleichen Diffusionszone 23a gebildet wird, die als Source^one fC,- den Transistor Qi dient während die Sourcezone des zusätzlichen Transistors von der zusätzlichen Diffusionszone 81 gebildet wird. Die Betriebsspannung Vss wird an die zusätzliche Diffusionszone 81 anstatt unmittelbar an die Sourcezone 23a des FATMOS-Transistors Qi gelegt, was zum Ergebnis hat. daß die Source-Drain-Strecken der beiden Transistoren Qi und Qi in Serie geschaltet werden. Die Gate-Elektrode des zusätzlichen IGFET Qj wird von einem polykristallinen Band 85 gebildet, das in

jo der Oxidschicht 26a in der gleichen Höhe angeordnet ist wie die potentialfreie Elektrode 33a. Der Kontakt /ur Gate-Elektrode 85 des IGFET Q₁ wird von der Gate-Elektrode 31a durch eine Verlängerung 31a' derselben hergestellt, die mit der Gate-Elektrode 85 des Transistors Qj durch eine Öffnung 83 in der Isolierschicht 26a hindurch in Verbindung steht.

Aus der vorstehenden kurzen Beschreibung der in den Fig.ll und I la dargestellten Anordnung geht hervor, daß zu dem FATMOS-Transistor Qi ein

ho zusätzlicher Transistor Qi hinzugefügt wurde, dessen Source-Drain-Strecke in Serie zu derjenigen des FATMOS-Transistors Qi geschaltet ist und dessen Gate-Elektrode unmittelbar mit der Gate-Elektrode dieses Transistors verbunden ist.

Das Hinzufügen des Transistors Qi erfolgte bei der Ausführungsform nach den Fig.ll und I la durch Anbringen einer zusätzlichen Diffusionszone und einer zusätzlichen, getrennten Gate-Elektrode. Eine Alterna-

live, bei welcher die Addition eines IGFET solche Maßnahmen nicht erfordert, ist in den Fig. 12 und 12a dargestellt Diese Ausführungsform unterscheidet sich von der in den Fi g. 2 und 2a dargestellten Grundform im wesentlichen dadurch, daß die Kanalzone zwischen den Source- und Drainzonen 236 und 256 zwei Zwecken dient Zunächst dient sie als Mittel zur Modulation der Impedanz zwischen der Sourcezone 236 und der Drainzone 256 in Abhängigkeit von Spannungen an der Gate-Elektrode 316 sowie in Abhängigkeit von Ladungen, die dauernd auf der potentialfreien Elektrode 336 in der an Hand der F i g. 2 und 2a beschriebenen Weise gespeichert sind. Zweitens dient jedoch die gleiche Kanalzone in dem als Qj bezeichneten Bereich zur Modulation der Impedanz zwischen den Source- und Drainzonen 236 und 256 in Abhängigkeit von einer Spannung an der Gate-Elektrode 316 in einer Weise, die der Betriebsweise eines IGFET mit fester Schwellenspannung entspricht da in dem Bereich Q7 die Gate-Elektrode 316 die Kanalzone unmittelbar über- jo deckt und ihre Wirkung nicht von Elektronen beeinflußt wird, die sich auf der pöieniialfreien Elektrode 336 befinden, welche kurz vor diesem Abs-hnitt der Kanalzone endet Als Ergebnis umfaßt die Anordnung nach den Fig. 12 und 12a sowohl ein IGFET mit fester >i Schwellenspannung, deren Gate-Elektrode von dem Element 316 gebildet wird, als auch einen FATMOS-Transistor, dessen Gate-Elektrode, potentialfreie Elektrode und Drainzone von den Elementen 316, 336 und 256 gebildet wird. so

Eine ähnliche Lösung zeigt auch die Anordnung nach den Fig. 13 und 13a, in der ein einziges Paar von Diffusionszonen 23c und 25c eine Kanalzone begrenzt, die einen mit Q2 bezeichneten zentralen Abschnitt hat, der von einem Arm einer U-förmigen potentialfreien >ϊ Elektrode 33c aus polykristallinem Silicium überdeckt ist, und zwei Randbereiche, die dem zentralen Bereich benachbart sind, beide mit Qj bezeichnet und beide von einem Abschnitt der Gate-Elektrode 31cüberdeckt sind. Der andere Arm der potentialfreien Elektrode 33c w erstreckt sic.i über die Drainzone 25c. wo sie sich an einer Stelle der Drainzone nähert, um dort die dünne, durchtunnelbare Oxidschicht zu bilden. A;>.ch hier ist wieder ähnlich wie bei der Anordnung nach den Fig. 12 und 12a der zentrale Abschnitt Q2 der Kanalzone der Bereich, der auf die an der Gate-Elektrode 31c anliegende Spannung sowie auf die Ladungen anspricht, die auf die potentialfreie Elektrode unter Ausnutzung des Tunneleffektes von der Drainzone 25c aufgebracht und dort gespeichert sind. Gleichzeitig dienen die >n Kanalbereiche Qi zur Modulation des Stromflusses zwischen der Sourcezone 23c und der Drainzone 25c in Abhängigkeit von Spannungen auf der Gate-Elektrode 31c. Dei große Vorteil einer Ausbildung der NOVRAM-Kippstufen nach der Erfindung in CMOS-Technologie, r> wie es bei den Grundformen nach den Fig. la und Ib der Fall ist, besteht darin, daß dann, wenn der Last-Transistor eines der Zweige leitet, sein zugeordneter Steuer-Transistor gesperrt ist, so daß außer während des Umschaltens der Kippstufe von einem ihrer w) Zustände in den anderen kein Strom gezogen wird. Es ist dieser Vorteil, der durch das Hinzufügen der Serien-IGFETs Qi und Qg wieder hergestellt oder erhalten wird, weil diese zusätzlichen Transistoren gewährleisten, daß immer dann, wenn einer der h> FATMOS-Steuer-Transistoren Qi oder Q4 gesperrt sein soll, er auch tatsächlich gesperrt ist. Indem auf diese Weise die Grundeigens,.haften der CMOS-NOVRAM-Transistoren erhalten werden, machen es die Ausführungsformen nach den Fig,6 und 7 möglich, die energieunabhängigen Schreiboperationen mit eintm extrem geringen Leistungsbedarf durchzuführen, weil zum Fixieren des Schaltzustandes durch Erhöhen der Spannung Vpo von +10 V auf +20 V lediglich die zusätzliche Ladung geliefert werden muß, die von den Kapazitäten der Kippstufe aufgenommen wird. Diese zusätzliche Ladung ist sehr klein, und es wird von der Kippstufe keine weitere Energie aufgenommen, nachdem die Ladung zugeführt worden ist. Daher ist es möglich, einen einzigen auf beispielsweise +20 V aufgeladenen Kondensator zu benutzen, um die Energie zu liefern, die erforderlich ist, um die in einer ganzen aus NOVRAM-Kippstufen aufgebauten Speicheranordnung enthaltene Information zu fixieren. Das Fixieren der Information erfolgt durch einfaches Entladen des einzigen Speicherkondensators in die Kapazitäten der die Speicheranordnung bildenden NOVRAM-Kippstufen. Da keine der Kippstufen beim Fixieren der Informationen ihren Zustand ändert Indet in keiner der Kippstufen ein Sirornfluß statt, und es wird nur der zum Laden der Kondensatoren erforderliche Strom benötigt. Der Speicherkondensator kann entweder auf dem Chip der integrierten Schaltung gebildet werden, welche die NOVRAM-Kippstufen enthält, oder aber auch außerhalb dieses Chips gebildet werden, wenn ein solcher Kondensator nicht die erforderliche Ladungsmenge speichern kann.

Fig. 14 veranschaulicht ein anderes Beispiel einer Kippstufe nach der Erfindung, die zwei FATMOS-Transistoren 77? 7 und TRS mit N-Kanal und zwei Polysilicium-Widerstände Rl und R2 umfaßt, die zu einer bistabilen Kippstufe miteinander verbunden sind. Die Widerstände R 1 und /?2 sind in Serie zu jeweils einem der Transistoren TR7 und TRS geschaltet, während die Gate-Elektrode des Transistors TR 7 mit dem Knoten zwischen dem Transistor 77? 8 und dem Widerstand R 2 und die Gate-Elektrode des Transistors TRS mit dem Knoten zwischen dem Transistor TR7 und dem Widerstand R 1 verbunden ist. Der bistabilen Kippstufe werden Daten von Datenleitungen 3 und 4 über MOS-Adressier-Transistoren TR9 und TR 10 mit N-Kanal in gleicher Weise zugeführt, wie es für die Kippstufe nach Fig. la beschrieben worden ist. Im Betrieb befindet sich die Kippstufe entweder iii einem ersten stabilen Zustand, in welchem der Transistor TRS gesperrt ist und eine Vorspannung der Gate-Elektrode des Transistors TR 7 zugeführt wird, um der potentialfreien Elektrode des Transistors TR 7 eine Ladung zuzuführen und den Transistor in einen energieunabhängigen leitenden Zustand zu bringen, oder aber in einem zweiten stabilen Zustand, in welchem der Transistor TR 7 gesperrt ist und der Gate-Elektrode des Transistors TRS eine Vorspannung zugeführt wird, die bewirkt, daß ein^ Ladung auf die patentiaifreie Rlektrode des Transistors TR 8 geschrieben wird, so daß dieser Transistor energieunabhängig einen leitenden Zustand erhält. Daher wird in gleicher Weise wie bei einer mit hoher Be.riebsspannung arbeitenden Kippstufe nach Fig. la beim Abschalten und Wiedereinschalten der Betriebsspannung infolge der unsymmetrischen Impedanzen, welche die Transistoren TRl und TRS darstellen, die Kippstufe veranlaßt, einen stabilen Zustand anzunehmen, der zu dem vor Abschalten der Betriebsspannung herrschenden Zustand entgegengesetzt ist. Bei einer Modifikation dieser Schaltungsanordnung könnten die Polysilicium-Widerstände durch

Transistoren ersetzt werden, die als Verarmung*· Lastglieder zu den Transistoren 77? 7 und TR8 in Serie geschaltet sind. An Hand der Fig. 15 bis 18 wird noch eine weitere Verbesserung der vorher behandelten Ausführungsform von NOVRAM-Kippsiufen nach der Erfindung beschrieben. Allen verbesserten NOVRAM-Kippstufen nach den Fig. 15 bis 18 ist das Merkmal gemeinsam, daß die Energieunabhängigkeit des Schaltzustandes unter Verwendung eines einzigen FATMOS-Transistors an Stelle von zweien erzielt wird. Hieraus ergeben sich zwei hauptsächliche Vorteile. Der erste Vorteil beruht auf der Tatsache, daß die dünne Oxidschicht, die zum Diirchtunncln von Ladungen zur potcntialfreien Elektrode eines FATMOS-Transistors dient, der bedeutendste Faktor ist. der zu einer Verminderung der Ausbeute führt, insbesondere bei sehr umfangreichen Speicheranordnungen, bei denen eine einzige mikroskopische Fehlstelle in einer der rli'innon Ovirkrhirhtpn rlpr flriinnp win Kinnitnfpn

ausreicht, um ein ganzes Chip zu verderben. Die Verwendung von nur einem FATMOS-Transistor an Stelle von zweien in jeder Kippstufe vermindert die Gesamtfläche der dünnen Oxidschicht für eine Speicheranordnung auf die Hälfte. Zweitens benötigen FATMOS-Transistorcn etwa die doppelte Größe der Siliciumfläche wie ein Transistor mit fester Schwellenspannung. Die Eliminierung eines der beiden FATMOS-Transistoren einer NOVRAM-Kippstufe reduziert deren Größe und führt so zu einer weiteren Erhöhung der Ausbeute.

Die Fixierung des Schalt/ustandcs unter Verwendung nur eines einzigen FATMOS-Transistors erfordert eine bessere Steuerung des Herstellungsvorganges. Dies wird deutlich, wenn man bedenkt, daß bei der grundlegenden NOVRAM-Kippstufe nach Fig. la das energieunabhängige Einschreiben das Erhöhen der Schwellenspannung eines der FATMOS-Transistoren bei gleichzeitiger Verminderung der Schwellenspannung des anderen FATMOS-Transistors um einen gleichen Betrag bewirkt. Was bei der grundlegenden NOVRAM-Kippstufe nach Fig. la (und ebenso nach Fig. Ib) wirklich von Bedeutung ist. ist die Differenz zwischen den Schwellenspannungen der Transistoren Qi und Qt. Die absolute Größe der Schwellenspannungen, die eine Funktion von Herstellungs-Parametern ist. ist nicht kritisch. Bei den verbesserten NOVRAM-Kippstufen nach den Fig. 15 bis 18 hat dagegen einer der Transistoren, nämlich der Transistor Qt, an Stelle einer veränderbaren Schwellenspannung eine feste Schwellensnannung und es ist daher für das Fixieren der Information einer solchen Kippstufe erforderlich, daß die Schwellenspannung des FATMOS-Transistors Qi auf einen Wert gebracht wird, der entweder über oder unter der Schwellenspannung des Transistors Qt liegt. Daher wird der Absolutwert der Schwellenspannung eines einzigen FATMOS-Transistors wichtig, was eine genauere Prozeßsteuerung sowie eine genauere Einstellung der Spannung des Hochspannungs-Schreibimpulses erfordert.

Der zuletzt genannte Gesichtspunkt soli weiter anhand Fig. 15 erläutert werden, die eine Kippstufe wiedergibt, welche mit der Kippstufe nach Fig. la übereinstimmt, abgesehen davon, daß in F i g. 15 nur der Transistor φ ein FATMOS-Transislor ist und daß für den Transistor Qt eine feste Schwellenspannung von +! V angenommen wird. Damit eine unzweideutige Speicherung von Daten in der Kippstufe möglich ist. müssen die beiden Schwellenspannungen des FAT-

MOS-Transistors Qi entweder höher als 1.5 V oder niedriger als 0.5 V sein. Mit anderen Worten, muß in einem Zustand die Schwellenspannung des FATMOS-Transistors Qi wenigstens um 0,5 V positiver sein als die Schwellenspannung des Transistors Qt, während im anderen Zustand die Schwellcnspannung von Qi wenigstens um 0.5 V negativer sein muß als diejenige von Qt- Es ist völlig unzulässig, daß die Schwellenspannung des FATMOS-Transistors Q2 sich zwischen zwei Pegeln bewegt, die entweder beide höher oder beide t'efer sind als die Schwellenspannung von Qt. weil das zur Folge hätte, daß die Kippstufe nach dem Anlegen der Betriebsspannung nach einem energieunabhängigen Einschreiben für beide Schwellcnspannungen des FATMOS-Transistors den gleichen Zustand einnimmt.

Nachdem auf die Notwendigkeit einer genaueren Fertigungskontrollc für das Einhalten der erforderlichen Schwellcnspannungen der FATMOS-Transistorcn hinjrpwirsrn wnrripn isl muli ani'h erwähnt werden, dall diese Forderung keine ernsthaften Probleme aufwirft.

Unter der Voraussetzung, daß die oben beschriebenen Forderungen bezüglich der Schwellcnspannungen für den FATMOS-Transistor Qi erfüllt sind, ist die Kippstufe nach F i g. 15 sowohl für eine encrgieabhangigc als auch energieunabhängige Informationsspeicherung geeignet, und zwar unter Einschluß der Möglich keil. Informationen in Abhängigkeit von einem Tasten des Spnnungspegels auf der Leitung Vdi> in der gleichen Weise zurückrufen zu können, wie es für die grundlegende NOVRAM-Kippstufe mit zwei IM MOS-Transistoren nach I- ig. la beschrieben ist.

Analog zu der für die Kippstufe nach Cig. 15 beschriebenen Weise kann die grundlegende NOV-RAM-Kippstufc nach Fig. Ib ebenfalls so modifiziert werden, daß sie nur von einem FATMOS-Transistor Gebrauch macht, wie es F i g. 17 zeigt.

Die beiden verbesserten Schaltungsanordnungen nach den Fig. 15 und 17 sind der Verbesserung zugänglich, die in der Addition eines IGFET mit fester Schwellenspannung in Serie zu dem jeweiligen einzigen FATMOS-Transistor besteht, analog zu den oben anhand der F i g. 6 und 7 beschriebenen NOVRAM-Kippstufen. Die Vorteile der Addition eines IGFET mit fester Schwellenspannung in Serie zu einem FATMOS-Transistor mit variabler Schwellenspannung sind die g'eichen wie sie oben mit Bezug auf die Fig. 6 und 7 beschrieben worden sind. Eine Bedingung, die für den zusätzlichen Transistor mit fester Schwellenspannung, der in den beiden Fig. 16 und 18 mit Qs bezeichnet ist. einzuhalten ist, besieht darin daß hei der Anordnung nach Fig. 16 die Schwellenspannung von Q um wenigstens etwa 0.5. V höher sein muß als diejenige von Qs. Wenn nämlich die Schwellenspannungen von Qt und Qs weniger als 0,5 V voneinander entfernt wären, würde die Kippstufe nach einem Fixiervorgang einen unbestimmten Zustand einnehmen, wenn der Fixiervorgang den Transistor Qi in den Zustand mit niedriger Schwellenspannung. also in den leitenden Zustand gebracht hätte. Der Grund dafür besteht darin, daß dann, wenn der FATMOS-Transistor Qi leitet, seine Impedanz vernachlässigbar klein ist. Daher ist der Zustand, den die Kippstufe unter dieser Bedingung annehmen wird, vom Verhältnis der Impedanzen der Transistoren Qt und Q bestimmt. Wenn ihre Impedanzen etwa die gleichen wären, weil sie etwa die gleicher CoKiygijgncnorinjincrgn besitzen, wäre der Zustand de? Kippstufe unbestimmt.

Wenn jedoch die Schwellenspannung von Qt se

gewählt wird, daß sie etwas höher ist als diejenige von Qi. wird die Kippstufe ständig in den einen oder den anderen Zustand geschaltet, wobei der Zustand ausschließlich vor. der Schwellenspannung des FAT-MOS-Transistors Qi abhängt. Die gleichen Parameter und Vorteile gelten auch für die Schaltungsanordnung nach Fig. 18, bei der es sich um eine Verbesserung der Schaltungsanordnung nach Fig. 17 handelt, die darin besteht, daß die Schaltungsanordnung nach Fig. 18 einen zusätzlichen IGFET Q% in Serie zu dem FATMOS-Transistor Q, aufweist. Aus den gleichen Gründen, wie sie oben für die Schaltungsanordnung nach Fig. 16 erläutert wurden, sollte die Schwellenspannung des Transistors Qi wenigstens um 0,5 V höher sein als diejenige von Q<,.

Eine letzte zu behandelnde Verbesserung der NOVRAM-Kippstufe ist schematisch in den F i g. 19 und 21 dargestellt, während eine Draufsicht und ein Querschnitt durch eine Verwirklichung einer solchen Kippstufe als integrierte Schaltung in den Fig. 20 und 20a erscheint. Bei der in Fig. 19 dargestellten Schaltungsanordnung handelt es sich im wesentlichen um eine Verbesserung gegenüber der NOVRAM-Kippstufe mit nur einem FATMOS-Transistor nach Fig. 15. Es sei angenommen, daß in der oben behandelten Kippstufe nach Fig. 15 der Transistor Qt anstatt des Transistors Q₂ der einzige FATMOS-Transistor ist. Die Schaltungsanordnung nach Fig. 19 unterscheidet sich von dieser angenommenen Ausführungsform dadurch, daß die potentialfreie Elektrode des FATMOS-Transistors P₄ gleichzeitig auch dem dazu in Serie geschalteten IGFET Qi zugeordnet ist. Die in F i g. 19 dargestellte, resultierende Schaltungsanordnung weist die gleichen Vorteile auf wie die Schaltungsanordnung nach Fig. 15, was auf der Tatsache beruht, daß auch die Schaltungsanordnung nach Fig. 19 nur eine einzige, durchtunnelbare dünne Oxidschicht aufweist. Darüber hinaus ist jedoch die Schaltungsanordnung nach Fig. 19 derjenigen nach Fig. 15 überlegen, weil beide Transistoren Qi und Qa in deren rechtem Zweig veränderbare Schwellenspannungen aufweisen, deren Verschiebungen, in Abhängigkeit von einem gegebenen Fixierimpuls, einander unterstützen, weil beide Transistoren von entgegengesetzter Leitfähigkeit sind.

Bevor im einzelnen auf die Arbeitsweise der verbesserten NOVRAM-Kippstufe nach Fig. 19 eingegangen wird, soll die Art der Herstellung der Transistoren Q₃ und Qt anhand der Fig. 20 und 20a erläutert werden. In Übereinstimmung mit der Ausbildung der grundlegenden Schaltung, wie sie in den F i g. 4 und 4a dargestellt ist, sind die Transistoren Qi und Q, in einem N-Substrat 91 hergestellt, in dem sich eine P-Mulde 93 befindet Ein P+-dotiertes Schutzband 95 ist an der Substrat-Oberfläche an dem PN-Übergang gebildet, der sich zwischen dem Rand der P-Mulde 93 und dem Substrat 91 befindet. N+-dotierte Source- und Drainzonen 97 und 99 sind in der P-Mulde 93 gebildet und begrenzen den N-Kanal des Transistors Qt. Ähnlich bilden P⁺-dotierte Source- und Drainzonen 101 und 103 im N-Substrat 91 den P-Kanal des Transistors Q₃. Die Oberfläche des Substrats 91 ist von einer Isolierschicht 105 bedeckt für die eine Oxid-Nitrid-Schicht oder eine Nitridschicht bevorzugt wird, obwohl auch eine reine Oxidschicht brauchbar ist Die Dicke der Isolierschicht ist über den dotierten Bereichen 97 und 103 vermindert, um die Herstellung von Kontakten 107 und 109 zu diesen Zonen durch öffnungen in der Oxidschicht zu erleichtern. Der Kontakt 107 dient dazu, die Leitungsspaiiiumg Kss an die Sourcezone 97 des Transistors Qt anzulegen, während der Kontakt 109 dazu dient, die Leitungsspannung Von an die Sourcezone des Transistors Q₃ anzulegen. In der Isolierschicht 105 vergraben ί befindet sich eine potentialfreie Elektrode 111, die zwei Arme lila und 1116 aufweist, die sich von einem gemeinsamen Rumpf zu Stellen zwischen den N ⁺ -Zonen 97 und 99 bzw. den P+Zonen 101 und 103 erstrecken. Der erste Arm UIa der potentialfreien

ίο Elektrode ist mit einer kleinen Stelle versehen, an der sich die Elektrode senkrecht in Richtung auf das Substrat 91 erstreckt. Diese Stelle befindet sich vorzugsweise über der Drainzone 99 des Transistors Q*.

Auf der Oberfläche der Isolierschicht 105 ist eine

!■> Gate-Elektrode 115 angeordnet, die sich allgemein oberhalb der potentialfreien Elektrode 111 befindet und die ebenfalls zwei Arme 115<? und 1156 aufweist, die von einem gemeinsamen Rumpf ausgehen und zum Steuern der Transistoren O* und Oj dienen. Der Aufbau der

:ii Transistoren Qi end Qt wird durch ein Metallband 118 vervollständigt, das sich an seinen entgegengesetzten Enden mittels Kontakten 117 und 119 zu den Drainzonen 99 und 100 der Transistoren Qt und Qi erstreckt. Das Metallband 118 verbindet demnach die

2') Drainzonen der Transistoren Qi und Qt und bildet demnach den I/O-Knoten Λ/2 dieses Zweiges. Das Band 118 ist mit einem Fortsat/ 118a versehen, der dazu dient, den ΙΟ-Knoten mit den Gate-Elektroden der Transistoren Q\ und Qi zu verbinden, welche in den F i g. 20 und

jo 20a nicht dargestellt sind.

Die Betrachtung der F i g. 20 und 20a läßt zwei IGFETs entgegengesetzter Leitfähigkeit erkennen, die dicht gepackt und mit einer gemeinsamen potentialfreien Elektrode sowie auch einer gemeinsamen Gate-Elek-

r, trode versehen sind. Die gemeinsame potentialfreie Elektrode hat nur eine einzige durchtunnelbare dünne Oxidschicht, welche durch den Vorsprung 113 der Elektrode gebildet wird. So lange an die Schaltungsanordnung zwischen den Punkten VOo und Vss normale Spannungen angelegt werden, die nicht zum Verschieben der Schwellenspannungen ausreichen, arbeiten die beiden Transistoren Qi und Qt als CMOS-Inverter. Wenn die Spannungsdifferenz Vpr,— V_wauf einen Wert von +20V angehoben wird, findet jedoch ein Durchtunneln der dünnen Oxidschicht über der Drainzone 99 des Transistors Qt statt, so daß sich Ladungen auf der potentialfreien Elektrode 111 ansammeln. Diese Ladungen haben die gleiche physikalische Wirkung auf die Kanalzonen beider Transistoren

_;n Qi und Qi. In beiden Kanaizonen befinden sich weniger Elektronen, als dort vorhanden wären, wenn Elektronen auf der potentialfreien Elektrode fehlten, weil die Elektronen auf der potentialfreien Elektrode eine abstoßende Wirkung auf die Elektronen in den Kanalzonen der Transistoren Q₃ und Qt haben. Da jedoch die Transistoren Q₃ und Qt von entgegengesetzter Leitfähigkeit sind, hat dieses Elektronendefizit auf die Arbeitsweise der Transistoren entgegengesetzte Wirkungen. Es wird die Schwellenspannung des Transistors Q₃ vermindert, der Transistor also stärker leitend, wogegen die Schwellenspannung des Transistors Qt erhöht wird, dieser Transistor also weniger leitend wird, und zwar im wesentlichen um gleiche Beträge.

Es sei beispielsweise für die Schaltungsanordnung nach Fig. 19 angenommen, daß ursprünglich die Transistoren Q\ und Q₃ eine P-Kanalspannung von — 1 V haben, wogegen die Schwellenspannungen der

N-Kanal-Transistoren φ und Qa jeweils + 1 V betragen. Nach einer Fixierung des Betriebszustandes durch Anheben der Spannung Vpo auf etwa +20 V für die Dauer von etwa 10 s, befinden sich auf der potentialfreien Elektrode 111 entweder mehr oder weniger Elektronen als zuvor, je nach dem Zustand der Kippstufe vor dem Anheben der Spannung Voi> Unter der Annahme, daß sich Elektronen auf der potentialfreien Elektrode Ml befinden, ändern sich die Schwellenspannungen der Transistoren Qy und Q* um den gleichen Betrag, wobei die Schwellenspannung von Qy vermindert und die Schwellenspannung von Qa erhöht wird.

Typische Werte siid +3 V für die Schwellenspannung von φ und +1 V für die Schwellenspannung von Qj. Als Ergebnis wird beim Wiederanlegen der Betriebsspannung an die NOVRAM-Kippstufe nach Fig. 19 deren Zustand durch die neuen Schwellenspannungen der beiden Transistoren Q₃ und Q₄ bestimmt, und zwar stärker ausgeprägt als bei der Schaltungsanordnung nach Fig. 15. Demnach ist das, was hier realisiert worden ist, im wesentlichen eine NOVRAM-Kippstufe mit zwei Transistoren, die FATMOS-Eigenschaften haben, aber eine potentialfreie Elektrode mit einer einzigen dünnen Oxidschichtstelle gemeinsam haben.

Hier/u IO Blatt Z

Claims (21)

1. Patentansprüche:

   t. Bistabile Kippstufe mit zwei an die Pole einer gemeinsamen Betriebsspannungsquelle angeschlossenen Zweigen, in denen jeweils ein Steuerglied und ein Lastglied in Serie geschaltet sind und wenigstens das Steuer- oder Lastglied von einem IGFET gebildet wird, dessen Source-Drain-Strecke in den Zweig eingeschaltet und dessen Gate-Elektrode mit dem Knoten zwischen dem Steuerglied und dem Lastglied des jeweils anderen Zweiges verbunden ist, so daß, wenn einer der IGFETs leitend ist, die Spannung zwischen den Knoten sich der Betriebsspannung nähert und die Potentiale der Knoten anzeigen, welcher der IGFETs leitend ist, dadurch gekennzeichnet, daß wenigstens einer der über Kreuz geschalteten IGFETs eine durch Erhöhen der Gatespannung über einen vorbestimmten Pegel in bezug auf das Potential einer seißes anderen Elektroden veränderbare Schwellenspannung besitzt.
2. 2. Kippstufe nach Anspruch 1, dadurch gekennzeichnet, daß die Schwellenspannung des wenigstens einen IGFETs durch Erhöhen von dessen Gate-Drain-Spannung bis über einen vorbestimmten Wert veränderbar ist.
3. 3. Kippstufe nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die mit einer Einrichtung zum vorübergehenden Erhöhen der Betriebsspannung auf einen zum Verändern der Schwellenspannung des wenigstes einen IGFETs ausreichenden Wert versehen ist.
4. • 4. Kippstufe nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, tiaß ir jedem Zweig das js Steuerglied von einem IGFET gebildet wird, dessen Source-Drain-Strecke in den jeweiligen Zweig eingeschaltet und dessen Gate-Elektrode mit dem Knoten des anderen Zweiges verbunden ist, und daß die IGFET-Steuerglieder entgegengesetzt veränderbare Schwellenspannungen aufweisen, so daß eine Erhöhung der Betriebsspannung über den vorbestimmten Pegel entgegengesetzte Verschie bungen der Schwellenspannungen der Steuerglieder zur Folge hat.
5. 5. Kippstufe nach Anspruch 4, dadurch gekennzeichnet, daß in jedem Zweig ein weiterer IGFET angeordnet ist, dessen Source-Drain-Strecke in Serie zum IGFET des Steuergliedes geschaltet und dessen Gate-Elektrode mit der Gate-Elektrode des Steuer-IGFET verbunden ist.
6. 6. Kippstufe nnch einem der Ansprüche I bis 3, dadurch gekennzeichnet, daß in jedem Zweig das Lastglied von einem IGFET gebildet wird, dessen Source-Drain-Strecke in den jeweiligen Zweig eingeschaltet und dessen Gate-Elektrode mit dem Knoten des anderen Zweiges verbunden ist, und daß die IGFET-Lastglieder entgegengesetzt veränderbare Schwellenspannungen aufweisen, so daß eine Erhöhung der Betriebsspannung über den vorbe- t,o stimmten Pegel entgegengesetzte Verschiebungen der Schwellenspannungen der Lastglieder zur Folge hat.
7. 7. Kippstufe nach Anspruch 6, dadurch gekennzeichnet, daß in jedem Zweig ein weiterer IGFET angeordnet ist, dessen Source-Drain-Strecke in Serie zum IGFET des Lastgliedes geschaltet und dessen Gate-Elektrode mit der Gate-Elektrode des

   Last-IG FET verbunden ist.
8. 8. Kippstufe nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die über Kreuz geschalteten IGFETs die Steuerglieder der jeweiligen Zweige bilden, daß nur eines der Steuerglieder eine veränderbare Schwellenspannung besitzt und die Schwellenspannung über einen Bereich veränderbar ist, der die Schwellenspannung des anderen Steuer-IGFET einschließt
9. 9. Kippstufe nach Anspruch 8, dadurch gekennzeichnet, daß zu der Source-Drain-Strecke des Steuer-IGFET mit veränderbarem Schwellenwert die Source-Drain-Strecke eines weiteren IGFET in Serie geschaltet ist, während deren Gate-Elektroden miteinander verbunden sind, und daß die Schwellenspannung des weiteren IGFET kleiner ist als die feste Schwellenspannung des anderen Steuer-IGFET.
10. 10. Kippstufe nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die über Kreuz geschalteten IGFETs die Lastglieder der jeweiligen Zweige bilden, daß nur eines der Lastglieder eine veränderbare Schwellenspannung besitzt und die Schwellenspannung über einen Bereich veränderbar ist, der die Schwellenspannung des anderen Last-IG-FET einschließt
11. 11. Kippstufe nach Anspruch 10, dadurch gekennzeichnet, daß zu der Source-Drain-Strecke des Last-IGFET mit veränderbarer Schwellenspannung die Source-Drain-Strecke eines weiteren IGFET in Serie geschaltet ist, während deren Gate-Elektroden miteinander verbunden sind, und daß die Schwellenspannung des weiteren IGFET kleiner ist als die feste Schwellenspannung des anderen Last-IGFET.
12. 12. Kippstufe nach einem der vorhergehenden Ansprüche,dadurch gekennzeichnet, daß wenigstens einer der IGFETs mit veränderbarer Schwellenspannung eine potentialfreie Elektrode aufweist, welche die an den Knoten angeschlossene Elektrode des IGFETs wenigstens ttilweist überlappt und von dieser Elektrode durch eine dünne Oxidschicht getrennt ist, und daß die Gate-Elektrode des IGFETs mit der potentialfreien Elektrode kapazitiv gekoppelt ist.
13. 13. Kippstufe nach Anspruch 12, dadurch gekennzeichnet, daß die Betriebsspannung normalerweise einen Wert hat, der unterhalb der Spannung liegt, die erforderlich ist, um ein Durchtunneln der dünnen Oxidschicht des wenigstens einen IGFET zu bewirken, daß eine Einrichtung vorhanden ist, mit der ein ausgewählter IGFET in den leitenden Zustand bringbar ist, um auf diese Weise in der Kippstufe eine Information in einer bei Abschalten der Betriebsspannung verlorengehenden Form zu speichern, und daß eine weitere Einrichtung vorhanden ist, mit der die Betriebsspannung auf einen zweiten, höheren Pegel anhebbar ist, der ausreicht, um ein Durchtunneln der dünnen Oxidschicht und dadurch eine Langzeit-Verschiebiing der Schwellenspannung dieses IGFET zu bewirken.
14. 14. Kippstufe nach Anspruch 12, dadurch gekennzeichnet, daß wenigstens einer der über Kreuz geschalteten IGFETs ein Steuerglied bildet, daß der IGFET dieses Steuergliedes der einzige der Kippstufe ist, der eine potentialfreie Elektrode aufweist, die von der mit dem Knoten verbundenen Elektrode durch eine dünne Oxidschicht getrennt ist. daß beide Lastglieder von IGFETs mit festen

    Schwellenspannungen gebildet werden, daß sich die potentialfreie Elektrode von dem Steuer-IGFET bis zur Kanalzone des Last-IG FETs des gleichen Zweiges erstreckt, und daß die Gate-Elektroden dieses Steuer-IGFETs und dieses Last-IGFETs miteinander verbunden sind.
15. 15. Kippstufe nach Anspruch 14, dadurch gekennzeichnet, daß der den Steuer-IGFET mit potentialfreier Elektrode enthaltende Zweig zwei zusätzliche IGFETs enthält, deren Source-Drain-Strecken zu der Source-Drain-Strecke des Steuer- bzw. Last-IG-FET in Serie geschaltet und deren Gate-Elektroden mit den miteinander verbundenen Gate-Elektroden der Steuer- und Last-IGFETs verbunden sind.
16. 16. Kippstufe nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Betriebsspannung während des Betriebes der Kippstufe oberhalb des vorbestimmten Pegels gehalten wird, so daß die Schwellenspannung des wenigstens einen IGFETs mit variabler Schwellenspannung in den beiden stabilen Zuständen der Kippschaltung einen ersten bzw. zweiten Wert annimmt, so daß nach Abschalten und erneutem Einschalten der Betriebsspannung die Kippspannung denjenigen ihrer beiden stabilen Zustände wieder einnimmt, der durch den Schwellenwert bestimmt wird, den der IGFET mit variabler Schwellenspannung zur Zeit des Abschaltens der Betriebsspannung hatte.
17. 17. Kippstufe nach Anspruch 16, dadurch gekennzeichnet, daß der IGFET mit variabler Schwellenspannung ein FATMOS-Transistor ist.
18. 18. Kippstufe nach Anspruch 16, dadurch gekennzeichnet, daß der IGFET mit variabler Schwellenspannung ein MNOS-Transistor ist.
19. 19. Kippstufe nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die in den Zweigen enthaltenen Lastglieder Widerstände sind und jeder Zweig als Steuerglied einen IGFET mit variabler Schwellenspannung enthält.
20. 20. Kippstufe nach Anspruch 19, dadurch gekennzeichnet, daß die Widerstände aus polykristallinem Silicium bestehen.
21. 21. Kippstufe nach Anspruch 19, dadurch gekennzeichnet, daß die Widerstände von Transistoren gebildet werden, die als Verarmungs-Lastglieder geschaltet sind.