DE3100129A1

DE3100129A1 - "halbleiterspeicher mit auffrischschaltung"

Info

Publication number: DE3100129A1
Application number: DE19813100129
Authority: DE
Inventors: Harry Joseph 07922 Berkeley Heights N.J. Boll
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1980-01-07
Filing date: 1981-01-05
Publication date: 1981-11-19
Also published as: NL8100020A; IT8119020A0; GB2067867B; JPS56101695A; US4292677A; SE8009001L; FR2474742B1; GB2067867A; ES8205074A1; IT1134949B; CA1135853A; BE886964A; ES498280A0; FR2474742A1; DD156857A5

Description

BLUMBACH · WESER - BtRGEN- KRAMER ZWIRNER . HOFFMANN

PATENTANWALT! IN MÜNCHEN UND WIESBADEN

o-

l'atent' onsult Radeckestraße 43 8000 München 60 Telefon (089)883603/883604 Telex 05-?12313 Telegro iimc Patentconsult Palet.tconsi.lt Sonnenberger StraGo 43 6200 Wiesbaden Telefon (06121) 562943/561998 Telex 04-186237 Telogroinmo Patentconsult

Western Electric Company Incorporated

New York, N.Y. 10038, USA Boll, H.J. - 18

Halbleiterspeicher mit Auffrischschaltung

Die Erfindung betrifft das Gebiet der Halbleiterspeicher und im einzelnen Speicherzellen, die einen MOS-Kondensator als Speicherzelle verwenden.

Hintergrund der Erfindung

Metall-Isolator-Halbleiter-(MIS)- und speziell Metall-Oxid-Halbleiter- (MOS) -Kondensatorspeicherzellen gehören zu den dynamischen Speicherzellen. In einer dynamischen MIS-Kondensatorzelle ist die Information in Form einer in einem Kondensator vorhandenen bzw. nicht vorhandenen Ladung gespeichert, wodurch ein digitaler Binärzustand oder die Information eines Bits repräsentiert wird. Mit dem Begriif "dynamisch" soll zum Ausdruck gebracht werden, daß die Information entweder in dem einen oder anderen (oder beiden) der beiden möglichen Zustände dazu neigt, im Laufe der Zeit sich abzuschwächen oder verlorenzugehen und daher periodisch erneuert bzw. aufgefrischt werden muß.

München: R.Kremor DIpI. Ing. · W. Wti<-r Dlpl.-Phy«. Dr. ror. nal. < E. Hoiiinnm Dipl.-Inn Wl»ni>adtn: P.O. Blumbach Dlpl.-Ing, . P.Beruon ProM'i Jur.l>.|)l.-lng.,Pni.-Am,Pnt.-Anw.bis iV79 - G, Zwlrnut Olpl.-Ing. Olpl.-W. Ing,

Eine in P-MOS-Technologie ausgeführte MOS-Kondensatorzelle kann z.B. die Form eines Oberflächenbereiches eines N-leitenden Halbleiterkörpers (Substrat) annehmen, dor mit einer isolierenden Siliziumdioxidschicht bedeckt ist, auf der eine elektrisch leitende Belegung aus einem Metall oder einem metallähnlichen Material angeordnet ist. Dieser leitende Belag des Speicherkondensators mit MOS-Struktur wird auf einer festen negativen Referenzspannung gehalten, während die elektrischen Schreib- und Leseimpulse dem Oberflächenbereich des Halbleitercubstrats für den Kondensator unterhalb der Belegung zugeführt werden. Ein dem Halbleiteroberflächenbereich des MOS-Speicherkondensators zugeführter positiv gerichteter Spannungs- (oder Strom-) Einschreibeimpuls injiziert positive Ladungen ("Löcher" als Minoritätsträger) in diesem Oberflächenbereich des Halbleitersubstrats, wodurch der MOS-Kondensator (P-MOS-Technologie) in seinen binären digitalen 1-Speicherzustand ("voll" oder positive Ladung) gebracht wird. Andererseits entfernt ein den Oberflächenbereich des Halbleiters zugeführter negativ gerichteter Spannungs-(oder Strom-)Einschreibeimpuls die positive Ladung von dem Oberflächenbereich des Halbleitersubstrats, wodurch der Betrag der positiven Ladung in dem Halbleiteroberflächenbereich scharf reduziert wird und der MOS-Kondensator (P-MOS-Technologie) in seinen digitalen binären O-Sp ei eher zustand ("leer¹¹ von positiver Ladung) ge-

bracht wird. Dieser ninäre Nullzustand neigt jedoch dazu_T sich im Laufe der Zeit abzubauen, da eine geringfügige thermische Regeneration von Minoritätsladungsträgern (positiv geladene Löcher) in dem N-leitenden Halbleitersubstrat stattfindet. Dieser Abbau findet in einem Zeitraum statt, der in der Größenordnung der thermischen Generationszeit des Halbleiters liegt, typischer Weise in der Größenordnung einiger Millisekunden oder darunter. Jedoch selbst bei dieser Degradation des Nullzustands kann ein negativ gerichteter Einschreibespannungsimpuls die positive Ladung von dem Oberflächenbereich des MOS-Substrats entfernen und dadurch den binären Nullzustand der Information für eine Speicherung in dem MOS-Kondensator für zumindest eine kurze Zeit erzeugen. Währenddessen kann die Anwesenheit von positiven Ladungen in dem Oberflächenbereich des Substrats, die von einem positiv gerichteten Einschreibeimpuls an dem Substrat herrühren, den stabileren 1-Zustand zur Speicherung in dem MOS-Kondensator erzeugen.

In dem US-Patent 4 030 083 vom 14. Juni 1977 werden Auffrischschaltungen zur Aufrechterhaltung des binären digitalen (1 oder O) Zustande einer MOS(metal oxide semiconductor)-Kondensatorspeicherzelle offenbart. Derartige Auffrischschaltungen bewirken eine Regeneration der in dem Speicher gespeicherten Information, ohne daß die elektrische Zu-

griffsmöglichkeit zum Lesen oder Schreiben unterbrochen wird. Die Auffrischschaltungen schließen grundsätzlich die Verwendung einer Hilfs-Wechselstrompumpquelle ein, die über die Auffrischschaltung mit dem Speicherkondensator verbunden ist. Die Wechselstromquelle baut die in dem leeren Zustand (digital O) des Kondensators erzeugten unerwünschten Ladungen ab. Obwohl die in der vorgenannten Patentschrift beschriebenen speziellen Schaltungen de:-zeit in MOS-Technologie ausführbar sind, ist es manchmal wünschenswert, derartige Schaltungen zu modifizieren.

Zusammenfassung der Erfindung

Eine Halbleiteranordnung gemäß der Erfindung schließt eine Schaltung zum Auffrischen des Speicherzustands einer Halbleiterkondensator-Speicherzelle (Cg) ein, die einen ersten Transistor (Tg) umfaßt, bei dem einer der hohen Strom führenden Anschlüsse mit einem Anschluß des Kondensators gleichstrommäßig gekoppelt und ein anderer der hohen Strom führenden Anschlüsse mit dem Anschluß einer Auffrischleitung (13.1) gleichstrommäßig gekoppelt ist und ist dadurch gekennzeichnet, daß ein niedrigen Strom führender Anschluß des ersten Transistors (T₂) gleichstrommäßig gekoppelt ist mit einem Anschluß eines Schwellenwertwiderstandselement (T, oder R) mit zwei Anschlüssen, dessen anderer Anschluß mit dem einen Anschluß des ersten Transistors (Tp) gleichstrommäßig gekoppelt ist. Mit dem Begriff "hohen Strom führender Anschluß" ist z.B. der Source- oder der Drainanschluß eines Metalloxid-Feldeffekttransistors (MOSFST)

bzw. der Emitter oder Kollektor eines bipolaren Transistor?; gemeint. Mit dem Begriff "niedrigen Strom führender Anschluß" ist z.B. der Gateanschluß eines MOSFET oder der Basisanschluß eines Transistors gemeint. Das vorgenannte Widerstandselement kann ein MOS-Transistor sein, vorteilhaft mit der Gatevorspannung in Sperrichtung, wobei einer seiner hohen Strom führenden Anschlüsse ohmisch mit seinem niedrigen Strom führenden Anschluß gekoppelt ist, wodurch ein Schwellenwert-Widerstandselement gebildet wird. Darunter versteht man ein Element, das einen sehr hohen Widerstand aufweist, wenn eine Spannung an einem seiner beiden hohen Strom führenden Anschlüsse einen vorbestimmten Schwellenwert übersteigt. Alternativ dazu kann die Gateelektrode offen gelassen werden, wobei das resultierende Bauelement (MOSFET ohne Gate) das gewünschte Schwellenwert-Widerstandselement mit zwei Anschlüssen bildet.

Beschreibung der Erfindung

Figur 1 zeigt eine Speicherzellenschaltung gemäß einer

Ausführungsform der Erfindung; Figur 2 zeigt eine Speicherzellenschaltung gemäß einer anderen Ausführungsform der Erfindung.

Figur 1 zeigt eine sich selbst auffrischende Speicherzelle 100 für einen beliebigen Zugriff, die eine MOS-Kondensatorzelle Cg zusammen mit MOS-Transistoren T^, T₂, T, und einen Hilfskondensator C, (der vollständig parasitär sein kann) umfaßt. Der Speicherkondensator Cg wird typischer Weise von

einem metallischen (oder Metall ähnlichen) Belag 11 gebildet, der durch eine Oxidschicht 12 von einem entsprechenden halbleitenden Bereich 10 einer planaren Oberfläche eines Halbleiterkörpers, der ein P-leitender Silizium-Kanal sein kann (N-Kanal oder N-MOS-Technologie), getrennt ist Die Transistoren T₁, T₂, T, und der Hilfskondensator C_L sind vorteilhaft sämtlich in die gleiche planare Oberfläche des Halbleiterkörpers integriert, wie es bei integrierten MOS-Schaltungen üblich ist. Während des Betriebs wird der Halbleiterkörper vorteilhaft auf einer konstanten Rückwärts-Gatevorspannung VgQ gehalten, die typischer Weise etwa -5 Volt beträgt. Der Metallbelag 11 steht in ohmscher Verbindung mit einem Anschluß Vp_D, der während des Betriebs auf einer konstanten positiven Spannung von etwa +12 Volt gehalten wird. Die an dem Belag liegende Spannung V_DD erzeugt in Kombination mit der an dem Halbleiterkörper liegenden Rückwärts-Gatevorspannung in dem Kondensator Cg eine lokalisierte Verarmungszone, und zwar in dem halbleitenden Bereich 10 unterhalb des Belags 11. Wie im einzelnen noch ausgeführt wird, steuert der Transistor T^ den externen Zugriff für die Schreib- und Leseoperation mit der in der Verarmungszono des Kondensators Cg gespeicherten Ladung, während die Transistoren Tp und T, sowie der Hilfskondensator Cj. für die selbsttätige Auffrischung der in dem Kondensator Cg gespeicherten Ladung mittels Auffrischlaaungen sorgen, die über die Auffrischleitung L herangeführt werden. Diese Leitung kann die Auffrischladungen dadurch liefern, daß sie mit dem Auffrischleitungsanschluß 13·1·verbunden

ist, dem eine Wechselspannung aus einer Pumpquelle zugeführt wird.

Das Einschreiten einer negativen Ladung, d.h. einer digitalen i(N-MOS-Technologie) in den Kondensator Cg wird durch einen negativ gerichteten Impuls auf der Bitleitung B erzielt, der an die Source des Transistors T₁ (linker Anschluß von T,.) gelegt wird, in Verbindung mit einem positiv gerichteten Impuls (Einschalten) auf der Wortleitung W, welche dem Gate von T₁ zugeführt wird. Dadurch wird der halbleitende Bereich 10 unter dem Metallbelag 11 mit negativen Ladungsträgern (Elektronen) gefüllt. Die Beendigung des Impulses an dem Gate von T₁ vor der Beendigung des negativen Impulses an der Source von T«. fängt dadurch diese negativen Ladungen in dem Bereich 10 des Kondensators Cg durch Ausschalten des Transistors T₁ ein. Dieser Aus-Zustand hält auch nach der Beendigung des Impulses an der Source des Transistors T₁ durch eine Rückkehr der Bitleitung B in ihrem normalen positiven Vorspannungszustand an. Daher wird ein langfristiges, nicht flüchtiges Einfangen der Ladungen und damit einer Speicherung des digitalen 1-Zustandes in den Kondensator Cg erzielt.

Das Einschreiben einer digitalen Null, d.h. im wesentlichen keine Ladung in dem MOS-Kondensator Cg (N-MOS-Technologie), wird mittels eines positiv gerichteten Impulses auf der Wortleitung W (zum Einschalten des Transistors T₁) durchgeführt, und zwar während die Bitleitung B auf ihrer normalen posi-

tiven Spannung verbleibt. Dadurch wird der Kondensator C₀" entladen, und zwar durch Abführen von irgendwelchen negativen Ladungen aus dem halbleitenden Bereich 10 für den Kondensator Cg.

Das Auslesen des Ladungszustandes 1 oder 0 des Kondensators Cg wird von einem positiven Einsehaltimpuls durchgeführt, welcher der Wortleitung W zugeführt wird, während die Bitleitung B sich noch in ihrem normalen positiven Vorspannungszustand befindet, wodurch negative Ladung (wenn vorhanden) von dem Kondensator Cg auf die Bitleitung B zum konventionellen Auslesen überführt wird. Daran kann sich, falls erwünscht, in bekannter Weise ein Wiedereinschreiben anschließen. Wenn

en
jedoch keine Auffrischeinrichtung/vorhanden sind, würde die thermische Generation von MinoritMtsladungsträgern (Elektronen) den leeren Kondensator C_s (digital 0) allmählich mit unerwünschten negativen Ladungen auffüllen, wodurch der Speicherzustand unbeabsichtigt in einen Zustand mit vollem Kondensator Cg (digitale 1) umgewandelt und daher der Speicherzustand vollständig entartet würde.

Uü^:Lrai'dI⁴UeItUWg aioe.öit' Uö^j $tib ii..*i aa§ ü^ eignet-,vue des Kondensators Cg wird durch eine Auffrischschaltung mit folgenden Elementen erzielt: Die Transistoren T₂ und T, in Verbindung mit dem Hilfskondensator C, und der Auffrischleitung L, die durch eine Wechselstrompumpquelle 13 gesteuert wird, die an dem Anschluß 13.1 der Auffrischleitung liegt. Diese Auffrischschaltung hält die geeignete Ladung

-AA -

in dem Kondensator C_g, die dem leeren O-Zustand bzw. vollen 1-Zustand entspricht, aufrecht, bis weitere Schreibimpulse auf der Wort- oder Bitleitung auftreten. Dadurch verhindert diese Schaltung eine Degradation des Speicherzustands zwischen Schreib- oder Leseoperationen ohne irgendwelche Manipulationen mit den Wort- oder Bitleitungen, die im anderen Fall für die Auffrischung erforderlich sind. Für diesen Zweck der Auffrischung ist es vorteilhaft, daß die Spannungsquelle 13 eine kontinuierliche, nicht unterbrochene (ausgenommen wie vorstehend beschrieben) Wechselspannung an die Auffrischleitung liefert, und zwar mit einer typischen Frequenz zwischen etwa 10 kHz und 1 MHz. Diese Wechselspannung hat eine Momentanamplitude, die zwischen den Grenzen von +V und +(V+Δ) variiert. Der Einfachheit halber kann + V die gleiche Spannung V_Dp sein, die an dem Anschluß 14 liegt, undA liegt typischer Weise in dem Bereich von etwa 5 bis 10 V, wobei 8 bis 10 V von Vorteil sind. Die Spannung +V beträgt üblicher Weise etwa +5 bis +12 V. In jedem Fall ist der "Spitze zu Spitzeⁿ-Ausschlag- A auf der Auffrischleitung L oder zumindest gleich etwa dem Zweifachen der Schwellenwertspannung von Tp. Es ist wünschenswert, daß die Schwellenwertspannung von T, stärker positiv als die des MOS-Kondensators Cg ist. Sonst sollten von der Wechselstromquelle 13 etwa höhere Frequenzen geliefert werden, und zwar in der Größenordnung von 100 bis 1000 kHz oder mehr.

...>0rV

-Λ-

Öbwohi l'ir die Spannungsgrenzeti der Wechselspannur;gsquelle 13 +V und +(V+Δ ) "bisher angegeben wurden, soll nichtsdestoweniger bemerkt werden, daß diese Grenzen in vorteilhafter Weise auf +(V-V₁) und +(V-V_T+&) festgesetzt werden können, wobei V^, (> O) die Summe der Schwellenwertspannungen von Tp und T, ist (wobei Tg üblicher Weise überwiegt). Diese Grenzen können mittels eines freilaufenden Oszillators erzielt werden, der eine integrierte Treiberschaltung vom "Bootstrap"-Typ speist, wie er z.B. in der Literaturstelle IEEE Journal of Solid State Circuits, Band SC-7, Nr. 3, S. 217 bis 224, Juni 1972 beschrieben ist. Die obere und untere Spannungsgrenze der Wechselstromquelle kann für einen gegebenen Wechselspannungsausschlag & (Spitze zu Spitze) selbsttätig erniedrigt werden. Die Ausgangsspannung der Wechselstromquelle 13 braucht keinesfalls in Phase mit irgendeiner anderen Spannungsquelle oder mit dieser synchronisiert zu sein.

Die Auffrischschaltung soll nun im Detail beschreiben werden. Der Drainanschluß des Transistors Tp (rechter Anschluß von T«) ist über einen ohmschen Pfad hoher Leitfähigkeit mit der Auffrischleitung L ohmisch gekoppelt. Die Gateelektrode von T₂ ist ohmisch gekoppelt mit dem Drainanschluß von T,. Die Gateelektrode T-, ist ohmisch gekoppelt mit dem Sourceanschluß von T, (Knotenpunkt 14) und dem Sourceanschluß von Tg. Der Knotenpunkt F (an der Gateelektrode von Tp) i«t über den Hilfs-Bypasskondensator Ct wechselstrommäßig mit der

-Kh-

Auffrischleitung L gekoppelt. Die Kapazität von CL ist vorteilhafter Weise größer als die Summe der parasitären Kapazitäten des Knotenpunktes F zu dem Halbleiterkörper, zu dem Gate von T, und zu der Source von T,. Die Kapazitätswerte von C_L sollen jedoch etwas kleiner sein, als wie sie in Verbindung mit größeren Auffrischspannungsausschlägen Δ verwendet werden können.

Andererseits ist die Kapazität von Cr vorteilhaft niedriger als die MOS-Kapazität Cg, und zwar um einen Faktor von etwa 5 oder mehr, um den erforderlichen Wert des Auffrischspannungsaus Schlags Δ zu minimieren. Daher liegt ein sehr kleiner Teil des Wechselspannungsabfalls zwischen dem Auffrischanschluß 13.1 und dem Anschluß V-^ über dem Hilfskondensator C_L, so daß die Spannung an dem Knotenpunkt F, wenn sich T, im Ein-Zustand befindet, dicht der oszillierenden Spannung auf der Auffrischleitung L folgt. Da während des Betriebs, wie nachstehend noch näher erläutert, sich T, tatsächlich immer im Aus-Zustand befindet, wenn der Speicherzustand der Speicherkapazität C_g O ist (leere Zelle) und sich immer im Ein-Zustand befindet, wenn der Speicherzustand ist (volle Zelle), kann Tp nur einschalten, wenn sich die Speicherzelle in ihrem Nullzustand (leer) befindet. Wenn daher der Wechselspannungsausschlag auf der Auffrischleitung in seinem positiveren Bereich liegt (bei abgeschaltetem Tran-

sistor T₇), kann eine leere Zelle durch Wanderung von negativen Ladungsträgern von dem Halbleiterbereich 10 des Kondensators Cg über Tp aufgefrischt werden. Auf diese Weise wird sowohl im Falle eines 1-Zustandec al;; auch eines O-Zustandes der Speicherzustand von Cg beibehalten, wie es nachfolgend noch näher beschrieben wird (N-MOS-Technologie).

Wenn der Speicherkondensator Cg leer ist, befindet sich der Transistor T, immer im Aus-Zustand, ohne Rücksicht auf den Spannungsausschlag auf der Auffrischleitung L, da ein leerer Kondensator Cg einfach bedeutet, daß das Oberflächenpotential in dem halbleitenden Bereich 10 (des gleichen Halbleiterkörpers, in dem T, und Tp integriert sind) dann gleich der Rückwärtsgatevorspanniing V_ßG ist, und dhaer diese Vorspannung über die ohmsche Kopplung von dem halbleitenden Bereich an der Gateelektrode von T, liegt. Dementsprechend ist der Knotenpunkt F dann elektrisch abgetrennt ("schwimmendes Potential") und die Wechselspannung an diesem Knotenpunkt wird daher über den Kondensator C^ von der Wechselspannung auf der Auffrischleitung mitgezogen. Dadurch wird der Transistor T£ periodisch eingeschaltet, wenn die Spannung der Auffrischleitung periodisch ihre mehr positiven Phasen erreicht. Somit ist die Auffrischleitung periodisch über den hohen Strom führenden Source-Drainpfad von Tp mit dem halbleitenden Bereich

des Speicherkondensators Cg verbunden. Dadurch werden überschüssige negative Ladungsträger in diesem halbleitenden Bereich über die Auffrischleitimg abgebaut. Der leere Zustand der Speicherzelle wird somit in gewünschter Weise aufrechterhalten.

Wenn der Speicherkondensator Cg voll ist (negative Ladung in dem halbleitenden Bereich 10), befindet sich der Transistor T, immer im Ein-Zustand, da sich dann seine Gateelektrode auf einem genügend negativen Potential befindet (fast -Vnn)» ^¹^ zwar herrührend von der ohmschen Kopplung zwischen dieser Elektrode und dem dann invertierten halbleitenden Bereich 10. Daher wird der Knotenpunkt F dann über den Hochstrompfad von T₇ mit dem invertierten Oberflächenbereich von Cg leitend gekoppelt, und zwar unabhängig von der momentanen Spannung auf der Auffrischleitung L. Daher nimmt der Knotenpunkt F ebenfalls ein genügend negatives Potential an, um den Aus-Zustand des Transistors T₂ aufrechtzuerhalten. Somit ist der halbleitende Bereich 10 unabhängig von der periodischen Spannung auf der Auffrischleitung L von dieser getrennt und daher wird die Ladung in der vollen Speicherzelle nicht von der Auffrischleitung über T₂ beeinflußt.

Die Schwellwertspannung von T, wird für einen geeigneten Betrieb eingestellt, z.B. durch eine geeignete Dotierung

der Gatezone mit Störstellen einer derartigen Konzentration, daß T^ immer ausgeschaltet ist, wenn der Speicherkondensator Cg leer ist (digitale O), und daß sich T, immer im Ein-Zustand befindet, wenn der Speicherkondensator Cg voll ist (digitale 1). Die SchwellenweD-tspannung wird daher vorteilhaft so eingestellt, daß sie etwa in der Mitte zwischen den Oberflächenpotentialen in Cg liegt, die einer vollen und leeren Zelle entsprechen. Andererseits ist die Schwellenwertspannung von T₂ vorteilhaft in jedem Falle so eingestellt, daß sie geringer als die Schwellenwertspannung von T, ist, d.h. zwischen dem Schwellenwert von T, und der RUckwärtsgatevorspannung Vg^ liegt.

Wie in Fig. 2 dargestellt, kann der Transistor T, durch ein Schwellenwertwiderstandselement R ersetzt werden. Dieses Element R läßt sich in praktischer V/eise durch Weglassen der GateeLektrode von T-* realisieren. Dadurch entsteht ein Schwellenwertwiderstand mit zwei Anschlüssen, der immer dann einen extrem hohen Widerstand aufweist, wenn die Spannung an einem seiner beiden Anschlüsse negativer als der Schwellenwert ist. Dieser Schwellenwert wird u.a. durch die Rückwärtsgatevorspannung V_BG bestimmt. Das Element R nimmt einen extrem hohen Widerstandswert an, wenn die Spannung an einem seiner Anschlüsse negativer als angenähert die RUckwärts-Gatevorspannung ist. Unter extrem hohen Widerstand wird hierbei verstanden, daß im wesent-

lichen die gleiche Widerstandscharakteristik vorliegt wie bei dem entsprechenden Transistor T, in seinem Aus-Zustand. Auf dietse Weise kann in der Auffrischschaltiing 200 eine ähnliche Betriebsweise wie die vorstehend beschriebene Betriebsweise der Schaltung 100 erhalten werden. Obwohl die Erfindung anhand eines speziellen Ausführungsbeispiels beschrieben wurde, können verschiedene Modifizierungen vorgenommen werden, ohne von der Erfindung abzuweichen. Zum Beispiel kann die P-MOS-(oder P-Kanal)Technologie anstelle der N-MOS-Technologie verwendet werden. Ferner kann während des Zugriffs zum Schreiben und Lesen (T. im Ein-Zustand) die Spannungsquelle 13 so modifiziert werden, daß sie keine reine Wechsel stromquelle ist, wie es in dem bereits erwähnten US-Patent 4 030 083 in Fig. 4 dargestellt ist. Auch können bipolare Transistoren oder Sperrschicht-Feldeffekttransistoren anstelle der MOS-Transistoren verwendet werden. Schließlich kann ein PN-Übergang oder andere Typen von Kondensatoren als Speicherzelle anstelle des MOS-Kondensators eingesetzt werden.

ι Mr. Leerseite

Claims

BLUMBACH . WESE;-ί Β^ΐΐθώΝ'■■ KirAMER ZWIRNER . HOFFMANN

PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN

latenlconsult Radeckestroße 43 8000 München 60 Telefon (089) 883603/683604 Telex 05-212313 Telegramme Palentconsull Patenconsult Sonnenbeiger StraBe 43 6200 Wiesbaden Telefon (06121) 562943/561998 Telex 04-186237 Telegramme Patenlconsult

Western Electric Company Incorporated

New York, N.Y. 10038, USA Boll, H.J. - 18

Patentansprüche

J Halbleitereinrichtung mit einer Schaltung zum Auffrischen des Speicherzustandes einer Halbleiter-Kapazitäts-Speicherzelle, die einen ersten Transistor aufweist, dessen einer seiner hohen Strom führenden Anschlüsse mit einem Anschluß des Kondensators gleichstrommäßig gekoppelt ist und ein anderer seiner hohen Strom führenden Anschlüsse mit einem Auffrischleitungsanschluß gleichstrommäßig gekoppelt ist, dadurch gekennzeichnet, daß ein niedrigen Strom führender Anschluß des ersten Transistors (T₂) mit einem Anschluß eines Schwellenwertwiderstandselement (T^) oder (R) gleichmäßig gekoppelt ist, dessen anderer Anschluß mit dem einen Anschluß des ersten Transistors (T₂) gleichstrommäßig gekoppelt ist.
2. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß sämtliche Kopplungen ohmisch

München: R. Kramer Dipl -Ing. . W We<or Olpl.-Phys. Dr. uv. nat. · E. Hoffmann I>ipl.-Ing. Wiesbaden: P.G. Blumbach DIpI.-Ing. . P. Bergen rrof. Dr ;ur. Dlpl.-Ing, Pat.-As,*.., Pat.-Anw. bls1V/V ■ (·. Zwlrncr Dipl.-Ing. Dipl.-W.-Ing.

sind.
3» Halbleitereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein Bypass-Kondensator (Cj_) vorgesehen ist, um eine wechselstrommäßige Kopplung zwischen dem niedrigen Strom führenden Anschluß des; ersten Transistors (T₂) und dem Auffrischleitungsanschluß (13.1) herzustellen.
4. Halbleitereinrichtung nach Anspruch 3,

dadurch gekennzeichnet, daß der erste Transistor ein MOS-Transistor und der Speicherkondensator ein MOS-Kondensator ist, und daß ein Anschluß des Kondensators mit einer Spannungsquelle (V_DD) ohmisch gekoppelt ist.
5. Halbleitereinrichtung nach Anspruch 4,

dadurch gekennzeichnet, daß ein zweiter MOS-Transistor (T.) vorgesehen ist, bei dem ein hohen Strom führender Anschluß mit einer Bitleitung (B), ein hohen Strom fahrender Anschluß mit dem Kondensator und ein Gateanschluß mit einer Wortleitung (W) verbunden ist.