DD156857A5

DD156857A5 - Halbleiterspeicher mit auffrischschaltung

Info

Publication number: DD156857A5
Application number: DD81226826A
Authority: DD
Inventors: Harry J Boll
Original assignee: Western Electric Co
Priority date: 1980-01-07
Filing date: 1981-01-05
Publication date: 1982-09-22
Also published as: FR2474742B1; US4292677A; JPS56101695A; DE3100129A1; IT1134949B; NL8100020A; ES498280A0; BE886964A; SE8009001L; GB2067867A; CA1135853A; IT8119020A0; ES8205074A1; FR2474742A1; GB2067867B

Abstract

Die Erfindung umfasst eine Kondensator-Speicherzelle (C tief S ), in typischer Weise vom Metall-Oxid-Halbleitertyp (MOS), die mittels einer Zugriffsschaltung geschrieben und gelesen werden kann,wobei die Zugriffsschaltung mit der Speicherzelle ueber einen Gattertransistor (T tief 1) verbunden ist, und die mit einer unabhaengigen Auffrischschaltung versehen ist, um den Speicherzustand der Zelle in Abwesenheit eines Schreibsignals aufrechtzuerhalten. Die Auffrischschaltung umfasst ein Paar von MOSFET-Transistoren (T tief 2, T tief 3) (Metall-Oxid-Halbleiter-Feldeffekttransistoren), die zwischen den MOS-Kondensator und eine Wechselstrom-Auffrischung geschaltet sind, welche unabhaengig von der Zugriffsschaltung ist. Entweder der "volle" oder "leere" Kondensatorspeicherzustand, digital 1 bzw. 0, wird aufrechterhalten, ohne dass die Schreib- und Leseoperationen des MOS-Kondensators unterbrochen zu werden brauchen.

Description

14 323 57

Halbleiterspeicher mit Auffrischschaltung

Anwendungsgebiet der Erfindung.:..

Die Erfindung betrifft das Gebiet der Halbleiterspeicher und im einzelnen Speicherzellen, die einen MOS-Kondensator als Speicherzelle verwenden.

Charakteristik der bekannten technischen Lösungen;,

.Metall-Isolator-Halbleiter-CMIS)- und speziell Metall-Oxid-Halbleiter-(MOS)-Kondensatorspeicherzellen gehören zu den dynamischen Speicherzellen. In einer dynamischen MIS-Kondensatorzelle ist die Information in Form einer'in einem Kondensator vorhandenen bzw. nicht,vorhandenen Ladung gespeichert, wodurch ein digitaler Binärzustand oder die Information eines Bits repräsentiert wird. Mit dem Begriff "dynamisch" soll zum Ausdruck gebracht werden, daß die Information entweder in dem einen oder anderen (oder beiden) der beiden möglichen Zustände dazu neigt, im Laufe der Zeit sich abzuschwächen oder verlorenzugehen und daher periodisch erneuert bzw. aufgefrischt werden muß.

Eine in P-MOS-Tecbnologie ausgeführte MOS-Kondensatorzelle kann zJ. die Porm eines Oberflächenbereiches eines N-Iei~ tenden.Halbleiterkörpers (Substrat) annehmen, der mit einer isolierenden Silizdumdioxidschicht bedeckt ist, auf der eine elektrisch leitende Belegung aus einem Metall oder einem inetallähnlichen Material angeordnet ist. Dieser leitende Belag des Speicherkondensators mit MQS-Struktur wird auf einer festen negativen Referenzspannung gehalten, während die elektrischen Schreib- und Leseimpulse dem Oberflächenbereich des Halbleitersubstrats für den Kondensator unter« halb der Belegung zugeführt werden« Ein dem Halbleiteroberflächenbereich des MOS-Speicherkondensators zugeführter positiv gerichteter Spannungs- (oder Strom-) Einschreibeimpuls injiziert positive Ladungen ("Löcher" als Minoritätsträger) in diesem Oberflächenbereich des Halbleitersubstrats, wodurch der MOS-Kondensator (P-MOS-Technologie) in seinen binären digitalen 1-Speicherzustand ("voll¹⁵ oder positive Ladung) gebracht wird. Andererseits entfernt ein den Oberflächenbereich des Halbleiters zugeführter negativ gerichteter Spannungs- (oder Strom-)Einschreibeimpuls die positive Ladung von dem Oberflächenbereich des Halbleitersubstrats, wodurch der Betrag der positiven Ladung in dem Halbleiteroberflächenbereich scharf reduziert wird und der MOS-Kon- densator (P-MOS-Technologie) in seinen digitalen binären O-Speicherzustand ("leer" von positiver Ladung) gebracht wird» Dieser binäre BuIlaustand neigt jedoch dazu, sich im Laufe der Zeit abzubauen, da eine geringfügige thermische Regeneration von Minoritätsladungsträgern (positiv geladene Löcher) in dem !«-leitenden Halbleitersubstrat stattfindet. Dieser Abbau findet in einem Zeitraum statt, der in der Größenordnung der thermischen Generationszeit des Halbleiters liegt, typischer Weise in der Größenord.nung einiger Millisekunden oder darunter« Jedoch selbst bei dieser Degradation des Nullzustands kann ein negativ gerichteter Einschreib espannungsimpuls die positive Ladung von dem Oberflächenbereich, des MOS-Substrats entfernen und dadurch &en

binären Nullzustand der Information für eine Speicherung in dem MOS-Kondensator für zumindest eine kurze Zeit erzeugen. Währenddessen kann die Anwesenheit von positiven Ladungen in dem Oberflächenbereich des Substrats, die von einem positiv gerichteten Einschreibeimpuls an dem Substrat herrühren, den stabileren 1-Zustand zur Speicherung in dem MOS-Kondensator erzeugen.

In der US-PS 4 o30 083 v/erden Auffrischschaltungen zur Auf-'rechterhaltung des binären digitalen (1 oder 0) Zustands einer MOS(metal oxide semiconductor)-Kondensatorspeicherzelle offenbart« Derartige Auffrischschaltungen bewirken eine Regeneration der in dem Speicher gespeicherten Information, ohne daß die elektrische Zugriffsmöglichkeit zum lesen oder Schreiben unterbrochen wird. Die Auffrischschaltungen schließen grund.sätzlich die Verwendung einer Hilfs-Wechselstrompumpquelle ein, die über die Auffrischschaltung mit dem Speicherkondensator verbunden ist. Die Wechselstromquelle baut die in dem leeren Zustand (digital 0) des Kondensators erzeugten unerwünschten Ladungen ab. Obwohl die in der vorgenannten Patentschrift beschriebenen speziellen Schaltungen'derzeit in MOS-Technologie ausführbar sind, ist es manchmal wünschenswert, derartige Schaltungen zu modifizieren.

Ziel der Erfindung:

Diese"Modifizierbarkeit soll mit der Erfindung ermöglicht werden.

Darlegung des Wesens der Erfindung:

Eine Halbleitefanordnung gemäß der Erfindung schließt eine Schaltung zum Auffrischen des Speicherzustands einer Halbleiterkondensator-Speicherzelle ein, die einen ersten Transistor umfaßt, bei dem einer der hohen Strom füh-

renden Anschlüsse mit einem Anschluß des Kondensators gleichstrommäßig gekoppelt und ein anderer der hohen Strom führenden Anschlüsse, mit dem Anschluß einer Auffrischleitung · gleichstrommäßig gekoppelt ist und ist dadurch gekennzeichnet, daß ein niedrigen Strom führender Anschluß des ersten Transistors gleichstrommäßig gekoppelt ist mit einem Anschluß eines Schwellenwertwiderstandselement mit zwei Anschlüssen, dessen anderer Anschluß mit dem einen Anschluß des ersten -Transistors gleichstrommäßig gekoppelt ist. Mit dem Begriff "hohen Strom führender Anschluß" ist z.B. der Source- oder der Drainanschluß eines Metalloxid-Feldeffekttransistors (MOSPET) bzw. der Emitter oder Kollektor eines bipolaren Transistors gemeint. Mit dem Begriff "niedrigen Strom führender Anschluß" ist z.B. der Gateanschluß eines MOSFET oder der Basisanschluß eines Transistors gemeint. Das vorgenannte Widerstandselement kann ein MOS-Transistor sein, vorteilhaft mit der Gateνorspannung in Sperrrichtung, wobei einer seiner hohen Strom führenden Anschlüsse ohmisch mit seinem niedrigen Strom führenden Anschluß gekoppelt ist, wodurch ein Schwellenwert-Widerstandseleraent gebildet wird. Darunter versteht man ein Element, das einen sehr hohen Widerstand aufweist, wenn eine Spannung an einem seiner beiden hohen Strom führenden Anschlüsse einen vorbestimmten Schwellenwert übersteigt. Alternativ dazu kann die Gateelektrode offen gelassen werden, wobei das resultierende Bauelement (MOSFET ohne Gate) das gewünschte Schwellenwert-Widerstandselernent mit zwei Anschlüssen bildet.

Ausführungsbeispielet

^ > I I H ί I III I Ι'ίιιΙ ΙΡΊΙΙΊΤ^ ~lrfHnl"l I fc Pill W^S' !.HI I JlWlfcJ— HI I< l|hll| HlWtH E ί MHIIB HI |l I Ν | I

Fig. 1: zeigt eine Speicherzellenschaltung gemäß einer. Ausführungsform der Erfindung,

Fig. 2ί zeigt- eine Speicherzellenschaltung gemäß einer, anderen Ausführungsform der Erfindung«

Fig. 1 zeigt eine sich selbst auffrischende Speicherzelle .100 für einen beliebigen Zugriff, die eine MOS-Kondensatorze'lle Cg zusammen mit MOS-Transistoren T-,>TpT„ und einen Hilfskondensator Ct (der vollständig parasitär sein kann) umfaßt. Der Speicherkondensator Co wird typischer Weise von einem metallischen (oder Metall ähnlichen) Belag 11 gebildet, der durch eine Oxidschicht 12 von einem entsprechenden halbleitenden Bereich 10 einer planaren Oberfläche eines Halbleiterkörpers, der ein P-leitender Silizium-Kanal sein kann (Η-Kanal oder N-MOS-Technologie), getrennt ist. Die Transistoren 2L, T^, T^ und der Hilfskondensator C^ sind vorteilhaft sämtlich in die gleiche planare Oberfläche des Halbleiterkörpers integriert, wie es bei integrierten MOS-Schaltungen üblich ist. Während des Betriebs v/ird der Halbleiterkörper vorteilhaft auf einer konstanten Rückv/ärt s -Gate vor spannung V-™ gehalten, die typischer V/eise etwa -5 Volt beträgt. Der Metallbelag 11 steht in ohmscher Verbindung mit einem Anschluß Vpp, der während des Betriebs auf einer konstanten positiven Spannung von etv/a +12 Volt gehalten wird. Die an dem Belag liegende Spannung V-^ erzeugt in Kombination mit der an dem Halbleiterkörper liegenden Rückwärts-Gatevorspannung in dem Kondensator C_g eine lokalisierte Verarmungszone, und zwar in dem halbleitenden Bereich 10 unterhalb des Belags 11. Wie im einzelnen noch ausgeführt wird, steuert der Transistor T, den esternen Zugriff für die Schreib- und Leseoperation mit der in der Verarmungszone des Kondensators Cg gespeicherten Ladung, während die Transistoren T^ und T~ sowie der Hilfskondensator Ct für die selbsttätige Auffrischung der in dem Kondensator Cg gespeicherten Ladung mittels Auffrischladungen sorgen, die über die Auffrischleitung L herangeführt werden. Diese Leitung kann die Auffrischladungen dadurch liefern, daß sie mit dem Auffrischleitungsanschluß 13.1 verbunden ist, dem eine Wechselspannung aus einer Pumpquelle zugeführt wird.

Das Einschreiten einer negativen Ladung, d.h. einer digitalen 1(N-MOS-Technologie) in den Kondensator C_g wird durch einen negativ gerichteten Impuls auf der Bitleitüng B erzielt, der an die Source des Transistors T, (linker Anschluß von Τ,) gelegt wird, in Verbindung mit einem positiv gerichteten Impuls (Einschalten) auf der Wortleitung W, welche dem Gate von T₁ zugeführt wird« Dadurch wird der halbleitende Bereich 10 unter dem Metallbelag 11 mit negativen Ladungsträgern (Elektronen) gefüllt» Die Beendigung des Impulses en dem Gate von T, vor der Beendigung des negativen Inipulses sn der Source von T-, fängt dadurch diese negativen Ladungen in dem Bereich 10 des Kondensators Cg durch Ausschalten des Transistors T-, ein. Dieser Aus-Zustand hält auch nach der Beendigung des Impulses an der Source des Transistors T₁ durch eine Rückkehr der Bitleitung B in ihrem normalen positiven Vorspannungszustand an. Daher wird ein langfristiges, nicht flüchtiges Einfangen der Ladungen und damit einer Speicherung des digitalen 1-Zustandes in den Kondensator Cg erzielt*

Das Einschreiben einer digitalen Null, d.h. im wesentlichen keine Ladung in dem MOS-Kondensator Cg (l-MOS-Technologie)5 wird mittels eines positiv gerichteten Impulses auf der Wortleitung W (zum Einschalten des Transistors T-.) durchgeführt, und zwar während die Bitleitung B auf ihrer normalen positiven Spannung verbleibt» Dadurch wird der Kondensator Cg entladen, und zwar durch Abführen von irgendwelchen negativen Ladungen aus dem halbleitenden Bereich 10 für den Kondensator C^. .

Das Auslesen des Ladungszustandes 1 oder Odes Kondensators Cg wird von einem positiven Einschaltimpuls durchgeführt« Welcher der Wortleitung W zugeführt wird, während die Bitleitung B sich noch in ihrem normalen positiven Vorspanmmgszustand befindet, wodurch negative Ladung (wenn vorhanden) von dem Kondensator Cg auf die Bitleitung

B zum konventionellen Auslesen überführt wird. Daran kann sich, falls erwünscht, in bekannter Weise ein Wiedereinschreiben anschließen. Wenn jedoch keine Auffrischeinrichtungen vorhanden sind, würde die thermische Generation von Minoritätsladungsträgern (Elektronen) den leeren Kondensator Cg (digital 0) allmählich mit unerwünschten negativen Ladungen auffüllen, wodurch der Speicherzustand unbeabsichtigt in einen Zustand mit vollem Kondensator Cg (digital 1) umgewandelt und daher der Speicherzustand vollständig entartet würde.

Eine Unterdrückung dieser Degradation des Speichersustands des Kondensators C_c wird durch eine Auffrischschaltung mit folgenden Elementen erzielt: Die Transistoren Tp und T„ in Verbindung mit dem Hilfskondensator CL und der Auffrischleitung L, die durch eine Wechselstrompumpquelle 13 gesteuert wird, die an dem Anschluß 13.1 der Auffrischleitung liegt. Diese Auffrischschaltung halt die geeignete Ladung in dem Kondensator C_g, die dem leeren O-Zustand bzw, vollen !-Zustand entspricht, aufrecht, bis weitere Schreibimpulse auf der Wort- oder Bitleitung auftreten. Dadurch verhindert diese Schaltung eine Degradation des Speicherzustands zwischen Schreib- oder Leseoperationen ohne irgendwelche Manipulationen mit den Wort- oder Bitleitungen, die im anderen Fall für die Auffrischung erforderlich sind. FUr diesen Zweck der Auffrischung ist es vorteilhaft, daß die Spannungsquelle 13 eine kontinuierliche, nicht unterbrochene (ausgenommen wie vorstehend beschrieben) Wechsel-, spannung an die Auffrischleitung liefert, und zwar mit einer-typischen Frequenz zwischen etwa 10 kHz und 1 MIz. Diese Wechselspannung hat eine Momentanamplitude, die zwischen den Grenzen von +Y und +(V+^) variiert. Der Einfachheit halber kann + V die. gleiche Spannung V_DD sein, die an dem Anschluß 14 liegt, und A liegt typischer Weise in dem Bereich von etwa 5 bis 10 Y, wobei 8 bis 10 Y von

_ Q _ Es» β» ¹W V*? (Ss, %# I

Vorteil sind. Die Spannung +V beträgt üblicher Weise etwa +5 bis +12 V. In jedem Pail ist der "Spitze zu Spitze"-Ausschlag-Α, auf der Auffrischleitung L oder zumindest gleich etwa dein Zweifachen der Schwellenwertspannung von Tp. Es ist wünschenswert', daß die Schwellenwertspannung von T₀ stärker positiv als die des MOS-Kondensators C₀ ist. Sonst sollten von der Wechselstromquelle 13 etwa höhere Frequenzen geliefert werden, und zwar in der Grössenordnung von 100 bis 1000 kHz oder mehr. f

Obwohl für die Spannungsgrenzen der Wechselspannungsquelle 13 -J-V und +(V+ ^x ) bisher angegeben wurden, soll nichtsdestoweniger bemerkt werden, daß diese Grenzen in vorteilhafter Y/eise auf +(V-Vm) und +(V-V^+ „-Δ ) festgesetzt werden; können, wobei V_rp(> 0) die Summe der Schwellenwertspannungen von Tg und T~ ist (wobei Tp üblicher Weise überwiegt). Diese Grenzen können mittels eines freilaufenden Oszillators erzielt werden, der eine integrierte Treiberschaltung vom "Bootstrap"-Typ speist, wie er z.B. in der Literaturstelle IEEE Journal of Solid State Circuits, Band. S0-7» Hr. 3, S. 217 bis 224, Juni 1972 beschrieben ist. Die obere und untere Spannungsgrenze der Wechselstromquelle kann für einen gegebenen Wechselspannungsausschlag j\ (Spitze zu Spitze) selbsttätig erniedrigt werden. Die Ausgangsspannung der Wechselstromquelle 13 braucht keinesfalls in Phase mit irgendeiner anderen Spannungsquelle oder mit dieser synchronisiert zu sein.

Die Auffrischschaltung soll nun im Detail beschrieben werden. Der Drainanschluß des Transistors Tp (rechter Anschluß von Tg) ist über einen ohmschen Pfad hoher Leitfähigkeit mit der Auffrischleitung L ohmisch gekoppelt. Die Gateelektrode von Tg ist ohmisch gekoppelt mit dem Drainanschluß von T-. Die Gateelektrode T- ist ohmisch gekoppelt mit dem Sourceanschluß von T, (Knotenpunkt.14) und dem Sourceanschluß von Tg* Der Knotenpunkt F (an der Gateelektrode von

• - 9 -

α?₂) ist über den Hilfs-Bypaßkondensator CL wechselstrommäßig mit der Auffrischleitung L gekoppelt. Die Kapazität von C_T ist vorteilhafter Y/eise größer als die Summe der parasitären Kapazitäten des Knotenpunktes P zu dem Halbleiterkörper, zu dem von T- und zu der Source von T-. Die Kapazitätswerte von C-j- sollen jedoch etwas kleiner sein, als wie sie in Verbindung mit größeren Auffrischspannungsausschlägen £± verwendet werden können.

Andererseits ist die Kapazität von C^ vorteilhaft niedriger als die MOS~Kapazität Co₅ und zwar um einen Paktor von etwa 5 oder mehr, um den erforderlichen Wert des Auffrischspannungsausschlags *a, zu minimieren. Daher liegt ein sehr kleiner Teil des Wechselspannungsabfalls zwischen dem Auffrischanschluß 13.1 und dem Anschluß Y^ über dem Hilfskondensator C-r, so daß die Spannung an dem Knotenpunkt P, wenn sich T- im Ein-Zustand befindet, dicht der oszillierenden Spannung auf der Auffrischleitung L folgt. Da während des Betriebs, wie nachstehend noch näher erläutert, sich T- tatsächlich immer im Aus-Zustand befindet, wenn der Speicherzustand der Speicherkapazität Cg O ist (leere Zelle) und sich immer im Ein-Zustand befindet, wenn der Speicherzustand 1 ist (volle Zelle), kann Tp nur einschalten, wenn sich die Speicherzelle in ihrem Fullzustand (leer) befindet. Wenn daher der Wechselspannungsausschlag auf der Auffrischleitung in seinem positiven Bereich liegt ; (bei abgeschaltetem Transistor T-), kann eine leere Zelle · durch Wanderung von negativen Ladungsträgern von dem Halbleiterbereich 10 des Kondensators C„ über Tp aufgefrischt werden. Auf diese Weise wird sowohl im Falle eines 1-Zustandes als auch eines O-Zustandes der Speicherzustand von Cg beibehalten, wie es nachfolgend noch näher beschrieben wird (N-MOS-Technologie).

Wenn der Speicherkondensator Cg leer ist, befindet sich der Transistor 2L immer im Aus-Zustand, ohne Rücksicht auf den Spannungsausschlag auf der Auffrischleitung L, da ein leerer Kondensator C„ einfach bedeutet, daß das Oberflächenpotential in dem halbleitenden Bereich 10 (des gleichen Halbleiterkörper, in dem T₀ und T^ integriert sind) dann gleich der Rückwärtsgatevorspannung V_BG ist, und daher diese Vorspannung über die ohmsche Kopplung von dem halbleitenden Bereich an der Gateelektrode von T^ liegt. Dementsprechend ist der Knotenpunkt F dann elektrisch abgetrennt ("schwimmendes Potential") und die Wechselspannung an diesem Knotenpunkt wird daher über den Kondensator C,- von der Y/echselspannung auf der Auffrischleitung mitgezogen. Dadurch wird der Transistor T^ periodisch eingeschaltet, wenn die Spannung der Auffrischleitung periodisch ihre mehr positiven Phasen erreicht. Somit ist die Auffrischleitung periodisch über den hohen Strom führenden Source-Drainpfad von T₂ mit dem halbleitenden Bereich 10 des Speicherkondensators Cg verbunden* Dadurch werden überschüssige negative Ladungsträger in diesem halbleitenden Bereich über die Auffrischleitung abgebaut. Der leere Zustand der Speicherzelle wird somit in gewünschter V/eise aufrechterhalten.

Wenn der Speicherkondensator Cg voll ist (negative Ladung in dem halbleitenden Bereich 10), befindet sich der Transistor Τ« immer im Ein-Zustand, da sich dann seine Gateelektrode auf einem genügend negativen Potential befindet (fast -V-rm) j und zwar herrührend von der ohmschen Kopplung zwischen dieser Elektrode und dem dann invertierten halbleitenden Bereich 10. Daher wird der Knotenpunkt P dann über den Hochstrompfad von T-, mit dem invertierten Oberflächenbereich von Co leitend gekoppelt, und zwar unabhängig von der momentanen Spannung auf der Auffrischleitung L. Daher nimmt der Knotenpunkt P ebenfalls ein genügend negatives Potential an, um den Aus~Zustand des Transistors T^ auf-

. ~ 11 -

2*"} Γ* Α O /* 4 / Π Π / η I £· ν ν 4 ν I

rechtzuerhalten. Somit ist der halbleitende Bereich 10 unabhängig von der periodischen Spannung auf der Auffrischleitung L von dieser getrennt und daher wird die Ladung in der vollen Speicherzelle nicht von der Auffrischleitung über T₂ beeinflußt.

Die 'Schwellwertspannung von T₀ wird für einen geeigneten Betrieb eingestellt, z.B. durch eine geeignete Dotierung der Gatezone mit Störstellen einer derartigen Konzentration, daß T₀ immer ausgeschaltet ist, wenn der Speicherkondensator C₀ leer ist (digitale 0), und daß sich T₀ iminer im Ein-Zustand befindet, wenn der Speicherkondensator Cg voll ist (digitale 1). Die Schwellenwertspannung wird daher vorteilhaft so eingestellt, daß sie etwa in der Mitte zwischen den Oberflächenpotentialen in Cg liegt, die einer vollen und leeren Zelle entsprechen. Andererseits ist die Schwellenwertspannung von Tp vorteilhaft in jedem Falle so eingestellt, daß sie geringer als die Schwellenwertspannung von T₀ ist, d.h. zwischen dem Schwellenwert von T₀ und der Rückwärtsgatevorspannung V™ liegt.

Wie in Fig. 2 dargestellt, kann der Transistor T₀ durch ein Schwellenwertwiderstandselement R ersetzt werden. Dieses Element R läßt sich in praktischer V/eise durch Weglassen der Gateelektrode von T₀ realisieren. Dadurch entsteht ein Schwellenwertwiderstand mit zv/ei Anschlüssen, der immer dann einen extrem hohen Widerstand aufweist, wenn die Spannung an einem seiner beiden Anschlüsse negativer als der Schwellenwert ist. Dieser Schwellenwert wird u.a". durch die Rückwärtsgatevorspannung V·™ bestimmt. Das Element R nimmt einen extrem hohen Widerstandswert an, wenn die Spannung 8Ji einem-seiner Anschlüsse negativer als angenähert die Rückwärts-Gatevorspannung ist. Unter extrem hohen Widerstand wird hierbei verstanden, daß im v/es entliehen die gleiche Widerstandscharakteristik vorliegt wie bei dem entsprechenden Transistor T₀ in seinem Alis-Zustand. Auf

- 12 -' £ £ Q Q- £ Q I

diese Weise kann in der Auffrischschaltung 200· eine, ähnliche Betriebsweise wie die vorstehend beschriebene Betriebsweise der Schaltung 100 erhalten werden. Obwohl die Erfindung anhand eines speziellen Äusführungsbeispiels beschrieben wurde, können verschiedene Modifizierungen vorgenommen werden, ohne von der Erfindung abzuweichen. Zum Beispiel kann die P-»MOS~(oder P-Kanal)Technologie anstelle der itf-MOS-Technologie verwendet werden. Ferner kann während des Zugriffs zum Schreiben und Lesen (T-, im Ein-Zustand) din Spannungsquelle 13 so modifiziert werden, daß sie keine reine Wechselstromquelle ist, wie es in dem bereits erwähnten US-Patent 4 030 083 in Pig. 4 dargestellt ist. Auch können bipolare Transistoren oder Sperrechicht-Feldeffekttransistoren anstelle der MOS-Transistoren verwendet werden. Schließlich kann ein ΡΪΓ-Ubergang oder andere Typen von Kondensatoren als Speicherzelle anstelle des MOS-Kondensators eingesetzt werden.

Claims

- 13 - J Erfindungsanspruch:

1.* Halbleitereinrichtung mit einer Schaltung zum Auffrischen des Speicherzustandes einer Halbleiter-Kapazitäts-Speicherzelle, die einen ersten Transistor aufweist, dessen einer seiner hohen Strom führenden An- ^:Schlüsse mit einem Anschluß des Kondensators gleichstrommäßig gekoppelt ist und ein anderer seiner hohen Strom führenden Anschlüsse mit einem AuffrischleitungsanSchluß gleichstrommäßig gekoppelt ist, gekennzeichnet dadurch, daß ein niedrigen Strom führender Anschluß des ersten Transistors (Tp) mit einem Anschluß eines Schwellenwertwiderstandselement (T,,) oder (R) gleichmäßig gekoppelt ist, dessen anderer Anschluß mit dem einen Anschluß des ersten Transistors (Tp) gleichstrommäßig gekoppelt ist.
2. Halbleitereinrichtung nach Punkt 1, gekennzeichnet dadurch, daß sämtliche Kopplungen ohmisch sind.
3. Halbleitereinrichtung nach Punkt 1 oder 2, gekennzeichnet dadurch, daß ein Bypaß-Kondensator (C_T) vorgesehen ist, um eine wechselstrommäßige Kopplung zwischen dem niedrigen Strom führenden Anschluß des ersten Transistors (T₂) und dem Auffrischleitungsanschluß (13.1) herzustellen.
4. Halbleitereinrichtung nach Punkt 3j gekennzeichnet dadurch, daß der erste Transistor ein MOS-Transistor und der Speicherkondensator ein MOS-Kondensator ist, und daß ein Anschluß des Kondensators mit einer Spannungsquelle (Vj)J)) ohmisch gekoppelt ist.

Halbleitereinrichtung nach. Punkt 4, gekennzeichnet dadurch, daß ein zweiter MOS-Transistor (T,) vorgesehen ists bei dem ein hohen Strom führender Anschluß mit einer Bitleitung (B), ein hohen Strom führender Anschluß mit dem Kondensator und ein Gateanschluß mit einer Wortleitung (W) verbunden ist. .

Hierzu 1 Seite Zeichnungen

- 15 -