DE2610881C2 - Schneller Assoziativ-Speicher - Google Patents
Schneller Assoziativ-SpeicherInfo
- Publication number
- DE2610881C2 DE2610881C2 DE2610881A DE2610881A DE2610881C2 DE 2610881 C2 DE2610881 C2 DE 2610881C2 DE 2610881 A DE2610881 A DE 2610881A DE 2610881 A DE2610881 A DE 2610881A DE 2610881 C2 DE2610881 C2 DE 2610881C2
- Authority
- DE
- Germany
- Prior art keywords
- line
- potential
- transistors
- bit
- search
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
- G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
- G11C11/4113—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access to base or collector of at least one of said transistors, e.g. via access diodes, access transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
Description
Die Erfindung betrifft einen schnellen Assoziativspeicher nach dem Oberbegriff des Anspruchs 1.
Assoziativspeicher sind prinzipiell bekannt, so z. B.
durch das US-Patent 37 13 115 und gestatten auch das
Lesen von Daten auf einer Suchbasis in den Fällen, wo die im Speicher gespeicherten Daten unbekannt sind.
Der Code wird im Suchbetrieb an den Speicher gegeben und der Speicher antwortet mit einer Übereinstimmung
oder einer Nichtübereinstimmung. Bei dieser leistungsfähigen Fragetechnik braucht der Abfragende nicht zu
wissen, wieviele oder welche Art von Daten zu dem jeweiligen Thema im Speicher gespeichert sind. Dieses
Konzept läßt sich somit auf Systemsteuerungen, Signalverarbeitung, Datenbasisverwaltung, Zeichenerkennungssystems
usw. anwenden.
Durch das IBM TDB, Mai 1974, Seiten 3963 und 3964
ist eine Speicherzelle bekanntgeworden, die aus einem Transistor-Flipflop besteht, das am emitterseitigen
Flußpunkt mit der Wortleitung verbunden ist. Außerdem besitzt diese Zelle zwei zusätzliche Dioden, die die
eigentliche assoziative Operation erst ermöglichen und den dazu erforderlichen Strom bereitstellen helfen. Der
Nachteil dieser Zelle besteht jedoch darin, daß der erforderliche Strom in den einzelnen Betriebsweisen
der Zelle nicht in dem gewünschten Maße gesteuert werden kann, so daß eine derartige Zelle sich für den
Assoziativbetrieb nur bedingt eignet.
Außerdem ist durch die DE-OS 19 24159 ein
assoziatives Speicherelement bekanntgeworden, das eine Übereinstimmungsleitung aufweist, die mit dem
assoziativen Leseverstärker verbunden ist.
Ein Hauptproblem bei der Entwicklung kommerziell anwendbaren Assoziativ-Speicher besteht in der
Schwierigkeit, hohe Suchgeschwindigkeiten bei vertretbaren Leistungspegeln ohne Zerstörung des Zelleninhaltes
zu erreichen. In vielen Speichern ist die Speicher-Zelle für Abweichungen des Eingangssignals
sehr empfindlich. Ein zu hohes Suchsignal zerstört die gespeicherten Daten, ein zu niedriges Signal erzeugt
keine Ausgabe in Form einer Übereinstimmung oder Nichtübereinstimmung. In diesen Fällen muß die Größe
der Signale genau gesteuert werden; eine Beschränkung, die in handelsüblichen kosteneffektiven Systemen
oft nicht zu erreichen ist. Die meisten herkömmlichen Systeme ziehen Strom von den Speicherzellen im
Suchbetrieb und ein weiterer Strombetrag muß zur Verfügung stehen, sowohl um die Suchgeschwindigkeit
aufrechtzuerhalten, als auch angemessene Grenzen gegen Störungen festzusetzen, die den Zelleninhalt
zerstören würden. Das führte zu einem sehr hohen Stromverbrauch innerhalb der Zelle während des
Suchbetriebes.
Es ist daher eine Aufgabe der vorliegenden Erfindung, mit geringem Schaltungsaurwand sowohl die Arbeitsgeschwindigkeit
als auch Stabilität von Assoziativ-Speiehern zu verbessern.
Die Aufgabe wird gelöst gemäß Kennzeichen des Anspruchs 1.
Während des Suchbetriebes werden nur Spannungsdifferenzen an den internen Speicherknotenpunkten
is abgefühlt, so daß kein Strom von diesen Knotenpunkten
gezogen wird. Damit wird der Stromverbrauch innerhalb der Speicherelemente sehr klein gehalten
ohne den Nachteil der Instabilität Der Strompegel innerhalb der Stromschalter ist jedoch hoch, wodurch
ein Hochgeschwindigkeitsbetrieb gesichert ist.
Situationen der Übereinstimmung oder Nichtübereinstimmung werden sehr genau durch hohe Spannungsausschläge
auf den Bitabfühlleitungen (Suchleitungen) erkannt, ohne daß der Inhalt der Speicherelemente
zerstört wird, weil die Speicherknotenpunkte von der Suchschaltung isoliert sind.
Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird anschließend näher
beschrieben.
Es zeigt
Es zeigt
F i g. 1 in einem Schema eine Speicherzelle, F i g. 2A und 2B detaillierte Schaltung der in F i g. 1
gezeigten Teile,
F i g. 3 in einer Tabelle typische an verschiedenen bezeichneten Punkten innerhalb der Speicherzelle der
in F i g. 1 auftretenden Spannungen und
F i g. 4 in einer Tabelle typische Spannungen und die Zustände der wichtigen Teile der Speicherzelle
während des Suchbetriebes.
In Fig. 1 ist die erfindungsgemäße Speicherzelle innerhalb der durch die Zahl 10 bezeichneten gestrichelten
Linien dargestellt. Die Speicherelemente umfassen die bipolaren Transistoren 7*0 und 7Ί, die mit Basis und
Kollektor über Kreuz gekoppelt sind. Die Schottky-Dioden Di und D 2, die zwischen Basis und Kollektor
der Transistoren 7*1 bzw. Γ0 gelegt sind, arbeiten auf
übliche Weise als Anti-Sättigungselemente und erhöhen so die Schaltgeschwindigkeit der Zelle durch Reduzierung
der Minoritätsträgerspeicherung in den Basisbereichen. Die Überlegenheit der Schottky-Dioden
gegenüber konventionellen Dioden ist auf dem Gebiet der Halbleiterkonstruktion allgemein bekannt, andere
niedrige Sperrdioden können jedoch ebenso verwandt werden.
Die Wortleitung der Zelle, die mehreren Zellen in derselben Zeile in der Speicheranordnung gemeinsam
ist, ist mit Leitung A bezeichnet und an die Emitter der Transistoren TO und Ti angeschlossen. Das Treiberpotential
der Wortleitung wird durch den Worttreiber 12 erzeugt, der aus dem Transistor 7"13, der Anti-Sättigungsdiode
D13, dem als Diode geschalteten Transistor
7*15 und einem Potential am Anschluß 26 besteht, der mit der Leitung A über den Widerstand R W verbunden
ist.
Jeder Kollektor der über Kreuz gekoppelten Transistoren gehört auch zu einem Transistorpaar, das
als Stromschalter fungiert. So bilden die Transistoren 7"3 und 7" 4 und der Widerstand RE i einen Stromschal-
ter, zu dem der Speichertransistor Tl gehört; die Transistoren T5 und T6 und der Widerstand RE2
bilden einen Stromschalter, zu dem der Speichertransistor
7*0 gehört Die Ausgänge des Stromschalterpaares, & h.die Kollektoren der Transistoren T4und T5 stehen
über Leitungsverbindungen mit der Übereinstimmungsleitung F über die Schottky-Dioden D 8, die diese
Ausgänge von der Übereinstimmungsleitung isoliert, in ODER-Verbindung. D 8 reduziert die Störkapazitanz in
der Übereinstimmungsleitung.
Eine Diode mit der Bezeichnung T16 ist von der Leitung F über RM an Erde gelegt, um sicherzustellen,
daß auf der Übereinstimmungsleitung keine seiir negativen Übergänge auftreten. Diese Diode hindert die
Leitung F an einer Entladung auf ein zu niedriges Potential, die auftreten kann, wenn mehrere Nichtübereinstimmungen
auf der Übereinstimmungsleitung während einer Suchoperation auftreten.
Schreib- und Suchfunktion in der Zelle werden eingeleitet durch Signale an den Eingängen B und C, an
den Basen der Transistoren Tj bzw. TT. Deren
Ausgänge sind in Emitterfolgeschaltung an die Bitabfrageleitungen B/S »0« und B/S »1« angeschlossen, die der
Einfachheit halber als Leitungen D und E bezeichnet sind. Im Wartezustand werden die Leitungen D und E
auf -1,5 V durch Potentiale an den Anschlüssen 27 und 28 über die Widerstände RS1 bzw. RS 2 unterhalten.
Die Kollektoren der Speichertransistoren Tl und 7"O sind von den Bitabfrageleitungen durch die Dioden D11
bzw. D12 isoliert. Obwohl diese Dioden bisher zum
Isolieren der Speichertransitoren von den Bitabfrageleitungen benutzt wurden, übernehmen sie in der
vorliegenden Schaltung eine wichtige und neuartige Funktion als Isoliermittel während des Suchbetriebes.
Eine genauere Beschreibung dieser Funktion folgt später. Kurz gesagt heißt das, daß während der Suche
»0«, gespeichert »1« der kleine Spannungsabfall in Durchlaßrichtung über einer der Dioden, z. B. DIl die
Übertragung eines nennenswerten Stromes vom Transitor T8 verhindert, durch den der Transistor Tl
beeinflußt würde, jedoch ein Umschalten der Basen der Transistoren T3/T4 ermöglicht. Die andere Diode D12
ist in Sperrichtung vorgespannt und tut dasselbe in bezug auf die Transistoren T7 und TO.
Die Fig.2A und 2B zeigen andere Ausführungsbeispiele
der Impedanzen LX und L2 der Fig. 1. Die
Impedanzen können entweder Widerstände mit entsprechendem Wert von z.B. 1OkQ entsprechend der
Darstellung in F i g. 2A sein oder PNP-Transistoren, die
mit den Kollektoren der Speichertransistoren als Konstantstromquelle nach Darstellung in Fig.2B
verbunden sind. Beide Schaltungen sind als Lastelemente für Speicherzellen allgemein bekannt.
Die Arbeitsweise der neuartigen Zelle läßt sich am besten im Zusammenhang mit den Fig. 3 und 4 und dem
Diagramm der in Fig. 1 gezeigten Zelle erklären. Es werden vier Grundbetriebsarten erklärt: Wartezustand,
Lesen, Schreiben und Suche. Außerdem wird die Arbeitsweise durch spezifische Potentialpegel und
Widerstandswerte erklärt, die der Konstruktionswahl überlassen bleiben und in keiner Weise den Rahmen der
Erfindung beschränken. Im Warlezustand, d. h., wenn die Zelle nicht gewählt ist, arbeitet der Worttreiber 12
nicht und die Basis des Transistors T13 wird auf —3,7 V gehalten. Wie in Zeile 1 der Fig. 3 gezeigt ist, beträgt
das Potential auf der Wortleitung A ungefähr 3 Volt abhängig vom Wert des Widerstandes R Wund dem mit
-1,5 V dargestellten Potential am Anschluß 26. RWha{
vorzugsweise 12 k£l Die Transhoren Ύ7 und Γ8 sind
durch ein Potential von —1,5V auf den Such/Schreibeingängen
Bund C die mit den Basen der Transistoren T8 bzw. Tl verbunden sind, nicht leitend vorgespannt
Wenn diese Transistoren nicht leitend gehalten werden, wird dab Potential auf den Bit/Abfrageleitungen D und
fauf rund -1,5 V gehalten durch die Potentialquellen
an den Anschlüssen 27 und 28 über die Widerstände RS1 und RS 2, die etwa 500 Ohm haben.
ίο Die Dioden DIl und D12 sind in Sperrichtung
vorgespannt Einer der Speichertransistoren TO oder Tl führt Strom. Nach der konventionellen Terminologie
in Flip-Flopzellen wurden die Leitung im Null-Transistor TO bedeuten, daß ein Nullbit in der Zelle
gespeichert ist Ähnlich würde die Leitung vom 1-Transistor ein gespeichertes Einerbit anzeigen. In
F i g. 1 ist Tl eingeschaltet und zeigt dadurch an, daß ein
Einerbit in der Zelle gespeichert ist
Die Potentiale an den Kollektoren von Tl und TO und daher auf den Leitungen G bzw. H werden
festgelegt durch die Vbe der Speichertransistoren, den
Diodenspannungsabfall VD an den Anti-Sättigungsdioden und durch das Wortleitungspotential VA
Wenn Tl leitet, ist das Potential VG auf der Leitung
Wenn Tl leitet, ist das Potential VG auf der Leitung
(1) VG=VA+Vbe (Tl)-VDl = I1IV
Angenommen, daß VA +-1,3 V, Vßf+0,8V und
VD 1+0,6 V
Das Potential auf der Leitung //ist:
(2) VH= VA + Vbe (Ti)= -0,5 V
Diese Potentiale erhalten eine größere Bedeutung während des Suchbetriebes, der später noch beschrieben
wird.
Für jedes Stromschalterpaar T3—T4 und T5-T6
kann nur ein Transistor eines jeden Paares zu einem gegebenen Zeitpunkt eingeschaltet sein. Wenn ein
Transistor des Paares durch ein Basistreibersignal leitend ist, ist der Basis-Emitterübergang des anderen
Transistors zum Leiten in Durchlaßrichtung ungenügend vorgespannt.
Wendet man diese den Schaltungskonstrukteuren allgemein bekannten Bedingungen an das Stromschalterpaar an, so ist das Potential an den Basen von T4 und T6 im wesentlichen — 1,5 V auf den Leitungen D und E, wogegen das Potential an den Basen von T3 und T5 festgelegt ist durch die Elemente Tl und TO bei -1,1 V
Wendet man diese den Schaltungskonstrukteuren allgemein bekannten Bedingungen an das Stromschalterpaar an, so ist das Potential an den Basen von T4 und T6 im wesentlichen — 1,5 V auf den Leitungen D und E, wogegen das Potential an den Basen von T3 und T5 festgelegt ist durch die Elemente Tl und TO bei -1,1 V
so bzw. —0,5 V. Weil die Basen der Transistoren T3 und TS positiver sind als diejenigen der Transistoren T4
und T6, sind die zuerst genannten Transistoren ein- und die zuletzt genannten ausgeschaltet und das Potential an
der Übereinstimmungsleitung Fist im wesentlichen 0 V.
In Zeile 2 der Fig.3 ist zu sehen, daß beide Transistoren T7 und T8 in der Leseperiode ausgeschaltet
bleiben durch die —1,5V an ihren Basen. Somit bleiben die Bit/Abfrageleitungen D und £ auf ihren
Anfangsvorspannungen von —1,5V von der Potentialquelle
an den Anschlüssen 27 und 28. Um eine Leseoperation durchzuführen, wird die Spannung am
Anschluß 33 an der Basis von T13 angehoben auf -2,5 V, wodurch die Wortleitung A auf -3,1 abgesenkt
wird. M;t. diesem reduzierten Potential an den Emittern
von Tl und TO leitet eine der Dioden DM oder D12,
die an den leitenden Transistor angeschlossen ist, und zieht Strom von einer der Bit-Abfrageleitungen. Im
vorliegenden Beispiel würde die Stromleitung durch Tl
anzeigen, daß ein Einerbit in der Zelle gespeichert ist während Strom durch TO besagen würde, daß ein
Nullbit in der Zelle gespeichert ist Nimmt man an, daß in der Zelle 10 eine Eins gespeichert ist wie in F i g. 1, so
leitet D11 und senkt das Potential auf der Bitabfrageleitung
D von - 1,5 V auf -2,3 V. Die Stromleitung durch Ti schaltet durch die Kreuzkopplung den Transistor
TO ab. Daher bleibt die Bitabfrageleitung E auf -14 V.
Diese Potentialdifferenz wird auf konventionelle Weise als Einerbit durch einen abgeglichenen Detektor (nicht
dargestellt) an den Anschlüssen der Bitabfrageleitungen abgefühlt.
Zeile 3 in F i g. 3 zeigt, daß die Leseoperation einer ein
Nullbii speichernden Zelle ähnlich verläuft, jedoch sind
die Signale auf den Leitungen D und £ vertauscht.
Für eine Schreiboperation wird das Potential auf der Wortleitung A wieder gesenkt Außerdem wird das
Potential an den Basen eines der Transistoren T7 oder 78 angehoben, abhängig davon, ob ein Nullbit oder ein
Einerbit in der Zelle zu speichern ist, so daß Strom durch einen der Transistoren TOoder Ti fließt. Dadurch wird
das Potential auf rund -0,8 V an einer der Bitabfrageleitungen angehoben und die Zelle in den gewünschten
Zustand entweder über DIl oder D12 gezwungen. Aus
Zeile 5 der F i g. 3 ist z. B. zu sehen, daß zum Schreiben eines Nullbit in die Zelle das Potential an der Leitung B
angehoben wird von -1,5 auf OV und dadurch 7"8 eingeschaltet wird. Das Potential auf der Leitung D
steigt von - 1,5 V auf -0,8 V. Der Strom durch 7"8 und D11 schaltet den Transistor TO ein. Der Strom durch
TO schaltet durch Ti aus.
Die Transistoren Tl und TS werden auch dazu
benutzt, die Suchoperation in der Zelle einzuleiten. Diese Doppelfunktion stellt einen wesentlichen Vorteil
gegenüber zahlreichen früheren Typen von Zellen dar, die separate Schaltungen zum Schreiben und Suchen
brauchen.
Auch im Suchbetrieb zeigen sich die Vorteile des Stromschalterpaares T3/T4und T5/T6. Die Schaltge-Der
Rest der Suchoperation, der sich im einzelnen mi der Arbeitsweise des Stromschalterpaares befaßt, win
am besten im Zusammenhang mit F i g. 4 gesehen. Wem ein Einerbit in den über Kreuz gekoppelten Transisto
ren gespeichert ist, liegt an der Basis von Γ3 auf de Leitung C ein Potential von -1,1 V und an der Basii
von T5 auf der Leitung H ein Potential von —0,5 V
ungeachtet dessen, ob nach einem Nullbit oder einerr Einerbit gesucht wird. Das wurde bereits oben in der
Beschreibung des Wartebetriebes, insbesondere durc die Gleichungen 1 und 2 erklärt.
Wenn umgekehrt ein Nullbit in der Zelle gespeicher war, dann leitet TO und es liegt ein Potential von - 0,5
auf der Leitung G und ein Potential von -1,1 V auf de
Leitung H.
Als Beispiel soll jetzt nach einem Nullbit gesuchi werden, wenn ein Einsbit in der Zelle gespeichert ist
Aus der letzten Zeile der F i g. 3 und der ersten Zeile de F i g. 4 geht folgendes hervor: Die Suchleitung D wird
auf -0,8 V angehoben, um die Suche einzuleiten. Weil Ti leitet (Einerbit gespeichert), ist das Potential auf de
Leitung Can der Basis von Π -1,1 V und das Potential
auf der Leitung Wan der Basis von T5 ist —0,5 V. Die
Basis von TA an der Suchleitung D liegt auf -0,8 V während die Basis von T6 auf der Suchleitung £ bei
-1,5V bleibt. Weil das Potential an TA höher ist al; dasjenige an T3 schaltet T4 ein und Γ3 bleib
ausgeschaltet. Das Potential an Γ5 bleibt jedoch höher als das an Γ6 und daher bleibt T5 eingeschaltet und T6
ausgeschaltet.
Strom fließt von der Erde durch RM, DS, TA und
REi zu den -4,25 V am Anschluß 31. Wenn RM und REi Werte von 1,2 bzw. 2,OkQ haben, fällt das
Potential an der Obereinstimmungsleitung Fvon 0 V auf -0,8 V und das zeigt eine Nichtübereinstimmung an.
Die Dioden DIl und D12 bleiben in dieser Periode
abgeschaltet und isolieren daher die Transistoren Π und TO von den Potentialschwingungen auf den
Leitungen D und £ Die größte Vorwärtsspannung über
schwindigkeit des Stromschalterpaares ermöglicht eine 40 einer dieser Dioden im Suchbetrieb beträgt 0,3 V. Diese
schnelle Suche. Außerdem liefert die Charakteristik des Spannung tritt auf, wenn eine Suchleitung (Bitabfrageleitung)
auf -0,8 V abgesenkt und die entsprechende
Stromschalterpaares einen großen Spannungsausschlag auf der Übereinstimmungsleitung F für genaue Erkennung
und umgekehrt reicht ein kleiner Differentialausschlag in ihren Eingängen aus, sie umzuschalten.
Die Dioden DIl und D12 dienen dazu, die
Bitabfrageleitungen D und E für die Transistoren Π und TO zu isolieren. Die Potentialdifferenzen zwischen
den Leitungen Dund G und den Leitungen Fund //sind
niemals hoch genug, um die Dioden DIl und DIl im
Suchbetrieb leitend zu machen. Die Potentialdifferenzen sind jedoch ausreichend, um gegebenenfalls die
Paare T3/74und T5IT6 umzuschalten.
Nach Darstellung in den Zeilen 6 und 7 der F i g. 3 liegen auf der Leitung A im Suchbetrieb —13 V und die
Potentiale der Leitungen B und C werden abhängig davon auf 0 angehoben, ob ein Nulldatenbit oder ein
Einsdatenbit gesucht wird. Dadurch wird einer der Transistoren Tl oder TS eingeschaltet und das
Potential auf seiner zugehörigen Bitabfrageleitung steigt von -1,5V auf -0,8 V an. An diesem Punkt
fungieren die Bitabfrageleitungen D und E als Suchleitungen.
Schaltleitung auf -1,1 V liegt, d. h. bei einer Nichtübereinstimmung.
Da die Dioden zum Leiten eine Spannung
von 0,6 V in Durchlaßrichtung brauchen, sind sie immer abgeschaltet Auf der anderen Seite reicht die
Potentiaidifferenz von 0,3 V aus, um das entsprechende Transistor-Stromschalterpaar umzuschalten.
Grundsätzlich besteht die Funktion des Stromschalterpaares
im Vergleich der in den Speichertransistoren gespeicherten Daten mit den auf die Bitabfrageleitungen
durch die Zeüadreßtrar.sistorcn Tl und TS
gesendeten Suchdaten.
Nimmt man als weiteres Beispiel die Situation, in der
die Suchdaten mit den gespeicherten Daten übereinstimmen, ζ. B. eine gespeicherte 1 mit einer gesuchten 1,
dann wird das Potential auf der Leitung E auf -0,8 V angehoben. Das Potential auf der Schaltleitung G liegt
wieder bei -1,1 V und auf der Leitung //bei -0,5 V. In
diesem Fall leiten beide Transistoren Γ3 und T5, weil
ihr Basispotential höher ist als das von TA und Γ6. Die
Obereinstimmungsleitung F bleibt daher bei 0 V und zeigt dadurch eine Übereinstimmung an.
Hierzu 2 Blatt Zeichnungen
Claims (1)
- Patentanspruch:Schneller Assoziativspeicher mit Wort-, Bit- und Obereinstimmungsleitungen für Speicherzellen aus kreuzgekoppelten bipolaren Transistoren und Schottky-Dioden zwischen Basis und Kollektor der beiden kreuzgekoppelten Transistoren und Schottky-Dioden als Entkoppeldioden zwischen den Kollektoren der genannten Transistoren und den Null- bzw. Eins-Bitleitungen des Speichers sowie Lastimpedanzen, wobei die Emitter der kreuzgekoppelten Transistoren mit einer Wortleitung verbunden sind, dadurch gekennzeichnet, daß die Kollektoren der kreuzgekoppelten Transistoren (TO und 7*1) einer Speicherzelle je mit einem als Stromschalter arbeitenden Transisiorpaar (T3 und 7*4 bzw. T5 und 7*6) verbunden sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/562,695 US3969707A (en) | 1975-03-27 | 1975-03-27 | Content-Addressable Memory capable of a high speed search |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2610881A1 DE2610881A1 (de) | 1976-10-07 |
DE2610881C2 true DE2610881C2 (de) | 1983-10-27 |
Family
ID=24247372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2610881A Expired DE2610881C2 (de) | 1975-03-27 | 1976-03-16 | Schneller Assoziativ-Speicher |
Country Status (5)
Country | Link |
---|---|
US (1) | US3969707A (de) |
JP (1) | JPS5816557B2 (de) |
DE (1) | DE2610881C2 (de) |
FR (1) | FR2305825A1 (de) |
GB (1) | GB1488473A (de) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4283771A (en) * | 1978-07-31 | 1981-08-11 | International Business Machines Corporation | On-chip bubble domain relational data base system |
DE3138993A1 (de) * | 1981-09-30 | 1983-04-14 | Siemens AG, 1000 Berlin und 8000 München | Speicherzelle, assoziativspeicher und verfahren zu deren betrieb |
US4460984A (en) * | 1981-12-30 | 1984-07-17 | International Business Machines Corporation | Memory array with switchable upper and lower word lines |
JPS58212698A (ja) * | 1982-06-04 | 1983-12-10 | Matsushita Electric Ind Co Ltd | 記憶装置 |
US4831585A (en) * | 1985-11-27 | 1989-05-16 | Massachusetts Institute Of Technology | Four transistor cross-coupled bitline content addressable memory |
JPS62165794A (ja) * | 1986-01-17 | 1987-07-22 | Toshiba Corp | 連想記憶用メモリセル |
JPS6415660A (en) * | 1987-07-10 | 1989-01-19 | Hitachi Ltd | Analyser equipped with reaction container, reaction container and preparation thereof |
US4922455A (en) * | 1987-09-08 | 1990-05-01 | International Business Machines Corporation | Memory cell with active device for saturation capacitance discharge prior to writing |
US4991138A (en) * | 1989-04-03 | 1991-02-05 | International Business Machines Corporation | High speed memory cell with multiple port capability |
US5053991A (en) * | 1989-10-06 | 1991-10-01 | Sanders Associates, Inc. | Content-addressable memory with soft-match capability |
US5125098A (en) * | 1989-10-06 | 1992-06-23 | Sanders Associates, Inc. | Finite state-machine employing a content-addressable memory |
US5267190A (en) * | 1991-03-11 | 1993-11-30 | Unisys Corporation | Simultaneous search-write content addressable memory |
US5396449A (en) * | 1993-12-21 | 1995-03-07 | International Business Machines Corporation | Fast content addressable memory with reduced power consumption |
US6331942B1 (en) * | 2000-09-09 | 2001-12-18 | Tality, L.P. | Content addressable memory cell and design methodology utilizing grounding circuitry |
KR100406924B1 (ko) * | 2001-10-12 | 2003-11-21 | 삼성전자주식회사 | 내용 주소화 메모리 셀 |
JP5441272B2 (ja) * | 2011-01-28 | 2014-03-12 | 株式会社東芝 | 半導体記憶装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3573756A (en) * | 1968-05-13 | 1971-04-06 | Motorola Inc | Associative memory circuitry |
US3548389A (en) * | 1968-12-31 | 1970-12-15 | Honeywell Inc | Transistor associative memory cell |
US3703709A (en) * | 1969-05-24 | 1972-11-21 | Nippon Electric Co | High speed associative memory circuits |
US3609710A (en) * | 1969-05-29 | 1971-09-28 | Bell Telephone Labor Inc | Associative memory cell with interrogation on normal digit circuits |
-
1975
- 1975-03-27 US US05/562,695 patent/US3969707A/en not_active Expired - Lifetime
-
1976
- 1976-01-29 FR FR7603003A patent/FR2305825A1/fr active Granted
- 1976-02-23 GB GB6971/76A patent/GB1488473A/en not_active Expired
- 1976-02-24 JP JP51018559A patent/JPS5816557B2/ja not_active Expired
- 1976-03-16 DE DE2610881A patent/DE2610881C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5284932A (en) | 1977-07-14 |
US3969707A (en) | 1976-07-13 |
GB1488473A (en) | 1977-10-12 |
DE2610881A1 (de) | 1976-10-07 |
FR2305825B1 (de) | 1978-11-10 |
JPS5816557B2 (ja) | 1983-03-31 |
FR2305825A1 (fr) | 1976-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2610881C2 (de) | Schneller Assoziativ-Speicher | |
DE2850305C2 (de) | Halbleiterspeichervorrichtung | |
DE2458848C2 (de) | Speicheranordnung | |
DE3521480A1 (de) | Speichervorrichtung | |
DE1499843B2 (de) | Anordnung mit mindestens einer Speicherzelle mit mehreren Transistoren | |
DE2156805A1 (de) | Monolithischer Speicher mit bipolaren Transistoren | |
DE2457921C2 (de) | Verfahren und schaltungsanordnung zur erhoehung der schreibgeschwindigkeit in integrierten datenspeichern | |
DE1910777A1 (de) | Impulsgespeister monolithischer Datenspeicher | |
DE1942559A1 (de) | Dioden-gekoppelter Halbleiterspeicher | |
DE2429771A1 (de) | Speichermatrix mit steuerbaren vierschichthalbleitern | |
EP0020995B1 (de) | Verfahren und Schaltungsanordnung zur Selektion und Entladung der Bitleitungskapazitäten für einen hochintegrierten MTL Halbleiterspeicher | |
DE2657561C2 (de) | ||
EP0078335B1 (de) | Verfahren zum Lesen eines Halbleiterspeichers | |
DE1499650A1 (de) | Einrichtung zur Speicherung und Verarbeitung von Daten | |
DE2116107A1 (de) | Speicherzelle | |
EP0023538B1 (de) | Halbleiterspeicherzelle in MTL-Technik | |
DE1240123B (de) | Bistabile-Kippschaltung | |
DE2246756C3 (de) | Elektronischer Datenspeicher | |
DE3518413A1 (de) | Eingangspufferschaltung und diese verwendende logikschaltung | |
DE1774948C3 (de) | Wortorganisierter Speicher. Ausscheidung aus: 1499843 | |
DE2132560C3 (de) | ||
EP0022930B1 (de) | Nachladeschaltung für einen Halbleiterspeicher | |
DE2348065C3 (de) | Bipolarer Transistorspeicher mit kapazitiver Speicherung | |
DE2654460A1 (de) | Schaltung zur erhoehung der schreibgeschwindigkeit fuer speicherzellen | |
DE1499744B2 (de) | Elektronisches speicherelement mit zwei transistoren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |