DE2460146A1 - Bipolare leseschaltung fuer integrierte speichermatrix - Google Patents
Bipolare leseschaltung fuer integrierte speichermatrixInfo
- Publication number
- DE2460146A1 DE2460146A1 DE19742460146 DE2460146A DE2460146A1 DE 2460146 A1 DE2460146 A1 DE 2460146A1 DE 19742460146 DE19742460146 DE 19742460146 DE 2460146 A DE2460146 A DE 2460146A DE 2460146 A1 DE2460146 A1 DE 2460146A1
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- flip
- flop
- collector
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/287—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the feedback circuit
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
- G11C11/416—Read-write [R-W] circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Static Random-Access Memory (AREA)
Description
Bcblingen, den 1.6. Dezember 1974 gg/sy-bs
Anmelderin: IBM Deutschland GmbH
Pascalstraße 100 7000 Stuttgart 80
Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: GE 974 028
Bipolare Leseschaltung für integrierte Speichermatrix
Die Erfindung betrifft eine bipolare Leseschaltung für eine integrierte Speichermatrix, bei der ein das Lesesignal als
Differenzspannung lieferndes Bitleitungspaar an die Steuereingänge
eines Differentialverstärkers angeschlossen ist und die beiden Ausgänge des Differentialverstärkers symmetrisch
ein als Verriegelungskreis dienendes, kreuzgekoppeltes Flipflop steuern, an dessen eine Seite eine Ausgangstreiberstufe
angeschlossen ist.
Moderne, insbesondere in der Computertechnik verwendete Speicheranordnungen
sind in integrierter Halbleitertechnik hergestellt und bestehen aus einer Vielzahl von in bestimmter Weise
organisierten Speicherzellen, die auf monolitischen Halbleiterchips in hoher Packungsdichte untergebracht sind.
In den meisten Fällen handelt es sich bei den einzelnen Speicherzellen
um kreuzgekoppelte Flipflops, die durch ihre beiden möglichen stabilen Schaltzustände den jeweiligen binären Speicherinhalt,
also die Information, bestimmen. Die Speicherzellen sind matrixförmig auf dem Halbleiterchip integriert, wobei das
Einschreiben und Auslesen von Information, also der Zugriff zu den Speicherplätzen, über parallel verlaufende, mit den einzelnen
Speicherzellen verbundene Spalten- und senkrecht dazu verlaufende Zeilenleitungen erfolgt.
609 8 26/0 463
Betrachtet man beispielsweise wortorganisierte Schreib/Lesespeicher,
so sind für jede Speicherzelle in jeder Spalte jeweils
zv/ei Bitleitungen und entsprechend in jeder Zeile eine Wortleitung vorgesehen. Beim Auslesen der gespeicherten Information,
was hier angesprochen wird, wird durch geeignetes Ansteuern der
Speichermatrix erreicht, daß eine oder mehrere bestimmte Speicherzellen ein ihre jeweilige Schaltlage kennzeichnendes Lesesignal : abgeben. Im allgemeinen liefern die Speicheranordnungen das
Lesesignal über jeweils ein Bitleitungspaar, das mit dem Knoten ; der betrachteten, aus kreuzgekoppelten Flipflops bestehenden ι Speicherzellen verbunden ist. Das Lesesignal besteht demnach aus j einer kleinen Differenzspannung auf den beiden Bitleitungen eines
Bitleitungspaares. Dieses Lesesignal wird mit Hilfe eines Leseverstärkers abgefühlt, verstärkt und an eine geeignete Auswerte- '■ schaltung weitergeleitet, \
zv/ei Bitleitungen und entsprechend in jeder Zeile eine Wortleitung vorgesehen. Beim Auslesen der gespeicherten Information,
was hier angesprochen wird, wird durch geeignetes Ansteuern der
Speichermatrix erreicht, daß eine oder mehrere bestimmte Speicherzellen ein ihre jeweilige Schaltlage kennzeichnendes Lesesignal : abgeben. Im allgemeinen liefern die Speicheranordnungen das
Lesesignal über jeweils ein Bitleitungspaar, das mit dem Knoten ; der betrachteten, aus kreuzgekoppelten Flipflops bestehenden ι Speicherzellen verbunden ist. Das Lesesignal besteht demnach aus j einer kleinen Differenzspannung auf den beiden Bitleitungen eines
Bitleitungspaares. Dieses Lesesignal wird mit Hilfe eines Leseverstärkers abgefühlt, verstärkt und an eine geeignete Auswerte- '■ schaltung weitergeleitet, \
Es ist bereits eine große Anzahl von Lese- oder Abfühlschaltungen |
für derartige Speichermatrizen bekannt. Das im Einzelfall einge- i
setzte Schaltungssystem richtet sich natürlich nach dem benützten i
Speichertyp, dessen Organisation und der Art der eingesetzten · Speicherzellen und ist den dort jeweils vorliegenden Bedingungen
angepaßt, '
angepaßt, '
Bei integrierten Speichermatrizen, die das Lesesignal in Form
einer Differenzspannung auf einem Bitleitungspaar liefern, werden , bereits bevorzugt Leseverstärker benützt, die aus zwei als
Differentialverstärker geschalteten Transistoren bestehen. Die i beiden Transistoren sind emittergekoppelt . Die Basen der Transistoren sind mit den Bitleitungen verbunden, die zu der oder '■ den Speicherzellen führen. An einem oder an beiden Kollektoren
der beiden Transistoren wird das aus dem Lesesignal gewonnene i Ausgangssignal abgenommen. Eine derartige Leseschaltung ist
beispielsweise im "IBM Technical Discolure Bulletin" Vol. 10,
Nr. 12, Mai 1968, Seiten 1998 und 1999 beschrieben. Im Prinzip
entsprechende Leseschaltungen sind . in großer Anzahl bekannt und
beispielsweise auch bereits bei Kernspeichermatrizen verwendet
einer Differenzspannung auf einem Bitleitungspaar liefern, werden , bereits bevorzugt Leseverstärker benützt, die aus zwei als
Differentialverstärker geschalteten Transistoren bestehen. Die i beiden Transistoren sind emittergekoppelt . Die Basen der Transistoren sind mit den Bitleitungen verbunden, die zu der oder '■ den Speicherzellen führen. An einem oder an beiden Kollektoren
der beiden Transistoren wird das aus dem Lesesignal gewonnene i Ausgangssignal abgenommen. Eine derartige Leseschaltung ist
beispielsweise im "IBM Technical Discolure Bulletin" Vol. 10,
Nr. 12, Mai 1968, Seiten 1998 und 1999 beschrieben. Im Prinzip
entsprechende Leseschaltungen sind . in großer Anzahl bekannt und
beispielsweise auch bereits bei Kernspeichermatrizen verwendet
GE 974 028
609826/0 4 63
2A60U6
worden, was beispielsweise der DT-PS Nr. 1 959 990 zu entnehmen ist.
Bei integrierten Speicheranordnungen wird das in der mitinte-
;grierten Leseschaltung gewonnene, verstärkte Lesesignal zum Aus-Igang
des Halbleiterchips geliefert. Die weitere Verarbeitung des !Signals erfolgt in außerhalb des Halbleiterchips gelegenen
'Speicherkontrollschaltungen. In modernen Halbleiteranordnungen 'besteht nun die Forderung, das Lesesignal bereits auf dem Halb-
!leiterchip über längere Zeit, beispielsweise mehrere Schreib-Izyklen
zu speichern, da auf diese Weise eine beträchtliche Verein-
!fachung der notwendigen Kontrollogik erzielt werden kann. Zu diesem
j Zweck ist es deshalb bereits bekannt, an den Ausgang des Lesever- ; stärkers eine diese Zwischenspeicherung bewirkende, ebenfalls auf i
den Hälbleiterchip mitintegrierte Verriegelungsschaltung in Form :
'eines Flipflops vorzusehen. Eine derartige Anordnung ist bei- ; !spielsweise in der DT-OS 2 354 734 beschrieben.
ί ■
ι - ι
|Da die auf dem Halbleiterchip zwischengespeicherten Lesesignale ι
zum Zwecke der Weiterverarbeitung zu einem bestimmten Zeitpunkt ;
zn außerhalb des Halbleiterchips liegenden Kontrollschaltungen
■weiterzuleiten sind, ist es zweckmäßig, auf dem Chip geeignete, =
an den Verriegelungskreis anzuschließende Ausgangstreiberschal-
r - I
tungen vorzusehen. Diese Ausgangstreiberschaltungen haben die !Aufgabe, Rückwirkungen der eine relativ große Last darstellenden
und hier nicht näher zu beschreibenden Kontrollschaltungen auf das Halbleiterchip zu verhindern und die Signalausgabe zu be- ι
^schleunigen.
Die bisher bekannten Anordnungen zeigen zwar im Hinblick auf
Integrierbarkeit, Schaltgeschwindigkeit, Leistungsverbrauch,
und Störanfälligkeit bereits gute Ergebnisse, den weiter steigenden Anforderungen hinsichtlich höherer Packungsdichte, geringerer
Verlustleistung und höherer Schaltgeschwindigkeit sind sie jedoch in den meisten Fällen nicht mehr gewachsen. Es ist die der Erfin-
GE 974 028
609826/0463
2460H6
dung zugrundeliegende Aufgabe, eine integrierbare, bipolare Leseschaltung
anzugeben, bei der der als Leseverstärker dienende Differentialverstärker mit einer Verriegelungsschaltung und
einer Ausgangstreiberstufe optimal kombiniert und auf einfache Weise verknüpft ist, so daß ein Maximum an Arbeitsgeschwindigkeit
bei gleichzeitig geringer'Verlustleistung und geringer Störsignalanfälligkeit
gewährleistet wird.
Gemäß der Erfindung wird diese Aufgabe für eine Leseschaltung, bei der ein das Lesesignal als Differenzspannung lieferndes
Bitleitungspaar an die Steuereingänge eines Differentialverstärkers
angeschlossen ist und die beiden Ausgänge des Differentialverstärkers
symmetrisch ein als Verriegelungskreis dienendes kreuzgkoppeltes Flipflop steuern, an dessen eine Seite eine Ausgangstreiberstufe
angeschlossen ist, dadurch gelöst, daß der Differentialverstärker ein emittergekoppelter Stromschalter ist,
dessen beide im Kollektorkreis liegenden Lastelemente gleichzeitig 'die Lastelemente des Flipflops bilden, und daß jedes Lastelement
durch einen Rückkopplungskreis überbrückt ist, dessen Leitzustand !jeweils dem Leitzustand des zugehörigen Flipflop-Transistors entspricht
und mit diesem gesteuert wird.
Eine zusätzlich im Sinne der Aufgabenstellung wirkende Ausgestaltung
besteht darin, daß der ausgangsseitige Flipflop-Tranisistor zusammen mit einem weiteren Transistor ebenfalls einen
.emittergekoppelten Stromschalter bildet, wobei der weitere Transistor vom Kollektorausgang dieses Flipflop-Transistors
gesteuert ist.
Eine vorteilhafte Maßnahme besteht weiterhin darin, daß in den Rückkopplungskreis zur Einstellung des Ansprechwertes des Flipflops ein Spannungsbegrenzungselement eingeschaltet ist.
Vorteilhafte Ausgestaltungen der Erfindung sind in Unteransprüchen
niedergelegt.
GE 974 028
609826/0463"
2460U6
Zusammengefaßt bietet die erfindungsgemäße Leseschaltung folgende
Vorteile. Die spezielle Verknüpfung des als Verriegelungskreis dienenden Flipflops mit dem als Leseverstärker dienenden Stromschalter
hat den Vorteil, daß durch die gemeinsamen Lastelemente ein optimales Leistungs-Geschwindigkeitsprodukt erzielt wird.
Die symmetrische Ansteuerung des Flipflops erhöht die Ansprechempfindlichkeit und die Gleichtakt-Störunterdrückung der Leseschaltung.
Während der Aktivierung des Flipflops über den Stromschalter wird durch den Rückkopplungskreis in Verbindung mit
dem Begrenzungselement ein Abschalten beider Flipflop-Transi-
: stören verhindert. Das Verknüpfen des ausgangsseitigen Flipflop-Transistors
mit einem weiteren Transistor zu einem Stromschalter
; bewirkt, daß trotz asymmetrischer Ansteuerung der Ausgangstreiberstufe
das Flipflop durch die Ausgangsstufe nur minimal belastet wird. Das die Zwischenspeicherung übernehmende Flipflop
kann somit als vollkommen symmetrisch angesehen werden, so daß eine optimale Stabilität und Arbeitsweise gewährleistet wird.
Die Erfindung wird im folgenden anhand eines in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert. Es zeigen:
Fig. 1 ein Blockschaltbild der erfindungsgemäßen
Leseschaltung,
Fig. 2 das Schaltbild eines erfindungsgemäßen Ausführungsbeispiels
und
Fig. 3 den bei einer Leseoperation wesentlichen
Spannungs-Zeitdiagramme .
Im Blockschaltbild der Fig. 1 ist lediglich ein Teil der auf einem Halbleiterchip angeordneten Speichermatrix, nämlich ein
Bitleitungspaar mit einer daran angeschlossenen Speicherzelle, und die erfindungsgemäße Leseschaltung dargestellt. Der tatsächliche
Aufbau der einzelnen Speicherzellen und die Organisation des Speichers ist für die Funktion der erfindungsgemäßen
GE 974 028
609826/0463
Leseschaltung von untergeordneter Bedeutung. Es sei nur zur Vermeidung
von Mißverständnissen darauf hingewiesen, daß ein die Zwischenspeicherung bewirkendes Flipflop von mehreren Leseverstärkern,
also emittergekoppelten Stromschaltern, angesteuert
werden kann und daß eine der Anzahl der Bits pro Wort entsprechende Anzahl von Flipflops vorgesehen ist.
Bei der Speicherzelle 1 handelt es sich beispielsweise um ein kreuzgekoppeltes Transistor-Flipflop. Die Basen der beiden
Flipflop-Transistoren, d. h. also die beiden Zellknoten sind jeweils über Koppelelemente Dl, D2 mit einer der beiden Bitleitungen
BO und Bl verbunden. Bei einer Leseoperation wird damit dem Bitleitungspaar ein von der jeweiligen Schaltlage des Flipflop
abhängiges Differenzsignal zugeführt. Der restliche Teil der in Fig. 1 dargestellten Schaltung betrifft die erfindungsgemäße Leseschaltung,
über die das an dem Bitleitungspaar liegende Differenzsignal abgefühlt, verstärkt t in einem Verriegelungskreis zwischengespeichert
und über eine nicht dargestellte Ausgangstreiberstufe zu außerhalb des Halbleiterchips liegenden Kontroll- bzw. Auswerteschaltungen
weitergeleitet wird. Die gesamte Leseschaltung einschließlich der Ausgangstreiberstufe ist auf den die oSpeichermatrix
enthaltenden Halbleiterchips mit integriert. Die Leseschaltung enthält zunächst einen Differentialverstärker 3, der, wie im
einzelnen noch anhand der Fig. 2 zu beschreiben ist, aus einem emittergekoppeltem Stromschalter besteht. Den beiden Steuereingängen
dieses Differentialverstärkers wird das an dem Bitleitungspaar liegende Differenzsignal zugeführt. Dieses Differenzsignal besteht
zunächst aus einer Differenzspannung und wird im Differentialverstärker 3 in ein entsprechendes DifferenzStromsignal umgewandelt
und über die beiden Ausgänge auf die Leseleitungen Sl und S2 gegeben. Ein weiterer wesentlicher Bestandteil der Leseschaltung
ist das als Verriegelungskreis dienende Flipflop 2. Dieses Flipflop hat die Aufgabe, das aus der Speicherzelle ausgelesene
Signal zu speichern und zu einem gegebenen Zeitpunkt zur Ausgangstreiberstufe
weiterzuleiten. Im betrachteten Beispiel handelt es sich um ein übliches kreuzgekoppeltes Transistorflipflop
GE 974 028
609826/0463
2A60H6
.Y-
mit den beiden Flipflop-Transistoren Tl und T2, in deren Kollektorkreis
Lastwiderstände Rl und R2 angeordnet sind. Die Leseleitung Sl ist über eine Schottky-Diode Dl mit dem Kollektor des
Flipflop-Transistors Tl und damit mit der Basis des Flipflop-Transistors T2 verbunden, während die Leseleitung S2 über eine Schottky-Diode
D2 mit dem Kollektor des Flipflop-Transistors T2 und damit
der Basis des Flipflop-Transistors Tl verbunden ist. Ein wesentliches Merkmal der erfindungsgemäßen Leseschaltung besteht nun darin,
daß die beiden Lastwiderstände Rl und R2 gleichzeitig die Lastelemente des Differentialverstärkers 3 bilden. Ein weiteres wesentliches
Merkmal stellen die beiden Rückkopplungskreise 5 und 6 dar, die jeweils den Lastwiderstand Rl bzw. R2 überbrücken und
mit ihrem Steuereingang mit der Basis des zugeordneten Flipflop-Transistors Tl bzw. T2 verbunden sind. Die prinzipielle,
anhand der vollständigen Schaltung gemäß Fig. 3 noch im einzelnen zu beschreibenden Funktionsweise besteht nun darin, daß
die bei einer Leseoperation auf den beiden Leseleitungen Sl und S2 gelieferten Differenzströme das Flipflop 2 steuern und
dessen Schaltlage bestimmen. Das Flipflop wird also symmetrisch vom Differentialverstärker 3 angesteuert und besitzt mit ihm
gemeinsame Lastwiderstände. Durch diese Kombination wird eine hohe Geschwindigkeit bei geringer Verlustleistung und geringer
Störsignalanfälligkeit erreicht. Außerdem wird durch diese Kombination ein weiterer Differenzverstärker eingespart, eine
hohe Gleichtakt-Störsignalunterdrückung und ein automatischer Pegeltransfer erreicht. Die beiden Rückkopplungskreise 5 und
sind so gesteuert, daß sie jeweils den Lastwiderstand Rl bzw.
R2 leitend überbrücken, dessen Flipflop-Transistor leitend ist, während der jeweils andere Rückkopplungskreis nicht leitend ist.
Bei einem Schaltvorgang des Flipflop 2 wird also gleichzeitig der zum leitend werdenden Flipflop-Transistor gehörige Rückkopplungskreis
in den leitenden Zustand umgeschaltet. Nach der
GE 974 028 .
' 809826/0463
2A60U6
Umschaltung übernimmt der jeweils leitende Rückkopplungskreis
den Lesestrom der zugehörigen Leseleitung S1 bzw. S2. Diese
Wirkungsweise gewährleistet aufgrund der Rückkopplungswirkung eine extrem hohe Schaltgeschwindigkeit des Flipflop 2. Außerdem bewirken die in das Flipflop 2 einintegrierten Rückkopplungskreise 5 und 6 eine stabile Arbeitsweise des stromgesteuerten Flipflops. Dies umsomehr, als die Eingangsspannung des Flipflops über die Rückkopplungskreise auf eine bestimmte Spannung eingestellt werden kann. Schließlich besteht ein weiteres wesentliches Merkmal der erfindungsgemäßen Leseschaltung darin, daß der :ausgangsseitige Flipflop-Transistor T2 zusammen mit einem
;weiteren, in Fig. 1 nicht dargestellten Transistor einen Dif- :ferentialverstärker 4 bildet, der wiederum nach Art eines
emittergekoppelten Stromschalters aufgebaut ist» Aufgrund der Wirkungsweise eines emittergekoppelten Stromschalters ist also bei leitendem Flipflop-Transistor T2 der weitere Transistor
gesperrt, während er bei gesperrtem Flipflop-Transistor T2
leitend ist. über diesen mit dem Flipflop 2 verkoppeltem
Differentialverstärker 4 wird die Ausgangstreiberstufe angesteuert» Die Vorteile dieser Anordnung ergeben sich aus der
folgenden Überlegung. Um eine einwandfreie Funktion des Flip-■ flops auch bei kleinerer Verlustleistung sicherzustellen, sollte es symmetrisch angesteuert sowie ausgelesen werden. Die
symmetrische Ansteuerung ist, wie bereits beschrieben, gegeben. Ein symmetrisches Auslesen würde normalerweise eine weitere
Differentialverstärkerstufe erfordern, was eine erhöhte Verzögerung und eine zusätzliche Verlustleistung bedeuten würde. Die speziell aufgebaute Differentialverstärkerstufe 4, die
in optimaler Weise mit dem Flipflop 2 verknüpft ist, sorgt
aufgrund des Stromschalterprinzips dafür, daß das Flipflop
durch die anzusteuernde Ausgangstreiberstufe nahezu nicht belastet wird und somit seine maximale Empfindlichkeit bezüglich des seinen beiden Eingängen zugeführten Steuersignals behält. Die gesamte Schaltung arbeitet mit geringster Verzögerung bei kleiner Verlustleistung.
Wirkungsweise gewährleistet aufgrund der Rückkopplungswirkung eine extrem hohe Schaltgeschwindigkeit des Flipflop 2. Außerdem bewirken die in das Flipflop 2 einintegrierten Rückkopplungskreise 5 und 6 eine stabile Arbeitsweise des stromgesteuerten Flipflops. Dies umsomehr, als die Eingangsspannung des Flipflops über die Rückkopplungskreise auf eine bestimmte Spannung eingestellt werden kann. Schließlich besteht ein weiteres wesentliches Merkmal der erfindungsgemäßen Leseschaltung darin, daß der :ausgangsseitige Flipflop-Transistor T2 zusammen mit einem
;weiteren, in Fig. 1 nicht dargestellten Transistor einen Dif- :ferentialverstärker 4 bildet, der wiederum nach Art eines
emittergekoppelten Stromschalters aufgebaut ist» Aufgrund der Wirkungsweise eines emittergekoppelten Stromschalters ist also bei leitendem Flipflop-Transistor T2 der weitere Transistor
gesperrt, während er bei gesperrtem Flipflop-Transistor T2
leitend ist. über diesen mit dem Flipflop 2 verkoppeltem
Differentialverstärker 4 wird die Ausgangstreiberstufe angesteuert» Die Vorteile dieser Anordnung ergeben sich aus der
folgenden Überlegung. Um eine einwandfreie Funktion des Flip-■ flops auch bei kleinerer Verlustleistung sicherzustellen, sollte es symmetrisch angesteuert sowie ausgelesen werden. Die
symmetrische Ansteuerung ist, wie bereits beschrieben, gegeben. Ein symmetrisches Auslesen würde normalerweise eine weitere
Differentialverstärkerstufe erfordern, was eine erhöhte Verzögerung und eine zusätzliche Verlustleistung bedeuten würde. Die speziell aufgebaute Differentialverstärkerstufe 4, die
in optimaler Weise mit dem Flipflop 2 verknüpft ist, sorgt
aufgrund des Stromschalterprinzips dafür, daß das Flipflop
durch die anzusteuernde Ausgangstreiberstufe nahezu nicht belastet wird und somit seine maximale Empfindlichkeit bezüglich des seinen beiden Eingängen zugeführten Steuersignals behält. Die gesamte Schaltung arbeitet mit geringster Verzögerung bei kleiner Verlustleistung.
GE 974 028
609826/0 /♦ 63 .
2A60H6
Im folgenden wird der Schaltungsaufbau und die Wirkungsweise anhand einer vollständig ausgeführten Schaltung, wie sie in
Fig. 2 dargestellt ist, im einzelnen betrachtet. Von der Speichermatrix
ist lediglich das Bitleitungspaar BO, B1 dargestellt.
Dieses Bitleitungspaar führt das Lesesignal in Form einer Spannungsdifferenz
zwischen beiden Leseleitungen. Der eigentliche ;Leseverstärker besteht aus den Transistoren T5 und T6, deren
,Emitter miteinander verbunden und an eine Konstantstromquelle !geführt sind. Diese Konstantstromquelle besteht im einfachsten
!Fall aus einem gemeinsamen Emitterwiderstand R5, der bei den
ibetrachteten Polaritäten an den negativen Pol einer Betriebs-
j Spannungsquelle geführt ist. Die Basis des Transistors T5
ist an die Bitleitung BO und die Basis des Transistors T6 an !die Bitleitung B1 gelegt. Die Kollektoren der beiden Transiistören
sind mit den Leseleitungen S1 und S2 verbunden. Außerdem
I sind die beiden Kollektoren über Widerstände R9 und R10 und j einen gemeinsamen, als Diode D3 geschalteten Transistor an den
!positiven Pol der Betriebsspannungsquelle gelegt, der in befrachtetem
Ausführungsbeispiel Massepotential führt. Der auch iunter dem Begriff Stromübernahmeschalter bekannte emittergekoppelte
Stromschalter hat die Wirkungsweise, daß die Summe ι der über beide Kollektorausgänge fließenden Ströme in jedem
Betriebsfall konstant ist. Beim vorgesehenen Einsatz führt aufgrund des über die Bitleitungen BO und B1 zugeführten
differentiellen Steuersignals entweder der Transistor T5 oder der Transistor T6 diesen gesamten Strom, über die Diode D3
und die beiden Widerstände R9 und R10 wird die Spannung an den Kollektoren eingestellt.
Das die Speicherung des Lesesignals übernehmende Flipflop enthält, wie bereits anhand des Blockschaltbildes in Fig. 1 beschrieben,
die beiden Flipflop-Transistoren Tl und T2, deren Basen jeweils mit dem Kollektor des anderen Transistors verbunden
sind. Als Lastelemente dienen die Widerstände R1, R1'
GE 974 028
609826/0463
und R2 und R2·. In den Emitterkreisen der beiden Transistoren
angeordnete Widerstände R3 und R4 dienen der Symmetrierung des Flipflops, wobei der im Emitterkreis des ausgangsseitigen
Flipflop-Transistors T2 angeordnete Widerstand R4 zur Bildung eines weiteren emittergekoppelten Stromschalters erforderlich
ist. Als Rückkopplungskreise dienen die beiden Transistoren T3 und T4. Dabei ist die Kollektor-Basisstrecke des
Transistors T3 parallel zu den Lastwiderständen R2, R2' geschaltet,
während die Kollektor-Basisstrecke des Transistors T4 parallel zu den Lastwiderständen Rl, Rl1 liegt. Die Basis
des Rückkopplungstransistors T3 ist mit der Basis des Flipflop-Transistors Tl verbunden. Entsprechend ist auch die Basis des
Rückkopplungstransistors T4 an die Basis des Flipflop-Transistors T2 angeschlossen. Die Emitter der beiden Rückkopplungstransistoren
T3 und T4 sind zusätzlich mit den zugeordneten Leseleitungen Sl und S2 verbunden. Durch diese Anordnung
der beiden Rückkopplungstransistoren T3 und T4 wird erreicht, daß der Leitzustand dieser Transistoren immer dem
Leitzustand des zugeordneten Flipflop-Transistor entspricht und bei einem Schaltvorgang gleichzeitig umgeschaltet wird.
Die Rückkopplungstransistoren lösen daher während des Umschaltens des Flipflops eine Rückkopplungswirkung aus, indem sie
den Lastwiderstand des in den leitenden Zustand umzuschaltenden
Flipflop-Transistors überbrücken. Auf diese Weise wird der Umschaltvorgang außerordentlich beschleunigt. Nach dem Umschalten
des Flipflops übernimmt der leitende Rückkopplungstransistor T3 bzw. T4 den Lesestrom der zugeordneten Leseleitung
Sl bzw. S2. Jede der beiden Leseleitungen Sl, S2 ist über eine Schottky-Diode Dl, D2 mit dem Kollektor des zugeordneten
Flipflop-Transistors Tl, T2 verbunden. Durch diese Dioden läßt sich die Ansprechschwelle des Flipflops in geeigneter
Weise einstellen.
GE 974 028
6 0 9 8 2 B / 0 h 6 3
Das Auslesen des Schaltzustandes des Flipflops über eine Ausgangstreiberstufe
erfolgt nun unter Zwischenschaltung einer einem ,Differenzverstärker ähnlichen Schaltung, die durch Verknüpfung
ides ausgangsseitigen Flipflop-Transistors T2 mit einem weiteren
!Transistor T7 gebildet ist. Der Emitter des weiteren Transistors T7 ist mit dem Emitter des Flipflop-Transistors T2 verbunden,
so daß der Widerstand R4 als gemeinsamer Emitterwiderstand dient. Der Kollektor des Flipflop-Transistors T2 ist mit
der Basis des weiteren Transistors T7 verbunden. Im Kollektorkreis
des weiteren Transistors T7 liegen als Lastelemente die Widerstände R6 und R61. Die beiden Transistoren T2 und T7 bilden j
demnach wiederum einen emittergekoppelten Stromschalter, wobei j durch die Kollektor-Basisverbindung der beiden Transistoren sicher-l
gestellt ist, daß der über den gemeinsamen Emitterwiderstand R4 ·
gezogene konstante Strom entweder über den leitenden Flipflop- ! Transistor T2 oder über den weiteren Transistor T7 fließt. Diese !
Schaltungsanordnung bewirkt offensichtlich, daß eine an den j Kollektorausgang des Transistors T7 angeschlossene Ausgangstrei- !
berstufe nahezu keine Rückwirkung auf das Flipflop haben kann. Das !
heißt also, die Ausgangstreiberstufe belastet das Flipflop nicht.
Damit ist die Symmetrie und eine extrem hohe Schaltgesehwindigkeit!
des Flipflop gewährleistet, obwohl zur Verminderung des ι
!Leistüngsverbrauchs mit extrem kleinen Betriebs- und Steuer- j
!spannungen gearbeitet werden kann. j
I I
Als Ausgangstreiberstufe ist im betrachteten Ausführungsbeijspiel
ein in Emitterbasisschaltung betriebener Transistor T8 !mit nachgeschalteter Emitterfolgestufe T9 vorgesehen. Dazu ist
|die Basis des Transistors T8 mit dem Kollektor des Transistors
|T7 verbunden. Am Kollektorwiderstand R7 des Transistors T8
liegt die Basis des die Emitterfolgestufe bildenden Transistors
jT9. Am Emitterwiderstand R8 des Transistors T9 ist der Ausgang
|o der Leseschaltung, von dem aus das gewonnene Lesesignal zu
GE 974 028
6-0 9826/0463
2460H6
außerhalb des Halbleiterchips liegenden Schaltungen weitergeleitet
wird. In bekannter Weise dient der Transistor T8 der
Verstärkung des Lesesignals während die Emitterfolgestufe mit
Transistor T9 einen niederohmigen Ausgang gewährleistet.
Verstärkung des Lesesignals während die Emitterfolgestufe mit
Transistor T9 einen niederohmigen Ausgang gewährleistet.
Zur Vermeidung der Sättigung der beiden Flipflop-Transistoren T1
und T2, des weiteren Transistors T7 und des Transistors T8 sind
zusätzliche Transistoren T10 bis T13 vorgesehen. Es ist jeweils
der Emitter des sättigungsverhindernden Transistors mit dem
Kollektor und der Kollektor mit der Basis des Transistors verbunden, dessen Sättigung verhindert werden soll. Die Basen der
sättigungsverhindernden Transistoren sind an geeignete Steuerspannungen führende Schaltungsknoten geführt. So ist die Basis
des Transistors T10 am Flipflop-Transistor T1 mit dem gemeinsamen Verbindungspunkt der beiden Lastwiderstände R2 und R2'
und T2, des weiteren Transistors T7 und des Transistors T8 sind
zusätzliche Transistoren T10 bis T13 vorgesehen. Es ist jeweils
der Emitter des sättigungsverhindernden Transistors mit dem
Kollektor und der Kollektor mit der Basis des Transistors verbunden, dessen Sättigung verhindert werden soll. Die Basen der
sättigungsverhindernden Transistoren sind an geeignete Steuerspannungen führende Schaltungsknoten geführt. So ist die Basis
des Transistors T10 am Flipflop-Transistor T1 mit dem gemeinsamen Verbindungspunkt der beiden Lastwiderstände R2 und R2'
des anderen Flipflop-Transistors T2 verbunden. Entsprechend j ist die Basis des Transistors T11 an die Lastwiderstände R1 I
und R1' des Flipflop-Transistors T1 angeschlossen. Die Basis j
j des Transistors T12 liegt ebenfalls am gemeinsamen Verbindungs- >
punkt der beiden Widerstände R2 und R2'. Die Basis des Tran- ;
sistors T13 ist mit dem gemeinsamen Verbindungspunkt der Last- ;
widerstände R6 und R6' des Transistors T7 verbunden. :
Zur Erläuterung der Wirkungsweise der Leseschaltung ist zusatz- j
lieh auf die Spannungs-Zeitdiagramme in Fig. 3 zu verweisen. j Ohne Berücksichtigung der absoluten Spannungshöhen sind in Fig. 3 >
die Verläufe der Spannungen in wesentlichen Schaltungsknoten i in Abhängigkeit von der Zeit aufgezeichnet. Zunächst wird angenommen,
das Flipflop sei so gesetzt, daß der Flipflop-Transistor :
T1 leitend und demzufolge der Flipflop-Transistor T2 gesperrt ist.!
In diesem Schaltzustand ist das Potential an der Bitleitung BO
positiver als das an der Bitleitung B1. Das bedeutet, daß der j Transistor T5 leitend ist und der Lesestrom über die Leseleitung !
positiver als das an der Bitleitung B1. Das bedeutet, daß der j Transistor T5 leitend ist und der Lesestrom über die Leseleitung !
GE 974 ,028
609826/0463
2A60H6
Sl und die den ebenfalls leitenden Rückkopplungstransistor T3
zum positiven Pol der Betriebsspannungsquelle, im betrachteten Beispiel also Masse, fließt. Die Transistoren T6, T4 und T8 sind
gesperrt. Der mit dem Flipflop-Transistor T2 einen Stromschalter bildende Transistor T7 ist leitend, ebenso wie der die Emitterfolgestufe
bildende Transistor T9. Das Potential Vl am Kollektor des Flipflop-Transistors Tl ist damit negativer als das Potential
V2 am Kollektor des Flipflop-Transistors T2. Am Ausgang 0 liegt bei leitendem Transistor T9 ein relativ positives Potential VO.
Es wird nun ein Lesevorgang betrachtet, bei dem die Bitleitung Bl ein positiveres Potential annimmt als die Bitleitung BO. Das
bedeutet, daß ein Schaltvorgang des Flipflops ausgelöst wird. Das positivere Signal an der Bitleitung Bl bewirkt an der
Basis des Transistors T6, daß dieser Transistor den zuvor über den Transistor T5 fließenden Strom übernimmt und auf
die Leseleitung S2 gibt. Der Beginn des Schaltvorganges ist in Fig. 3 durch den Zeitpunkt Null gekennzeichnet. Das
Potential VS2 am Emitter des Transistors T4 wird, wie aus der Fig. 3 zu ersehen, während etwa der ersten vier Nanosekunden zu
negativeren Werten heruntergezogen, über die Diode D2 wird
gleichzeitig das Potential V2 am Kollektor des zunächst noch gesperrten Flipflop-Transistors T2 abgesenkt. Der gleiche Potentialverlauf
ergibt sich durch die Kreuzkopplung auch an der Basis des zunächst noch leitenden Transistors Tl. Auf diese Weise bewirkt
der Lesestrom in der Leseleitung S2, daß der Flipflop-Transistor Tl in den gesperrten und der Flipflop-Transistor T2 in den leitenden
Zustand übergeht. Das Potential Vl am Kollektor des Flipflop-Transistors Tl bzw. an der Basis des Flipflop-Transistors
T2 steigt zu positiveren Werten, so daß auch die Basisspannung am Rückkopplungstransistor T4 steigt. Der Rückkopplungstransistor
T4 wird damit leitend und bewirkt eine Rückkopplung auf die Leseleitung S2. Während des Umschaltens des Flipflops
ist der Spannungsverlauf auf der Leseleitung S2 zunächst negativ gerichtet um dann plötzlich wieder einen positiven Verlauf
GE 974 028
60982 6/0463
2460U6
anzunehmen. Der Rückkopplungstransistor T4 wirkt demnach ähnlich
wie ein Emitterfolger und übernimmt nach dem Umschalten des Flipflops den Lesestrom auf der Leseleitung S2. Der Rückkopplungstransistor
T3 geht mit dem Flipflop-Transistor Tl in den gesperrten Zustand über. Der leitende Flipflop-Transistor T2 bewirkt die
Sperrung des Transistors T7. Damit wird der Transistor T8 leitend und Basis und Emitter von Transistor T9 nehmen ein negatives Potential
an, so daß am Ausgang 0 nunmehr das negativere Signal ansteht. Durch entsprechende Dimensionierung der Ströme durch die Transistoren
Tl, T2 und T7 sowie der Widerstände R3 und R4 liegen an den Emittern der Transistoren Tl und T2 gleiche Spannungspegel. Hierdurch
wird die Symmetrie des Flipflops gewährleistet. Wie bereits ausgeführt, verhindern die Transistoren TlO bis T13 eine Sättigung
der zugeordneten Transistoren. Anstelle der Transistoren TlO bis T13 sind auch Schottky-Dioden einsetzbar. Die Dioden Dl und
D2 dienen der Einstellung der Ansprechspannung des Flipflops. Für das Umschalten des Flipflops in den anfänglichen Schaltzustand ergeben
sich entsprechende Arbeitsabläufe.
GE 974 028
6 0 9 8 2 H I 0 L 6 3
Claims (10)
- ■ 2460H6PATENTANSPRÜCHE/ l) Bipolare Leseschaltung für integrierte Speichermatrix, bei der ein das Lesesignal als Differenzspannung lieferndes Bitleitungspaar an die Steuereingänge eines DifferentialVerstärkers angeschlossen ist und die beiden Ausgänge des Differentialverstärkers symmetrisch ein als Verriegelungskreis dienendes, kreuzgekoppeltes Flipflop steuern, an dessen eine Seite eine Ausgangstreiberstufe angeschlossen ist, dadurch gekennzeichnet, daß der Differentialverstärker (3) ein emittergekoppelter Stromschalter ist, dessen beide im Kollektorkreis liegenden Lastelemente (Rl, R2) gleichzeitig die Lastelemente des Flipflops (2) bilden, und daß jedes Lastelement (Rl, R2) durch einen Rückkopplungskreis (5, 6) überbrückt ist, dessen Leitzustand jeweils dem Leitzustand des zugehörigen Flipflop-Transistors (Tl, T2) entspricht und mit diesem gesteuert wird.
- 2. Bipolare Leseschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der ausgangsseitige Flipflop-Transistor (T2) zusammen mit einem weiteren Transistor (T7) ebenfalls einen emittergekoppelten Stromschalter (4) bildet, wobei der weitere Transistor (T7) vom Kollektorausgang dieses Flipflop-Transistors gesteuert ist.
- 3. Bipolare Leseschaltung nach Anspruch 2, dadurch gekennzeichnet, daß an den Kollektorausgang des weiteren Transistors (T7) eine Emitterbasisstufe (T8) mit nachgeschalteter Emitterfolgestufe (T9) als Ausgangstreiberstufe angeschlossen ist.GE 974 02860982H/04632A60U6
- 4. Bipolare Leseschaltung nach Anspruch 1, dadurch gekennzeichnet , daß der Rückkopplungskreis (5, 6) aus der
Kollektor-Emitters trecke eines Transitors (T3,T4) besteht, dessen Basis mit der Basis des zugehörigen
Flipflop-Transistors (T1, T2) verbunden ist. - 5. Bipolare Leseschaltung nach Anspruch 4, dadurch gekenn- !zeichnet, daß in den Rückkopplungskreis (5, 6) zur i Einstellung des Ansprechwertes des Flipflop (2) ein < Spannungsbegrenzungselement eingeschaltet ist.
- 6. Bipolare Leseschaltung nach Anspruch 4, dadurch gekenn-
: zeichnet, daß das Spannungsbegrenzungselement eineSchottky-Diode (D1, D2) ist,- die in die Verbindung j zwischen Emitter des Rückkopplungstransistors (.'23, T4)und Kollektor des zugehörigen Flipflop-Transistors (T1, jT2) eingefügt ist. j. ι - 7. Bipolare Leseschaltung nach einem oder mehreren der jAnsprüche 1 bis 6, dadurch gekennzeichnetf daß jeder j Flipflop-Transistor (T1, T2) mit einem sättigungsver- jhindernden Element verbunden ist. i
- 8. Bipolare Leseschaltung nach einem oder mehreren der : Ansprüche 2 bis 6, dadurch gekennzeichnet, daß der i weitere Transistor (T7) mit einem sättigungsverhindern- !den Element verbunden ist. i
- 9. Bipolare Leseschaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Emitterbasisstufe (T8) mit einem ; sättigungsverhindernden Element verbunden ist. j
- 10. Bipolare Leseschaltung nach Anspruch 7, dadurch gekennzeichnet, daß als sättigungsverhinderndes Element einGE 974 0286 0 9 8 2 \\ I 0 U 6 32A60H6"" 17 —Transistor (T3, Τ4) dient, dessen Emitter-Kollektorstrecke parallel zur Kollektor-Basisstrecke des jeweiligen Flipflop-Transistors (T1, T2) angeordnet und dessen Basis mit einem Abgriff des Lasteleiuentes (R1, R2) des jeweils anderen Flipflop-Transistors verbunden ist.11, Bipolare Leseschaltung nach Anspruch 8, dadurch gekennzeichnet, daß als sättigungsverhinderndes Element ein Transistor (ΤΊ2) dient, dessen Emitter-Kollektorstrecke parallel zur Kollektor-Basisstrecke des weiteren Tran-: sistors (T7) angeordnet und dessen Basis mit einem Abgriff des Lastelementes (R2) des ausgangsseitigen Flipflop-Transistors (T2) verbunden ist.12, Bipolare Leseschaltung nach Anspruch 9» dadurch gekennzeichnet, daß als sättigungsverhinderndes Element ein Transistor (T13) dient, dessen Emitter-Kollektorstrecke parallel zur Kollektor-Basisstrecke des Transistors (T8)■ der Emitterbasisstufe angeordnet und dessen Basis mit einem Abgriff am Lastelement (R6, Rb') des weiteren Transistors (T7) verbunden ist.13, Bipolare Leseschaltung nach den Ansprüchen 7 bis 9, dadurch gekennzeichnet, daß als sättigungsverhinderndes Element eine Schottky-Diode parallel zur Kollektor-Basisstrecke des jeweiligen Transistors angeordnet ist.GE 974 Q2860982ο/0463
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2460146A DE2460146C3 (de) | 1974-12-19 | 1974-12-19 | Bipolare Leseschaltung für integrierte Speichermatrix |
FR7534718A FR2295524A1 (fr) | 1974-12-19 | 1975-11-05 | Circuit de detection bipolaire pour matrice d'emmagasinage integree |
US05/635,539 US4027176A (en) | 1974-12-19 | 1975-11-26 | Sense circuit for memory storage system |
GB48943/75A GB1479868A (en) | 1974-12-19 | 1975-11-28 | Sense circuits for semi-conductor circuit storage arrays |
JP50144088A JPS5749998B2 (de) | 1974-12-19 | 1975-12-05 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2460146A DE2460146C3 (de) | 1974-12-19 | 1974-12-19 | Bipolare Leseschaltung für integrierte Speichermatrix |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2460146A1 true DE2460146A1 (de) | 1976-06-24 |
DE2460146B2 DE2460146B2 (de) | 1981-02-19 |
DE2460146C3 DE2460146C3 (de) | 1981-11-05 |
Family
ID=5933868
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2460146A Expired DE2460146C3 (de) | 1974-12-19 | 1974-12-19 | Bipolare Leseschaltung für integrierte Speichermatrix |
Country Status (5)
Country | Link |
---|---|
US (1) | US4027176A (de) |
JP (1) | JPS5749998B2 (de) |
DE (1) | DE2460146C3 (de) |
FR (1) | FR2295524A1 (de) |
GB (1) | GB1479868A (de) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4134151A (en) * | 1977-05-02 | 1979-01-09 | Electronic Memories & Magnetics Corporation | Single sense line memory cell |
US4130897A (en) * | 1977-08-03 | 1978-12-19 | Sperry Rand Corporation | MNOS FET memory retention characterization test circuit with enhanced sensitivity and power conservation |
US4333025A (en) * | 1978-03-13 | 1982-06-01 | Texas Instruments Incorporated | N-Channel MOS comparator |
US4264832A (en) * | 1979-04-12 | 1981-04-28 | Ibm Corporation | Feedback amplifier |
US4302823A (en) * | 1979-12-27 | 1981-11-24 | International Business Machines Corp. | Differential charge sensing system |
US4491745A (en) * | 1982-08-12 | 1985-01-01 | Motorola, Inc. | TTL flip-flop with clamping diode for eliminating race conditions |
JPH0648595B2 (ja) * | 1982-08-20 | 1994-06-22 | 株式会社東芝 | 半導体記憶装置のセンスアンプ |
US4494020A (en) * | 1983-04-13 | 1985-01-15 | Tokyo Shibaura Denki Kabushiki Kaisha | High sensitivity sense amplifier using different threshold valued MOS devices |
US4553053A (en) * | 1983-10-03 | 1985-11-12 | Honeywell Information Systems Inc. | Sense amplifier |
US4668881A (en) * | 1983-12-01 | 1987-05-26 | Rca Corporation | Sense circuit with presetting means |
JP2598412B2 (ja) * | 1987-07-10 | 1997-04-09 | 株式会社日立製作所 | 半導体記憶装置 |
FR2623952B1 (fr) * | 1987-11-27 | 1991-11-29 | Thomson Hybrides Microondes | Comparateur differentiel a bascule autostabilise a horloge unique |
US4785259A (en) * | 1988-02-01 | 1988-11-15 | Motorola, Inc. | BIMOS memory sense amplifier system |
EP0365730B1 (de) * | 1988-10-28 | 1994-08-03 | International Business Machines Corporation | Doppelstufiger bipolarer Abtastverstärker für BICMOS SRAMS mit einem "common base"-Verstärker in der Endstufe |
IT1238022B (it) * | 1989-12-22 | 1993-06-23 | Cselt Centro Studi Lab Telecom | Discriminatore differenziale di tensione in tecnologia c-mos. |
KR100256120B1 (ko) * | 1993-09-22 | 2000-05-15 | 김영환 | 고속 감지 증폭기 |
US5504443A (en) * | 1994-09-07 | 1996-04-02 | Cypress Semiconductor Corp. | Differential latch sense amlifiers using feedback |
US8740114B2 (en) * | 2010-01-07 | 2014-06-03 | Metronic Xomed, Inc. | System and method of bone processing |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1959990C (de) * | 1969-01-10 | 1973-01-18 | International Business Machines Corp., Armonk, N.Y. (V.StA.) | Abfühlschaltung |
DE2354734A1 (de) * | 1972-11-03 | 1974-05-09 | Advanced Memory Syst | Halbleiterspeicher mit wahlfreiem zugriff |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3617770A (en) * | 1969-01-10 | 1971-11-02 | Ibm | Sensing circuit having regenerative latching circuits responsive to threshold differences in biasing voltages derived from a pair of differentially variable currents |
US3621301A (en) * | 1969-12-31 | 1971-11-16 | Ibm | Threshold-responsive regenerative latching circuit |
DE2129166B2 (de) * | 1970-06-12 | 1974-03-28 | Hitachi Ltd., Tokio | Halbleiterspeicher |
-
1974
- 1974-12-19 DE DE2460146A patent/DE2460146C3/de not_active Expired
-
1975
- 1975-11-05 FR FR7534718A patent/FR2295524A1/fr active Granted
- 1975-11-26 US US05/635,539 patent/US4027176A/en not_active Expired - Lifetime
- 1975-11-28 GB GB48943/75A patent/GB1479868A/en not_active Expired
- 1975-12-05 JP JP50144088A patent/JPS5749998B2/ja not_active Expired
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1959990C (de) * | 1969-01-10 | 1973-01-18 | International Business Machines Corp., Armonk, N.Y. (V.StA.) | Abfühlschaltung |
DE2354734A1 (de) * | 1972-11-03 | 1974-05-09 | Advanced Memory Syst | Halbleiterspeicher mit wahlfreiem zugriff |
Non-Patent Citations (1)
Title |
---|
IBM Technical Disclosure Bulletin, Vol. 10, Nr. 12, Mai 1968, S. 1998-1999 * |
Also Published As
Publication number | Publication date |
---|---|
FR2295524A1 (fr) | 1976-07-16 |
DE2460146B2 (de) | 1981-02-19 |
JPS5183741A (de) | 1976-07-22 |
FR2295524B1 (de) | 1978-05-12 |
DE2460146C3 (de) | 1981-11-05 |
US4027176A (en) | 1977-05-31 |
JPS5749998B2 (de) | 1982-10-25 |
GB1479868A (en) | 1977-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2460146C3 (de) | Bipolare Leseschaltung für integrierte Speichermatrix | |
DE1910777A1 (de) | Impulsgespeister monolithischer Datenspeicher | |
DE2302137B2 (de) | Leseschaltung zum zerstörungsfreien Auslesen dynamischer Ladungs-Speicherzellen | |
DE2031038B2 (de) | ||
DE1449715A1 (de) | Leseverstaerker | |
DE2129166B2 (de) | Halbleiterspeicher | |
DE2048241A1 (de) | Differenzverstärker | |
DE1574496C3 (de) | Symmetrische Digital-Anzeigeschaltung | |
EP0134270B1 (de) | Phasenteiler mit Verriegelung | |
DE3713687A1 (de) | Integrierte halbleiterschaltung | |
DE2855342A1 (de) | Speicherschaltung | |
DE1271178B (de) | Schaltungsanordnung für eine asymmetrische bistabile Kippstufe | |
DE2246756B2 (de) | Elektronischer Datenspeicher | |
DE1116724B (de) | Leseverstaerker fuer Matrixspeicher | |
DE4231178C2 (de) | Speicherelement | |
DE1774928B2 (de) | Lese- und schreibschaltung fuer einen matrixspeicher | |
DE2151173C3 (de) | Assoziatives Speicherelement | |
DE2744490C2 (de) | Bipolar-Halbleiterspeicher | |
DE2622874C3 (de) | Speicherzelle | |
DE2260389C3 (de) | Abtastverstärker mit einer Differenzeingangstufe aus Transistoren gleichen Leistungstyps | |
DE2260389A1 (de) | Abtastverstaerker | |
DE1814676C3 (de) | Integrierte Schreib-Lese-Schaltung für monolithische Speicherzellen | |
DE1256259B (de) | Leseschaltung fuer Speichermatrix | |
DE2060406A1 (de) | Zweipegel-Halbleiterspeicherschaltung mit traegheitsarmem Worttreiber | |
DE2455139A1 (de) | Differenzverstaerker |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |