DE2151173C3 - Assoziatives Speicherelement - Google Patents

Description

Ein weiterer Nachteil der bekannten Ausführung ^St der, daß im Ruhezustand der Strom des leitfähieen Multiemitter-Transistors durch den entsprechenden Biterregungsleiter fließt. Das Potential der Biterreeungsleiter ist stark abhängig ν·:·πΐ Informationsmuster in der betreffenden vertikalen Gruppe.

Um die erwähnten Nachteile zu beseitigen, sind in der erfindungsgemäßen Ausführung die Emitier e, der Transistoren 1 und 2 über einen Widerstand 9 an einen Potenaalanschlußpunkt 10 angeschlossen. Der Emitter des Transistors 11 des zweiten Transistorenpaars ist mit dem Emitter e₂ des Transistors 1 und über einen Widerstand 13 mit dem PotentialanschlußnunktlO verbunden. Der Emitter des Transistors 12 des zweiten Transistorenpaars ist mit dem Emitter e₂ des Transistors 2 und über einen Widerstand 14 mit dem Potentialanschlußpunkt 10 verbunden. Die KoI-lektoren der Transistoren 11 und 12 sinC an ein Ende des Widerstands 15 und die Basis eines Transistors 16 aneeschlossen Das andere Ende des Widerstands 15 und der Kollektor des Transistors 16 sind mit dem Potentialanschlußpunkt 5 verbunden. Der Emitter des Transistors 16 bildet den Anschlußpunkt für den Wortvergleichsleiter 17, der für die betretende hori-7ontale Gruppe gemeinsam ist. Wie im weiteren erläutert wird wird durch die beschriebenen Schaltverhinduneen zwischen den Kollektoren der Transistor-nll und 12 und dem Widerstand 15 und dem Transistor 16 und »UND-Funktion« verwirkliche. Die Ba«*n der Transistoren 11 und 12 bilden die Anschlußpunkte für die Biterregungsleiter 7 und 8.

Das assoziative Speicherelement in der erfindungsgemäßen Ausführung enthält noch ein drittes Paar von Transistoren 18 und 19. Der Emitter des Tran-Störs 18 ist über einen Widerstand 20 mit dem Emitter des Transistors 1 und der Kollektor des TrtmStörs 18 mit dem Kollektor des Transistors 1 verbunden. Der Emitter des Transistors 19 ist über Sen Widerstand 21 mit .Hem Emitter des Transi-SS« 2 und der Kollektor des Transistors 19 mit dem Ko lektor des Transistors 2 verbunden. Die Basen der Transistoren 18 und 19 sind untereinander verbunden und bilden den Anschlußpunkt für den Worterre-Zustand, daß ein Bit eingeschrieben wird (Schreibzustand). Jedes Bit kann den Wert »0« oder »1« haben. Wegen der Symmetrie des Speicherelements besteht auch eine Symmetrie in der Wirkung für ein Bn mit einem Wert »0« und für ein Bit mit dem Wert »1«. Die Beschreibung der drei erwähnten Zustände beschränkt sich auf einen Bitwert. Die Wirkung für den anderen Bitwert kann auf Grund der Symmetrie der Schaltung unmittelbar davon hergeleitet werden.

io Gleichheitszustand

Angenommen sei, daß der Biterregungsleiter 7 eine Spannung von —150 mV und der Biterregungsleiter 8 eine Spannung von -40OmV hat und daß

der Transistor 2 (am Emitter <?,) den Strom U fuhrt. Der Worterregungsleiter 6 der horizontalen Gruppe, zu der das Speicherelement gehört, und von allen anderen horizontalen Gruppen wird auf der Spannung von - 225 mV gehalten Diese Spannung halt

die Transistoren 18 und 19 aller Speicherelemente in dem nichtleitenden Zustand. Die Kollektorspannung des Transistors 2 wird über die Transistoren 1 und Il mit der Spannung des Biterregungsleiters 7 verglichen. A!s Ergebnis des Stroms i„ allein entstein ein

Spannungsabfall von 20OmV über den Widerstand 4, so daß die Kollektorspannung des Transistors 2 allein schon infolge des Stroms i₀ eine Spannung von -20OmV hat. Diese Spannung ist negativer als die Spannung des Biterregungsleiters 7, so daJi der

Strom Z₁ durch den Transistor 11 geführt wird. Die KolleKtorspannung des Transistors 1 wird "berdie Transistoren 2 und 12 mit der Spannung des Biterregungsleiters 8 verglichen. Der Transistor 1 fuhrt keinen Strom, so daß die Kollektorspannung gleich

OVoIt ist. Diese Spannung ist positiver als die Span-

nung des Biterregungsleiters;8, so daß der Strornn₂ durch den Transistor 2 (am Emitter e ) geführt wird. Der Transistor 2 führt somit den Strom i₀ % wo durch der Kollektor ^e Spannung von -300 mV hat. Das Herabsetzen der Spannung ^ Biteregungsleiters 8 auf -400 mV ergibt somit eine Erhöhung des Stroms des leitfahigen Transistors dj^r Basis-Fhp flop-Schaltung um 1 mA, ohne deren Zustand zu an

tg der Wirkungsweise des assozia- 45 % Strom Z₁ verursacht über-den Widerstand 15

tiven Speicherelernents verwendet angenommene einen Spannungs *fali von - 390 m Vb eiern em Wert

Strom- und Spannungswerte, die sich den wirklichen des Widerstands 15 von 39COhm. Idem anden

SS^** ^{in rePräSentatl} 5SSSSÄ SS^ie Spannung

sr^Äi^sS^ pg

νοΐ-225 mV, wenn er nicht selektiert ist, und eine Spannung von 0 Volt» wenn er selektiert ist. Es werden drei verschiedene Zustände, beehr»- len

Wort ist. ₂. Ungleichheitszustand _angenommen, daß der Biterregungsleiter

5 ' 6

Der Worterregungsleiter 6 der horizontalen Gruppe, Kollektorspannung des Transistors 2 infolge des

zu der das Speicherelement gehört, und aller anderen Stroms L/2 und des Stroms J₂ beträgt dann — 20OmV.

horizontalen Gruppen wird auf der Spannung von Die Kollektorspannung des Transistors 2 ist negati-

— 225 mV gehalten. Diese Spannung hält die Transi- ver als die Spannung des Biterregungsleiters 7, so daß stören 18 und 19 aller Speicherelemente in dem 5 der Strom Z₁ durch den Transistor 11 geführt wird, nichtleitenden Zustand. In diesem Fall führt der Die Kollektorspannung des Transistors 1 beträgt Transistor 1 den Strom I₁ (am Emitter e.₂) und führt dann —100 mV, so daß zwischen den Kollektoren der Transistor 2 außer dem Strom /₀ auch noch den der Transistoren 1 und 2 ein Spanuungsunterschied Strom i₂ (am Emitter e₂). Der Kollektor des Transi- von 100 mV vorhanden ist.

stors 1 hat eine Spannung von —100 mV und der io Wenn die Spannung des Worterregungsleiters 6 Kollektor des Transistors 2 eine Spannung von hoch ist, ist der Transistor 1.6 gesperrt (Z=AT · Y=O).

— 300 mV. Das Herabsetzen der Spannung des Bit- Dies ist für alle assoziativen Speicherelemente der erregungsleiters 7 auf — 400 mV ergibt somit eine Er- Fall, die zur selben horizontalen Gruppe wie das vorhöhung des Stroms beider Transistoren der Basis- liegende Speicherelement gehören, so daß eine Flipflop-Schaltung, ohne deren Informationszustand 13 Gleichheit angezeigt wird (C=I).

zu ändern. Die Transistoren 11 und 12 führen keinen Wird die Spannung des Worterregungsleiters 6 verStrom, so daß in diesem Fall ein Strom vom Poten- ringert, so nimmt der Strom durch die Transistotialanschlußpunkt S über den Widerstand 15 zur Ba- ren 11 und 12 ab und der Strom durch die Basissis des Transistors 16 fließen kann. Dieser Strom ver- Flipflop-Schaltung zu. Der anfängliche Spannungssetzt den Transistor 16 in den leitenden Zustand, so 20 unterschied von 100 mV zwischen den Kollektoren daß ein Strom durch den Wortvergleichungsleiter 17 der Transistoren 1 und 2 gewährleistet, daß nahezu fließt. Die Anwesenheit von Strom im Leiter 17 zeigt der gesamte Strom zu einem dieser Transistoren, in an, daß in wenigstens einem der Speicherelemente diesem Fall dem Transistor 2, fließt. Der anfängliche derselben horizontalen Gruppe wie das vorliegende Spannungsunterschied von 100 mV nimmt hierdurch Speicherelement eine Ungleichheit zwischen dem zu- 15 zu bis 200 mV. Die Schleifenverstärkung des Basisgeführten Bit und dem gespeicherten Bit besteht. Flipflops nimmt hierdurch zu, und wenn sie größer Die Bedingung für die Leitfähigkeit des Transi- als Eins geworden ist, so ist die neue Information in stors 16 besteht darin, daß der Transistor 11 und der das Speicherelement gespeichert.
Transistor 12 keinen Strom führen. Wenn Z=I den Die Worterregungsleiter 6 der nicht selektierten Leitfähigkeitszustand des Transistors 16 und Z=O 30 horizontalen Gruppen werden beim Schreiben in die den Sperrzustand und X=I und Y=I den Sperrzu- selektierte horizontale Gruppe auf der Spannung von stand des Transistors 11 bzw. 12 bezeichnen und — 225 mV gehalten, so daß sich alle nicht selektierten X=O und Y=O den Ϊ eitfähigkeitszustand, so ist horizontalen Gruppen im Zustand des Vergleichs be- Z=X Y, worin der »·« das logische Produkt der finden und ihre Information behalten.
»UND-Funktion« darstellt. Bezeichnet C = I die Ab- 35 Die Eigenschaft, daß beim Schreiben eines neuen Wesenheit von Strom im Wortvergleichungsleiter 17 Wortes eine Gleichheit in der selektierten horizonta- und C=O die Anwesenheit von Strom, so gilt: len Gruppe angezeigt wird, kann gut verwendet wer-

——y— ^—ψ- den, wenn der assoziative Speicher zum Selektieren

^c~^Ai'^riⁱ~^A22"¹~··"'" in einem konventionellen Speicher verwendet wird,

worin X₁ Y, mit z= 1,2,...,« die Variablen des i-ten 40 Der zum Selektieren im assoziativen Speicher ver-Speicherelements darstellen und wobei η die Anzahl wendete Dekoder braucht dann nicht den konvender Speicherelemente der horizontalen Gruppe dar- tionellen Speicher zu erregen.

stellt. C=I bildet die Gleichheitsanzeige. Die Widerstände 20 und 21 dienen zur Stabilisie-

. _c , ., , rung des durch die Transistoren 11 und 12 fließen-

j. öcnreiDzusiana _{45 den} Stroms, wenn das Potential des Worterregungs·

Es sei angenommen, daß der Biterregungsleiter 7 leitcrs 6 hoch ist.

eine Spannung von — 15OmV und der Biterregungs- Zur Veranschaulichung werden die folgenden Da

leiter 8 eine Spannung von — 40OmV hat. Das hier- ten eines in der Praxis verwirklichten assoziativer durch dem assoziativen Speicherelement zugeführte Speicherelements erwähnt:
Bit hat dam beispielsweise den Wert »0«. Zum Ein- 50

schreiben dieses Bits in das assoziative Speicherele- Widerstand 9 330 Ohm

ment wird die Spannung des Worterregungsleiters 6 Widerstand 13 680 Ohm

auf 0 Volt erhöht Die Transistoren 18 und 19 wer- Widerstand 14 680 Ohm

den dann den Strom i₀ der Basis-Flipflop-Schaltung _v _ _{v n} __ _v ,

übernehmen, und im Idealfall wird jeder dieser Tran- ₅₅ ^{cc h} "'^{/D νοκ}»

sistoren die Hälfte des Stroms i„ führen. Die in der worin — V_ce das Potential des Punkts 10 und V_be di Basis-Flipflop-Schaltung gespeicherte Information Basis-Emitter-Spannung der angewendeten npn wird durch diese Stromübernahme vernichtet Der Transistoren darstellt Die Verzögenmgszeit zwi Spannungsabfall über die Widerstände 3 und 4 allein sehen dem Setzen eines Bits auf die Biterregongslei infolge des Stroms L/2 beträgt 100 mV, so daß die 60 ter and das Auftreten einer Gleichheitsanzeige C= Kollektoren der Transistoren 1 und 2 allein infolge beträgt 15 Nanosekunden. Zwischen dem Selektiere des Stroms I₆ eine Spannung von —100 mV haben. eines Worterregungsleiters beim Einschreiben neue Die Kollektorspannung des Transistors 1 ist positiver Information und dem Auftreten der Gleichheitsan als die Spannung des Biterregungsleiters 8, so daß der zeige C= 1 tritt eine Verzögerung von ungefäh Transistor 2 den Strom L. fuhrt (am Emitter ej. Die 65 18 Nanosekunden auf.

Hierzu 1 Blatt Zeichnungen

Claims (1)

1 2

stören leitfähig ist, worin zwei erste Emittergebiete

Patentanspruch: der beiden Multiemitter-Trausistoren untereinander

verbunden und mit einem Anschlußpunkt für einen

Assoziatives Speicherelement mit einem Paar Worterregungsleiter gekoppelt sind und zwei zweite von Multiemitter-Transistoren, die je mit zwei 5 Emittergebiete der beiden Multiemitter-Transistoren Emittergebieten, einem Basisgebiet und einem jeweils mit einem entsprechenden Anschlußpunkt Kollektorgebiet versehen sind, wobei die Kollek- eines Paares von Anschlußpunkten für zwei Biterretorgebiete der Multiemitter-Transistoren über ge- gungsieiter gekoppelt sind, und mit einem zweiten sonderte Impedanzen mit einem Potentialan- Paar von Transistoren, die jeweils mit einem Emitterschlußpunkt verbunden sind und das Kollektor- io gebiet, einem Basisgebiet und einem Kollektorgebiet gebiet und das Basisgebiet des einen Multiemit- versehen sind und deren Basisgebiete die Anschlußter-Transistors kreuzweise mit dem Kollektorge· punkte für die beiden Biterregungsleiter bilden,
biet und dem Basisgebiet des anderen Multiemit- Ein assoziatives Speicherelement dieses Typs ist aus

ter-Transistors gekoppelt sind, zum Bilden zweier der DT-OS 19 24 159 bekannt. In dem dort beschriestabiler Zustände, in denen jeweils einer d^-r bei- 15 benen assoziativen Speicherelement wird ein Sättiden Multiemitter-Transistoren leitfähig ist, worin gungsflipflop verwendet, und es sind die beiden ersten zwei erste Emittergebiete der beiden Multiemitter- Emitter unmittelbar an den Worterregungsleiter und Transistoren untereinander verbunden und mit die beiden zweiten Emitter unmittelbar an die Biterreeincm Anschlußpunkt für einen Worterregungs- gungsieiter angeschlossen. Dieses assoziative Speileiier gekoppelt sind und zwei zweite Emitterge- 20 cherelement hat den Nachteil, daß die Schaltgebiete der beiden Multiemitter-Transistoren jeweils schwindigkeit beim Einschreiben neuer Information mit einem entsprechenden Anschlußpunkt eines verhältnismäßig gering ist und daß verhältnismäßig Paares von Anschlußpunkten für zwei Biterre- große Spannungsänderungen an den Erregungsleitern gungsieiter gekoppelt sind, und mit einem zwei- erforderlich sind, um die Schreib- und Vergleichsvorten Paar von Transistoren, die jeweils mit einem 25 gänge am Speicherelement durchzuführen.
Emittergebiet, einem Basisgebiet und einem KoI- Aufgabe der Erfindung ist es, ein assoziatives Speilektorgebiet versehen sind und deren Basisgebiete cheielement der eingangs genannten Art anzugeben, die Anschlußpunkte für die beiden Biterregungs- bei dem die neue Information schnell einschreibbar leiter bilden, dadurch gekennzeichnet, ist und die Schreib- und Vergleichsvorgänge relativ daß die zwei ersten Emittergebiete e_t über eine 30 wenig Steuerleistung erfordern. Diese Aufgabe wird Impedanz (9) an einen zweiten Potentialanschluß- erfindungsgemäß durch die im Patentanspruch angepunkt (10) angeschlossen sind, daß das Emitter- gebenen Merkmale gelöst.

gebiet jedes Transistors des zweiten Transistoren- Ein Ausführungsbeispiel der Erfindung wird an

paars (11, 12) mit dem zweiten Emittergebiet (e„) Hand der Zeichnung näher erläutert,
eines entsprechenden Mukiemitter-Transistors 35 Das assoziative Speicherelement enthält entspre-(1, 2) und über eine Impedanz (13,14) mit dem chend der Figur ein Paar von Multiemitter-Transizweiten Potentialanschlußpunkt (10) verbunden stören 1 und 2, die jeweils mit einem ersten Emitist und die Kollektorgebiete der beiden Transisto- ter e_v einem zweiten Emitter e„ einer Basis und ren des zweiten Transistorenpaars (11,12) an ein einem Kollektor versehen sind. Die Kollektoren der UND-Tor (16) angeschlossen sind, dessen Aus- *₀ Transistoren 1 und 2 sind über die Widerstände 3 gang den Anschlußpunkt für einen Wortver- und 4 gesondert an einen Potentialanschlußpunkt 5 gleichsleiter (17) bildet, und daß ein drittes Paar angeschlossen. Der Kollektor und die Basis des Tranvon Transistoren (18,19) vorhanden ist, die je- sistors 1 sind kreuzweise mit dem Kollektor und der we.ils mit einem Emittergebiet, einem Basisgebiet Basis des Transistors 2 gekoppelt. Hierdurch werden und einem Kollektorgebiet versehen sind und de- ₄₅ zwei stabile Zustände erhalten, in denen jeweils einer ren Emittergebiet und Kollektorgebiet jeweils mit der Transistoren 1 oder 2 Strom führt. Die Emitter e_t dem ersten Emittergebiet bzw. dem Kollektor- der Transistoren 1 und 2 sind untereinander verbungebiet eines entsprechenden Multiemitter-Transi- den und mit dem Worterregungsleiter 6 gekoppelt, stors (1, 2) verbunden sind und deren Basisge- Die Emitter e₂ der Transistoren 1 und 2 sind mit den biete untereinander verbunden sind und den An- 50 Biterregungsleitern 7 bzw. 8 gekoppelt,
schlußpunkt für den Worterregungsleiter (6) bil- Das dargestellte Speicherelement bildet einen Teil

den. einer Matrix von Speicherelementen. Jedes Speicher

element bildet hierin einen Teil einer horizontalen

Gruppe, d. h. einer Reihe, und einer vertikalen Grup-

55 pe, d. h. einer Spalte. Der Worterregungsleiter 6 ist für alle in derselben Reihe liegenden Speicherele-Die Erfindung betrifft ein assoziatives Speicher- mente gemeinsam.

element mit einem Paar von Multiemitter-Tran^isto- Die Transistoren 1 und 2 bilden die Basisflipflopren, die je mit zwei Emittergebieten, einem Basisge- Schaltung des assoziativen Speicherelements zum biet und einem Kollektorgebiet versehen sind, wobei 60 Speichern der binären Information »0« oder »1«. In die Kollektorgcbiete der Multiemitter-Transistoren der eingangs erwähnten, bekannten Ausführung sind über gesonderte Impedanzen mit einem Potentialan- die Emitter e, unmittelbar an die Biterregungsleiter 7 schlußpunkt verbunden sind und das Kollektorgibiet und 8 angeschlossen. Bei dieser bekannten Ausfüh- und das Basisgebiet des einen Multiemitter-Transi- rung befindet sich der stromführende Multiemitterstors kreuzweise mit dem Kollektorgebiet und dem 65 Transistor im Sättigungszustand. Die Schaltgeschwin-Basisgcbiet des anderen Multiemitter-Transistors ge- digkeit des assoziativen Speicherelements beim Einkoppelt sind, zum Bilden zweier stabiler Zustände, in schreiben einer neuen binären Information ist dadenen ieweils einer der beiden Multiemitter-Transi- durch verhältnismäßig gering.