DE2310626B2 - Assoziativer Speicher - Google Patents

Description

3 4

Zustand der Speicherzelle bei leitendem Transistor 2 13 ist vermindert, so daß sich am Ausgangsanschlul

und gesperrtem Transistor 1 der Speicherung einer 18 eine hinreichend niedrige Spannung ergibt. Die ii

logischen 0 entsprechen sott. der Speicherzelle enthaltene Information läßt sie]

Als erstes soll die Assoziieruiigsoperation erläutert daher ausgehend davon bestimmen, ob am Ausgangs werden, mit deren Hilfe besummt werden soll, ob die 5 anschluß 18 eine hohe oder eine niedrige Spannunj

in der Speicherzelle festgehaltene Information mit erscheint.

einer zum Vergleich damit von einer äußeren Quelle Als nächstes soll nunmei»r die Art und Weise er

her zugeführten Information übereinstimmt. läutert werden, in der Information in die Speicher

Dazu wird am Anschluß 21 eine hinreichend nied- zelle eingeschrieben wird.

rigtf Spannung angelegt, damit die in der Speicher- io Damit wird am Anschluß 22 eine hinreichend höht

zelle enthaltene Information ungeändert bleibt, wäh- Spannung angelegt, während je nach der einzuspei·

nnd an den Anschluß 20 eine hinreichend hohe chernden Information am Anschluß 19 oder 20 eine hin-

Si annung angelegt wird, wenn die von der äußeren reichend niedrige Spannung angelegt wird. Mit ande-

Quelle zugeführte Information einer logischen 1 ent- ren Worten ausgedrückt, wird für die Einspeicherung spricht. Wenn in der Speicherzelle ebenfalls eine einer 15 einer logischen 1 in die Speicherzelle am Anschluß 19

logischen 1 entsprechende Information gespeichert eine hinreichend niedrige Spannung angelegt, um den

ist, befindet sich die Diode 7 in gesperrtem Zustand, Transistor 1 leitend werden zu lassen. Wenn dagegen

während die Diode 8 leitet, wodurch sich die Basis- eine logische 0 in der Speicherzelle gespeichert wer-

spannung für den Transistor 5 vermindert. Die Basis- den soll, wird am Anschluß 20 eine hinreichend nied-

Emitter-Spannung des Transistors 5 wird konstant ao rige Spannung angelegt, um den Transistor 2 leitend

gehalten, und damit nimmt mit abnehmender Basis- werden zu lassen.

spannung auch die Emitterspannung ab, wodurch In F i g. 2 ist für eine Speicherzelle zusammen mit

sich am Ausgangsanschluß 17 eine hinreichend nied- den rundherum angeordneten peripheren Schaltun-

rige Spannung ergibt. gen dargestellt. Die insgesamt mit der Bezugszahl 31

Wenn in der Speicherzelle eine einer logischen 0 25 bezeichnete Speicherzelle enthält Transistoren 35 und

entsprechende Information gespeichert ist, sind beide 36 mit je zwei Emittern und Widerstände 37 und 38.

Dioden 7 und 8 gesperrt, und die Basisspannung des Beide Transistoren 35 und 36 sind an Basis und

Transistors 5 nimmt zu. Als Ergebnis entsteht am Kollektor kreuzweise zusammengeschaltet. Außerdem

Ausgangsanschluß 17 eine hinreichend hohe Span- ist an den Kollektor des Transistors 35 ein Ende des

nung. 30 Widerstandes 37 und an den Kollektor des Tran-

Entspricht die von der äußeren Quelle zugeführte sistors 36 ein Ende des Widerstandes 38 angeschlos-Information einer logischen 0, so wird im Gegensatz sen, während die anderen Enden der Widerstände 37 zu der obigen Beschreibung an den Anschluß 19 eine und 38 über einen gemeinsamen Anschluß 39 an eine hinreichend hohe Spannung angelegt. Wenn in der Speisequelle angeschlossen sind. Je ein Emitter beiSpeicherzelle eine einer logischen 1 entsprechende 35 der Transistoren 35 und 36 ist mit einem gemeinsa-In formation gespeichert ist, sind die Dioden 9 und 10 men Steueranschluß 40 verbunden, während von den gesperrt, wodurch die Basisspannung für den Tran- zweiten Emittern der des Transistors 35 an einen sistor6 zunimmt, was zur Entstehung einer hin- Steueranschluß 41 und der des Transistors 36 an reichend hohen Spannung am Ausgangsanschluß 17 einen Steueranschluß 42 angeschlossen ist. führt. 40 Mit den Steueranschlüssen 41, 42 bzw. 40 sind

Auch wenn die in der Speicherzelle gespeicherte periphere Schaltungen 32, 33 bzw. 34 verbunden, und Information einer logischen 0 entspricht, ist die Di- diese peripheren Schaltungen 32, 33 und 34 enthalode9 gesperrt, während die Diode 10 leitet, und als ten Spannungsgeneratoren 43, 44 bzw. 45 und AusErgebnis davon vermindert sich die Basisspannung gangsanschlüsse 46, 47 bzw. 48, und sie werden für den Transistor 6, und am Ausgangsanschluß 17 45 ihrerseits durch Steuersignale gesteuert, die ihnen wird eine hinreichend niedrige Spannung erzeugt. über Steueranschlüsse 49, 50 bzw. 51 zugeführt wer-

Die vorstehende Erläuterung zeigt, daß eine hin- den. Auf diese Weise werden die Ausgangssignale reichend hohe Spannung am Ausgangsanschluß 17 von den Ausgangsanschlüssen 46, 47 und 48 festnur dann erzeugt wird, wenn die von der äußeren gestellt, und die Spannungen auf den Spannungsgene-Quelle zugeführte Information nicht mit der in der 50 ratoren 43, 44 und 45 werden selektiv erzeugt. Speicherzelle gespeicherte Information überein- Die Pegel der den Steueranschlüssen 40, 41 und 42 stimmt. Auf diese Weise ist es möglich, unter Bezug- in Fig. 2 zugeführten Spannungen sind in Fig. 3 nähme auf den am Ausgangsanschluß 17 erzeugten veranschaulicht. Die angelegten Spannungen haben Spannungspegel die Assoziierungsoperation vorzu- drei verschiedene Signalpegel Vc, Vd und Ve, deren nehmen. 55 Anwendung davon abhängt, ob die vorzunehmende

Als nächstes soll nunmehr die Arbeitsweise bei der Operation ein Lesevorgang, ein Schreibvorgang oder Auslesung der in der Speicherzelle enthaltenen In- eine Assoziierungsoperation sein soll. In der Darstelformation erläutert werden. Dazu wird an den An- lung in Fig. 3 entsprechen die ausgezogenen Linien Schluß 22 eine hinreichend hohe Spannung angelegt, den Steuersignalen vom Steueranschluß 40, die geum die Diode 15 zu sperren. Wenn in der Speicher- 60 strichelten Linien den Steuersignalen vom Steuerzelle eine einer logischen 1 entsprechende Infor- anschluß 41 und die strichpunktierten Linien den mation gespeichert ist, ist die Diode 14 gesperrt, und Steuersignalen vom Steueranschluß 42. Die Bezugsdie Basisspannung für den Transistor 13 ist erhöht, zeichen T₁ und T₂ bezeichnen die Zeitabschnitte, so daß am Ausgangsanschluß 18 eine hinreichend während deren eine einer logischen 0 und einer lohohe Spannung erzeugt wird. 65 gischen 1 entsprechende Information in die Speicher-

Entspricht dagegen die in der Speicherzelle ent- zelle 31 eingeschrieben wird. Die Bezugszeichen T₃

haltene Information einer logischen 0, so leitet die und T₄ bezeichnen Zeitabschnitte, während deren der

Diode 14, und die Basisspannung für den Transistor Inhalt der Snp.irhp.i-«»!!* 11 ;« «»:~», α .·:

operation durch Zuführung einer einer logischen 0 Spannungsgenerator 45 der peripheren Schaltung 34 bzw. einer logischen 1 entsprechenden Information erzeugte Spannung Vd wird dem Steueranschluß 40 identifiziert wird, und das Bezugszeichen T₅ bezeich- zugeführt. Entspricht die von der äußeren Quelle net einen Zeitabschnitt, in dem der Inhalt der Spei- zugeführte Information einer logischen Null, dann ercherzelle 31 ausgelesen wird. 5 zeugt der Spannungsgenerator 43 der peripheren

Wie die Zeichnung zeigt, erzeugen die Spannungs- Schaltung 32 die Spannung Vc, während der Spangeneratoren 43 und 44 Spannungen Vc bzw. Ve, nungsgenerator 44 in der peripheren Schaltung 33 während der Schaltungsaufbau so gewählt ist, daß die Spannung Ve erzeugt, und diese beiden Spannunder Spannungsgenerator 4S die Spannung Vc oder Vd gen werden an die Steueranschlüsse 41 bzw. 42 anerzeugt. io gelegt. Wenn in der Speicherzelle 31 eine einer lo-AIs nächstes soll unter Bezugnahme auf die Dia- gischen 1 entsprechende Information gespeichert ist, gramme in Fig. 3 die Arbeitsweise der Schaltung ändert der Strom zum Steueranschluß 41 seine Richvon F ii g. 2 erläutert werden. tung und fließt über den Steueranschluß 40 zum Aus-Für diese Erläuterung sei angenommen, daß die gangsanschluß 48 der peripheren Schaltung 34. Ist Speicherzelle 31 eine einer logischen 1 entspre- 15 dagegen in der Speicherzelle 31 eine einer logischen 0 chende Information enthält, wenn der Transistor 35 entsprechende Information enthalten, so ist die leitet und der Transistor 36 gesperrt ist, während um- Spannung am Steueranschluß 42 niedriger als die gekehrt ein leitender Zustand des Transistors 36 und Spannung am Steueranschluß 40, und daher fließt ein gesperrter Zustand des Transistors 35 der Spei- kein Strom zum Ausgangsanschluß 48.
cherung einer einer logischen 0 entsprechenden In- 20 Entspricht dagegen die von der äußeren Quelle formation in der Speicherzelle 31 zugeordnet ist. zugeführte Information einer logischen 1, so erzeugt Während des Einschreibvorganges führt ein am der Spannungsgenerator 43 der peripheren Schaltung Steueranschluß 49 zugeführtes Steuersignal zu einer 32 die Spannung Ve und der Spannungsgenerator 44 Erregung der peripheren Schaltungen 32, 33 und 34, der peripheren Schaltung 33 die Spannung Vc, und wodurch der Spannungsgenerator 45 in der periphe- 25 diese Spannungen werden den Steueranschlüssen 41 ren Schaltung 34 die Spannung Vc erzeugt und über und 42 zugeführt.

den Steueranschluß 40 an die Speicherzelle 31 anlegt. Wenn in der Speicherzelle 31 eine einer logi-

Während der Einschreibung einer einer logischen 0 sehen 1 entsprechende Information gespeichert ist, entsprechenden Information in die Specherzelle 31 ist in diesem Falle die Spannung am Steueranschluß erzeugt der Spannungsgenerator 43 in der peripheren 30 41 niedriger als die Spannung am Steueranschluß 40, Schaltung 32 die Spannung Vc, während gleichzeitig und es gibt keinen Stromfluß zum Ausgangsanschluß der Spannungsgenerator 44 in der peripheren Schal- 48. Ist dagegen in der Speicherzelle 31 eine einer lotung 33 die Spannung Ve erzeugt. Diese Spannungen gischen 0 entsprechende Information enthalten, so Vc und Ve werden an die Steueranschlüsse 41 bzw. ändert der Strom an den Steueranschlüssen seine

42 angelegt. Während der Einschreibung einer einer 35 Richtung und fließt über den Steueranschluß 40 zum logischen 1 entsprechenden Information in die Spei- Ausgangsanschluß 48.

cherzelle 31 dagegen erzeugt der Spannungsgenerator Die vorstehende Beschreibung zeigt, daß nur dann

43 in der peripheren Schaltung 32 die Spannung Ve als Ergebnis der Assoziierungsoperation ein Strom und der Spannungsgenerator 44 in der peripheren zum Ausgangsanschluß 48 fließt, wenn die von der Schaltung 33 die Spannung Vc, und diese Spannun- 40 äußeren Quelle zugeführte Information nicht mit der gen werden an die Steueranschlüsse 41 bzw. 42 an- in der Speicherzelle 31 gespeicherten Information gelegt:. Auf diese Weise ist es möglich, in die Spei- übereinstimmt.

cherzelle 31 wie gewünscht eine einer logischen 0 Als nächstes soll erläutert werden, in welcher

oder einer logischen 1 entsprechende Information Weise die Spannung Vd eingestellt wird. Diese an den einzuschreiben. 45 Steueranschluß 40 anzulegende Spannung Vd muß in

Während des Auslesevorganges werden die peri- einem solchen Bereich gehalten werden, daß die in pheren Schaltungen 32 bis 34 über ein am Steuer- der Speicherzelle 31 enthaltene Information unveranschluß 50 anliegendes Steuersignal gespeist. Mit ändert bleibt. Zu diesem Zwecke muß die nachsteanderen Worten ausgedrückt, erzeugen die Spannungs- hende Gleichung befriedigt werden:
generatoren 43 und 44 in den peripheren Schaltungen 50 winisifj^wtine „\

32 und 33 die SpannungFe, und diese Spannung Ve + 0,2 ^Vd ^Ve+ 0,6, (1)

wird an die Steueranschlüsse 41 und 42 angelegt. Da- m der Vd für die in der oben beschriebenen Weise gegen erzeugt der Spannungsgenerator 45 in der pe- am Steueranschluß 40 anliegende Spannung und Ve ripheren Schaltung 34 die Spannung Vd, und diese für die niedrigere der beiden an den Steueranschlüs- Spannung wird an den Steueranschluß 40 angelegt 55 sen 41 und 42 anliegenden Spannungen steht.

Unter diesen Umständen fließt dann, wenn in der Aus der obigen Gleichung (1) ist ersichtlich, da£

Speicherzelle 31 eine einer logischen 1 entsprechende die Werte von 0,2 Volt und 0,6 Volt in Abhängigkeil Information gespeichelt ist, über den Steueranschluß von den Kenngrößen der in der in Fi g. 2 dargestell 41 ein Strom zum Ausgangsanschluß 46 der periphe- ten bistabilen Stufe enthaltenen Transistoren festge ren Schaltung 32. Ist dagegen in der Speicherzelle 31 60 legt sind, und daher beträgt die Toleranz für dii eine einer logischen 0 entsprechende Information ent- Spannung Vd 0,4 Volt

ballen, so fließt über den Steueranschluß 42 ein Der Aufbau der Speicherzellen für einen erfin

Strom zum AusgangsanscbluS 47 der peripheren dungsgemäß ausgebildeten assoziativen Speicher is Schaltung 33. Auf diese Weise läßt sich die in der in F i g. 4 dargestellt Bei dieser Speicherzelle sind dii Speicherzelle 31 enthaltene Information auslesen. 65 Transistoren 35 und 36 an Basis und Kollektor nich

Während der Assoziierungsoperation erhalten die mehr unmittelbar kr miteinander verbunderi peripheren Schaltongen 33 nnd 34 das sie speisende sondern diese Verbindungen enthalten Spannungstei Steuersignal vom Steueranschluß 51. Die dann vom ler aus Widerständen 52 und 53 bzw. 54 und 55, wo

ii!ui.(
■ι· io-,. so
icine

■Β κι
c in
ve r-

bei die freien Enden der Widerstände S3 und 55 gemeinsam über einen Anschluß 56 an einer Vorspannung liegen.

Dieser Schaltungsaufbau für die Speicherzelle hat den Sinn, die Basisspannung für die Transistoren 35 oder 36 herabzusetzen und dadurch die zulässige Toleranz für die an den Steueranschluß 40 anzulegende Spannung Vd zu vergrößern.

Nimmt man für die Schaltung nach F i g. 4 bei

Beziehung:

über Speiseanschlüsse 79 bis 82 gespeist, wobei zwi· sehen den Anschlüssen 71 und 80 ein Widerstand 82 und zwischen den Anschlüssen 72 und 81 ein Wi derstand 84 eingefügt ist, und die Ausgänge der Lese· verstärker 77 und 78 sind mit Aüsgangsanschlüssen 85 bzw. 86 verbunden.

In F i g. 7 sind zwar nur die zu einem Paar vor Leitungen 59 und 60 gehörigen peripheren Schaltungen dargestellt, jedoch versteht es sich von selbst,

spielsweise an, daß die Widerstände 37 und 38 je- io daß für alle solchen Leitungspaare in F i g. 5 entweils einen Wert von 3 kn, die Widerstände 52 und sprechende Schaltungen vorgesehen sind.
i>4 jeweils einen Wert von 10 kQ und die Widerstände Die Arbeitsweise des in F i g. 5 dargestellten asso-

53 und 55 jeweils einen Wert von 40 kQ aufweisen ziativen Speichers soll nunmehr unter Bezugnahme und daß die am Anschluß 56 anliegende Vorspan- auf die tatsächlichen Ausführungsbeispiele beschrienung — 5 Volt und die Spannung Ve —3 Volt beträgt, 15 ben werden, die in Fig. 6 und 7 wiedergegeben so ergibt sich in Abwandlung der Gleichung (1) die sind.

Für den Einschreibvorgang wird an den Eingangsanschluß 63 der peripheren Schaltung 58 von Fig. 6 eine hohe Spannung angelegt, wodurch die Emitterspannung für den Transistor 64 zunimmt und damit über den Anschluß 62 die Spannung Vc an die Leitung 57 angelegt wird. Soll in die entsprechende Speicherzelle 31 eine einer logischen 0 entsprechende Information eingeschrieben werden, so wird an den

Speicherzellen aufgebauter assoziativer Speicher ist 25 Eingangsanschluß 75 der peripheren Schaltung 61 in in F i g. 5 veranschaulicht. Dieser assoziative Speicher F i g. 7 eine hohe Spannung angelegt. Als Ergebnis enthält eine Vielzahl von Speicherzellen 31, von de- steigt die Emitterspannung für den Transistor 73 an, nen jede Steueranschlüsse 40, 41 und 42 aufweist, so daß über den Anschluß 71 die Spannung Ve an die und periphere Schaltungen 58 und 61, die den peri- Leitung 59 zur Anlage kommt. Dagegen wird dem pheren Schaltungen 34 und 32 der Schaltung von 30 Eingangsanschluß 76 keine Spannung zugeführt, wäh-F i g. 2 entsprechen und von denen die periphere rend die Spannung Vc vom Speiseanschluß 81 zur Schaltung 58 über Leitungen 57 mit dem Steueran- Anlage an den Anschluß 72 und damit an die Leischluß 40 der Speicherzellen 31 und die periphere tung 60 gelangt.

Schaltung 61 über Leitungen 59 und 60 mit den Soll dagegen in eine Speicherzelle 31 eine einer

Steueranschlüssen 41 bzw. 42 der Speicherzellen 31 35 logischen 1 entsprechende Information eingeschrie-

b d id d Eih

Es ergibt sich also eine Vergrößerung der zulässigen Toleranz für die Spannung Vd von 0,4 Volt auf 1,2VoIt.

Ein unter Verwendung von in F i g. 4 dargestellten

g p g

ben werden, so wird dem Eingangsanschluß 76 der peripheren Schaltung 61 eine hohe Spannung zugeführt, wodurch die Emitterspannung für den Transistor 74 zunimmt und die Spannung Vc über den Anschluß 72 zur Anlage an die Leitung 60 kommt, während gleichzeitig dem Eingangsanschluß 75 keine Spannung zugeführt wird und an die Leitung 59 die Spannung Ve angelegt wird.

Auf diese Weise ist es möglich, in eine Speicherl' ^{1 i} lih

verbunden sind.

Der Aufbau einer Ausführungsform für die Endstufe der peripheren Schaltung58 von Fig. 5 ist in F i g. 6 veranschaulicht.

In Fig. 6 endet die Leitung 57 von F ig. 5 an einem Anschluß 62, und Steuersignale werden an einem An-Schluß 63 zugeführt, an den die Basis eines Transistors 64 angeschlossen ist, dessen Emitter mit dem

Anschluß 62 verbunden ist. An den Kollektor des g p

Transistors 64 ist ein Leseverstärker 65 angeschlos- 45 ^zel'^{e 31 eine emer} logischen 0 oder einer logischen 1 sen, der einen Ausgangsanschluß 66 aufweist, und entsprechende Information einzuschreiben,
die gesamte Schaltung wird über Speiseanschlüsse 67 Während des Auslesevorgangs wird an den Ein-

und 68 gespeist, wobei zwischen den Speiseanschluß gangsanschluß 63 der peripheren Schaltung 58 in 67 und den Kollektor des Transistors64 ein Wider- Fig. 6 eine sehr kleine Spannung angelegt, worauf stand 69 und zwischen den Speiseanschluß 68 und 50 das Potential am Emitter des Transistors 64 leicht zuden Emitter des Transistors 64 ein Widerstand 70 nimmt, wodurch die Spannung Vd auf die Leitung 57 eingefügt ist. gelangt. Dagegen wird an die Eingangsanschlüsse 75

Die Darstellung in Fig. 6 zeigt zwar nur die einer und 76 der peripheren Schaltung 61 in Fig. 7 keine einzigen Leitung 57 entsprechende periphere Schal- Spannung angelegt, und die Leitungen 59 und 60 tung, jedoch ist für jede solche Leitung 57 in F i g. 6 55 führen die Spannung Ve.

selbstverständlich eine entsprechende Schaltung vor- Unter diesen Bedingungen fließt dann, wenn in der

Speicherzelle 31 eine einer logischen 1 entsprechende Information eingespeichert ist, ein Strom über den Steueranschluß 41, die Leitung 59 und den Anschloß 71 zum Widerstaad83. Damit erfährt das Potential am Emitter des Transistors 73 eine Änderung, die sich in eine Änderung der Kollektorspannung am Transistor 73 umsetzt. Diese Änderung der Kollektorspannung wird vom Leseverstärker 77 festgestellt,

über Eingangsanschlüsse 75 bzw. 76 mit Steuersigna- 65 ond es erscheint ein entsprechendes Aasgangssignal len gespeist werden, während an die Kollektoren der am Ausgangsuischluß 85.

Transistoren 73 und 74 Leseverstärker 77 bzw. 78 Ist dagegen in der Speicherzelle 31 eine einer logi-

angeschlossen sind, and die gesamte Schaltung wird sehen 0 entsprechende Information gespeichert, so

509518/326

gesehen.

Der Aufbau einer Ausführungsform für die Endstufe der peripheren Schaltung 61 in F i g. 5 ist in F i g. 7 veranschaulicht.

In Fig. 7 enden die Leitungen 59 bzw. 60 von Fig. 5 an Anschlüssen 71 bzw. 72. An diese Anschlüsse 71 und 72 sind die Emitter von Transistoren 72 bzw. 74 angeschlossen, die jeweils an ihrer Basis

ίο

fließt Strom über den Steueranschluß 42, die Leitung verstärker 65 in der peripheren Schaltung 58 kein

6Ö und den Anschluß 72 zum Widerstand 84, und als Ausgangssignal.

Folge davon ändert sich das Emitterpotential am Wird dagegen von der äußeren Quelle einer logi-

Transistor 74, was in Analogie zu dem oben beschrie- sehen 1 entsprechende Information zugeführt, so

benen Fall durch den Leseverstärker 78 festgestellt 5 werden an die Leitungen 59 und 60 die Spannungen

wird und zur Entstehung eines Ausgangssignals am Ve bzw. Vc angelegt. Daher ist dann, wenn in der

Ausgangsanschluß 86 führt. Speicherzelle 31 einer logischen 1 entsprechende In-

Auf diese Weise läßt sich die in der Speicherzelle formation gespeichert ist, das Potential am Steuer-

31 gespeicherte Information auslesen. anschluß 41 niedriger als das Potential am Steuer-

Während der Assoziierungsoperation wird an den io anschluß 40, so daß der Leseverstärker 65 in der

Eingangsanschluß 63 der peripheren Schaltung 58 in peripheren Schaltung 58 keine Ausgangsspannung

F i g. 6 eine sehr kleine Spannung angelegt, wodurch erzeugt. Ist dagegen in der Speicherzelle 31 einer lo-

der Leitung 57 die Spannung Vd zugeführt wird. gischen 0 entsprechende Information gespeichert, so

Wenn die von der äußeren Quelle zugeführte In- fließt über die Leitung 57 und den Anschluß 62

formation einer logischen 0 entspricht, werden wie 15 Strom zum Widerstand 70, so daß die Kollektorspan-

beim Einschreibvorgang an die Leitungen 59 und 60 nung am Transistor 64 eine Änderung erfährt, die

die Spannungen Vc bzw. Ve angelegt. Unter diesen sich am Ausgangsanschluß 66 in einem Antikoinzi-

Umständen fließt dann, wenn in der Speicherzelle 31 denzsignal aus dem Leseverstärker 65 äußert, und auf

einer logischen 1 entsprechende Information gespei- diese Weise ist eine Assoziierung des Inhalts der

chert ist, Strom über die Leitung 57 und den An- 20 Speicherzelle 31 mit der von der äußeren Quelle ge-

schluß 62 zum Widerstand 70, so daß die Basis- lieferten Information möglich.

Emitter-Spannung am Transistor 64 eine Änderung Für die obige Beschreibung versteht es sich von

erfährt, was sich wiederum in Form einer Änderung selbst, daß die Spannungen an den Speiseanschlüssen

der Kollektorspannung am Transistor 64 äußert. 67, 68, 79, 80 und 82 und die Größe der Widerstände

Diese Änderung der Kollektorspannung am Tran- 25 69, 70, 83 und 84 in F i g. 6 und 7 so gewählt wer-

sistor 64 wird vom Leseverstärker 65 festgestellt und den, daß die sich ergebenden Spannungen Vc, Vd

führt zur Entstehung einer Ausgangsspannung am oder Ve unter einer vorgegebenen Bedingung an die

Ausgangsanschluß 66. Dies bedeutet, daß am Aus- Anschlüsse 62, 71 und 72 angelegt werden können,

gangsanschluß 66 ein Antikoinzidenzsignal entsteht. In den vorstehenden Beispielen sind nur Transisto-

Wenn in der Speicherzelle 31 einer logischen 0 ent- 30 ren mit zwei Emittern verwendet, die Erfindung läßt

sprechende Information gespeichert ist, ist das Poten- sich aber ohne weiteres auch auf Speicherzellen an-

tial am Steueranschluß 42 niedriger als das Potential wenden, bei denen Transistoren verwendet sind, die

am Steueranschluß 40, und daher erzeugt der Lese- drei oder mehr Emitter aufweisen.

Hierzu 5 Blatt Zeichnungen

Claims (3)

und der DT-OS 20 57 124 beschriebenen assoziativen Patentansprüche: Speichern gegeben. ........ Der Erfindung hegt daher die Aufgabe zugrunde,

1. Assoziativer Speicher mit einer bistabilen einen assoziativen Speicher der eingangs erwähnten Stufe, die ein Paar von Transistoren enthält, von 5 Art so auszubilden, daß größere Toleranzen als bisdenen jeder mit seinem Kollektor an eine gemein- her für die anzulegenden Steuerspannungen zugelasfame Speisequelle angeschlossen ist, an seiner Ba- sen werden können. ~_a λ j u

sis mit dem Kollektor des jeweils anderen Tran- Diese Aufgabe wird erfindungsgemaß dadurch ge-

sistors über einen Widerstand verbunden ist und löst, daß an die Basis des ersten Transistors (35) und mindestens zwei Emitter aufweist, an die über io an die Basis des zweiten Transistors (36) jeweils em Steuerstufen Spannungen mit jeweils einem von auf eine gemeinsame Vorspannung (56) führender drei verschiedenen Werten anlegbar sind, da- Widerstand(53 bzw. 55) angeschlossen ist, der zur durch gekennzeichnet, daß an die Basis Bildung eines ersten bzw. eines zweiten Spannungsdes ersten Transistors (35) und an die Basis des teilers(52, 53) zum Teilen der Kollektorausgangsiweiten Transistors (36) jeweils ein auf eine ge- is spannungen der beiden Transistoren fur ihre Anlage meinsame Vorspannung (56) führender Wider- an die Basis des jeweils anderen Transistors dient, stand (53 bzw. 55) angeschlossen ist, der zur BiI- Der wesentliche Vorteil der erfindungsgemäßen

dung eines ersten bzw. eines zweiten Spannungs- Ausbildung des assoziativen Speichers ist dann zu teilers (52,53) zum Teilen der Kollektorausgangs- sehen, daß die Basisspannung für die Transistoren spannungen der beiden Transistoren für ihre An- ao herabgesetzt werden kann, wodurch sich eine starke lage an die Basis des jeweils anderen Transistors Vergrößerung der für den mittleren Steuerspannungsdient wert zulässigen Toleranz erzielen läßt.

2. Assoziativer Speicher nach Anspruch 1, da- Bei einer bevorzugten Ausführungsform für einen

durch gekennzeichnet, daß die bistabile Stufe wei- erfindungsgemäß ausgebildeten assoziativen Speicher terhin erste und zweite Widerstände (37 und 38) a₅ enthält die bistabile Stufe weiterhin erste und zweite enthält, über die der Kollektor des ersten Tran- Widerstände, über die der Kollektor des ersten Transistors (35) bzw. der Kollektor des zweiten Tran- sisiors bzw. der Kollektor des zweiten Transistors mit sistors (36) mit der gemeinsamen Speisequelle ver- der gemeinsamen Speisequelle verbunden ist. bunden sind. Für die weitere Erläuterung der Erfindung wird

30 nunmehr auf die Zeichnung Bezug genommen. In

dieser zeigt

—— Fig. 1 ein Schaltbild für den Aufbau einer Spei

cherzelle bei einem assoziativen Speicher üblicher Ausführung,

35 F i g. 2 ein Schaltbild, das den Anschluß der peri-

Die Erfindung bezieht sich auf einen assoziativen pheren Schaltungen für einen assoziativen Speicher Speicher mit einer bistabilen Stufe, die ein Paar von mit gemäß F i g. 1 ausgebildeten Speicherzellen zeigt. Transistoren enthält, von denen jeder mit seinem Fig.

3 Spannungs-Zeit-Diagramme zur Veran-

Kollektor an eine gemeinsame Speisequelle ange- schaulichung der Arbeitsweise des in F i g. 2 dargeschlossen ist, an seiner Basis mit dem Kollektor des 40 stellten assoziativen Speichers, jeweils anderen Transistors über einen Widerstand Fig. 4 eine Ausführungsform für eine Speicherverbunden ist und mindestens zwei Emitter aufweist, zelle für einen erfindungsgemäß ausgebildeten assoan die über Steuerstufen Spannungen mit jeweils ziativen Speicher,

einem von drei verschiedenen Werten anlegbar sind. F i g. 5 ein Schaltbild für einen assoziativen Spei-

Ein assoziativer Speicher dieser Art ist auf den 45 eher mit entsprechend ausgebildeten Speicherzellen, Seiten 96 bis 100 in »Electronics«, Band 3 (1970). Fi g. 6 und 7 Schaltbilder für Teile von in Verbin-

beschrieben. Bei diesem bekannten assoziativen Spei- dung mit erfindungsgemäß ausgebildeten assoziativen eher sind in den einzelnen Speicherzellen jeweils nur Speichern verwendeten tatsächlichen Ausführungen direkte Kopplungen zwischen dem Kollektor des von peripheren Einheiten.

einen der beiden Mehremittertransistoren der bistabi- 50 Die Darstellung in F i g. 1 gibt den typischen Auflen Stufe einerseits und der Basis des anderen dieser bau einer Speicherzelle eines assoziativen Speichers beiden Mehremittertransistoren andererseits vorge- in bisher üblicher Ausführung wieder. Die Speichereehen. Statt der direkten Kopplung ist auch die zelle enthält eine bistabile Stufe, zu der Transisto-Kopplung über einen Widerstand bekannt (»Electro- ren 1 und 2 mit mehreren Emittern und Widermics«, 16. August 1971, S. 82 bis 85). Weitere Ver- 55 stände 3 und 4 gehören, eine UND-Schaltung, zu der lbindungen weisen die Basen in den bekannten bi- Transistoren 5 und 6, Dioden 7 bis 10 und Widerstabilen Stufen aber nicht auf. Eine solche Schal- stände 11 und 12 gehören, und einen Lesekreis, zu tungsart weist jedoch den Nachteil auf, daß für den dem ein Transistor 13, Dioden 14 und 15 und ein mittleren der drei an die Emitter der Mehremitter- Widerstand 16 gehören. Die UND-Schaltung besitzt transistoren anlegbaren Spannungswerte nur eine 60 einen Ausgangsanschluß 17 und der Lesekreis einen sehr enge Toleranz zugelassen werden kann. Daraus Ausgangsanschluß 18, vier weitere Anschlüsse 19 bis ergeben sich naturgemäß sehr hohe Anforderungen 22 sind Steueranschlüsse, und weitere acht Anschlüsse an die Genauigkeit für die Einstellung der Steuer- 23 bis 30 sind Speiseanschlüsse, spannungen und ganz allgemein Schwierigkeiten und Für die Erläuterung der Arbeitsweise der in F i g. 1

Erschwernisse für den Bau und den Betrieb des asso- 65 dargestellten Speicherzelle sei angenommen, daß ziativen Speichers als ganzes. darin eine logische 1 gespeichert ist, wenn sich dei

Ähnliche Verhältnisse sind auch weiteren bekann- Transistor 1 in leitendem Zustand und der Transiten und in der FR-OS 20 68 589, der BE-PS 7 19 832 stör 2 in gesperrtem Zustand befinden, während dei