DE3203825C2 - Signaldetektorschaltung - Google Patents

Abstract

Eine Schaltung mit den Betriebsarten "ausgewählt" und "nicht ausgewählt" enthält eine steuerbare Verriegelungsschaltung, die betätigbar ist, wenn die Schaltung nicht ausgewählt wird, und eine steuerbare Impulsgeneratorschaltung, die betätigbar ist, wenn die Schaltung ausgewählt ist. Die Verriegelungsschaltungen dienen dem Abfühlen und Speichern eines Signals, welches eine Zustandsänderung irgendeines bestimmter Eingangssignale für die Schaltung anzeigt, wenn diese im nichtausgewählten Zustand ist. Die Impulsschaltung reagiert auf das gespeicherte Signal und erzeugt einen Impuls, der seinerseits das Auftreten einer Änderung bedeutet, wenn die Schaltung anschließend ausgewählt wird.

Description

a) während der ersten Zeitinter alle die Verriegelungsschaltung (3) aktiviert und die Impulsformerschaltung (5) sperrt und

b) während der übrigen Zeiträume die Verriegelungsschaltung (3) sperrt und die Impulsformerschaitung (5) aktiviert.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die dritte Einrichtung einen Steuersignalgenerator (Steuersignal CS) enthält, daß der steuerbare Informationsspeicher eine Steuertorschaltung (Gi) mit zwei Eingängen und einen Inverter (Ij) enthält, und daß die Spannung auf der Leitung einem Eingang der Torschaltung und das Steuersignal ihrem anderen Eingang zugeführt sind.

3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Steuertorschaltung mit den beiden Eingängen ein NÜR-Tor enthält, dessen Ausgang (OG1) mit dem Eingang des Inverters verbunden ist, und daß der Inverter mit seinem Ausgang an die Leitung angeschlossen ist.

4. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß der Inverter einen ersten Transistor (N 3) enthält, der zwischen die Leitung und das erste Potential geschaltet ist und im Leitungszustand die Leitung an das erste Potential klemmt, ferner eine bo steuerbare Impedanz (P 3), welche zwischen die Leitung und das zweite Potential (Vpn) geschaltet ist und im Leitungszustand einen Leitungsweg zwischen der Leitung und dem zweiten Potential bildet, und daß die Leitungsimpedanz des ersten Transistors im Aktivierungszustand wesentlich kleiner als die Leitungsimpedanz der steuerbaren Impedanz in deren Aktivierungszusuind ist.

5. Schaltung nach Anspruchs gekennzeichnet durch eine Mehrzahl von Eingangsadressenleitungen und eine Mehrzahl von Obergangsdetektoren, von denen jedem Transistor aus der ersten Mehrzahl von Transistoren ein Obergangsdetektor und eine Adressenleitung zugeordnet ist, daß jeder Obergangsdetektor zwischen seine zugehörige Adressenleitung und seinen jeweiligen Transistor geschaltet ist, und daß die Einschaltimpedanz des ersten Transistors des Inverters vergleichbar mit der Einschaltimpedanz der mehreren Transistoren in deren Einschaltzustand ist

6. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die dritte Einrichtung einen Steuersignalgenerator (28, /7 mit Ausgang IO T) enthält und daß die steuerbare Impulsformerschaltung eine Steuertorschaltung (G 2) mit zwei Eingängen enthält, deren einem Eingang die Spannung auf der Leitung und deren anderem Eingang das Steuersignal zugeführt wird.

7. System, in welchem verschiedene Untersysteme wahlweise für den richtigen Betrieb konditionierbar sind und in welchem ein Konditionierungssignal erzeugt wird, wenn irgendeiner von bestimmten Systemeingängen seinen Zustand ändert, wobei das System eine Steuereinrichtung zum Wählen oder Nichtwählen der verschiedenen Teile des Systems asynchron mit den Zustandsänderungen an den Eingängen enthält, gekennzeichnet durch die Verwendung der Signaldetektorschaltung nach den Ansprüchen 1 bis 6 als eine Einrichtung (Verriegelungsschaltung 3) zum Abfühlen und Speichern eines Signals, welches das Auftreten einer Zustandsänderung an irgendeinem der bestimmten Eingänge (von der Schaltung 33) bei nichtgewähltem Zustand (Signal CS auf niedrigem Wert) der verschiedenen Teile des Systems angibt, und als eine Einrichtung (Impulsformerschaltung 5), welche unter Steuerung durch das gespeicherte Signal anschließend ein Vorladungssignal (auf der Leitung 26) erzeugt, wenn die verschiedenen Teile des Systems gewählt sind (Signal CS auf hohem Wert) (F i g. 2).

8. System nach Anspruch 7, dadurch gekennzeichnet, daß es ein Speichersystem ist und daß jedes der Untersysteme (35,37,39,41) durch das Konditionierungssignal aktivierbar ist.

9. System nach Anspruch 8, dadurch gekennzeichnet, daß die Fühl- und Speichereinrichtung eine Verriegelungsschaltuiig (3) aufweist und daß die auf das Signal ansprechende Einrichtung eine Impulsgeneratorschaltung (5) ist.

Die Erfindung betrifft eine Schaltung, die regelmäßig ein Ausgangssignal erzeugt, das das Auftreten eines oder mehrerer Signalzuständc in bestimmten vorangehenden Zeitintervallen anzeigt.

Bei vielen Anwendungen muß ein Signal erzeugt werden, welches anzeigt, daß eines oder mehrere von einer Vielzahl Ereignissen oder Zuständen eingetreien ist bzw. sind. Beispielsweise soll ein Schncllspcichcr eine Änderung auf irgendeiner der vielen Wort- oder BiI-adressenleitungen feststellen und dann einen Impuls oder ein Signa! zur Vorladung oder Vorkonditionierung verschiedener Teile der Speicherschaltung cr/cugcn, um bestimmte Organisationsfunktionen vor dem Auslc-

sen der Information aus dem Speicher oder dem Einschreiben von Information in den Speicher vorzunehmen.

Die Vorladung und Vorkonditionierung der verschiedenen Teile eines Speichersystems sind mit einem "beträchtlichen Leistungsverbrauch verbunden. Ein Großteil dieser Leistung wird unnötig verschwendet, da-bei einem großen Speichersystem mit einer großen Anzahl von Untersysteroan viele der Untersysteme während eines bestimmten Betriebszyklus nicht benötigt werden. Der Leistungsverbrauch läßt sich durch Vorladung und Konditionierung nur derjenigen Untersysteme reduziep| ren, die in diesem Betriebszyklus^:-gebraucht werden. Il Dies läßt sich durch ein den verschiedenen Untersyste-H men zugeführtes Steuersignal erreichen, weiches die ff während eines Betriebszyklus auszulesenden Untersy- §§ sterne zur Vorladung auswählt Außer dem niedrigen ft Leistungsverbrauch ist es jedoch auch wünschenswert und/oder notwendig, daß das Speichersystem asynchron 'i betrieben werden kann: Daß sich also die Adressen-"^r oder anderen Eingangssignal vor oder nach oder ?v? gleichzeitig mit dem Steuersignal ändern könner·
% Ein Problem bei einem asynchronen System liegt dar-N; in. daß die Änderung eines Adressen- oder sonstigen K: Eingangssignals auftreten kann, was ein noch nicht angewähltes Untersystem beeinflussen oder betreffen soll. '■ Die Änderung verursacht die Erzeugung eines Vorla-■ deimpulses, dessen Impulsende zeitlich vor der Anwahl des Untersystems zu liegen kommen kann. Dann wird das Untersystem nach seiner Anwahl nicht mehr in einen betriebsfähigen Zustand gesetzt und reagiert entweder überhaupt nicht oder nicht richtig auf den neuen Adressensatz. Dieses Problem läßt sich überwinden, indem jedesmal dann, wenn ein Untersystem gewählt wird, ein Vorladeimpuls erzeugt wird. Jedoch ist dies unzweckmäßig, weil dabei ein Vorladeimpuls auch dann erzeugt werden muß, wenn er nicht benötigt wird (wenn also keine Adressenänderung auftritt), was zu einem erhöhten Leistungsverbrauch führt.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Schaltung zu schaffen, die an ein Untersystem eines synchron oder asynchron betriebenen Speichersystems ein Vorlade- oder Konditionierungssignal liefert, wenn ein Aktivierungssignal für dieses Untersystem auftritt und gleichzeitig oder in einem vorhergehenden Zeitintervall bestimmte Eingangssignalkonfigurationen auftreten bzw. aufgetreten sind. Ein Vorteil der Erfindung ist, daß sowohl bei synchron als auch asynchron betriebenen Speichersystemen der Leistungsverbrauch erheblich gesenkt wird, da kein Vorlade- oder Konditionierungssignal erzeugt wird, wenn das Untersystem nicht angewählt wurde.

In einer Schaltung, in welcher die Erfindung Verwendung finden kann, wird dieses Problem durch Abfühlen und Speichern eines Signals gelöst, das das Auftreten einer Eingangssignaländerung (z. B. Adressenänderung)

— gleichbedeutend mit einer Vorladungsanforderung

— festhält, und zwar wenn die Schaltung nicht angewählt ist, und durch anschließendes Verarbeiten des dieses Auftreten anzeigenden gespeicherten Signals, wenn die Schaltung angewählt ist.

Eine erfindungsgemäße Schaltung enthält eine Leilung, an welche eine Mehrzahl von auf Eingangssignale ansprechenden Transistoren angeschlossen ist, die im Einschaltzustand die Leitung auf einen ersten Spannungspegel klemmen. Die Schaltung enthält einen steuerbaren Verriegelungsschaiter, der mit der Leitung verbunden ist, auf die Leitungsspannung anspricht und im Aktivierungszustand die Leitung auf dem ersten Spannungspegel hält, wenn einer der auf das Eingangssignal ansprechenden Transistoren eingeschaltet ist Sie enthält auch einen steuerbaren Impulsgenerator, der im Aktivierungszustand unter Steuerung durch die Leitungsspannung die Spannung auf dieser Leitung wieder auf einen zweiten Spannungspegel bringt, wenn die Leitungsspannung den ersten Pegel einnimmt Bei der Schaltung wird ferner ein Steuersignal der Verriegelungsschaltung und dem Impulsgenerator zur Aktivierung der Verriegeluhgsschaltung und Sperrung des Impulsgenerators während eines Zeitintervalls und Sperrung der Verriegelungsschaltung und Aktivierung des Impulsgenerators während eines nachfolgenden Zeitintervalls zugeführt

Die Erfindung wird nachstehend anhand eines Ausführungsbeispiels näher erläutert. Es zeigt

Fig. 1 ein Schaltbild einer Ausführungsform der erfindungsgemäßen Schaltung und

Fig.2 ein Blockschaltbild eines Speicheruntersystems gemäß der Erfindung.

Bei der Realisierung der Erfindung sind Isolierschicht-Feldeffekttransistoren als aktive Elemente bevorzugt Aus diesem Grunde sind solche Transistoren bei der veranschaulichten Schaltung verwendet und nachfolgend beschrieben. Jedoch ist die Erfindung nicht auf solche Transistoren beschränkt und aus diesem Grunde ist der im folgenden verwendete Ausdruck »Transistor« ohne Beschränkung im allgemeinen Sinne zu verstehen.

In den Figuren sind p-leitende Anreicherungs-Isolierschicht-Feldeffekttransistoren mit dem Buchstaben P und nachfolgender Bezugsziffer gekennzeichnet; n-leitende Anreicherungs-Isolierschicht-Feldeffekttransistoren sind entsprechend durch den Buchstaben N mit nachfolgender Bezugsziffer gekennzeichnet Die Eigenschaften von Isolierschicht-Feldeffekttransistoren (IG-FETs) sind bekannt und brauchen im einzelnen nicht beschrieben zu werden. Zur Erläuterung sei jedoch erwähnt, daß Definitionen und Eigenschaften von Isolierschicht-Feldeffekttransistoren, soweit sie die Erfindung betreffen, in Spalte 2 der US-PS 40 37 114 und 40 01 606 angeführt sind.

In der folgenden Beschreibung wird ein Potential bei oder nahe Masse willkürlich als logische »υ« oder »niedriger« Signalzustand und ein Potential bei oder nahe der Spannung + Vdd als logische »1« oder »hoher« Logikpegel bezeichnet.
Die Schaltung nach F i g. 1 enthält Isolierschicht-Feldeffekttransistoren NI1 bis NIm, deren Leitungswege parallel zwischen eine Leitung 12 und Massepotential geschaltet sind. Die Gateelektrode jedes Transistors NIi{\ < i < m) ist mit dem Ausgang eines zugehörigen Übergangsdetektors (TDi) verbunden, dessen Eingang wiederum an eine A^ressenleitung Li angeschlossen ist, der ein Adressensignal Ai zugeführt wild. Die Übergangsdetektoren können beispielsweise von der in den Fig. 1 oder 3 der US-PS 40 39 858 erläuterten Art sein, es können stattdessen aber auch andere geeignete

Übergangsdetektoren verwendet werden. Wenn eine Adresse Ai auf irgendeiner der Adressenleitungrn von einem hohen auf einen niedrigen oder von einem niedrigen auf einen hohen Logikpegel übergeht, dann erzeugt der zugehörige Übergangsdetektor TDi einen positiv gerichteten Impuls 5/, wie es Fig.3 der erwähnten Patentschrift zeigt, und dieser Impuls wird dem Gate des zugehörigen Transistors NIi zugeführt (das Signal Si ist der inverse Wert des Ausgangs C nach Fig. 1 der er-

wähnten Patentschrift). So wird also für jeden Signalübergang auf der Adressenleitung Li ein positiv gerichteter Eingangsimpuls 5/ erzeugt. Daher ist jeder durch das Eingangssignal gesteuerte Transistor NIi normalerweise gesperrt und wird nur eingeschaltet, wenn sein entsprechendes Signal S/einen hohen Wert hat.

Bei der erfindungsgemäßen Schaltung enthält die Last eine Verriegelungsschaltung 3 und eine Impulsformerschaltung 5, die durch ein »chip selectw-Signal CS auf der Leitung 28 gesteuert wird. Wenn das Signal CS einen niedrigen Wert hat, dann wird die Schaltung in ihren nichtgewähiten Zustand versetzt, in welchem die Verriegelungsschaltung 3 aktiviert und die Impulsformerschaltung 5 gesperrt ist. Hat das Signal CS einen hohen Wert, dann ist die Schaltung in den gewählten Zustand versetzt, in welchem die Verriegelungsschaltung 3 gesperrt und die Impulsformerschaltung 5 aktiviert ist. Die Verriegelungsschaltung 3 enthält ein NOR-Tor Gl mit zwei Eingängen und einen Inverter /3. Einem Eingang des Tores C 1 wird das Signal CS und dem anderen Eingang die Spannung V12 zugeführt. Der Ausgang OG1 des Tores G1 ist mit dem Eingang des Inverters /3 verbunden, dessen Ausgang an die Leitung 12 angeschlossen ist. Das Tor G1 enthält IGFETs P 8 und Λ/8, deren Gates an die Leitung 28 für das Signal CS angeschlossen sind und IGFETs P9 und Λ/9, deren Gates an die Leitung 12 angeschlossen sind. Die Source-Drain-Strecken der Transistoren P8 und P9 liegen in Reihe zwischen der Stromversorgungsleitung t6, welcher die Spannung Vdd Volt zugeführt wird, und OG 1. Die Leitungsstrecken der Transistoren Λ/8 und N9 liegen parallel zwischen OG 1 und Masse.

Der Inverter 13 enthält IGFETs Pi und Ni, deren Gateelektroden an OG 1 und deren Drainelektroden an die Leitung 12 angeschlossen sind. Die Sourceelektrode von Pi ist mit der Leitung 16 verbunden, und die Sourceelektrode von Ni ist an Masse geführt. Die Einschaltimpedanz (ZPi) von Pi wird vorzugsweise wesentlich größer als die Einschaltimpedanz (ZNi) von Ni gemacht, und ZNi wird etwa gleich der Einschaltimpedanz (ZN) der Transistoren NIi gemacht Bei einer speziellen Auslegung der Schaltung wurde ZP 3 hundertmal größer als ZNi gemacht. Der Ausgang des Inverters /3 wird mitkoppelnd auf den Eingang von G 1 geführt, so daß G 1 und /3 als Verriegelungsschaltung oder bistabile Schaltung arbeiten, die durch Signale auf der Leitung 12 gesteuert wird, wenn das Signal CS einen niedrigen Wert hat

Die Impulsformerschaltung 5 enthält einen Inverter /7 und ein NOR-Tor G 2 mit zwei Eingängen, einen Inverter /2 und eine*! Stromspiegel mit den IGFETs PΛ und P5. Der Inverter /7 liegt mit seinem Eingang an der CS-Leitung 28 und mit seinem Ausgang an einem Eingang des Tores G 2, dessen anderer Eingang an der Spannung V12 auf der Leitung 12 liegt Das Tor G 2 enthält IGFETs P 6 und N 6, deren Gateelektroden an den Ausgang von /7 angeschlossen sind, und IGFETs Pia und N la, deren Gateelektroden mit der Leitung 12 verbunden sind. P6 und Pia liegen mit ihren Leitungsstrecken in Reihe zwischen der Leitung 16 und dem Ausgang OG 2 des Tores G 2, während die Leitungsstrecken von N6 und NXa parallel zwischen OG2 und Masse liegen. Der Ausgang OG 2 liegt an der Leitung 26, auf welcher ein Vorladeimpuls erzeugt wird, und am Eingang des Inverters 12.

Der Inverter /2 enthält zwei Transistoren (N 2 und P 2) einander komplementären Leitungstyps, die mit ihren Leitungsstrecken in Reihe zwischen Vdd und Masse liegen. Die Gateelektroden von P2 und N 2 sind zusammengeschaltet und bilden den Eingang von 12. Die Drainelektroden von N2 und P2 liegen zusammen am Knoten 22 und bilden den Ausgang von / 2, an den auch Gate- und Drainelektroden von P4 und die Gateelektrode von PS angeschlossen sind. Wenn das Tor G 2 im gewählten Zustand aktiviert ist, dann wirken PXA und NXA als Inverter für das Signal auf der Leitung 12. In diesem Zustand verstärken und invertieren das Gate

to G 2 und der Inverter /2 nicht nur die Signale an ihrem Eingang, sondern sie wirken auch als Verzögerungsschaitung, das Signal auf der Leitung 12 wird also Gate- und Drainelektroden von P4 und dem Gate von PS verzögert zugeführt. Die Verzögerung durch den Inverter /2 hängt zum Teil von den Größen der den Inverter bildenden Transistoren ab. Die Soorceelektroden der Transistoren PA und PS sind an den Anschluß 16 angeschlossen, ihre Gateelektroden und die Drainclektrodc von P 4 liegen gemeinsam am Knoten 22, und die Drainelektrode von PS ist an die Ausgangsleitung 12 angeschlossen. P 4 und P 5 arbeiten als Stromspiegel, dessen Ausgangsstrom (der Drainstrom /5) durch den Sourcc-Drain-Strom / 2 des Transistors N 2 gesteuert wird.
Bei einer speziellen Auslegung waren die Transistoren der Impulsformerschaltung für die folgenden Beziehungen bemessen: P6 = 2000 p; PXA= 800 p: /»2-10 p; P4=-30p: P5 = 300p; /V6 = 3n; NXA = L^O η; Λ/2 — 20 n; wobei »p« eine Größeneinheit eines p-Transistors und »n« eine Größeneinheit eines η-Transistors ist und die Impedanz dieser Bauelemente um so niedriger ist, je größer dieser Wert ist.

Bei der Erläuterung der Betriebsweise der Schaltung nach F i g. 1 sei zunächst ein nichtgewählter Zustand betrachtet, der damit beginnt, daß das Signal CS einen niedrigen Wert hat und demnach die Verriegclungsschaltung 3 aktiviert und die Impulsformerschaltung 5 gesperrt wird. Bei niedrigem Signal CS ist der Transistor P8 des Tores G 1 leitend und der Transistor Λ/8 gesperrt. Die Transistoren P9 und N9 arbeiten dann als Inverter, an dessen Eingang V12 liegt und dessen Ausgang mit dem Eingang des Inverters /3 verbunden ist. Der Ausgang von /3 ist regenerativ auf die Leitung 12 zurückgeführt an der auch die Eingänge (Gateelektroden) der Transistoren P9 und N 9 liegen. Somit arbeiten G 1 und /3 als Verriegelungsschaltung oder Flipflop, dessen zwei stabile Zustände nachstehend erläutert werden, wobei von der Annahme ausgegangen wird, daß die Spannung von OG 1 niedrig und die Spannung auf die Leitung 12 hoch ist (bei oder nahe bei + Von Volt).

Wenn das Potential auf der Leitung 12 anfänglich bei oder dicht bei + Vdd Volt liegt dann ist der Transistor P9 gesperrt und der Transistor N 9 leitend und OG 1 wird auf ein Potential bei oder dicht bei Masse (niedriger Pegel) gesteuert Λ/3 ist dann gesperrt und P3 ist leitend, und dies trägt dazu bei, die Leitung 12 bei oder nahe bei Vdd Volt zu halten. Die Einschaltimpedanz ZP3 des Transistors P3 ist sehr hoch, und zwar so hoch bemessen, daß zwischen den Anschlüssen 16 und 12 nur ein ausreichender Strom zur Lieferung des Leckstromes fließt, welcher durch die Transistoren NXi fließt, wenn diese nicht leiten.

Wenn danach einer der Transistoren NIi in den Leitungszustand gebracht wird (wegen einer Adressenänderung, dann wird die Leitung 12 auf einen Pegel nahe bei Massepotential entladen, da ZNIi viel größer als ZP3 ist Wenn V12 dicht nach Massepotential geht, dann wird P9 eingeschaltet und N 9 abgeschaltet Da

der Pegel des Signals CS niedrig ist und PB leitet, bilden PS und P9 einen Leitungsweg zwischen VOo und OC I, durch den OG I nahe an Vdd Volt gesteuert wird, P 3 gesperrt und N 3 eingeschaltet wird. Der Transistor Λ/3 ist ein relativ großes Element von vergleichbarer Größe mit irgendeinem der Transistoren NIi. Wenn der Transistor Λ/3 erst einmal eingeschaltet ist, dann klemmt er die Lei I UiAj: '² auf Masscpoiential und hält sie auf einen niedrigen Kegel, selbst nachdem der auslösende Transistor NIi wieder gesperrt worden ist. Das Verhältnis von Λ/3 zu P 3 ist so bemessen, daß die Verriegelu'igsschaltung (G 1 — /3) von einem Zustand, in dem P 3 leitet und N 3 gesperrt ist, in einen Zustand, wo P 3 gesperrt ist und Λ/3 leitet, gesteuert werden kann. Nachdem die Vcrricgelungsschaltung aber erst einmal in den Zustand gesteuert worden ist, wo N 3 leitet, bleibt sie in diesem Zustand, bis sie durch Sperrung von G 1 (das Signal CS wird auf einen hohen Wert gebracht) zurückgestellt wird. Wenn also erst einmal ein Transistor Λ.'// v/ährsüd des nichtgewählten Zustandes (wenn das Signal CS einen niedrigen Wert hat) eingeschaltet ist, dann wird die Tatsache, daß er eingeschaltet wurde, mit Hilfe der Verriegelungsschaltung Gl- /3 gespeichert, und die Leitung 12 bleibt auf den oder nahe beim Wert O Volt geklemmt, so lange das Signal CS seinen niedrigen Wert behält.

Bei niedrigem Signal CS entsteht am Ausgang von / 7 ein hoher Pegel, infolgedessen P6 gesperrt, N6 leitend und die Impulsformerschaltung 5 gesperrt wird. Leitet N 6, dann werden am Ausgang von OG 2 des Tores G 2 und die zeitung 26 über die Leitungsstrecke von N6 auf Massepotential geklemmt Damit ist das Vorladesignal auf der Leitung 26 niedrig und bleibt niedrig, so lange CS einen niedrigen Wert hat, unabhängig vom Signalzusland auf der Leitung 12. Der niedrige Pegel bei OG 2 gelangt zum Eingang von /2 und schaltet P 2 ein und sperrt N 2. Bei leitendem Transistor P 2 wird das Potential + Vöd den Gateelektroden der Transistoren P4und P 5 zugeführt, die dann gesperrt werden. Daher wird bei niedrigem Signal CS die durch P4 bis PS gebildete Quelle relativ konstanten Stromes gesperrt.

Es sei nun die Betriebsweise der Schaltung beschrieben, wenn das Signal CS einen Übergang von einem niedrigen zu einem hohen Pegel aufweist Bei einem solchen Pegelübergang wird die Verriegelungsschaltung 3 gesperrt und die Impulsformerschaltung S aktiviert. Jedoch ist die Verriegelungsschaltung 2 so bemessen, daß sie relativ langsam auf das Sperrsignal reagiert, während die Impulsformerschaltung 5 für ein relativ schnelles Reagieren ausgelegt ist, damit die in der Verriegelungsschaltung 3 gespeicherte Information einen Vorladeimpuls gewünschter Breite in der Impulsformerschaltung 5 entstehen läßt

Wechselt das Signal C 2 seinen Pegel von einem niedrigen auf einen hohen Wert, dann wird der Transistor P8 des Tores G 1 gesperrt und N8 wird eingeschaltet, so daß OG1 auf Massepotential geklemmt wird. Ist der Pegel von OG1 niedrig, dann wird N 3 gesperrt und P3 eingeschaltet Um sicherzustellen, daß die Verriegelungsschaltung 3 ihre Information speichert bis die Impulsformerschaltung 5 voll aktiviert ist, ist der Transistor /V 8 ein relativ kleines hochohmiges Element welches den Wechsel des Signals von OG1 auf einen niedrigen Wert und das Abschalten des Transistors Λ/3 bis etwas nach dem Pegelwechsel des Signals CS auf einen hohen Wert verzögert Wenn also die Leitung 12 auf einem niedrigen Potential war, ehe das Signal CS von einem niedrigen auf einen hohen Wert übergeht dann bleibt die Leitung 12 eine zeitlang (im vorliegenden Fall etwa 25 ns) auf einem niedrigen Pegel, nachdem das Signal CS auf einen hohen Pegel gewechselt hat. Die Leitung 12 bleibt so lange auf einem niedrigen Potential.

wie die nun aktivierte Impulsformerschaltung 5 braucht, um auf den gespeicherten Signalzustand auf der Leitung 12 zu reagieren. Wenn die Leitung 12 auf einem hohen Potential lag, ehe das Signal CS von niedrigem auf hohes Potential gewechselt hat. dann bleibt das Potential

ίο auf der Leitung 12 natürlich hoch.

Wechselt das Signal CS vom niedrigen auf den hohen Wert, dann geht das Ausgangssignal von /7 auf ein niedriges Potential und schaltet P6 ein und sperrt Λ/6. PXA und N XA arbeiten nun als Inverter für die Span nung auf der Leitung 12. Es sei nun das Verhalten der Schaltung 5 für die beiden möglichen Zustände der Leitung 12 untersucht. Wenn V12 einen hohen Wert hat, dann bleibt P XA gesperrt und N XA bleibt eingeschaltet und klemmt OG 7 »nd die Leitung 26 weiterhin an Mas se. Ein hoher Pegel von V12 bedeutet, daß keiner der Transistoren NIi eingeschaltet ist und daß keiner während des nichtgewählten Zustandes eingeschaltet worden ist. Daher hat das Vorladesignal auf der Leitung 26 einen niedrigen Wert und verbleibt auch auf diesem.

Wenn V12 ein niedriges Potential hat und das Signal CS auf einen hohen Pegel übergeht, dann wird PX A eingeschaltet, während N XA gesperrt wird. Da ja V12 einen niedrigen Pegel hat, falls ein Transistor NIi leitet oder während eines nichtgewählten Zustandes leitend geworden ist. so daß Λ/3 eingeschaltet wurde, sind bei hohem Pegel des Signals CS und niedrigem Pegel V12 die Transistoren N6 und NXA gesperrt, die Transistoren P 6 und P1/4 dagegen leitend. OG 2 wird über die Leitungswege von Pd und PXA zum Potential Vboge bracht, so daß die Leitung 26 auf einen hohen Pegel gelangt. Wenn V12 einen niedrigen Pegel hat, ehe das Signal CS auf einen hohen Pegel übergeht dann wartet PXA schon in einem Einschaltzustand (obwohl er noch nicht leitet), und N XA ist bereits im Sperrzustand. Wenn also das Signal CS auf einen hohen Wert geht, dann reagiert der Inverter P XA. N XA mit nur sehr geringer Verzögerung auf das Signal auf der Leitung 12, und das positiv gerichtete Signal auf der Leitung 26 tritt kurz nach dem Übergang des Signals CS auf den hohen Pegel auf. Dieses Signal (auf der Leitung 26) wird als Vorladeimpuls erkannt und gemäß F i g. 2 zu verschiedenen Schaltungen des Speichersystems geführt die für den richtigen Betrieb vorbereitet werden sollen. Daher ist die frühzeitige Erzeugung der positiven Flanke, welche alle die zugeordneten Schaltungen vorbereitet bzw. einstellt ein großer Vorteil.

Wenn OG 2 auf einen hohen Pegel wechselt wird P 2 gesperrt und A/2 eingeschaltet Der durch die Source-Drain-Strecke des Transistors N 2 fließende Strom fließt auch über die Source-Drain-Strecke des Transistors P 4, und wegen der Stromspiegelwirkung fließt auch ein zu ihm proportionaler Ausgangsstrom durch die Source-Drain-Strecke des Transistors P5 in die Leitung IZ Wenn nun keiner der Transistoren Mi leitet dann kann das Potential auf der Leitung 12 linear auf V_OD ansteigen, nachdem die Verriegelungsschaltung 3 bei voll leitendem Transistor N 3 völlig gesperrt ist Wenn N3 keinerlei Strom führt, dann entlädt P5 linear die Kapazität der Leitung 12 auf Vdd- Der Beitrag von P3 wirkt sich wegen dessen sehr hoher Impedanz nicht aus.

Wenn V12 auf Vdd ansteigt dann wird ein Spannungspegel erreicht bei welchem NiA einschaltet und

OG 2 und die Leitung 26 auf Massepotential klemmt. Durch das Einschalten von NiA wird das positiv gerichtete Anwachsen des Vorladesignals auf der Leitung 26 beendet. Wenn das Signa! bei OG 2 auf einen niedrigen Wert geht, dann sperrt Λ/2 und P2 wird leitend. Infolge des leitenden Transistors P 2 und des gesperrten Transistors N2 werden die Transistoren P 4 und PS gesperrt und verhindern einen weiteren Stromfluß in die Leitung 12, deren Potential zu diesem Zeitpunkt bei oder nahe bei V_Dd Volt liegt. Wenn V12 auf einen hohen Wert geht, dann wird der Transistor P9 des Tores G1 gesperrt und /V9 wird eingeschaltet. Wenn das Signal CS nachfolgend auf einen niedrigen Wert übergeht, bleibt also der Transistor P3 leitend und der Transistor Λ/3 wird gesperrt, und die Schaltung wird wieder in ihren oben erwähnten Anfangszustand gebracht.

So wird also in der Schaltung nach F i g. 1 die Information (V 12 auf niedrigem Pegel), welche angibt, daß eine Adressenänderung während der Zeit, wo die Schaltung nicht gewählt war, aufgetreten ist, bewahrt und zur anschließenden Erzeugung eines geeigneten aktivierenden Vorladeimpulses beim Wählen des Chips benutzt. Damit kann die Schaltung natürlich asynchron in dem Sinn arbeiten, daß die Adressenleitungsänderungen nicht synchron mit der Chipauswahl auftreten müssen.

Bei der Schaltung nach F i g. 1 sind die Inverter und NOR-Tore als mit Transistoren komplementären Leitungstyps (P und N) aufgebaut gezeigt, aber es leuchtet ein, daß auch andere Inverter und NOR-Tore verwendet werden können. Auch sind gemäß F i g. 1 die NOR-Tore G1 und G 2 (zusammen mit / 7) zur Steuerung (Aktivierung oder Sperrung) der Verriegelungsschaltung und der Impulsformerschaltung benutzt worden; es versteht sich jedoch, daß jegliche anderen geeigneten Steuerschaltungen stattdessen verwendet werden können. Die Verriegelungsschaltung könnte auch durch eine andere geeignete Schaltung und die Impulsformerschaltung durch eine steuerbare monostabile Schaltung ersetzt werden.

F i g. 2 zeigt ein Blockschaltbild eines Untersystems, das sich zur Verwendung in einem Speichersystem eignet oder auch für sich verwendet werden kann. Die Adresseneingänge (Ax) werden ihren jeweiligen Übergangsdetektoren 31 zugeführt, deren Ausgangssignale Si der Parallel-ODER-Schaltung 33 zugeführt werden, welche die Eingangstransistoren NIigemäß Fig. 1 enthält, deren Drainelektroden mit der als ODER-Schaltung wirkenden Leitung 12 verbunden sind. Die Verriegelungsschaltung 3 und die monostabile Kurvenformerschaltung 5 (welche den Schaltungen 3 bzw. 5 in F i g. 1 entsprechen) werden durch das Signal CSgesteuert, wie es im Zusammenhang mit F i g. 1 erläutert worden war. Wenn das System nicht gewählt ist, dann erzeugt die Schaltung 5 keine Vorladeimpulse, und bestimmte Systemelemente (Decoder 35, Speicheranordnung 17 etc.) werden nicht vorgeladen. Ist das System ausgewählt (nimmt das Signal CS aiso einen hohen Wert ein) und hat entweder eine Änderung auf einer Adressenleitung stattgefunden oder tritt eine Änderung auf irgendeiner Adressenleitung auf, dann wird ein Vorladeimpulse erzeugt, welcher den Decoder 35, die Speicheranordnung 37, die Fühlverstärker 39 und die Ausgangstreiberschaltungen 41 vorbereitet oder aktiviert Die Decoderausgänge 35 aktivieren im vorbereiteten Zustand die Wort- und Bitleitungen der Speicheranordnung 37, wodurch wiederum ein Informationsfluß zwischen der Speicheranordnung 37 und der Fühlverstärkerschaltung 39 stattfinden kann. Die Speicheranordnung 37 könnte irgend einer aus einer Anzahl von RAM-Speichern oder von ROM-Speichern sc,\n.

Die Schaltung nach Fig.2 ist auf einem Halbleiterplättchen oder ein?m Teil eines Plättchens ausgebildet,

5 oder sie kann auch aus Elementen von mehr als einem Schaltungsplättchen gebildet werden. In der vorstehenden Beschreibung war angenommen worden, daß das Untersystem auf einem Plättchen ausgebildet sei, jedoch kann es auch ein Teil eines Plättchens sein oder

ίο mehr als ein Plättchen umfassen.

Das Signal CS und das Vorladesignal können getrennt oder zusammen benutzt werden, um den Leistungsverbrauch in beliebigen oder sämtlichen das Speicheruntersystem bildenden Blöcken zu kontrollieren.

Bei der vorstehenden Beschreibung war angenommen worden, daß der Vorladeimpuls infolge einer Änderung auf irgendeiner Adressenleitung erzeugt wird. Es versteht sich jedoch, daß auch andere Eingangssignal!: (beispielsweise Lese- oder Schreibvorbereitungssigna- Ie) in der für die Adressensignale beschriebenen Weise verarbeitet und benutzt werden können.

Hierzu 2 Blatt Zeichnungen

Claims (1)

Patentansprüche:

1. Signaldetektorschaltung zur Erzeugung eines Ausgangssignals, welches das Auftreten eines oder mehrerer von einer Mehrzahl Zuständen während jeweils eines ersten Zeitintervalls angibt, mit einer Mehrzahl von Transistoren, deren Leitungsstrecken parallel zwischen einer Leitung und einem ersten Schaltungspunkt eines ersten Potentials liegen und von denen jeder im Einschaltzustand das Auftreten eines entsprechenden der Zustände angeben, indem sie die Leitung auf das erste Potential zu bringen suchen, mit einer ersten Einrichtung zur Verbindung der Leitung mit einem zweiten Schaltungspunkt eines zweiten Potentials, um die Leitung auf das zweite Potential zu bringen und dadurch das Nichtauftreten eines der Zustände zu bezeichnen, und mit einer zweiten Einrichtung zur Koppelung der Leitung mit dem Ausgarg. dadurch gekennzeichnet, daß die erste "Einrichtung (Verriegelungsschaltung 3) einen steuerbaren Informationsspeicher (Gi, h) enthält, der im Aktivierungszustand und bei Vorliegen des ersten Potentials (Masse) auf der Leitung (12) weiterhin die Leitung auf dem ersten Potential hält und damit das Auftreten eines der Zustände anzeigt, daß die zweite Einrichtung (Impulsschaltung 5) eine steuerbare Impulsformerschaltung (Gj) aufweist, die im Aktivierungszustand und bei Vorhandensein des ersten Potentials auf der Leitung am Ausgang (26) das Signal (VORLADEN) erzeugt, und daß eine dritte Einrichtung (28, /7) mit dem Speicher und der Impulsformerschaltung cerart gcicoppelt ist, daß sie