DE2450116B1 - Dynamisches Ein-Transistor-Speicherelement für nichtflüchtige Speicher und Verfahren zu seinem Betrieb - Google Patents
Dynamisches Ein-Transistor-Speicherelement für nichtflüchtige Speicher und Verfahren zu seinem BetriebInfo
- Publication number
- DE2450116B1 DE2450116B1 DE2450116A DE2450116A DE2450116B1 DE 2450116 B1 DE2450116 B1 DE 2450116B1 DE 2450116 A DE2450116 A DE 2450116A DE 2450116 A DE2450116 A DE 2450116A DE 2450116 B1 DE2450116 B1 DE 2450116B1
- Authority
- DE
- Germany
- Prior art keywords
- capacitor
- transistor
- memory element
- voltage
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
- G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
- G11C14/0018—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell whereby the nonvolatile element is an EEPROM element, e.g. a floating gate or metal-nitride-oxide-silicon [MNOS] transistor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
- H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
- H01L27/0733—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors in combination with capacitors only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Non-Volatile Memory (AREA)
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Description
Die Erfindung bezieht sich auf ein dynamisches Ein-Transistor-Speicherelement
nach dem Oberbegriff des Patentanspruchs 1.
Dynamische Ein-Transistor-Speicherelemente sind bekannt. Beispielsweise ist in der DT-OS 21 48 896 u. a.
6S ein solches Ein-Transistor-Speicherelement, das aus
einem Kondensator und einem Feldeffekttransistor besteht, beschrieben. Zum Auslesen von Information aus
einem Ein-Transistor-Speicherelement wird der Transi-
stör dieses Speicherelements, der einerseits mit der Bitleitung
und andererseits mit dem Kondensator verbunden ist, über seinen Gateanschluß, der mit einer Auswahlleitung
verbunden ist, leitend geschaltet Dies bewirkt, daß die in dem Kondensator in Form von Ladung
gespeicherte Information über den ausgewählten Feldeffekttransistor auf die Bitleitung fließt
Ein Nachteil eines solchen dynamischen Ein-Transistor-Speicherelements
besteht darin, daß die gespeicherte Information in Zeitabständen in etwa 1 bis 100 msec regeneriert werden muß.
Ein weiterer Nachteil besteht darin, daß beim Abschalten der Versorgungsspannung die in dem EinTransistor-Speicherelement
gespeicherte Information verloren geht
Eine Aufgabe der vorliegenden Erfindung besteht darin, ein Ein-Transistor-Speicherelement anzugeben,
bei dem die gespeicherte Information über einen längeren Zeitraum abgespeichert werden kann.
Diese Aufgabe wird durch ein wie eingangs bereits erwähntes Eiu-Transistor-Speicherelement gelöst, das
durch die in dem Kennzeichen des Patentanspruchs 1 aufgeführten Merkmale gekennzeichnet ist.
Vorteilhafterweise können in dem erfindungsgemäßen Ein-Transistor-Speicherelement gleichzeitig zwei
verschiedene Informationen gespeichert sein.
Ein Vorteil eines erfindungsgemäßen Ein-Transistor-Speicherelements
besteht darin, daß die eingespeicherte Information über einen Zeitraum, der bis zu 10 Jahren
reichen kann, ohne Energiezufuhr gespeichert werden kann.
Vorteilhafterweise kann das Einschreiben element-, zeilen- oder matrixweise erfolgen.
Gemäß eines weiteren Vorteils der Erfindung kann das Löschen der Information zeilenweise mit Zwischenspeichern
der Information in den Regenerierverstärkern erfolgen.
Vorteilhafterweise kann das Löschen der Information auch matrixweise mit Zwischenspeichern der Information
in einer zweiten Matrix erfolgen.
Weitere Erläuterungen zur Erfindung gehen aus der Beschreibung und den Figuren hervor.
F i g. 1 zeigt das Schaltbild eines erfindungsgemäßen dynamischen Ein-Transistor-Speicherelements;
F i g. 2 zeigt einen Schnitt durch ein erfindungsgemäßes Ein-Transistor-Speicherelement;
F i g. 3 zeigt das Taktprogramm für die Schaltung nach der F i g. 1.
Wie in der F i g. 1 dargestellt, besteht das erfindungsgemäße Ein-Transistor-Speicherelement aus dem Transisu
- 1 und der Kapazität 2. Beide sind in der aus der F i g. 1 ersichtlichen Weise in Reihe geschaltet. Vorzugsweise
handelt es sich bei dem Transistor I um einen MOS-Feldeffekttransistor. Erfindungsgemäß besteht
die Kapazität 2 aus einem Kondensator, dessen Dielektrikum umladbare Haftstellen aufweist, vorzugsweise
aus einem MNOS-Kondensator. In dem Punkt 12 ist der Drainanschluß des MOS-Felueffekttransistors 1
mit der Bitleitung 31 verbunden. Diese Bitleitung wiederum ist mit der Bewerterschaltung 3 verbunden. Diese
steht über die Fortsetzung 32 der Bitleitung 31 mit weiteren, in der Figur nicht dargestellten Ein-Transistor-Speicherelementen
in Verbindung. Der Gateanschluß des Transistors 1 ist über die Wortleitung 10 ansteuerbar. Zu diesem Zweck ist dieser Gateanschluß
in dem Punkt 11 mit dieser Wortleitung verbunden. Wie aus der Figur weiter hervorgeht, steht die Elektrode
des MNOS-Kondensators 2, die nicht mit dem Sourceanschluß 13 des Transistors 1 (s.F i g. 2) verbunden
ist, mit der Schreibleitung 20 kl dem Punkt 21 in elektrischer
Verbindung. Die Schreibleitungen aller Elemente einer Speichermatrix können galvanisch miteinander
verbunden sein.
In der F i g. 2 ist das Substrat, auf dem das erfindungsgemäße
Ein-Transistor-Speicherelement aufgebaut ist, mit 5 bezeichnet Vorzugsweise besteht dieses
Substrat aus η-Silizium. Das Substrat 5 liegt vorzugsweise in dem Punkt 4 an Massepotential. In der aus der
Figur ersichtlichen Weise sind auf dem Substrat 5 der Transistor 1 und der Kondensator 2 angeordnet. Durch
den in Fig.2 links gelegenen p+-dotierten Bereich
wird gleichzeitig der Drainanschluß des Transistors 1 und die Bitleitung 31 dargestellt. Der p+-dotierte Sourcebereich
13 des Transistors 1 stellt gleichzeitig die Verbindung zu dem Kondensator 2 her. Bei diesem
Kondensator 2 handelt es sich vorzugsweise um einen MNOS-Kondensator, dessen Dielektrikum auf der
SiO2-Schicht 22 und der Si3N4-Schicht 23 besteht. Vorzugsweise
beträgt die Dicke der SiOj-Schicht etwa 1 bis 3 nm und die Dicke der Si3N4-Schicht etwa 30 bis
60 nm. Einzelheiten der F i g. 2, die bereits im Zusammenhang mit der F i g. 1 beschrieben wurden, tragen
die entsprechenden Bezugszeichen.
Im folgenden werden zwei Funktionsweisen des erfindungsgemäßen Ein-Transistor-Speicherelements
nach den F i g. 1 und 2 erläutert.
Die erste Funktionsweise wird im Zusammenhang mit der F i g. 3, in der die an der Schreibleitung 20 anliegenden Potentiale darstellt sind, erläutert. Wird beispielsweise über die Bitleitung 31 und über den Transistor 1 die Information »1« in den Kondensator 2 eingeschriebenen, so wird zunächst zu diesem Zweck der Transistor 1 über die Wortleitung 10 in den leitenden Zustand gebracht. Das Potential an der mit dem Transistor 1 verbundenen Elektrode 13 des MNOS-Kondensators liegt dann, bei der Verwendung von p-Kanal-Transistoren als Transistoren 1, auf etwa — 15 V. Wird nun eine Schreibspannung von etwa — 30 V an die Schreibleitung 20 angelegt (Zeitpunkt fi), so bildet sich eine Inversionsrandschicht unter dem MNOS-Kondensator, die auch auf -15 V liegen. Die Haftstellen des Kondensators können sich nicht umladen und damit kann sich die Flachbandspannung des MNOS-Kondensators 2 nicht verändert, da das resultierende Potential am Gateisolator des MNOS-Kondensators 2 nur etwa 15 V beträgt und zu einer Änderung aber etwa 30 V benötigt würden. Dieses Potential ergibt sich aus der Differenz der an die Elektrode des Kondensators 2 angelegten Potentiale.
Die erste Funktionsweise wird im Zusammenhang mit der F i g. 3, in der die an der Schreibleitung 20 anliegenden Potentiale darstellt sind, erläutert. Wird beispielsweise über die Bitleitung 31 und über den Transistor 1 die Information »1« in den Kondensator 2 eingeschriebenen, so wird zunächst zu diesem Zweck der Transistor 1 über die Wortleitung 10 in den leitenden Zustand gebracht. Das Potential an der mit dem Transistor 1 verbundenen Elektrode 13 des MNOS-Kondensators liegt dann, bei der Verwendung von p-Kanal-Transistoren als Transistoren 1, auf etwa — 15 V. Wird nun eine Schreibspannung von etwa — 30 V an die Schreibleitung 20 angelegt (Zeitpunkt fi), so bildet sich eine Inversionsrandschicht unter dem MNOS-Kondensator, die auch auf -15 V liegen. Die Haftstellen des Kondensators können sich nicht umladen und damit kann sich die Flachbandspannung des MNOS-Kondensators 2 nicht verändert, da das resultierende Potential am Gateisolator des MNOS-Kondensators 2 nur etwa 15 V beträgt und zu einer Änderung aber etwa 30 V benötigt würden. Dieses Potential ergibt sich aus der Differenz der an die Elektrode des Kondensators 2 angelegten Potentiale.
Wird dagegen über die Bitleitung 31 und den über die Wortleitung 10 leitend gesteuerten Transistor 1 die
Information »0« eingeschrieben, so beträgt das Potential an der, mit dem Transistor 1 verbundenen Elektrode
13 des MNOS-Kondensators 2 ungefähr 0 Volt. Die an der Schreibleitung 20 anliegende Schreibspannung
von etwa -30 Volt ist nun am Gateisolator voll wirksam. Dies bedeutet, daß die Haftstellen des MNOS-Kondensators
umgeladen werden und daß die Flachbandspannung des Kondensators verschoben wird.
Beim Anlegen einer Lesespannung von beispielsweise -8 V an den Kondensator 2 über die Schreibleitung
20 (Zeitkontakt ti) bildet sich in dem Fall, in dem die Information »1« in dem Kondensator gespeichert ist,
eine Inversionsrandschicht an der Siliziumoberfläche aus. 1st in dem Kondensator 2 dagegen die Information
»0« gespeichert, so ist an der Siliziumoberfläche des
MNOS-Kondensators 2 nur eine Verarmungsschicht
vorhanden. Die Bewertung dieser zwei Zustände erfolgt, wie dies im Zusammenhang mit Ein-Transistor-Speicherelementen
allgemein bekannt ist, mit einem Bewerter-Flipflop. In der F i g. 1 ist dieses nicht näher
dargestellten Bewerter-Flipflop mit 3 bezeichnet.
Soll die in der MNOS-Kapazität 2 gespeicherte Information
gelöscht werden, so wird an die Schreibleitung 20 ein positiver Spannungsimpuls mit einer Höhe
von etwa +30 V und einer Dauer von etwa 10 μβ angelegt.
In der F i g. 3 entspricht dies dem Zeitpunkt ft.
Bei einer zweiten erfindungsgemäßen Funktionsweise des Speicherelements wird das Element für den üblichen
Betrieb mit anliegenden Spannungen, insbesondere z. B. —15 V, an der Schreibleitung 20 wie ein übliches
Ein-Transistor-Speicherelement mit Inversionsrandschicht-Kondensator
eingeschrieben und ausgelesen. Sollen die im Speicher enthaltenen Daten, z. B. vor
dem Abschalten der Stromversorgung, nichtflüchtig gespeichert werden, so wird die in den Elementen enthaltene
Information durch entsprechende Spannungsimpulse an der Schreibleitung 20 in den MNOS-Kondensatoren
zur nicht flüchtigen Speicherung eingeschrieben. Dazu wird im einzelnen, wie oben bereits beschrieben,
die Schreibleitung 20 auf - 30 V gelegt. In den Elementen, in denen eine »0« eingeschrieben ist, liegt das
Oberflächenpotential der Inversionsrandschicht bei 0 V. Damit erfolgt eine Umladung der Haftstellen im
Dielektrikum des Speicherkondensators, wodurch sich die Flachbandspannung vorschiebt. In den Elementen,
in denen eine »1« eingeschrieben war. befindet sich das Oberflächenpotential auf einem negativen Wert von
z. B. -15 V. Die an der Schreibleitung angelegte Spannung von etwa - 30 V verursacht hier keine Verschiebung
der Flachbandspannung. Dieses Einschreiben in den nicht flüchtigen Speicherzustand kann elementweise,
zeilenweise oder matrixweise geschehen.
Zum Auslesen sind zwei Versionen möglich. Bei der ersten wird die Spannung an der Schreibleitung so groß
gewählt, daß sich nur in den Elementen, in denen die Haftstellen nicht umgeladen sind, eine Inversionsrandschicht
bildet.
Die zweite Art des Auslesens, die wesentlich schneller ist, besteht darin, daß man an die Schreibleitung 20
zum Wiedergewinnen der Information die beim EinTransistor-Element übliche Spannung von —15 V aYilegt
und dann über den Auswahltransistor 1 eine Spannung von ebenfalls etwa -15 V, die an der Bitleitung
31 anliegt der Inversionsrandschicht anbietet Das Oberflächenpotential der Inversionsrandschicht im Bereich
des Speicherkondensators 2 wird sich dann bei neutralen Haftstellen auf ungefähr -15 V einstellen,
bei umgeladenen Haftstellen um den Wert der Ver-Schiebung der Flachbandspannung aber höher liegen
(z.B. -8V). Dieses unterschiedliche Oberflächenpotential kann nun wieder in der beim Ein-Transistor- Element
üblichen Art, gegebenenfalls mit Hilfe von Kompensations-Speicherelementen, ausgelesen und regene-
riert werden.
Nach dem wiedergewinnenden Auslesen der nicht flüchtig im MNOS-Kondensator gespeicherten Information
müssen die MNOS-Kondensatoren zur Vorbereitung
eines nächsten möglichen Schreibvorgangs für
das nichtflüchtige Speichern gelöscht werden. Dieses Löschen kann wortweise über die parallel zur Wortleitung
verlaufende Schreibleitung erfolgen, die dazu auf + 30 V gelegt wird. Die Information kann dabei in dem
Lese-Regenerierverstärker zwischengespeichert sein.
Eine andere Möglichkeit stellt das matrixweise Lochen
dar, das den Vorteil besitzt, daß alle Schreibleitungen galvanisch verbunden sein können und für eine
Matrix damit nur ein Anschluß nach außerhalb des Chips benötigt wird. Für diesen Fall muß allerdings die
in einer Matrix gespeicherte Information in einer anderen
Matrix, z. B. auf einem anderen Chip, zwischengespeichert werden.
Die geschilderte zweite Funktionsweise mit dem üblichen Betrieb des Ein-Transistor-Speicherelements
und dem speziellen Einschreiben und Auslesen für das nichtflüchtige Speichern bietet als besonderen Vorteil
dieselbe hohe Geschwindigkeit wie die üblichen dynamischen Halbleiterspeicher, verbunden mit der Nichtflüchtigkeit
der MNOS-Anordnung. Die Anforderung
an das Dielektrikum des Speicherkondensators 2 für die nichtflüchtige Information ist dabei wesentlich geringer
als bei den üblichen elektrisch programmierbaren Speichern; daher ist auch nicht mit einer so starken
Beschränkung der Lese- oder Schreibvorgänge zu
rechnen, wie bei den elektrisch programmierbaren Speichern.
Ein Vorteil des erfindungsgemäßen Speicherelements besteht auch in dem geringen Flächenbedarf pro
Speicherelement.
Bei der Verwendung von n-Kanal-MOS-Transistoren
als Transistoren 1 werden Potentiale der entgegengesetzten Polarität in der entsprechenden Weise angewendet.
?5M
Claims (12)
1. Dynamisches Ein-Transistor-Speicherelement, bestehend aus einem Transistor und einem dazu in
Reihe geschalteten Kondensator, wobei der Transistor einerseits mit dem Kondensator und andererseits
mit einer Bitleitung verbunden ist, und wobei der Gateanschluß des Transistors mit einer Wortleitung
verbunden ist, dadurch gekennzeichnet,
daß der Kondensator (2) ein Metall-Dielektrikum-Halbleiter-Kondensat ist, wobei das Dielektrikum
umladbare Haftstellen besitzt, und daß die Elektrode dieses Kondensators (2), die nicht mit
dem Transistor (1) verbunden ist, mit einer Schreibleitung (20) verbunden ist.
2. Dynamisches Ein-Transistor-Speicherelement nach Anspruch 1, dadurch gekennzeichnet, da3 der
Transistor (1) ein MOS-Feldeffekttransistor ist.
3. Dynamisches Ein-Transistor-Speicherelement nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß das Dielektrikum des Kondensators (2) aus zwei Isolatorschichten besteht.
4. Dynamisches Ein-Transistor-Speicherelement nach Anspruch 3, dadurch gekennzeichnet, daß der
Kondensator (2) ein MNOS-Kondensator ist, dessen Dielektrikum aus einer SiCh-Schicht (22) und
«us einer Si3N4-Schicht (23) besteht.
5. Dynamisches Ein-Transistor-Speicherelement nach Anspruch 4, dadurch gekennzeichnet, daß die
SiCh-Schicht (22) eine Dicke von 1 bis 3 nm aufweist.
6. Dynamisches Ein-Transistor-Speicherelement nach Anspruch 4 oder 5, dadurch gekennzeichnet,
daß die Si3N4-Schicht eine Dicke von 30 bis 60 nm aufweist.
7. Dynamisches Ein-Transistor-Speicherelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet,
daß die Schreibleitung galvanisch mit den Schreibleitungen aller Elemente oder mi: in Gruppen
zusammengefaßten Schreibleitungen verschiedener Gruppen von Elementen einer Speichermatrix
galvanisch verbunden ist.
8. Verfahren zum Betrieb eines Ein-Transistor-Speicherelements
nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der Transistor (1)
rum Einschreiben über die Wortleitung (10) leitend geschaltet wird, daß zum Einschreiben von Information
über die Bitleitung (31) bei der Verwendung eines p-Kanal-Transistors als Transistor (1) an die
Schreibleitung (20) eine solche negative Spannung angelegt wird, daß sich die Flachbandspannung des
Kondensators (2) beim Speichern der Information (1) in den Speicherelementen nicht verändert und
daß die Flachbandspannung des Kondensators (2) beim Speichern der Information »0« in den
Speicherelementen verschoben wird (Zeitpunkt n), daß zum Auslesen vo.^ Information über die
Schreibleitung (20) an den Kondensator (2) eine negative Lesespannung angelegt wird, wobei diese Lesespannung
so bemessen ist, daß bei der gespeicherten Information (1) eine Inversionsrandschicht an
der Siliziumoberfläche des Kondensators (2) entsteht und daß bei der gespeicherten Information
»0« eine Verarmungsschicht an der Siliziumoberfläche des Kondensators (2) entsteht (Zeitpunkt ti)
und daß zum Löschen der in dem Kondensator (2) gespeicherten Information an die Schreibleitung
(20) ein positiver Spannungsimpuls angelegt wird (Zeitpunkt ö) (F i g. 3).
9. Verfahren zum Betrieb eines Ein-Transistor-Speicherelements
nach einem der Ansprüche 1 bis
7, dadurch gekennzeichnet, dnß in das Speicherelement
in an sich bekannter Weise wie in ein Ein-Transistor-Speicherelement mit Inversionsrandschicht-Kondensator
eingeschrieben und ausgelesen wird, daß in den Fällen, in denen die in dem
Speicherelement enthaltene Information nichtflüchtig gespeichert werden soll, an die Schreibleitung
(20) bei der Verwendung eines p-Kanal-Transistors (1) eine solche negative Spannung angelegt wird,
daß im Falle einer in dem Kondensator (2) gespeicherten »0« eine Verschiebung der Flachbandspannung
erfolgt und daß im Falle einer gespeicherten »1« die Flachbandspannung nicht verschoben wird
und daß nach dem Auslesen vor dem nächsten Schreibvorgang für das nichtflüchtige Speichern die
xo in dem Kondensator (2) gespeicherte Information
dadurch gelöscht wird, daß an die Schreibleitung ein positiver Spannungsimpuls angelegt wird.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet
daß zum Auslesen an die Schreibleitung
(20) eine solche negative Spannung angelegt wird, daß im Falle einer gespeicherten »0« an die Siliziumoberfläche
des Kondensators (2) eine Verarmungsschicht entsteht und daß im Falle einer gespeicherten
»1« an der Siliziumoberfläche des Kondensators (2) eine Inversionsrandschicht entsteht.
11. Verfahren nach Anspruch 9, dadurch gekennzeichnet,
daß zum Auslesen bei geöffnetem Transistor (1) eine negative Spannung an die Schreibleitung
(20) angelegt wird, deren Absolutwert größer als die beiden Werte der Flachbandspannungen des
Kondensators ist, so daß sich das Oberflächenpotential der Inversionsrandschicht bei nicht veränderter
Flachbandspannung des Kondensators (2) auf den Wert der an der Schreibleitung (20) anliegenden
Spannung weniger der Flachbandspannung einstellt und daß sich das Oberflächenpotential der
Inversionsrandschicht bei veränderter Flachbandspannung des Kondensators (2) auf den um den
Wert der veränderten Flachbandspannung verminderten Wert der an der Schreibleitung (20) anliegenden
Spannung einstellt, daß die um den Wert der Flachbandspannung oder der veränderten
Flachbandspannung verminderte, an der Schreibleitung (20) anliegende Spannung, über den Transistor
(1) an die Bitleitung (31) gelangt und dort ausgelesen werden kann.
12. Verfahren nach einem der Ansprüche 8 bis 11,
dadurch gekennzeichnet, daß bei der Verwendung eines n-Kanal-Transistors (1) Spannungen der entgegengesetzten
Polarität angelegt werden.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19742450116 DE2450116C2 (de) | 1974-10-22 | 1974-10-22 | Dynamisches Ein-Transistor-Speicherelement für nichtflüchtige Speicher und Verfahren zu seinem Betrieb |
FR7531833A FR2289027A1 (fr) | 1974-10-22 | 1975-10-17 | Element de memoire dynamique a un transistor pour memoires fixes, et procede pour son exploitation |
GB43088/75A GB1517206A (en) | 1974-10-22 | 1975-10-21 | Single-transistor storage elements |
NL7512337A NL7512337A (nl) | 1974-10-22 | 1975-10-21 | Dynamisch eentransistorgeheugenelement voor niet- -vluchtige geheugens en werkwijze voor het bedrij- ven van een dergelijk geheugenelement. |
JP50127255A JPS5857839B2 (ja) | 1974-10-22 | 1975-10-22 | フキハツセイキオクキニタイスル ダイナミツクタントランジスタキオクソシ |
US05/624,710 US4055837A (en) | 1974-10-22 | 1975-10-22 | Dynamic single-transistor memory element for relatively permanent memories |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19742450116 DE2450116C2 (de) | 1974-10-22 | 1974-10-22 | Dynamisches Ein-Transistor-Speicherelement für nichtflüchtige Speicher und Verfahren zu seinem Betrieb |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2450116B1 true DE2450116B1 (de) | 1976-01-22 |
DE2450116C2 DE2450116C2 (de) | 1976-09-16 |
Family
ID=5928844
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19742450116 Expired DE2450116C2 (de) | 1974-10-22 | 1974-10-22 | Dynamisches Ein-Transistor-Speicherelement für nichtflüchtige Speicher und Verfahren zu seinem Betrieb |
Country Status (6)
Country | Link |
---|---|
US (1) | US4055837A (de) |
JP (1) | JPS5857839B2 (de) |
DE (1) | DE2450116C2 (de) |
FR (1) | FR2289027A1 (de) |
GB (1) | GB1517206A (de) |
NL (1) | NL7512337A (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2632036A1 (de) * | 1975-09-22 | 1977-03-31 | Ibm | Integrierte speicherschaltung mit feldeffekttransistoren |
DE3109031A1 (de) * | 1980-03-19 | 1981-12-24 | Plessey Overseas Ltd., Ilford, Essex | "halbleiterspeicherelement und daraus hergestellte anordnung" |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4149270A (en) * | 1977-09-26 | 1979-04-10 | Westinghouse Electric Corp. | Variable threshold device memory circuit having automatic refresh feature |
JPS5457875A (en) * | 1977-10-17 | 1979-05-10 | Hitachi Ltd | Semiconductor nonvolatile memory device |
JPS56110252A (en) * | 1980-02-05 | 1981-09-01 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor memory device |
US4363110A (en) * | 1980-12-22 | 1982-12-07 | International Business Machines Corp. | Non-volatile dynamic RAM cell |
US4375085A (en) * | 1981-01-02 | 1983-02-22 | International Business Machines Corporation | Dense electrically alterable read only memory |
US4380803A (en) * | 1981-02-10 | 1983-04-19 | Burroughs Corporation | Read-only/read-write memory |
US4434478A (en) * | 1981-11-27 | 1984-02-28 | International Business Machines Corporation | Programming floating gate devices |
US4446535A (en) * | 1981-12-31 | 1984-05-01 | International Business Machines Corporation | Non-inverting non-volatile dynamic RAM cell |
US4432072A (en) * | 1981-12-31 | 1984-02-14 | International Business Machines Corporation | Non-volatile dynamic RAM cell |
US4471471A (en) * | 1981-12-31 | 1984-09-11 | International Business Machines Corporation | Non-volatile RAM device |
US4449205A (en) * | 1982-02-19 | 1984-05-15 | International Business Machines Corp. | Dynamic RAM with non-volatile back-up storage and method of operation thereof |
JPS59221893A (ja) * | 1983-05-31 | 1984-12-13 | Toshiba Corp | 不揮発性半導体メモリ |
JPS62266793A (ja) * | 1986-05-13 | 1987-11-19 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
JP2731701B2 (ja) * | 1993-06-30 | 1998-03-25 | インターナショナル・ビジネス・マシーンズ・コーポレイション | Dramセル |
US5781487A (en) * | 1995-04-27 | 1998-07-14 | Lg Semicon Co., Ltd. | Bit line selection circuit |
US5640030A (en) * | 1995-05-05 | 1997-06-17 | International Business Machines Corporation | Double dense ferroelectric capacitor cell memory |
US5598367A (en) * | 1995-06-07 | 1997-01-28 | International Business Machines Corporation | Trench EPROM |
US6849909B1 (en) * | 2000-09-28 | 2005-02-01 | Intel Corporation | Method and apparatus for weak inversion mode MOS decoupling capacitor |
US6829166B2 (en) | 2002-09-13 | 2004-12-07 | Ememory Technology Inc. | Method for controlling a non-volatile dynamic random access memory |
EP1437742A1 (de) * | 2003-01-09 | 2004-07-14 | eMemory Technology Inc. | Steuerungsverfahren eines nicht-flüchtigen dynimischen Zugrifffspeichers |
KR100719178B1 (ko) * | 2003-08-29 | 2007-05-17 | 주식회사 하이닉스반도체 | 비휘발성 디램의 구동방법 |
US9214465B2 (en) | 2012-07-24 | 2015-12-15 | Flashsilicon Incorporation | Structures and operational methods of non-volatile dynamic random access memory devices |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3855581A (en) * | 1971-12-30 | 1974-12-17 | Mos Technology Inc | Semiconductor device and circuits |
-
1974
- 1974-10-22 DE DE19742450116 patent/DE2450116C2/de not_active Expired
-
1975
- 1975-10-17 FR FR7531833A patent/FR2289027A1/fr active Granted
- 1975-10-21 NL NL7512337A patent/NL7512337A/xx unknown
- 1975-10-21 GB GB43088/75A patent/GB1517206A/en not_active Expired
- 1975-10-22 US US05/624,710 patent/US4055837A/en not_active Expired - Lifetime
- 1975-10-22 JP JP50127255A patent/JPS5857839B2/ja not_active Expired
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2632036A1 (de) * | 1975-09-22 | 1977-03-31 | Ibm | Integrierte speicherschaltung mit feldeffekttransistoren |
DE3109031A1 (de) * | 1980-03-19 | 1981-12-24 | Plessey Overseas Ltd., Ilford, Essex | "halbleiterspeicherelement und daraus hergestellte anordnung" |
Also Published As
Publication number | Publication date |
---|---|
US4055837A (en) | 1977-10-25 |
JPS5165532A (de) | 1976-06-07 |
DE2450116C2 (de) | 1976-09-16 |
FR2289027B1 (de) | 1978-04-07 |
NL7512337A (nl) | 1976-04-26 |
JPS5857839B2 (ja) | 1983-12-22 |
FR2289027A1 (fr) | 1976-05-21 |
GB1517206A (en) | 1978-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2450116C2 (de) | Dynamisches Ein-Transistor-Speicherelement für nichtflüchtige Speicher und Verfahren zu seinem Betrieb | |
DE69826955T2 (de) | Nichtflüchtige Halbleiterspeicheranordnung | |
DE4112070C2 (de) | Elektrisch löschbare, nichtflüchtige Halbleiter-Speicheranordnung und selektives Datenlöschverfahren | |
DE2557359C2 (de) | Gegen Datenverlust bei Netzausfall gesichertes dynamisches Speichersystem | |
DE60217463T2 (de) | Nichtflüchtige ferroelektrische Zweitransistor-Speicherzelle | |
DE19732694A1 (de) | Nichtflüchtiges ferroelektrisches Speicherbauelement und Ansteuerverfahren hierfür | |
DE2313476C2 (de) | Speicher mit direktem Zugriff | |
DE4014117A1 (de) | Elektrisch loeschbarer programmierbarer festwertspeicher mit nand-zellenbloecken | |
DE2409058A1 (de) | Regenerierschaltung fuer binaersignale nach art eines getasteten flipflops und verfahren zu deren betrieb | |
EP1094468A1 (de) | Anordnung zur Selbstreferenzierung von ferroelektrischen Speicherzellen | |
EP1103051B1 (de) | Ferroelektrische speicheranordnung | |
DE2727147C2 (de) | Halbleiterspeicherzelle mit nichtflüchtiger Speicherfähigkeit | |
DE2332643C2 (de) | Datenspeichervorrichtung | |
DE60021041T2 (de) | Nichtflüchtiger Speicher und Steuerungsverfahren dafür | |
DE2628383A1 (de) | Monolithischer halbleiterspeicher fuer wahlfreien zugriff mit abfuehlschaltungen | |
DE3236729C2 (de) | ||
DE3038641C2 (de) | Halbleiter-Speicherschaltung | |
DE60107174T2 (de) | Halbleiterspeicheranordnung | |
DE3046376C2 (de) | Halbleiter-Speichervorrichtung | |
DE2431079C3 (de) | Dynamischer Halbleiterspeicher mit Zwei-Transistor-Speicherelementen | |
DE2442132C3 (de) | Dynamisches Schieberegister und Verfahren zu seinem Betrieb | |
DE2351554C2 (de) | Speicher für direkten Zugriff mit dynamischen Speicherzellen | |
DE4119248A1 (de) | Integrierter halbleiterschaltkreis | |
DE60020624T2 (de) | Ferroelektrischer Speicher | |
DE2523683A1 (de) | Leitung zum transport einer ladung, insbesondere bitleitung fuer speicherelemente, die ein speicherfeld bilden |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E77 | Valid patent as to the heymanns-index 1977 |