DE4226825A1 - Halbleiterspeichervorrichtung mit einer blockauswahlfunktion mit geringem stromverbrauch - Google Patents

Halbleiterspeichervorrichtung mit einer blockauswahlfunktion mit geringem stromverbrauch

Info

Publication number
DE4226825A1
DE4226825A1 DE4226825A DE4226825A DE4226825A1 DE 4226825 A1 DE4226825 A1 DE 4226825A1 DE 4226825 A DE4226825 A DE 4226825A DE 4226825 A DE4226825 A DE 4226825A DE 4226825 A1 DE4226825 A1 DE 4226825A1
Authority
DE
Germany
Prior art keywords
blocks
row address
sub
address signals
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4226825A
Other languages
English (en)
Other versions
DE4226825C2 (de
Inventor
Yong-Sik Seok
Dong-Sun Min
Dong-Soo Jun
Jae-Gu Roh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE4226825A1 publication Critical patent/DE4226825A1/de
Application granted granted Critical
Publication of DE4226825C2 publication Critical patent/DE4226825C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Description

Die vorliegende Erfindung bezieht sich auf eine Halblei­ terspeichervorrichtung mit einer Speicherzellen-Blockauswahl­ funktion und insbesondere auf eine Vorrichtung zum Auswählen von Speicherzellenblöcken mit geringem Stromverbrauch.
Ein dynamischer RAM (DRAM) kann in einen Speicherzellen­ bereich und einen peripheren Schaltkreisbereich unterteilt werden. In einem solchen DRAM beträgt das Verhältnis des Lei­ stungsverbrauchs des Speicherzellenbereichs zum peripheren Schaltkreisbereich normalerweise 100 zu 30. Die in den Speicherzellen verbrauchte Leistung wird im allgemeinen durch den Schreibvorgang beim Schreiben von Daten in eine Speicher­ zelle, die von einer verschiedenen Speicherzelle ausgelesen wird, verursacht und durch die Auffrischzyklen und die Anzahl der Speicherzellenblöcke bestimmt. Wenn der Strom abrupt verbraucht wird, kann Stromrauschen erzeugt werden. Daher ist es sehr wichtig, daß der Leistungsverbrauch in einer Spei­ chervorrichtung mit hoher Geschwindigkeit und hoher Dichte verringert wird.
In Fig. 4A ist die Konfiguration eines bekannten Halb­ leiterspeicherchips mit einer Blockauswahlfunktion gezeigt, bei vier Hauptblöcke ULA, URA, LLA, LRA jeweils in zweiund­ dreißig Unterblöcke unterteilt sind. Wie in Fig. 4A gezeigt, treibt die herkömmliche Halbleiterspeichervorrichtung nur eine bestimmte Anzahl von Unterblöcken innerhalb jedes Haupt­ blocks, um den gesamten Leistungsverbrauch zu verteilen. Zum Beispiel werden die Unterblöcke SB1 und SB17 in dem oberen linken Block ULA; die Unterblöcke SB33 und SB49 in dem oberen rechten Block URA; die Unterblöcke SB65 und SB77 in dem unte­ ren linken Block; und die Unterblöcke SB96 und SB112 in dem unteren rechten Block LRA ausgewählt.
Herkömmliche Halbleitervorrichtungen, die die in Fig. 4A gezeigte teilweise Aktivierungstechnologie verwenden, sind in den US-Patenten Nr. 45 28 646 und 45 69 036 offengelegt. In Fig. 4B ist eine weitere herkömmliche Halbleiterspeichervor­ richtung gezeigt, die in dem US-Patent Nr. 45 28 646 offenge­ legt ist. In der Zeichnung ist gezeigt, daß die Vorrichtung teilweise durch erste bis vierte Auswahlschaltkreise akti­ viert wird, die durch ein Auswahlsteuerungssignal kontrol­ liert werden. Der erste Auswahlschaltkreis steuert selektiv den linken oder rechten Bitleitungs-Vorladungsschaltkreis, um ein Bitleitungspaar entsprechend einem Unterblock des linken oder rechten Speicherzellenfeldes zu aktivieren. Der zweite Auswahlschaltkreis aktiviert einen Leseverstärker, der einer Speicherzelle des ausgewählten Unterblocks entspricht. Der dritte Auswahlschaltkreis aktiviert eine Datenbusleitung, die dem ausgewählten Unterblock entspricht, und der vierte Aus­ wahlschaltkreis aktiviert einen Eingabe/Ausgabe-Vorladungs­ schaltkreis, der dem ausgewählten Unterblock entspricht. Durch Antreiben des Bitleitungs-Vorladungsschaltkreises, des Leseverstärkers, der Datenbusleitung und des Eingabe/Ausgabe- Vorladungsschaltkreises, die den Unterblöcken SB1, SB17, SB33, SB49, SB65, SB77, SB96 und SB112 entsprechen, wird das Speicherzellenfeld (das den Unterblöcken des jeweiligen Hauptblocks der Fig. 4 entspricht) teilweise aktiviert.
In Fig. 4C ist eine im US-Patent Nr. 45 69 036 offenge­ legte Halbleiterspeichervorrichtung gezeigt. Diese Vorrich­ tung unterscheidet sich nur geringfügig von der in Fig. 4B gezeigten Vorrichtung, aber ein von einem Zeilenadresspuffer erzeugtes Signal RSBS (zufällig ausgewähltes Bitsignal) wird an einen Treiberschaltkreis angelegt, und Leseverstärker ent­ sprechend dem jeweiligen Speicherzellenfeld werden von dem Treiberschaltkreis gesteuert. Es wird festgestellt, daß die Vorrichtung der Fig. 4C ebenfalls eine partielle Aktivie­ rungsfunktion ähnlich der Vorrichtung der Fig. 4A besitzt.
Die Speichervorrichtung mit der partiellen Aktivierungs­ funktion hat den Vorteil, das Rauschen durch Verteilen des Gesamtstromverbrauchs des Speicherzellenfeldes zu reduzieren. Jedoch werden in jüngster Zeit wegen der hohen Dichte der Halbleiterspeichervorrichtung ein doppelter Anschluß und eine doppelte Metalleitung für den Spannungsversorgungsanschluß Vcc und/oder den Erdpotentialanschluß Vss verwendet, so daß das Rauschen nicht beträchtlich verringert wird im Vergleich mit einer Vorrichtung, in der der Stromverbrauch der Unter­ blöcke nicht verteilt ist. Statt dessen ist in dem Fall, in dem die Unterblöcke gleichmäßig verteilt sind, der periphere Schaltkreis zum Steuern der Unterblöcke zusätzlich erforder­ lich, und die gesamten peripheren Schaltkreise müssen freige­ geben werden, selbst wenn nur einige der Unterblöcke in jedem Hauptblock aktiviert werden, wie in Fig. 4 gezeigt. Das er­ höht nicht nur den Leistungsverbrauch sondern auch den Spit­ zenstrom in den peripheren Schaltkreisen. Solche unerwünsch­ ten Effekte werden schlimmer, wenn die Chipgröße zunimmt, da die Last der Drähte eines Steuerungsschaltkreises zum Treiben der Unterblöcke normalerweise von der zwischen dem Metall und dem Substrat gebildeten Kapazität beeinflußt wird. Wenn also die Chipgröße der Halbleiterspeichervorrichtung zunimmt, wird der Übertragungsweg für Signale des Steuerungsschaltkreises länger, und die Flächen des Metalls und des Substrats nehmen ebenfalls zu. Das vorstehende Verhältnis kann aus der Glei­ chung C=A/d verstanden werden, in der A die Fläche des Me­ talls und des Substrats und d der Abstand zwischen den Dräh­ ten ist. Außerdem kann aus der verwandten Gleichung i=C(dv/dt) und p=iv verstanden werden, daß der Leistungsver­ brauch zunimmt.
Es ist demzufolge eine Aufgabe der vorliegenden Erfin­ dung, eine Halbleiterspeichervorrichtung mit einer Mehrzahl von Unterblöcken zur Verfügung zu stellen, die in der Lage ist, den Leistungsverbrauch der peripheren Schaltkreise wäh­ rend der Auswahl der Unterblöcke zu reduzieren.
Diese und weitere Aufgaben werden durch die in den bei­ gefügten Patentansprüchen definierte Halbleiterspeichervor­ richtung gelöst.
Entsprechend einem Gesichtspunkt der vorliegenden Erfin­ dung wählt eine Halbleiterspeichervorrichtung, die in eine Anzahl von Hauptblöcken unterteilt ist, wobei jeder Haupt­ block eine Anzahl von Unterblöcken besitzt, einen einzelnen Hauptblock aus und gibt die Unterblöcke des ausgewählten Hauptblocks frei, um den Leistungsverbrauch zu reduzieren. Die in erste bis vierte Hauptblöcke unterteilte Halbleiter­ speichervorrichtung, wobei jeder Hauptblock eine Mehrzahl von Unterblöcken besitzt, umfaßt eine Blockauswahlvorrichtung zum Auswählen eines der ersten bis vierten Hauptblöcke bei Erhalt der ersten und zweiten Zeilenadressignale, eine erste Boost­ schaltkreisvorrichtung zum Auswählen der Unterblöcke des er­ sten Hauptblocks bei Erhalt der jeweiligen komplementären Adressignale der ersten und zweiten Zeilenadressignale, eine zweite Boostschaltkreisvorrichtung zum Auswählen der Unter­ blöcke des zweiten Hauptblocks bei Erhalt des komplementären Adressignals des ersten Zeilenadressignals und des zweiten Zeilenadressignals, eine dritte Boostschaltkreisvorrichtung zum Auswählen der Unterblöcke des dritten Hauptblocks bei Er­ halt des ersten Zeilenadressignals und des komplementären Adressignals des zweiten Zeilenadressignals, eine vierte Boostschaltkreisvorrichtung zum Auswählen der Unterblöcke des vierten Hauptblocks bei Erhalt der ersten und zweiten Zei­ lenadressignale, eine erste Zeilenadress-Vordekodiervorrich­ tung zum Auswählen von Wortleitungen der Unterblöcke der er­ sten bis dritten Hauptblöcke bei Erhalt des komplementären Adressignals des zweiten Zeilenadressignals und eine zweite Zeilenadress-Vordekodiervorrichtung zum Auswählen von Wort­ leitungen der Unterblöcke der zweiten bis vierten Hauptblöcke bei Erhalt des komplementären Adressignals des zweiten Zei­ lenadressignals.
Für ein besseres Verständnis der Erfindung und um zu zeigen, wie dieselbe ausgeführt werden kann, wird nun bei­ spielhaft auf die beigefügten diagrammatischen Zeichnungen Bezug genommen.
Fig. 1 zeigt ein schematisches Diagramm der Unterblock­ auswahl nach der vorliegenden Erfindung.
Fig. 2A zeigt ein Ausführungsbeispiel zur Auswahl eines Hauptblocks nach der vorliegenden Erfindung.
Die Fig. 2B bis 2E zeigen detaillierte Ansichten der jeweiligen Blockselektoren.
Die Fig. 3A und 3B zeigen ein Ausführungsbeispiel ei­ nes Zeilenadressdekodierers und eines Boosttaktgenerators nach der vorliegenden Erfindung.
Fig. 4A zeigt ein schematisches Diagramm einer Unter­ blockauswahl in einer herkömmlichen Halbleiterspeichervor­ richtung.
Fig. 4B zeigt ein Ausführungsbeispiel der herkömmlichen Speichervorrichtung, die die Unterblöcke wie in Fig. 4A ge­ zeigt auswählt.
Fig. 4C zeigt ein weiteres Ausführungsbeispiel der her­ kömmlichen Speichervorrichtung, die die Unterblöcke wie in Fig. 4A gezeigt auswählt.
In Fig. 1 ist eine Situation gezeigt, bei der der obere linke Hauptblock ULA ausgewählt und dessen Unterblöcke SB1, SB5, SB9, SB13, SB17, SB21, SB25, SB29 aktiviert sind. In Fig. 2A ist ein Ausführungsbeispiel zur Auswahl eines einzel­ nen Hauptblocks aus den vier Hauptblöcken ULA, URA, LLA, LRA gezeigt. Blockselektoren 31, 32, 33, 34 wählen entsprechende Hauptblöcke unter Verwendung von Zeilen- und Spaltenadressi­ gnalen RA8-RA12 und CA11-CA12 aus. Es sollte festgestellt wer­ den, daß die Zeilen und Spaltenadressignale RA8-RA12 und CA11-CA12 (auch wenn in der Zeichnung nicht gezeigt) ihre je­ weiligen komplementären Adressignale umfassen. Logische Kom­ binationen der an die jeweiligen Blockselektoren 31 bis 34 angelegten Zeilenadressignale sind im Detail beispielhaft in den Fig. 3B bis 3E gezeigt. In diesem Ausführungsbeispiel werden die vier verschiedenen logischen Kombinationen durch Verwenden der Zeilenadressignale RA10, RA10, RA11, RA11 er­ halten.
Unter Bezugnahme auf Fig. 2B wird festgestellt, daß, wenn die Zeilenadressignale RA10, RA11 im logisch hohen Zu­ stand sind, die UND-Gatter 31a-31e alle freigegeben sind und daher der obere linke Hauptblock ULA die 32 Unterblöcke (also 25) entsprechend den Zeilen- und Spaltenadressignalen RA8/RA8, RA9/RA9, RA12/RA12, CA11/CA11, CA12/CA12 auswählen kann. Es können nämlich die Ausgangssignale CA12UL, CA11UL, RA12UL, RA9UL und RA8UL der UND-Gatter 31a-31e 32 Unterblock­ auswahlsignale (also 25) zur Auswahl der 32 Unterblöcke er­ zeugen. Auf ähnliche Weise wird in Fig. 2C der obere rechte Hauptblock URA durch die Zeilenadressignale RA10, RA11 ausge­ wählt. Wenn die Zeilenadressignale RA10, RA11 freigegeben sind, werden die 32 Unterblöcke in dem oberen, rechten Haupt­ block URA entsprechend den Adressignalen CA12/CA12, CA11/CA11, RA12/RA12, RA9/RA9, RA8/RA8 ausgewählt, die an den Eingang der UND-Gatter 32a-32e angelegt werden. In Fig. 2D wird der linke untere Block LLA durch die Zeilenadressignale RA10, RA11 ausgewählt, und der untere rechte Block LRA in Fig. 2 wird durch die Zeilenadressignale RA10, RA11 ausge­ wählt. Ein solcher Dekodierungsvorgang kann mittels der fol­ genden Tabelle 1 verstanden werden.
Tabelle 1
Es sollte natürlich festgestellt werden, daß die Zei­ lenadressignale nicht auf die Signale RA10 und RA11 be­ schränkt sind und daß andere Adressignale zum Dekodieren der Unterblockauswahlsignale verwendet werden können.
In Fig. 3A sind Ausführungsbeispiele eines Zeilendeko­ dierschaltkreises und eines Boostschaltkreises beschrieben, die ausgeführt sind, die Unterblock- und Hauptblockaktivie­ rung entsprechend der vorliegenden Erfindung durchzuführen.
Die Hauptblöcke ULA, URA, LLA, LRA umfassen jeweils Boost­ schaltkreise 41, 42, 43 und 44. Die Wortleitungen der linken Hauptblöcke ULA und LLA und der rechten Hauptblöcke URA und LRA teilen sich jeweils gemeinsame Zeilenadressdekodierer 47 und 48. Die Zeilenadressdekodierer 47 und 48 erhalten jeweils die Ausgabesignale von Zeilenadressvordekodierern 45 und 46. Es sollte festgestellt werden, daß die Adressignale RA0-RA11 komplementäre Signale RA0-RA11 besitzen. Die Boostschalt­ kreise 41 und 43 umfassen Boosttaktgeneratoren 50 und 51 und implementieren eine NOR-Logik für die eingegebenen Zeilenadr­ essignale, um die Ausgangssignale davon an einen entsprechen­ den Hauptblock anzulegen. Die NOR-Gatter 41a, 42a, 43a und 44a, die in den Boostschaltkreisen 41, 42, 43 und 44 umfaßt sind, und die UND-Gatter 45a, 45b, 45c, 46a, 46b und 46c, die in den Zeilenadressvordekodierern 45 und 46 umfaßt sind, die­ nen zum Dekodieren der Zeilenadressignale, die in einer vor­ gegebenen logischen Kombination eingegeben sind. Jedoch be­ stehen in der Praxis die NOR-Gatter 41a, 42a, 43a und 44a je­ weils aus acht NOR-Gattern, und daher werden acht Ausgangssi­ gnale von den acht NOR-Gattern als Wortleitungstreibersignale erzeugt. Also kann, da 28=256, jeder Boostschaltkreis einen Unterblock mit zweihundertsechsundfünfzig Wortleitungen kon­ trollieren oder auswählen. Die entsprechenden Boostschalt­ kreise kontrollieren nämlich die entsprechenden Unterblöcke. Zur Referenz besitzt im Falle der Speicherzellenfelder der Fig. 4 und 1 ein einzelner Unterblock 512 Kilobits an Speicherkapazität (1 Kilobit=1024 Bits), da der Unterblock 512 Wortleitungen (einschließlich der stummen Wortleitungen) und 1096 Bitleitungen (einschließlich 72 redundanter Bitlei­ tungen) umfaßt. Dementsprechend besitzt ein einzelner Haupt­ block 512 K·32=2·2·2·2=16 Megabits, und die Spei­ chervorrichtung besitzt insgesamt 16 Megabits·4=64 Mega­ bits an Speicherkapazität. Da außerdem zehn Zeilenadressig­ nale an die Zeilenadressvordekodierer 45 und 46 angelegt wer­ den, bildet jeder Zeilenadressvordekodierer 2 10=1024 Zah­ lenkombinationen.
Als Ergebnis wählt der linke Zeilenadressvordekodierer 45 1024 Wortleitungen aus den entsprechenden Unterblöcken in den linken Hauptblöcken ULA und LLA aus, und der rechte Zei­ lenadressvordekodierer 46 wählt 1024 Wortleitungen aus den entsprechenden Unterblöcken innerhalb der rechten Hauptblöcke URA und LRA aus. In Fig. 3A ist gezeigt, daß die Zei­ lenadressdekodierer 47 und 48 jeweils nur bei den linken und rechten Hauptblöcken angeordnet sind. Jedoch sind in der Pra­ xis 1024 Zeilenadressdekodierer mit der gleichen Struktur wie die Zeilenadressdekodierer 47 und 48 erforderlich. Außerdem erfordern die UND-Gatter 45a/46a, 45b/46b und 45c/46c in den Zeilenadressvordekodierern 45 und 46 in der Praxis jeweils 8, 4 und 4 UND-Gatter. Der Boosttaktgenerator 51 erhält das Zei­ lenadressignal RA10, das gemeinsam mit der Auswahl der unte­ ren linken und rechten Hauptblöcke LLA und LRA verbunden ist, um gemeinsam die NOR-Gatter 43a und 44a zu kontrollieren. Das NOR-Gatter 43a dient zur Auswahl der Unterblöcke in dem unte­ ren linken Hauptblock LLA und das NOR-Gatter 44a dient zur Auswahl der Unterblöcke in dem unteren rechten Hauptblock LRA. Außerdem erhalten die acht NOR-Gatter 43a die Zeilenadr­ essignale RA0, RA1, RA2 und RA11, wobei das Zeilenadressignal gemeinsam an die acht NOR-Gatter 43a angelegt ist. Die acht NOR-Gatter 44a erhalten die Zeilenadressignale RA0, RA1, RA2 und RA11, wobei das Zeilenadressignal gemeinsam an die acht NOR-Gatter 44a angelegt ist. In der Zwischenzeit erhalten die UND-Gatter 45a, 45b und 45c des linken Zeilenadressvordeko­ dierers 45 zur Kontrolle des Zeilenadressdekodierers 47, der den linken Hauptblöcken ULA und LLA entspricht, Unterblock­ dekodierende Zeilenadressignale (RA2, RA3, RA4), (RA5, RA6) und (RA7, RA8), wobei das Zeilenadressignale RA11 gemeinsam an die acht, vier und vier UND-Gatter 45a, 45b und 45c ange­ legt wird.
In Fig. 3B sind im Detail die Zustände der an die Boost­ schaltkreise 41, 42, 43 und 44 und an die Zeilenadressvorde­ kodierer 45 und 46 angelegten Zeilenadressignale gezeigt. Der Boosttaktgenerator 50 zum Kontrollieren der NOR-Gatter 41a und 42a erhält das Zeilenadressignal RA10, das gemeinsam mit der Auswahl der Hauptblöcke ULA und URA verbunden ist. Das NOR-Gatter 41a dient zur Auswahl der Unterblöcke innerhalb des oberen linken Hauptblocks ULA, und das NOR-Gatter 42a dient zur Auswahl der Unterblöcke innerhalb des oberen rech­ ten Hauptblocks URA. Das NOR-Gatter 41a erhält die Zeilena­ dressignale RA0, RA1, RA2 und RA11, wobei das Zeilenadressignal RA11 mit der Auswahl des oberen linken Hauptblocks ULA ver­ bunden ist. Auf ähnliche Weise besteht das NOR-Gatter 41a praktisch aus acht NOR-Gattern, an die das Zeilenadressignal RA11 gemeinsam und weitere drei Zeilenadressignale RA0, RA1 und RA2 mit einer vorgegebenen logischen Kombination angelegt werden. Solche Kombinationen werden auch für die anderen NOR- Gatter 42a, 43a und 44a durchgeführt. Das NOR-Gatter 42a näm­ lich besteht in der Praxis aus acht NOR-Gattern, und die acht NOR-Gatter erhalten gemeinsam das Adressignal RA11, und drei Unterblockdekodiersignale RA0, RA1, RA2 werden mit einer vor­ gegebenen logischen Kombination an die acht NOR-Gatter ange­ legt, um acht logische Kombinations-Signalausgänge zu erzeu­ gen. Die UND-Gatter 46a, 46b und 46c des rechten Zei­ lenadressvordekodierers 46 zum Kontrollieren des Zei­ lenadressdekodierers 48, der den rechten Hauptblöcken URA und LRA entspricht, umfassen jeweils acht, vier und vier UND-Gat­ ter, die jeweils gemeinsam das Zeilenadressignal RA11 erhal­ ten, und die Unterblockdekodierzeilenadressignale (RA2, RA3, RA4), (RA5, RA6) und (RA7, RA8) werden jeweils an die UND- Gatter mit einer vorgegebenen logischen Kombination angelegt. Wie aus den vorstehenden Beschreibungen entnommen werden kann, aktiviert eine Halbleiterspeichervorrichtung mit einer Mehrzahl von Unterblöcken entsprechend der vorliegenden Er­ findung nur die Unterblöcke innerhalb eines einzelnen Haupt­ blocks, um somit den Leistungsverbrauch zu reduzieren.
Die vorstehende Beschreibung zeigt nur ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung. Verschiedene Modifikationen sind für den Fachmann offensichtlich, ohne vom Umfang der vorliegenden Erfindung abzuweichen, die lediglich durch die beigefügten Patentansprüche beschränkt ist. Daher dient das gezeigte und beschriebene Ausführungsbeispiel nur zur Illustration und nicht zur Einschränkung.

Claims (4)

1. Halbleiterspeichervorrichtung, die in erste bis vierte Hauptblöcke (ULA, URA, LLA, LRA) unterteilt ist, wobei jeder Hauptblock eine Mehrzahl von Unterblöcken (SB) besitzt, dadurch gekennzeichnet, daß sie umfaßt:
eine Blockauswahlvorrichtung (31-34) zum Auswählen eines der ersten bis vierten Hauptblöcke bei Erhalt der ersten und zweiten Zeilenadressignale,
eine erste Boostschaltkreisvorrichtung (41) zum Auswäh­ len der Unterblöcke des ersten Hauptblocks bei Erhalt der je­ weiligen komplementären Adressignale der ersten und zweiten Zeilenadressignale,
eine zweite Boostschaltkreisvorrichtung (42) zum Auswäh­ len der Unterblöcke des zweiten Hauptblocks bei Erhalt des komplementären Adressignals des ersten Zeilenadressignals und des zweiten Zeilenadressignals,
eine dritte Boostschaltkreisvorrichtung (43) zum Auswäh­ len der Unterblöcke des dritten Hauptblocks bei Erhalt des ersten Zeilenadressignals und des komplementären Adressignals des zweiten Zeilenadressignals,
eine vierte Boostschaltkreisvorrichtung (44) zum Auswäh­ len der Unterblöcke des vierten Hauptblocks bei Erhalt der ersten und zweiten Zeilenadressignale,
eine ersten Zeilenadress-Vordekodiervorrichtung (45) zum Auswählen von Wortleitungen der Unterblöcke der ersten bis dritten Hauptblöcke bei Erhalt des komplementären Adressig­ nals des zweiten Zeilenadressignals, und
eine zweite Zeilenadress-Vordekodiervorrichtung (46) zum Auswählen von Wortleitungen der Unterblöcke der zweiten bis vierten Hauptblöcke bei Erhalt des komplementären Adressig­ nals des zweiten Zeilenadressignals.
2. Halbleiterspeichervorrichtung, die in eine Mehrzahl von Hauptblöcken (URA, ULA, LRA, LLA) unterteilt ist, wobei jeder Hauptblock eine Mehrzahl von Unterblöcken (SB) umfaßt, dadurch gekennzeichnet, daß sie umfaßt:
eine Blockauswahlvorrichtung (31-34) zum Auswählen einer der Hauptblöcke in Abhängigkeit von Zeilenadressignalen;
eine erste Boostschaltkreisvorrichtung (31) zum Auswäh­ len der Unterblöcke des ausgewählten Hauptblocks in Abhängig­ keit von Zeilenadressignalen; und
einen zweiten Boostschaltkreis (32), der geeignet ist in Abhängigkeit von den Zeilenadressignalen gesperrt zu werden.
3. Halbleiterspeichervorrichtung nach Anspruch 2, da­ durch gekennzeichnet, daß die zweite Boostschaltkreisvorrich­ tung in Abhängigkeit von getrennten Zeilenadressignalen, die in einem von den besagten Zeilenadressignalen unterschiedli­ chen logischen Zustand sind, freigegeben wird.
4. Halbleiterspeichervorrichtung nach Anspruch 2, da­ durch gekennzeichnet, daß sie außerdem umfaßt:
eine erste Dekodiervorrichtung zum Auswählen von Wort­ leitungen der Unterblöcke des ausgewählten Hauptblocks in Ab­ hängigkeit der Zeilenadressignale; und
eine zweite Dekodiervorrichtung, die geeignet ist, in Abhängigkeit von den Zeilenadressignalen gesperrt zu werden.
DE4226825A 1991-08-14 1992-08-13 Halbleiterspeichervorrichtung mit einer Blockauswahlfunktion mit geringem Stromverbrauch Expired - Lifetime DE4226825C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910014100A KR950004853B1 (ko) 1991-08-14 1991-08-14 저전력용 블럭 선택 기능을 가지는 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
DE4226825A1 true DE4226825A1 (de) 1993-02-18
DE4226825C2 DE4226825C2 (de) 1997-05-15

Family

ID=19318647

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4226825A Expired - Lifetime DE4226825C2 (de) 1991-08-14 1992-08-13 Halbleiterspeichervorrichtung mit einer Blockauswahlfunktion mit geringem Stromverbrauch

Country Status (8)

Country Link
US (1) US5327389A (de)
JP (1) JPH0713868B2 (de)
KR (1) KR950004853B1 (de)
DE (1) DE4226825C2 (de)
FR (1) FR2680428B1 (de)
GB (1) GB2259383A (de)
IT (1) IT1256055B (de)
TW (1) TW220010B (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130163A (ja) * 1993-11-01 1995-05-19 Matsushita Electron Corp 半導体メモリ
JP2725570B2 (ja) * 1993-11-02 1998-03-11 日本電気株式会社 半導体メモリ装置
KR0120592B1 (ko) * 1994-09-09 1997-10-20 김주용 신호 변환 장치를 갖고 있는 어드레스 입력버퍼
JPH08194679A (ja) * 1995-01-19 1996-07-30 Texas Instr Japan Ltd ディジタル信号処理方法及び装置並びにメモリセル読出し方法
KR0142962B1 (ko) * 1995-05-12 1998-08-17 김광호 계급적 컬럼선택라인구조를 가지는 반도체 메모리 장치
US5729501A (en) * 1995-09-08 1998-03-17 International Business Machines Corporation High Speed SRAM with or-gate sense
KR100203145B1 (ko) * 1996-06-29 1999-06-15 김영환 반도체 메모리 소자의 뱅크 분산 방법
KR100311035B1 (ko) * 1997-11-21 2002-02-28 윤종용 효율적으로 배치된 패드들을 갖는 반도체 메모리 장치
US6002275A (en) * 1998-02-02 1999-12-14 International Business Machines Corporation Single ended read write drive for memory
US6038634A (en) * 1998-02-02 2000-03-14 International Business Machines Corporation Intra-unit block addressing system for memory
US6118726A (en) * 1998-02-02 2000-09-12 International Business Machines Corporation Shared row decoder
US6246630B1 (en) 1998-02-02 2001-06-12 International Business Machines Corporation Intra-unit column address increment system for memory
US6944087B2 (en) * 2001-02-24 2005-09-13 Intel Corporation Method and apparatus for off boundary memory access
US6347052B1 (en) 2000-08-31 2002-02-12 Advanced Micro Devices Inc. Word line decoding architecture in a flash memory
US7106639B2 (en) * 2004-09-01 2006-09-12 Hewlett-Packard Development Company, L.P. Defect management enabled PIRM and method
US9817595B2 (en) 2016-01-28 2017-11-14 Apple Inc. Management of peak power consumed by multiple memory devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4635233A (en) * 1983-09-12 1987-01-06 Hitachi, Ltd. Semiconductor memory device
US4788664A (en) * 1985-12-10 1988-11-29 Mitsubishi Denki Kabushiki Kaisha Word line drive circuit
US4941129A (en) * 1987-08-28 1990-07-10 Hitachi, Ltd. Semiconductor memory device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS589285A (ja) * 1981-07-08 1983-01-19 Toshiba Corp 半導体装置
JPS58147884A (ja) * 1982-02-26 1983-09-02 Toshiba Corp ダイナミック型半導体記憶装置
JPS60231996A (ja) * 1984-04-28 1985-11-18 Mitsubishi Electric Corp 半導体記憶装置
JPS60234295A (ja) * 1984-05-04 1985-11-20 Fujitsu Ltd 半導体記憶装置
NL8602178A (nl) * 1986-08-27 1988-03-16 Philips Nv Geintegreerde geheugenschakeling met blokselektie.
KR880008330A (ko) * 1986-12-30 1988-08-30 강진구 스테이틱 램의 프리차아지 시스템
JPS643896A (en) * 1987-06-24 1989-01-09 Mitsubishi Electric Corp Semiconductor dynamic ram
DE3776798D1 (de) * 1987-11-23 1992-03-26 Philips Nv Schnell arbeitender statischer ram-speicher mit grosser kapazitaet.

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4635233A (en) * 1983-09-12 1987-01-06 Hitachi, Ltd. Semiconductor memory device
US4788664A (en) * 1985-12-10 1988-11-29 Mitsubishi Denki Kabushiki Kaisha Word line drive circuit
US4941129A (en) * 1987-08-28 1990-07-10 Hitachi, Ltd. Semiconductor memory device

Also Published As

Publication number Publication date
ITMI921988A1 (it) 1994-02-13
DE4226825C2 (de) 1997-05-15
FR2680428B1 (fr) 1995-05-19
JPH05198164A (ja) 1993-08-06
JPH0713868B2 (ja) 1995-02-15
IT1256055B (it) 1995-11-23
ITMI921988A0 (it) 1992-08-13
TW220010B (de) 1994-02-01
US5327389A (en) 1994-07-05
FR2680428A1 (fr) 1993-02-19
KR930005025A (ko) 1993-03-23
KR950004853B1 (ko) 1995-05-15
GB9217372D0 (en) 1992-09-30
GB2259383A (en) 1993-03-10

Similar Documents

Publication Publication Date Title
DE4220211C2 (de) Spaltenauswahlschaltung
DE69534709T2 (de) Herstellungsverfahren einer Halbleiteranordnung
DE4226825C2 (de) Halbleiterspeichervorrichtung mit einer Blockauswahlfunktion mit geringem Stromverbrauch
DE4100670C2 (de) Halbleiterspeichervorrichtung mit eingebautem Cache-Speicher und Verfahren zum Betreiben einer solchen
DE3939337C2 (de)
DE4322994C2 (de) Halbleiterspeichervorrichtung und Verfahren zum Setzen des Test-Modus einer Halbleiterspeichervorrichtung
DE3916784C2 (de) Speicherzellenfeld und Verfahren zum Schreiben von Daten in das Speicherzellenfeld
DE102007063812B3 (de) Verfahren und Vorrichtung zum Kommunizieren von Befehls- und Adresssignalen
DE102006062312B4 (de) Halbleiterspeicherbauelement mit aufgeteiltem Speicherfeld
DE3334556A1 (de) Halbleiterspeichervorrichtung
DE4211844A1 (de) Halbleiterspeichereinrichtung
DE19823584B4 (de) Halbleiterspeicherbauelement
DE112020006398T5 (de) Geräte, systeme und verfahren zur fehlerkorrektur
DE3618136C2 (de)
DE10302346A1 (de) Halbleiterspeicherbaustein mit aufgeteiltem Speicherzellenfeld
DE4005992C2 (de) Halbleiterspeichervorrichtung mit verringertem Wortleitungskopplungsrauschen
DE10135065B4 (de) Halbleiterspeichervorrichtung und Verfahren für den Zugriff auf eine Speicherzelle
DE3072204T2 (de) Halbleiterspeicheranordnung.
DE10155102B4 (de) Verfahren und Vorrichtung zum Auffrischen (Refreshing) von Halbleiterspeichern
DE10227806B4 (de) Halbleiterspeichereinrichtung mit Hochgeschwindigkeitsbetrieb und Verfahren zum Verwenden und Entwerfen derselben
DE4020895A1 (de) Halbleiterspeichereinrichtung zum speichern von daten mit einer mehrzahl von bits und betriebsverfahren fuer diese
DE4312086A1 (de) Halbleiterspeichereinrichtung und Betriebsverfahren dafür
DE19757889A1 (de) Halbleiterspeichereinrichtung mit Testmodus
DE10248047B4 (de) Halbleiterspeichervorrichtung mit unterteilter Wortleitungsstruktur
DE10020554B4 (de) Halbleiterspeicherbauelement mit Spaltenauswahlschaltung und Aufbauverfahren hierfür

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R071 Expiry of right
R071 Expiry of right