DE102019129110A1 - Verstärkungsregelungen für schreibhilfe - Google Patents

Verstärkungsregelungen für schreibhilfe Download PDF

Info

Publication number
DE102019129110A1
DE102019129110A1 DE102019129110.0A DE102019129110A DE102019129110A1 DE 102019129110 A1 DE102019129110 A1 DE 102019129110A1 DE 102019129110 A DE102019129110 A DE 102019129110A DE 102019129110 A1 DE102019129110 A1 DE 102019129110A1
Authority
DE
Germany
Prior art keywords
metal
capacitor
line voltage
transistor switch
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019129110.0A
Other languages
English (en)
Inventor
Wei-jer Hsieh
Chiting Cheng
Yangsyu Lin
Shang-Chi Wu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019129110A1 publication Critical patent/DE102019129110A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Semiconductor Memories (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Es wird eine Write-Assist-Schaltung bereitgestellt. Die Write-Assist-Schaltung weist einen Transistorschalter gekoppelt zwischen einem Bitleitungs-Spannungsknoten einer Zellenanordnung und einem Erdungsknoten auf. Ein Wechselrichter kann als Reaktion auf ein Schreibfreigabesignal ein Verstärkungssignal empfangen. Ein Ausgang des Wechselrichters ist mit einem Gate des Transistorschalters gekoppelt. Die Write-Assist-Schaltung weist ferner einen Kondensator aufweisend ein erstes Ende gekoppelt mit dem Bitleitungs-Spannungsknoten und ein zweites Ende gekoppelt mit dem Gateknoten auf. Der Kondensator kann eine Bitleitungsspannung des Bitleitungs-Spannungsknotens als Reaktion auf das Verstärkungssignal von der Erdungsspannung auf einen negativen Wert bringen.

Description

  • PRIORITÄTSANSPRUCH UND QUERVERWEIS
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung Nr. 62/753,760 mit dem Titel „BOOST SCHEMES FOR SRAM WRITE-ASSIST“, eingereicht am 31. Oktober 2019, deren Offenbarung hierin durch Verweis vollinhaltlich aufgenommen wird.
  • ALLGEMEINER STAND DER TECHNIK
  • Eine übliche Art integrierte Speicherschaltung ist eine statische Direktzugriffsspeicher-(SRAM-) Vorrichtung. Eine typische SRAM-Speichervorrichtung weist eine Anordnung von Bitzellen auf, wobei jede der Bitzellen sechs Transistoren aufweist, die zwischen ein oberes Bezugspotential und ein unteres Bezugspotential geschaltet sind. Jede der Bitzellen weist zwei Speicherknoten auf, in welchem Informationen gespeichert werden können. Der erste Knoten speichert die gewünschte Information, während die ergänzenden Informationen am zweiten Speicherknoten gespeichert werden. SRAM-Zellen weisen das vorteilhafte Merkmal auf, dass sie Daten speichern, ohne eine Auffrischung zu benötigen.
  • Die niedrigste VDD-Spannung (positive Stromversorgungsspannung), bei welcher eine SRAM-Bitzelle funktionieren kann, wird als Vccmin bezeichnet. Eine niedrige Zellen-VDD nahe Vccmin verringert Ableitstrom und verringert auch das Auftreten von Lesefehlern. Eine hohe Zellen-VDD verbessert jedoch die Wahrscheinlichkeit erfolgreicher Schreibvorgänge. Somit ist die Vccmin durch den Schreibvorgang begrenzt.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung sind am besten verständlich aus der folgenden ausführlichen Beschreibung gelesen in Zusammenhang mit den beigefügten Figuren. Dabei ist festzuhalten, dass im Einklang mit der gängigen Praxis in der Industrie verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. In der Tat können die Abmessungen der verschiedenen Merkmale zum Zweck einer größeren Klarheit der Erörterung beliebig vergrößert oder verkleinert werden.
    • 1 ist eine schematische Darstellung einer Vorrichtung mit einer ersten Verstärkungsschaltung im Einklang mit einigen Ausführungsformen.
    • 2 ist eine Grafik, welche die modellierten Ergebnisse der Verwendung der ersten Verstärkungsschaltung im Einklang mit einigen Ausführungsformen zeigt.
    • 3 ist eine schematische Darstellung, welche Aspekte einer alternativen Ausführungsform der ersten Verstärkungsschaltung im Einklang mit einigen Ausführungsformen zeigt.
    • 4 ist eine schematische Darstellung einer Vorrichtung mit einer zweiten Verstärkungsschaltung im Einklang mit einigen Ausführungsformen.
    • 5 ist eine schematische Darstellung, welche Aspekte einer alternativen Ausführungsform der zweiten Verstärkungsschaltung im Einklang mit einigen Ausführungsformen zeigt.
    • 6 ist eine schematische Darstellung, welche eine erste Beispielumsetzung von Metallkondensatoren im Einklang mit einigen Ausführungsformen zeigt.
    • 7 ist eine schematische Darstellung, welche eine zweite Beispielumsetzung von Metallkondensatoren im Einklang mit einigen Ausführungsformen zeigt.
    • 8 ist eine schematische Darstellung, welche eine dritte Beispielumsetzung von Metallkondensatoren im Einklang mit einigen Ausführungsformen zeigt.
    • 9A, 9B und 9C sind schematische Darstellungen, welche eine vierte Beispielumsetzung von Metallkondensatoren im Einklang mit einigen Ausführungsformen zeigt.
    • 10A und 10B sind schematische Darstellungen, welche unterschiedliche Längen für Metallstreifen von Metallkondensatoren für die erste Verstärkungsschaltung im Einklang mit einigen Ausführungsformen zeigt.
    • 10C ist eine Grafik, welche die modellierten Ergebnisse der unterschiedlichen Längen für Metallstreifen von Metallkondensatoren der ersten Verstärkungsschaltung im Einklang mit einigen Ausführungsformen zeigt.
    • 10D ist eine Grafik, welche die modellierten Stromverbrauchsergebnisse für einen Schreibhilfevorgang (wirte assist) bei Verwendung unterschiedlicher Längen für Metallstreifen, welche Metallkondensatoren der ersten Verstärkungsschaltung (boost circuit) bilden, im Einklang mit einigen Ausführungsformen zeigt.
    • 11A und 11B sind schematische Darstellungen, welche unterschiedliche Längen für Metallstreifen von Metallkondensatoren der zweiten Verstärkungsschaltung im Einklang mit einigen Ausführungsformen zeigen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen, oder Beispiele, zum Umsetzen verschiedener Merkmale des bereitgestellten Gegenstands dar. Spezifische Beispiele von Komponenten und Anordnungen sind nachfolgend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Dies sind natürlich nur Beispiele und nicht als Einschränkung auszulegen. Zum Beispiel kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, in welchen das erste Merkmal und das zweite Merkmal in direktem Kontakt miteinander gebildet sind, und kann ebenfalls Ausführungsformen umfassen, in welchen zusätzliche Merkmale zwischen dem ersten Merkmal und dem zweiten Merkmal gebildet sein können, sodass das erste Merkmal und das zweite Merkmal nicht in direktem Kontakt miteinander sein können. Darüber hinaus kann die vorliegende Offenbarung Bezugsziffern und/oder -Zeichen in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Vereinfachung und Klarheit, und schreibt für sich selbst keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Ferner können Begriffe räumlicher Beziehungen, wie zum Beispiel „unterhalb“, „darunter“, „niedriger“, „oberhalb“, „obere/r“ und dergleichen hierin zum Zweck einer einfacheren Beschreibung der Beziehung eines in den Figuren dargestellten Elements oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en) verwendet werden. Die Begriffe räumlicher Beziehungen sollen dazu dienen, verschiedene Ausrichtungen der Vorrichtung bei der Verwendung oder im Betrieb zusätzlich zur in den Figuren abgebildeten Ausrichtung einzuschließen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen) und die hierin verwendeten Begriffe räumlicher Beziehungen können somit auch dementsprechend ausgelegt werden.
  • Die Offenbarung stellt Verstärkungsschaltungen bereit, welche eine ausgewogenere negative Bitleitungsspannung („NVSS“) über eine Mehrzahl von Speicherzellen, welche mit der Bitleitung verbunden sind, zum Optimieren der Schreibleistung bei gleichzeitigem Minimieren des Einflusses auf die Transistorzuverlässigkeit ermöglichen. Darüber hinaus stellt die Offenbarung Verstärkungsschaltungen bereit, welche eine ausgewogenere Verstärkungsspannung („BVDD“) über eine Mehrzahl von Speicherzellen, welche mit einer Wortleitung verbunden sind, zum Optimieren der Schreibleistung bei gleichzeitigem Minimieren des Einflusses auf die Transistorzuverlässigkeit ermöglichen. Dies ist vorteilhaft für eine Reihe von Schaltung-auf-Chip-Vorrichtungen, sowie auch andere Schaltungen, wie zum Beispiel SRAM-Speicheranordnungen. Im Einklang mit den Prinzipien der vorliegenden Erfindung konstruierte Ausführungsformen stellen eine verbesserte Schreibhilfe bereit.
  • 1 zeigt eine Vorrichtung 100 aufweisend eine erste Verstärkungsschaltung im Einklang mit einigen Ausführungsformen. Die Vorrichtung 100 kann eine Schaltung aufweisend eine Speichervorrichtung, wie zum Beispiel eine SRAM-Vorrichtung, sein. Die Vorrichtung 100 weist eine erste Verstärkungsschaltung (auch als eine Bitleitungs-Verstärkungsschaltung 102 bezeichnet) gekoppelt mit einer Schreibtreiberschaltung 104 auf. Die Vorrichtung 100 weist ferner eine Zellenanordnung 112 und eine Wortleitungstreiberschaltung 114 auf. Die Zellenanordnung 112 weist eine Mehrzahl von Bitzellen angeordnet in einer Matrix einer Mehrzahl von Zeilen und Spalten auf. Jede der Mehrzahl von Zeilen weist eine erste Mehrzahl von Bitzellen auf, und jede der Mehrzahl von Spalten weist eine zweite Mehrzahl von Bitzellen auf. Jede der ersten Mehrzahl von Bitzellen jeder der Mehrzahl von Zeilen ist mit einer von mehreren Wortleitungen verbunden, und jede der zweiten Mehrzahl von Bitzellen jeder der Mehrzahl von Spalten ist mit einem Paar von Bitleitungen (nämlich einer Bitleitung und einer umgekehrten Bitleitung (BL/BLB)) verbunden. Jede der Bitzellen der Zellenanordnung 112 ist als ein Paar von kreuzgekoppelten Wechselrichtern ausgebildet, welche den darin gespeicherten Datenzustand verstärken können, das heißt, der Wahrdatenknoten verstärkt den Komplementärdatenknoten, und umgekehrt. Das bedeutet, jede der Bitzellen der Zellenanordnung 112 ist dafür ausgelegt, ein Bit an Information (das bedeutet, den Bitwert 0 oder 1) zu speichern.
  • Die Wortleitungstreiberschaltung 114 kann eine der Mehrzahl von Wortleitungen (das bedeutet, WL1, ..., WLn) auswählen und die gewählte Wortleitung auf eine vorher festgelegte Spannung laden. Die Schreibtreiberschaltung 104 kann ein Bit an Information in Bitzellen schreiben, welche mit der aus der Mehrzahl von Wortleitungen ausgewählten Wortleitung verbunden sind. Die Schreibtreiberschaltung 104 weist einen ersten Wechselrichter (INV1) durch einen Schreibspaltenmultiplexer-Auswahltransistor (N2) mit einer Bitleitung (BL) gekoppelt, und einen zweiten Wechselrichter (INV2), durch einen Schreibspaltenmultiplexer-Transistor (N3) mit der umgekehrten Bitleitung (BLB) gekoppelt, auf. Die dargestellte Figur zeigt, wie eine logische „0“ durch den Treiber INV1 in den Datenknoten einer Bitzelle geschrieben wird. Eine logische „0“ wird als solche durch den Treiber INV2 in den Komplementärdatenknoten geschrieben.
  • Die Bitleitungs-Verstärkungsschaltung 102 kann die Schreibvorgänge in der Zellenanordnung 112 unterstützen. Zum Beispiel kann die Bitleitungs-Verstärkungsschaltung 102 die Vccmin-Schreibleistung optimieren, während sie den Einfluss auf die Transistorzuverlässigkeit minimiert. In Beispielausführungsformen kann die Bitleitungs-Verstärkungsschaltung 102 entweder mit einem nahen Ende oder mit einem entfernten Ende des Paares von Bitleitungen (BL/BLB) gekoppelt werden. Das nahe Ende des Paares von Bitleitungen ist ein Ende näher an der Schreibtreiberschaltung 104, und das entfernte Ende ist ein Ende weiter entfernt von der Schreibtreiberschaltung 104, oder umgekehrt.
  • Die Bitleitungs-Verstärkungsschaltung 102 weist einen ersten Metallkondensator C1 106, eine erste Logikvorrichtung 108 und eine Entladungsvorrichtung N1 110 auf. Ein Verstärkungssignal (boost signal) wird mit einem Eingang der ersten Logikvorrichtung 108 verbunden. Die erste Logikvorrichtung 108 kann das Verstärkungssignal umkehren. Der Ausgang der ersten Logikvorrichtung 108 ist an einem Knoten 2 mit einem Gate der Entladungsvorrichtung N1 110 verbunden. In Beispielausführungsformen ist die erste Logikvorrichtung 108 eine Wechselrichterschaltung, zum Beispiel ein NICHT-Logikgate. Der Umfang der Offenbarung umfasst jedoch auch andere Arten von Logikgates.
  • Die Entladungsvorrichtung N1 110 ist zwischen einen ersten Knoten (auch als Knoten 1 bezeichnet), welcher der Ursprung der Erdung des BL-Entladungspfads ist, und die Erdung (VSS) geschaltet. In Beispielausführungsformen ist die Entladungsvorrichtung N1 110 ein Transistor, zum Beispiel ein n-Kanal-Metalloxidhalbleiter- (nMOS-) Transistor. Der Umfang der Offenbarung umfasst jedoch auch andere Arten von Transistoren. Der erste Metallkondensator C1 106 ist zwischen den Knoten 1 und den Knoten 2 geschaltet, das heißt, zwischen das Gate der Entladungsvorrichtung N1 110 und die NVSS. Der erste Metallkondensator C1 106 der Bitleitungs-Verstärkungsschaltung 102 wird unter Bezugnahme auf die 6, 7, 8, 9A, 9B, 9C, 10A, 10B, 10C und 10D der Offenbarung ausführlicher erörtert.
  • In Beispielausführungsformen kann das Verstärkungssignal mit einem Schreibfreigabesignal verknüpft sein und auf das Schreibfreigabesignal reagieren. Eine Verstärkungssignalschaltung (nicht gezeigt) kann bereitgestellt werden, um das Verstärkungssignal zu erzeugen, welches mit dem Schreibfreigabesignal verknüpft ist. Wenn das Schreibfreigabesignal zum Beispiel auf ein logisches Hoch wechselt, welches die Einleitung des Schreibvorgangs anzeigt, kann das Verstärkungssignal ebenfalls auf ein logisches Hoch wechseln. Wenn das Schreibfreigabesignal hingegen auf ein logisches Tief wechselt, welches ein Ende des Schreibvorgangs anzeigt, kann das Verstärkungssignal ebenfalls auf ein logisches Tief wechseln. In manchen Beispielen wird das Schreibfreigabesignal um eine vorher festgelegte Zeit verzögert, um das Verstärkungssignal bereitzustellen.
  • Während Schreibvorgängen ist das Verstärkungssignal auf einem logischen Tief, bevor das Schreibfreigabesignal (am Beginn des Schreibvorgangs/der Schreibperiode) auf ein logisches Hoch wechselt. Somit ist der Knoten 2 der Bitleitungs-Verstärkungsschaltung 102 auf einem logischen Hoch, welches die Entladungsvorrichtung N1 110 einschaltet und den ersten Metallkondensator C1 106 auflädt. Darüber hinaus ist der Knoten 1 durch die Entladungsvorrichtung N1 110 auch mit der Erdung verbunden, wenn das Verstärkungssignal auf einem logischen Tief ist.
  • Wenn das Schreibfreigabesignal auf ein logisches Hoch wechselt (am Beginn des Schreibvorgangs/der Schreibperiode), wechselt auch das Verstärkungssignal auf ein logisches Hoch, welches die Entladungsvorrichtung N1 110 ausschaltet und zur selben Zeit eine Entladung vom ersten Metallkondensator C1 106 bewirkt, was eine Spannung des Knotens 1 von der Erdung auf einen negativen Wert bringt. Diese negative Spannung wird dem Paar von Bitleitungen (BL/BLB) bereitgestellt, was eine Verstärkung für den in die Bitzellen, welche mit den Bitleitungen (BL/BLB) gekoppelt sind, vorgenommenen Schreibvorgang bereitstellt.
  • 2 ist eine Grafik, welche modellierte Ergebnisse 200 der Verwendung des ersten Metallkondensators C1 106 im Vergleich zur Verwendung eines MOS-Kondensators für unterschiedliche Betriebsspannungen der Zellenanordnung 112 darstellt. Zum Beispiel zeigt die erste Kurve 202 die modellierten Ergebnisse der Verwendung nur des ersten Metallkondensators 106 in einer Bitleitungs-Verstärkungsschaltung 102 am entfernten Ende für verschiedene Betriebsspannungen der Zellenanordnung 112. Ferner zeigt die zweite Kurve 204 die modellierten Ergebnisse der Verwendung nur des ersten Metallkondensators C1 106 in einer Bitleitungs-Verstärkungsschaltung 102 am nahen Ende für verschiedene Betriebsspannungen der Zellenanordnung 112. Außerdem zeigt die dritte Kurve 206 die modellierten Ergebnisse der Verwendung nur eines MOS-Kondensators in einer Write-Assist-Schaltung am entfernten Ende für verschiedene Betriebsspannungen der Zellenanordnung 112. Und schließlich zeigt die vierte Kurve 208 die modellierten Ergebnisse der Verwendung nur eines MOS-Kondensators in einer Write-Assist-Schaltung am nahen Ende für verschiedene Betriebsspannungen der Zellenanordnung 112.
  • Die Grafik zeigt, dass bei Verwendung nur eines MOS-Kondensators die Ergebnisse am nahen Ende in einem negativen Bitleitungsspannungswert größer sind als die Werte am entfernten Ende (wie auf der Y-Achse gezeigt). Dieses Ergebnis entsteht unabhängig von der Betriebsspannung der Zellenanordnung 112 (wie auf der X-Achse gezeigt). Die Differenz ist jedoch ausgeprägter (z.B. nahe > entfernt), wenn die Betriebsspannung zunimmt. Im Gegensatz dazu sind bei Verwendung des ersten Metallkondensators C1 106 in einer Write-Assist-Schaltung am entfernten Ende die Ergebnisse am entfernten Ende negativer als jene am nahen Ende. Dieses Ergebnis entsteht wiederum unabhängig von der Betriebsspannung der Zellenanordnung 112. Die Differenz ist jedoch größer (z.B. entfernt > nahe), wenn die Betriebsspannung zunimmt.
  • 3 zeigt die Vorrichtung 100 mit einer alternativen Ausführungsform der Bitleitungs-Verstärkungsschaltung 102' im Einklang mit einigen Ausführungsformen. In dieser alternativen Ausführungsform wird zusätzlich zum ersten Metallkondensator C1 106, ein erster MOS-Kondensator 302 parallel zum ersten Metallkondensator C1 106 hinzugefügt. Das Hinzufügen des ersten MOS-Kondensators 302 parallel zum ersten Metallkondensator C1 106 kann die Grundflächen- oder Raumanforderungen des ersten Metallkondensators C1 106 verringern.
  • 4 zeigt die Vorrichtung 100 mit einer zweiten Verstärkungsschaltung im Einklang mit Beispielausführungsformen. Wie in 4 gezeigt, weist die Vorrichtung 100 eine zweite Verstärkungsschaltung (auch als eine Wortleitungs-Verstärkungsschaltung 402 bezeichnet) auf. Die Wortleitungs-Verstärkungsschaltung 402 ist mit der Wortleitungs-Treiberschaltung 114 gekoppelt. Wie oben angegeben kann die Wortleitungs-Treiberschaltung 114 während der Schreibvorgänge eine der Mehrzahl von Wortleitungen der Zellenanordnung 112 auswählen und die ausgewählte aus der Mehrzahl von Wortleitungen auf eine vorher festgelegte Spannung laden. Die Wortleitungs-Verstärkungsschaltung 402 kann die Ladung auf der ausgewählten der Mehrzahl von Wortleitungen verstärken, um Schreibvorgänge in der Zellenanordnung 112 zu unterstützen. Die Wortleitungs-Verstärkungsschaltung 402 ist an einem Knoten 3, der auch als ein Verstärkungsknoten bezeichnet wird, mit der Wortleitungs-Treiberschaltung 114 verbunden.
  • Die Wortleitungs-Verstärkungsschaltung 402 weist einen zweiten Metallkondensator C2 406, einen ersten Transistor P1 408 und einen zweiten Transistor P2 410 auf. Der erste Transistor P1 408 und der zweite Transistor P2 410 sind zwischen die VDD und den Knoten 3 geschaltet. Das Gate des ersten Transistors P1 408 ist mit einem Knoten 4 verbunden. Das Gate des zweiten Transistors P2 410 ist mit dem Knoten 3 verbunden. Der zweite Metallkondensator C2 406 ist zwischen den Knoten 3 und den Knoten 4 geschaltet. Das Verstärkungssignal ist durch den Knoten 4 mit einer ersten Stelle des zweiten Metallkondensators C2 406 verbunden. Der erste Transistor P1 408 wird auch als eine Vorladevorrichtung bezeichnet. In Beispielausführungsformen können der erste Transistor P1 408 und der zweite Transistor P2 410 p-Kanal-MOS-Transistoren sein. Der Umfang der Offenbarung umfasst jedoch auch andere Arten von Transistoren. Der zweite Metallkondensator C2 406 wird unter Bezugnahme auf die 6, 7, 8, 9A, 9B, 9C, 11A und 11B der Offenbarung ausführlicher erörtert.
  • Während des Betriebs, wenn das Verstärkungssignal auf ein logisches Hoch wechselt, wird der erste Transistor P1 408 ausgeschaltet, wodurch der Knoten 3 von der VDD getrennt wird. Wenn das Verstärkungssignal auf ein logisches Hoch wechselt, wird außerdem der zweite Metallkondensator C2 406 auf eine höhere Spannung als die VDD geladen. Somit wird die Spannung am Knoten 3 auf eine höhere Spannung als die VDD verstärkt (das bedeutet, auf eine verstärkte VDD (BVDD)). Die verstärkte Spannung (BVDD) wird dann über die Wortleitungs-Treiberschaltung 114 der ausgewählten der Mehrzahl von Wortleitungen zugeführt. Die verstärkte Spannung kann die Schreibvorgänge in der Zellenanordnung 112 unterstützen.
  • 5 zeigt die Vorrichtung 100 mit einer alternativen Ausführungsform der Wortleitungs-Verstärkungsschaltung 402' im Einklang mit einigen Ausführungsformen. In dieser alternativen Ausführungsform, wird ein zweiter MOS-Kondensator 502 parallel zum zweiten Metallkondensator C2 406 hinzugefügt. Das Hinzufügen des zweiten MOS-Kondensators 502 parallel zum zweiten Metallkondensator C2 406 verringert die Grundflächenanforderungen des zweiten Metallkondensators C2 406.
  • 6 zeigt eine erste Beispielumsetzung 600 des ersten Metallkondensators C1 106 und des zweiten Metallkondensators C2 406 im Einklang mit einigen Ausführungsformen. In einer ersten Beispielumsetzung 600 werden die Metallkondensatoren unter Verwendung zweier im Wesentlichen paralleler Metallplatten in zwei Metallschichten, welche durch ein dielektrisches Material getrennt sind, gebildet. Eine erste Metallplatte der zwei im Wesentlichen parallelen Metallplatten, welche in einer ersten Metallschicht gebildet ist, ist mit einem ersten Knoten verbunden. Eine zweite Metallplatte der im zwei Wesentlichen parallelen Metallplatten, welche in einer zweiten Metallschicht gebildet ist, welche sich von der ersten Metallschicht der ersten Metallplatte unterscheidet, ist mit einem zweiten Knoten verbunden, wodurch ein Kondensator zwischen dem ersten Knoten und dem zweiten Knoten gebildet wird. Ein Kapazitätswert in der ersten Beispielumsetzung 600 wird durch Variieren der Abmessungen der Metallplatten variiert.
  • Zum Beispiel, und wie in 6 gezeigt, weist die erste Beispielumsetzung 600 eine erste Metallplatte 602 und eine zweite Metallplatte 604 im Wesentlichen parallel zur ersten Metallplatte 602 auf. Die erste Metallplatte 602 wird in der Metallschicht 3 gebildet, und die zweite Metallplatte 604 wird in der Metallschicht 4 gebildet. Die erste Metallplatte 602 ist mit einer ersten Metallleitung 606 verbunden, welche mit einem ersten Knoten (nämlich dem Knoten A) verbunden ist, und die zweite Metallplatte 604 ist über eine Durchkontaktierung 610 mit einer zweiten Metallleitung 608 verbunden. Die zweite Metallleitung 608 ist mit einem zweiten Knoten (nämlich dem Knoten B) verbunden, wodurch ein Kondensator zwischen Knoten A und Knoten B gebildet wird. Knoten A und Knoten B können jeweils einer der Knoten 1, Knoten 2, Knoten 3 oder Knoten 4 der Speichervorrichtung 100 sein. Ein Kapazitätswert in der ersten Beispielumsetzung 600 kann durch Konfigurieren der Abmessungen der ersten Metallplatte 602 und der zweiten Metallplatte 604 auf einen gewünschten Kapazitätswert eingestellt werden.
  • Die erste Metallleitung 608 und die zweite Metallleitung 610 werden auch in einer Metallschicht 3 gebildet. Die zweite Metallplatte 604 ist im Wesentlichen parallel zur ersten Metallplatte 602 und ist durch einen vorher festgelegten Spalt von der ersten Metallplatte 602 getrennt. In Beispielausführungsformen kann der vorher festgelegte Spalt mit einem dielektrischen Material gefüllt werden. Das dielektrische Material kann ein Polymer, wie zum Beispiel Polybenzoxazol (PBO), Polyimid, Benzocyclobuten (BCB) oder dergleichen; ein Nitrid, wie zum Beispiel Siliziumnitrid oder dergleichen; ein Oxid, wie zum Beispiel Siliziumoxid, Phosphorsilikatglas (PSG), Borosilikatglas (BSG), bordotiertes Phosphorsilikatglas (BPSG) oder dergleichen; dergleichen oder eine Kombination davon enthalten. Der Umfang der Offenbarung umfasst jedoch auch andere Arten von dielektrischen Materialien.
  • Obwohl die erste Metallplatte 602 derart gezeigt ist, dass sie in Metallschicht 3 gebildet ist, und die zweite Metallplatte 604 derart gezeigt ist, dass sie in Metallschicht 4 gebildet ist, umfasst der Umfang der Offenbarung auch andere Metallschichten sowohl für die erste Metallplatte 602 als auch für die zweite Metallplatte 604. Obwohl darüber hinaus die erste Metallleitung 608 und die zweite Metallleitung 610 derart gezeigt sind, dass sie in derselben Metallschicht gebildet werden, wie die erste Metallplatte 602 (nämlich der Metallschicht 3), ist für Fachleute nach dem Durchlesen dieser Offenbarung offensichtlich, dass die erste Metallleitung 608 und die zweite Metallleitung 610 in derselben Metallschicht gebildet werden können, wie die zweite Metallplatte 604 (nämlich der Metallschicht 4). Abmessungen und Formen sowohl der ersten Metallplatte 602 als auch der zweiten Metallplatte 604 können auf einem gewünschten Kapazitätswert beruhen.
  • In Beispielausführungsformen ist eine erste Metallschicht (auch als eine Metallschicht 1 bezeichnet) im Allgemeinen die unterste Metallschicht in einer integrierten Schaltung (CI). Das bedeutet, die Metallschicht 1 ist die Metallschicht, welche am nächsten beim Substrat angeordnet ist, auf welchem die Metallschichten gebildet werden. Eine zweite Metallschicht (auch als eine Metallschicht 2 bezeichnet) ist die über der Metallschicht 1 ohne irgendeine andere Metallschicht zwischen der Metallschicht 1 und der Metallschicht 2 gebildete Metallschicht. Desgleichen ist eine dritte Metallschicht (auch als die Metallschicht 3 bezeichnet) die nächste über der Metallschicht 2 ohne irgendeine andere Metallschicht zwischen der Metallschicht 2 und der Metallschicht 3 gebildete Metallschicht. In derselben Weise ist eine vierte Metallschicht (auch als die Metallschicht 4 bezeichnet) die nächste über der Metallschicht 3 ohne irgendeine andere Metallschicht zwischen der Metallschicht 3 und der Metallschicht 4 gebildete Metallschicht. Die Abfolge von Metallschichten wird auf diese Art und Weise fortgesetzt, bis eine oberste Metallschicht gebildet wird, zum Beispiel die achte Metallschicht (auch als Metallschicht 8 bezeichnet) gebildet über der siebten Metallschicht (auch als Metallschicht 7 bezeichnet) ohne irgendeine andere Metallschicht zwischen der Metallschicht 7 und der Metallschicht 8. Es versteht sich, dass die Offenbarung nicht auf irgendeine bestimmte Anzahl von Metallschichten begrenzt ist.
  • 7 zeigt eine zweite Beispielumsetzung 700 des ersten Metallkondensators C1 106 und des zweiten Metallkondensators C2 406 im Einklang mit einigen Ausführungsformen. Die zweite Beispielumsetzung 700, deren Art auch als Handumklammerungsform (hand clasping style) bezeichnet wird, weist zwei Unterkondensatoren auf, nämlich einen ersten Unterkondensator und einen zweiten Unterkondensator, die parallel zueinander gebildet werden. Die zwei Unterkondensatoren werden aus zwei Sätzen von Metallstreifen gebildet. Zum Beispiel wird ein erster Unterkondensator aus einem ersten Satz von Metallstreifen gebildet, und ein zweiter Unterkondensator wird parallel zum ersten Unterkondensator aus einem zweiten Satz von Metallstreifen gebildet. Die Metallstreifen des ersten Satzes werden parallel zueinander angeordnet, wodurch sie einen Kondensator zwischen jeweils zwei aufeinanderfolgenden Metallstreifen bilden. Ebenso werden die Metallstreifen des zweiten Satzes parallel zueinander angeordnet, wodurch sie einen Kondensator zwischen jeweils zwei aufeinanderfolgenden Metallstreifen bilden. Ein Kapazitätswert jedes der zwei Unterkondensatoren hängt von einer Anzahl von Metallstreifen und den Abmessungen der Metallstreifen in jedem betreffenden Satz von Metallstreifen und einer Länge jedes der Metallstreifen ab. Ein Gesamtkapazitätswert in der zweiten Beispielumsetzung 700 wird als eine Summe der zwei durch die zwei Sätze von Metallstreifen gebildeten Unterkondensatoren ermittelt.
  • Zum Beispiel, und wie in 7 gezeigt, weist die zweite Beispielumsetzung 700 einen ersten Unterkondensator gebildet aus einem ersten Satz von Metallstreifen 702, und einen zweiten Unterkondensator gebildet aus einem zweiten Satz von Metallstreifen 704 auf. Der erste Satz von Metallstreifen 702 sowie der zweite Satz von Metallstreifen 704 werden in zwei verschiedenen Metallschichten gebildet. Zum Beispiel wird der erste Satz von Metallstreifen 702 in einer Metallschicht 2 gebildet, und der zweiten Satz von Metallstreifen 704 wird in einer Metallschicht 4 gebildet. Der Umfang der Offenbarung umfasst jedoch auch andere Metallschichten.
  • Weiterhin bezugnehmend auf 7 wird der erste Unterkondensator zwischen einem ersten Paar von Metallleitungen (nämlich einer ersten Metallleitung 706 und einer zweiten Metallleitung 708) gebildet. Sowohl die erste Metallleitung 706 als auch die zweite Metallleitung 708 werden in der Metallschicht 1 gebildet, und bilden einen Pfad 1. Ferner ist jeder der Metallstreifen 702 des ersten Satzes durch eine Durchkontaktierung abwechselnd mit der ersten Metallleitung 706 oder der zweiten Metallleitung 708 verbunden. Der zweite Unterkondensator wird zwischen einem zweiten Paar von Metallleitungen gebildet (nämlich einer dritten Metallleitung 710 und einer vierten Metallleitung 712). Sowohl die dritte Metallleitung 710 als auch die vierte Metallleitung 712 werden in der Metallschicht 3 gebildet, und bilden einen Pfad 2. Jeder der Metallstreifen 704 des zweiten Satzes wird durch eine Durchkontaktierung abwechselnd mit der dritten Metallleitung 710 oder der vierten Metallleitung 712 verbunden. Die erste Metallleitung 706 und die dritte Metallleitung 710 sind mit einem ersten Knoten (nämlich dem Knoten A) verbunden, und die zweite Metallleitung 708 und die vierte Metallleitung 712 sind mit einem zweiten Knoten (nämlich dem Knoten B) verbunden, wodurch ein Kondensator zwischen Knoten A und Knoten B gebildet wird. Knoten A und Knoten B können jeweils einer der Knoten 1, Knoten 2, Knoten 3 oder Knoten 4 der Speichervorrichtung 100 sein.
  • Sowohl der erste Satz von Metallstreifen 702 als auch der zweite Satz von Metallstreifen 704 weist eine vorher festgelegte Anzahl von parallel zueinander angeordneten Metallstreifen auf. Ein Kondensator wird zwischen jeweils zwei aufeinanderfolgenden Metallstreifen gebildet. Ein Gesamtkapazitätswert für den ersten Satz von Metallstreifen 702 sowie für den zweiten Satz von Metallstreifen 704 hängt somit von einer Anzahl von Metallstreifen sowie den Abmessungen der Metallstreifen in einem jeweiligen Satz ab. Zum Beispiel weist der erste Satz von Metallstreifen 702 drei Metallstreifen auf und der zweite Satz von Metallstreifen 704 weist sieben Metallstreifen auf. Eine Anzahl von Metallstreifen sowohl für den ersten Satz von Metallstreifen 702 als auch für den zweiten Satz von Metallstreifen 704 kann jedoch basierend auf einem gewünschten Kapazitätswert sowohl des ersten als auch des zweiten Unterkondensators variieren. Somit umfasst der Umfang der Offenbarung eine unterschiedliche Anzahl von Metallstreifen für den ersten Satz von Metallstreifen 702 sowie den zweiten Satz von Metallstreifen 704. Darüber hinaus können auch die Abmessungen sowohl für den ersten Satz von Metallstreifen 702 als auch für den zweiten Satz von Metallstreifen 704 basierend auf einem gewünschten Kapazitätswert des ersten als auch des zweiten Unterkondensators variieren.
  • In Beispielumsetzungen ist jeder der Metallstreifen des ersten Satzes von Metallstreifen 702 parallel zueinander mit Spalten zwischen den Streifen, welche mit einem dielektrischen Material gefüllt sind, angeordnet. Ebenso ist jeder der Metallstreifen des zweiten Satzes von Metallstreifen 704 parallel zueinander mit Spalten zwischen den Streifen, welche mit einem dielektrischen Material gefüllt sind, angeordnet. Ein dielektrisches Beispielmaterial kann ein Polymer, wie zum Beispiel Polybenzoxazol (PBO), Polyimid, Benzocyclobuten (BCB) oder dergleichen; ein Nitrid, wie zum Beispiel Siliziumnitrid oder dergleichen; ein Oxid, wie zum Beispiel Siliziumoxid, Phosphorsilikatglas (PSG), Borosilikatglas (BSG), bordotiertes Phosphorsilikatglas (BPSG) oder dergleichen; dergleichen oder eine Kombination davon enthalten. Der Umfang der Offenbarung umfasst jedoch auch andere dielektrische Materialien.
  • In anderen Beispielumsetzungen kann entweder der erste Unterkondensator oder der zweite Unterkondensator wahlweise deaktiviert werden. Zum Beispiel kann entweder der erste Unterkondensator oder der zweite Unterkondensator wahlweise deaktiviert werden, in dem er von Verstärkungssignalpfad getrennt wird (das bedeutet, Pfad 1 oder Pfad 2 wird getrennt). Der betreffende der ersten und zweiten Unterkondensatoren kann wahlweise deaktiviert werden, um den gewünschten Kapazitätswert zu verändern. In einer anderen Beispielumsetzung kann jeder der Pfade 1 oder 2 einen Schalter (nicht gezeigt) aufweisen, welcher den ersten Unterkondensator beziehungsweise den zweiten Unterkondensator wahlweise aktivieren kann.
  • 8 zeigt eine dritte Beispielumsetzung 800 des ersten Metallkondensators C1 106 und des zweiten Metallkondensators C2 406 im Einklang mit einigen Ausführungsformen. Die dritte Beispielumsetzung 800, die auch als Rasterform bezeichnet wird, weist drei Sätze von Metallstreifen auf. Jeder der drei Sätze von Metallstreifen bildet jeweils einen Unterkondensator. Zum Beispiel wird ein erster Unterkondensator aus einem ersten Satz von parallel zueinander angeordneten Metallstreifen gebildet, ein zweiter Kondensator wird aus einem zweiten Satz von parallel zueinander angeordneten Metallstreifen gebildet, und ein dritter Unterkondensator wird aus einem dritten Satz von parallel zueinander angeordneten Metallstreifen gebildet. Jeder aufeinanderfolgende Metallstreifen sowohl des ersten Satzes von Metallstreifen als auch des zweiten Satzes von Metallstreifen wird abwechselnd mit Metallstreifen des dritten Satzes von Metallstreifen verbunden, wodurch ein Raster gebildet wird. Ein Kapazitätswert jedes der drei Unterkondensatoren hängt von einer Anzahl von Metallstreifen in jedem entsprechenden Satz von Metallstreifen und den Abmessungen jedes der Metallstreifen ab. Ein Gesamtkapazitätswert in der dritten Beispielumsetzung 800 wird als eine Summe der drei durch die drei Sätze von Metallstreifen gebildeten Unterkondensatoren ermittelt.
  • Zum Beispiel, und wie in 8 gezeigt, weist die dritte Umsetzung 800 einen ersten Satz von Metallstreifen 802, einen zweiten Satz von Metallstreifen 804 und einen dritten Satz von Metallstreifen 806 auf. Der dritte Satz von Metallstreifen 806 kann in einer ersten Richtung angeordnet sein, und der erste Satz von Metallstreifen sowie der zweite Satz von Metallstreifen 804 können jeweils in einer zweiten Richtung angeordnet sein. Die zweite Richtung kann lotrecht zur ersten Richtung sein. Jeder der Metallstreifen des ersten Satzes von Metallstreifen 802 und jeder Metallstreifen des zweiten Satzes von Metallstreifen 804 wird mit jedem zweiten Metallstreifen des dritten Satzes von Metallstreifen 806 verbunden, wodurch ein Raster gebildet wird. Das bedeutet, ein erster Metallstreifen sowohl des ersten Satzes von Metallstreifen 802 als auch des zweiten Satzes von Metallstreifen ist mit einem zweiten, vierten, sechsten,... Metallstreifen des dritten Satzes von Metallstreifen 806 verbunden. Und, ein zweiter Metallstreifen sowohl des ersten Satzes von Metallstreifen 802 als auch des zweiten Satzes von Metallstreifen ist mit einem ersten, dritten, fünften, ... Metallstreifen des dritten Satzes von Metallstreifen 806 verbunden.
  • Ein Kondensator wird zwischen jedem der benachbarten Paare von Metallstreifen des ersten Satzes von Metallstreifen 802, des zweiten Satzes von Metallstreifen 804 und des dritten Satzes von Metallstreifen 806 gebildet. Ein Kapazitätswert für den ersten Unterkondensator gebildet durch den ersten Satz von Metallstreifen 702, den zweiten Unterkondensator gebildet durch den zweiten Satz von Metallstreifen 704 und den dritten Unterkondensator gebildet durch den dritten Satz von Metallstreifen 706 hängt von der Anzahl von Metallstreifen in jedem der Sätze und den Abmessungen jedes der Metallstreifen ab. Somit weisen sowohl der erste Satz von Metallstreifen 802 als auch der zweite Satz von Metallstreifen 804 und der dritte Satz von Metallstreifen 806 jeweils eine vorher festgelegte Anzahl von Metallstreifen auf. Zum Beispiel weist der erste Satz von Metallstreifen 802 drei Metallstreifen auf, der zweite Satz von Metallstreifen 804 weist sieben Metallstreifen auf, und der dritte Satz von Metallstreifen 806 weist sechs Metallstreifen auf. Eine Anzahl von Metallstreifen im ersten Satz von Metallstreifen 802, im zweiten Satz von Metallstreifen 804 und im dritten Satz von Metallstreifen 806, kann jedoch basierend auf einem gewünschten Kapazitätswert variieren. Somit umfasst der Umfang der Offenbarung auch eine unterschiedliche Anzahl von Metallstreifen für den ersten Satz von Metallstreifen 802, den zweiten Satz von Metallstreifen 804 sowie den dritten Satz von Metallstreifen 806. Darüber hinaus kann eine Abmessung der Metallstreifen im ersten Satz von Metallstreifen 802, im zweiten Satz von Metallstreifen 804 sowie im dritten Satz von Metallstreifen 806 basierend auf einem gewünschten Kapazitätswert variieren. Ein Streifen des dritten Satzes von Metallstreifen 806 ist mit einem ersten Knoten (nämlich dem Knoten A) verbunden, und ein weiterer Streifen des dritten Satzes von Metallstreifen 806 ist mit einem zweiten Knoten (nämlich dem Knoten B) verbunden, wodurch ein Kondensator zwischen Knoten A und Knoten B gebildet wird. Knoten A und Knoten B können jeweils einer der Knoten 1, Knoten 2, Knoten 3 oder Knoten 4 der Speichervorrichtung 100 sein.
  • Sämtliche der Metallstreifen des ersten Satzes von Metallstreifen 802 sind parallel zueinander mit Spalten zwischen den Metallstreifen, welche mit einem dielektrischen Material gefüllt sind, angeordnet. Ebenso sind sämtliche der Metallstreifen des zweiten Satzes von Metallstreifen 804 parallel zueinander mit Spalten zwischen den Streifen, welche mit einem dielektrischen Material gefüllt sind, angeordnet. Darüber hinaus sind sämtliche der Metallstreifen des dritten Satzes von Metallstreifen 806 parallel zueinander mit Spalten zwischen den Streifen, welche mit einem dielektrischen Material gefüllt sind, angeordnet. Ein dielektrisches Beispielmaterial kann ein Polymer, wie zum Beispiel Polybenzoxazol (PBO), Polyimid, Benzocyclobuten (BCB) oder dergleichen; ein Nitrid, wie zum Beispiel Siliziumnitrid oder dergleichen; ein Oxid, wie zum Beispiel Siliziumoxid, Phosphorsilikatglas (PSG), Borosilikatglas (BSG), bordotiertes Phosphorsilikatglas (BPSG) oder dergleichen; dergleichen oder eine Kombination davon enthalten. Der Umfang der Offenbarung umfasst jedoch auch andere dielektrische Materialien.
  • Darüber hinaus können der erste Satz von Metallstreifen 802, der zweite Satz von Metallstreifen 804 und der dritte Satz von Metallstreifen 806 unterschiedliche Metallschichten sein. Zum Beispiel ist der erste Satz von Metallstreifen 802 in der Metallschicht 2, der zweite Satz von Metallstreifen 804 in der Metallschicht 4, und der dritte Satz von Metallstreifen 806 in der Metallschicht 3 angeordnet. Der Umfang der Offenbarung umfasst jedoch auch andere Metallschichten. In einigen Umsetzungen können zwei aus der Gruppe umfassend den ersten Satz von Metallstreifen 802, den zweiten Satz von Metallstreifen 804 und den dritten Satz von Metallstreifen 806 in einer selben Metallschicht und der verbleibende in einer anderen Metallschicht angeordnet sein. Zum Beispiel können die Metallstreifen des ersten Satzes von Metallstreifen 802 sowie des zweiten Satzes von Metallstreifen 804 in der Metallschicht 2, und der dritte Satz von Metallstreifen 806 in der Metallschicht 3 angeordnet sein.
  • 9A zeigt eine vierte Beispielumsetzung 900 des ersten Metallkondensators C1 106 und des zweiten Metallkondensators C2 406 im Einklang mit einigen Ausführungsformen. Die vierte Beispielumsetzung 900, die auch als Durchkontaktierungsform bezeichnet wird, weist zwei Sätze von Metallstreifen auf. Darüber hinaus weist die vierte Beispielumsetzung 900 eine Mehrzahl von auf den Metallstreifen gebildeten Durchkontaktierungen auf. Die beiden Sätze von Metallstreifen bilden jeweils einen Unterkondensator. Zum Beispiel wird ein erster Unterkondensator aus einem ersten Satz von parallel zueinander angeordneten Metallstreifen gebildet, und ein zweiter Unterkondensator wird aus einem zweiten Satz von parallel zueinander angeordneten Metallstreifen gebildet. Darüber hinaus werden aus der Mehrzahl von Durchkontaktierungen zusätzliche Kondensatoren gebildet. Zum Beispiel bildet sich zwischen zwei benachbarten Durchkontaktierungen jeweils ein Kondensator. Ein Kapazitätswert jedes der zwei Subkondensatoren hängt von einer Anzahl von Metallstreifen in jedem entsprechenden Satz von Metallstreifen, den Abmessungen (das bedeutet, einer Länge, einer Breite und einer Dicke) der Metallstreifen, einer Anzahl von Durchkontaktierungen in jedem entsprechenden Satz von Metallstreifen und den Abmessungen (das bedeutet, einer Länge, einer Breite und einer Dicke) jeder der Durchkontaktierungen ab. Ein Gesamtkapazitätswert in der vierten Beispielumsetzung 900 wird als eine Summe der zwei durch die zwei Sätze von Metallstreifen gebildeten Unterkondensatoren ermittelt.
  • Zum Beispiel, und wie in 9A gezeigt, weist die vierte Beispielumsetzung 900 einen ersten Satz von Metallstreifen 902 und einen zweiten Satz von Metallstreifen 904 auf. Sowohl der erste Satz von Metallstreifen 902 als auch der zweite Satz von Metallstreifen 904 sind in unterschiedlichen Metallschichten angeordnet. Zum Beispiel ist der erste Satz von Metallstreifen 902 in der Metallschicht 2 angeordnet, und der zweite Satz von Metallstreifen 904 ist in der Metallschicht 4 angeordnet. Der Umfang der Offenbarung umfasst jedoch auch andere Metallschichten. In manchen Umsetzungen sind sowohl der erste Satz von Metallstreifen 902 als auch der zweite Satz von Metallstreifen 904 in derselben Metallschicht angeordnet.
  • Sowohl der erste Satz von Metallstreifen 902 als auch der zweite Satz von Metallstreifen 904 weist jeweils eine vorher festgelegte Anzahl von Metallstreifen auf. Zum Beispiel weist der erste Satz von Metallstreifen 902 drei Metallstreifen auf und der zweite Satz von Metallstreifen 904 weist sieben Metallstreifen auf. Eine Anzahl von Metallstreifen kann jedoch basierend auf einem gewünschten Kapazitätswert variieren. Somit umfasst der Umfang der Offenbarung eine unterschiedliche Anzahl von Metallstreifen für den ersten Satz von Metallstreifen 902 sowie für den zweiten Satz von Metallstreifen 904.
  • Der erste Satz von Metallstreifen 902 weist eine erste Mehrzahl von Durchkontaktierungen 906 auf, und der zweite Satz von Metallstreifen 904 weist eine zweite Mehrzahl von Durchkontaktierungen 908 auf. Zwischen jedem der Paare benachbarter Durchkontaktierungen der ersten Mehrzahl von Durchkontaktierungen 906 und der zweiten Mehrzahl von Durchkontaktierungen 908 bildet sich ein Kondensator. Daher kann eine Anzahl von Durchkontaktierungen sowohl in der ersten Mehrzahl von Durchkontaktierungen 906 als auch in der zweiten Mehrzahl von Durchkontaktierungen 908 verändert werden, um einen Kapazitätswert der vierten Beispielumsetzung 900 zu verändern. 9B zeigt eine Beispielquerschnittsansicht der ersten Metallstreifen 902 aufweisend die erste Mehrzahl von Durchkontaktierungen 906. Wie in 9B gezeigt, ist die erste Mehrzahl von Durchkontaktierungen 906 in der Metallschicht 3 gebildet. Der Umfang der Offenbarung umfasst jedoch auch andere Metallschichten. 9C zeigt eine Beispielquerschnittsansicht der zweiten Metallstreifen 904 aufweisend die zweite Mehrzahl von Durchkontaktierungen 908. Wie in 9C gezeigt, ist die zweite Mehrzahl von Durchkontaktierungen 908 in der Metallschicht 5 gebildet. Der Umfang der Offenbarung umfasst jedoch auch andere Metallschichten. Ferner sind sowohl die erste Mehrzahl von Metallstreifen 902 als auch die zweite Mehrzahl von Metallstreifen 904 als zwei Reihen von Durchkontaktierungen aufweisend gezeigt. Der Umfang der Offenbarung umfasst jedoch auch eine andere Anzahl von Reihen von Durchkontaktierungen.
  • Weiterhin bezugnehmend auf 9A sind die Metallstreifen des ersten Satzes von Metallstreifen 902 und des zweiten Satzes von Metallstreifen 904 abwechselnd mit der ersten Metallleitung 910 und der zweiten Metallleitung 912 verbunden. Die erste Metallleitung 910 ist mit einem ersten Knoten (nämlich dem Knoten A) verbunden, und die zweite Metallleitung 912 ist mit einem zweiten Knoten (nämlich dem Knoten B) verbunden. In der vierten Beispielumsetzung bildet sich ein Kondensator zwischen dem Knoten A und dem Knoten B. Knoten A und Knoten B können jeweils einer der Knoten 1, Knoten 2, Knoten 3 oder Knoten 4 der Speichervorrichtung 100 sein.
  • Darüber hinaus können auch die Abmessungen sowohl jedes der Metallstreifen des ersten Satzes von Metallstreifen 902 als auch des zweiten Satzes von Metallstreifen 904 basierend auf einem gewünschten Kapazitätswert variieren. In Beispielausführungsformen sind sämtliche der Metallstreifen des ersten Satzes von Metallstreifen 902 parallel zueinander mit Spalten zwischen den Streifen, welche mit einem dielektrischen Material gefüllt sind, angeordnet. Ebenso sind sämtliche der Metallstreifen des zweiten Satzes von Metallstreifen 904 parallel zueinander mit Spalten zwischen den Streifen, welche mit einem dielektrischen Material gefüllt sind, angeordnet. Beispiele für das dielektrische Material umfassen ein Polymer, wie zum Beispiel Polybenzoxazol (PBO), Polyimid, Benzocyclobuten (BCB) oder dergleichen; ein Nitrid, wie zum Beispiel Siliziumnitrid oder dergleichen; ein Oxid, wie zum Beispiel Siliziumoxid, Phosphorsilikatglas (PSG), Borosilikatglas (BSG), bordotiertes Phosphorsilikatglas (BPSG) oder dergleichen; dergleichen oder eine Kombination davon. Der Umfang der Offenbarung umfasst jedoch auch andere dielektrische Materialien.
  • In Beispielausführungsformen kann eine Länge von Metallstreifen, welche den ersten Metallkondensator C1 106 bilden, basierend auf einer Länge einer Bitleitung der Zellenanordnung 112 variiert werden. Zum Beispiel kann sich die Länge der Metallstreifen, welche den ersten Metallkondensator C1 106 bilden, ungefähr gleich lang erstrecken, wie eine Länge der Bitleitung der Zellenanordnung 112. In manchen Beispielen kann sich die Länge der Metallstreifen des ersten Satzes von Metallstreifen 702, 802 und 902 oder des zweiten Satzes von Metallstreifen 704, 804 und 904 ungefähr gleich lang erstrecken, wie eine Länge der Bitleitung der Zellenanordnung 112. Die erweiterten Längen der Metallstreifen können variiert werden, um den Kapazitätswert sowie eine für die Schreibvorgänge verbrauchte Energiemenge zu variieren.
  • Die 10A und 10B zeigen unterschiedliche Längen für die Metallstreifen, welche den ersten Metallkondensator C1 106 bilden, im Einklang mit einigen Ausführungsformen. Wie in den 10A und 10B gezeigt, weist die Länge der Metallstreifen eine Basislänge 1002 und erweiterte Längen 1004 und 1006 auf. Die erweiterten Längen 1004 und 1006 können sich über die Länge der Bitleitung erstrecken, und können sich daher derart erstrecken, dass sie gleich der Länge einer Bitleitung der Zellenanordnung 112 sind. Zum Beispiel, und wie in den 10A und 10B gezeigt, ist die erweiterte Länge 1004 von 10A, welche einer längeren Bitleitung zugeordnet ist, länger als die erweiterte Länge 1006 von 10B, welche einer kürzeren Bitleitung zugeordnet ist.
  • 10C zeigt eine Grafik 1010, welche modellierte Ergebnisse der Verwendung von Metallstreifen erweiterter Länge für den ersten Metallkondensator C1 106 im Vergleich zur Verwendung einer Verstärkungsschaltung 102 mit langer MOS-Kondensator-Bitleitung für unterschiedliche Betriebsspannungen der Zellenanordnung 112 darstellt. Zum Beispiel zeigt die erste Kurve 1012 die modellierten Ergebnisse von Metallstreifen der Basislänge 1002 für den ersten Metallkondensator C1 106, die zweite Kurve 1014 Zeigt die modellierten Ergebnisse von Metallstreifen erweiterter Länge 1004 und 1006 für den ersten Metallkondensator C1 106, die dritte Kurve 1016 zeigt die modellierten Ergebnisse der Verwendung eines Basislängen-MOS-Kondensators, und die vierte Kurve 1018 zeigt die modellierten Ergebnisse der Verwendung eines MOS-Kondensators erweiterter Länge. Wie in 10C gezeigt, ist mit der Änderung der Länge der Metallstreifen ein Abstand zwischen Spannungswerten für die ersten Metallkondensatoren C1 106 im Vergleich zum MOS-Kondensator geringer.
  • 10D zeigt ein Histogramm 1020 des Energieverbrauchs während Schreibvorgängen für die Zellenanordnung 112. Zum Beispiel zeigt das erste Histogramm 1022 einen Energieverbrauch eines MOS-Kondensators erweiterter Länge, das zweite Histogramm 1024 zeigt einen Energieverbrauch eines MOS-Kondensators mit Basislängen-Bitleitung, ein drittes Histogramm 1026 zeigt einen Energieverbrauch eines ersten Metallkondensators C1 106 erweiterter Länge, und das vierte Histogramm 1028 zeigt einen Energieverbrauch eines ersten Basislängen-Metallkondensators C1 106. Wie im Histogramm 1020 gezeigt, bleibt der Energieverbrauch für die Schreibvorgänge bei der Veränderung der Länge der MOS-Kondensatoren gleich. Der Energieverbrauch der Metallstreifen erweiterter Länge 1004 und 1006 ist jedoch höher als jener von Metallstreifen mit Basislänge 1002 für den ersten Metallkondensator C1 106.
  • In Beispielausführungsformen kann eine Länge von Metallstreifen, welche den zweiten Metallkondensator C2 406 bilden, basierend auf einer Länge einer Wortleitung der Zellenanordnung 112 variiert werden. Zum Beispiel kann die Länge der Metallstreifen, welche den zweiten Metallkondensator C2 406 bilden, ungefähr so weit variiert werden, bis sie gleich einer Länge der Wortleitung der Zellenanordnung 112 ist. In manchen Beispielen kann sich die Länge der Metallstreifen des ersten Satzes von Metallstreifen 702, 802 und 902 oder des zweiten Satzes von Metallstreifen 704, 804 und 904, welche den zweiten Metallkondensator C2 406 bilden, ungefähr gleich lang erstrecken, wie eine Länge der Wortleitung der Zellenanordnung 112. Die Längen der Metallstreifen können variiert werden, um den Kapazitätswert sowie eine für die Schreibvorgänge verbrauchte Energiemenge zu variieren.
  • Die 11A und 11B zeigen unterschiedliche Längen für die Metallstreifen, welche den zweiten Metallkondensator C2 206 bilden, im Einklang mit einigen Ausführungsformen. Wie in den 11A und 11B gezeigt, weist die Länge der Metallstreifen eine Basislänge 1102 und erweiterte Längen 1104 und 1106 auf. Die erweiterten Längen 1104 und 1106 können gleich einer Länge einer Wortleitung der Zellenanordnung 112 sein. Zum Beispiel, und wie in den 11A und 11B gezeigt, ist die erweiterte Länge 1004 von 10A, welche einer längeren Wortleitung zugeordnet ist, länger als die erweiterte Länge 1006 von 10B, welche einer kürzeren Bitleitung zugeordnet ist.
  • In Beispielausführungsformen können eine Bitleitungs-Verstärkungsschaltung 102 und eine Wortleitungs-Verstärkungsschaltung 402 in der Vorrichtung 100 gemeinsam verwendet werden. Zum Beispiel kann die Bitleitungs-Verstärkungsschaltung 102 dazu verwendet werden, eine negative Spannung der Bitleitung zu verstärken, und die Wortleitungs-Verstärkungsschaltung 402 kann dazu verwendet werden, im Wesentlichen gleichzeitig die Spannung der Wortleitung der Zellenanordnung 112 zu verstärken.
  • Im Einklang mit Beispielausführungsformen weist eine Write-Assist-Schaltung auf: einen Transistorschalter gekoppelt zwischen einem Bitleitungs-Spannungsknoten einer Zellenanordnung und einem Erdungsknoten; einen Wechselrichter, welcher ein Verstärkungssignal als Reaktion auf ein Schreibfreigabesignal empfangen kann, wobei ein Ausgang des Wechselrichters mit einem Gate des Transistorschalters gekoppelt ist; und einen Metallkondensator aufweisend ein erstes Ende gekoppelt mit dem Bitleitungs-Spannungsknoten und ein zweites Ende gekoppelt mit dem Gate des Transistorschalters, wobei der Metallkondensator eine Bitleitungsspannung des Bitleitungs-Spannungsknotens als Reaktion auf das Verstärkungssignal von der Erdungsspannung auf einen negativen Wert bringen kann.
  • Im Einklang mit Beispielausführungsformen weist eine Write-Assist-Schaltung auf: einen ersten Transistorschalter geschaltet zwischen einen Wortleitungs-Spannungsknoten und eine Versorgungsspannung, wobei ein Gate des ersten Transistorschalters als Reaktion auf ein Schreibfreigabesignal ein Verstärkungssignal empfangen kann; einen zweiten Transistorschalter geschaltet zwischen den Wortleitungs-Spannungsknoten und die Versorgungsspannung, wobei ein Gate des zweiten Transistorschalters mit dem Wortleitungs-Spannungsknoten gekoppelt ist; und einen Metallkondensator aufweisend ein erstes Ende gekoppelt mit dem Wortleitungs-Spannungsknoten und ein zweites Ende, welches das Verstärkungssignal empfangen kann, wobei der Metallkondensator eine Wortleitungsspannung des Wortleitungs-Spannungsknotens als Reaktion auf das Verstärkungssignal von der Versorgungsspannung auf einen verstärkten Wert bringen kann.
  • Im Einklang mit Beispielausführungsformen umfasst ein Verfahren zum negativen Verstärken einer Bitleitungsspannung zum Schreiben von Daten in eine Speicherzelle: während einer Schreibfreigabeperiode, das Verbinden eines Bitleitungs-Spannungsknotens mit der Erdung durch einen ersten Transistorschalter; als Reaktion auf ein Verstärkungssignal, das Ausschalten des ersten Transistorschalters, um den Bitleitungs-Spannungsknoten von der Erdung zu trennen; nach dem Ausschalten des ersten Transistorschalters, das Laden eines ersten Metallkondensators aufweisend ein erstes Ende gekoppelt mit dem Bitleitungs-Spannungsknoten und ein zweites Ende gekoppelt mit dem Gate des ersten Transistorschalters, wobei das Laden des ersten Metallkondensators den Bitleitungs-Spannungsknoten auf eine erste negative Spannung bringt; und, nach dem Ende der Schreibfreigabeperiode, das Einschalten des ersten Transistorschalters zum erneuten Verbinden des Bitleitungs-Spannungsknotens mit der Erdung.
  • In Beispielausführungsformen umfasst ein Verfahren zum Verstärken einer Wortleitungsspannung zum Schreiben von Daten in eine Speicherzelle: am Beginn einer Schreibfreigabeperiode, das Trennen eines Wortleitungs-Spannungsknotens von einem Versorgungsknoten durch einen zweiten Transistorschalter; als Reaktion auf ein Verstärkungssignal, das Ausschalten des zweiten Transistorschalters zum Trennen des Wortleitungs-Spannungsknotens von der Versorgungsspannung zu trennen; nach dem Ausschalten des zweiten Transistorschalters, das Laden eines zweiten Metallkondensators aufweisend ein erstes Ende gekoppelt mit dem Wortleitungs-Spannungsknoten und ein zweites Ende gekoppelt mit einem Gate des zweiten Transistorschalters, wobei das Laden des zweiten Metallkondensators den Wortleitungs-Spannungsknoten auf eine verstärkte Spannung bringt, wobei die verstärkte Spannung höher ist, als die Versorgungsspannung; und, nach dem Ende der Schreibfreigabeperiode, das Einschalten des zweiten Transistorschalters zum erneuten Verbinden des Wortleitungs-Spannungsknotens mit der Versorgungsspannung.
  • Das Vorstehende stellt Merkmale mehrerer Ausführungsformen dar, sodass Fachleute die Aspekte der vorliegenden Erfindung besser verstehen können. Fachleute sollten erkennen, dass sie die vorliegende Offenbarung problemlos als eine Grundlage für das Entwerfen oder Modifizieren anderer Prozesse und Strukturen zum Ausführen derselben Zwecke und/oder Erzielen derselben Vorteile der hierin vorgestellten Ausführungsformen verwenden können. Fachleute sollten ferner erkennen, dass derartige äquivalente Konstruktionen nicht vom Geist und Umfang der vorliegenden Offenbarung abweichen, und dass sie zahlreiche Änderungen, Ersetzungen und Neugestaltungen vornehmen können, ohne vom Geist und Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62753760 [0001]

Claims (20)

  1. Write-Assist-Schaltung, aufweisend: einen Transistorschalter, der zwischen einem Bitleitungs-Spannungsknoten einer Zellenanordnung und einem Erdungsknoten gekoppelt ist; einen Wechselrichter, der dazu eingerichtet ist, als Reaktion auf ein Schreibfreigabesignal ein Verstärkungssignal zu empfangen, wobei ein Ausgang des Wechselrichters mit einem Gate des Transistorschalters gekoppelt ist; und einen Metallkondensator aufweisend ein erstes Ende gekoppelt mit dem Bitleitungs-Spannungsknoten und ein zweites Ende gekoppelt mit dem Gate des Transistorschalters, wobei der Metallkondensator dazu eingerichtet ist, als Reaktion auf das Verstärkungssignal eine Bitleitungsspannung des Bitleitungs-Spannungsknotens von der Erdungsspannung auf einen negativen Wert zu bringen.
  2. Write-Assist-Schaltung nach Anspruch 1, wobei das Verstärkungssignal den Transistorschalter zum Entladen des Metallkondensators ausschalten kann.
  3. Write-Assist-Schaltung nach Anspruch 1 oder 2, wobei der Metallkondensator eine erste Metallplatte und eine zweite Metallplatte, die im Wesentlichen parallel zur ersten Metallplatte ist, aufweist.
  4. Write-Assist-Schaltung nach Anspruch 3, wobei die erste Platte in einer ersten Metallschicht und die zweite Metallplatte in einer zweiten Metallschicht angeordnet ist, und wobei sich die erste Metallschicht von der zweiten Metallschicht unterscheidet.
  5. Write-Assist-Schaltung nach einem der vorstehenden Ansprüche, wobei der Metallkondensator einen Handumklammerungs-Metallkondensator aufweist.
  6. Write-Assist-Schaltung nach einem der Ansprüche 1 bis 4, wobei der Metallkondensator einen Raster-Metallkondensator aufweist.
  7. Write-Assist-Schaltung nach einem der Ansprüche 1 bis 4, wobei der Metallkondensator einen Durchkontaktierungs-Metallkondensator aufweist.
  8. Write-Assist-Schaltung nach einem der vorstehenden Ansprüche, ferner aufweisend einen mit dem Metallkondensator parallel geschalteten Metalloxidhalbleiter.
  9. Write-Assist-Schaltung nach einem der vorstehenden Ansprüche, wobei das Verstärkungssignal den Transistorschalter ausschalten und das Entladen des Metallkondensators einleiten kann.
  10. Write-Assist-Schaltung, aufweisend: einen ersten Transistorschalter, der zwischen einen Wortleitungs-Spannungsknoten und eine Versorgungsspannung geschaltet ist, wobei ein Gate des ersten Transistorschalters als Reaktion auf ein Schreibfreigabesignal ein Verstärkungssignal empfangen kann; einen zweiten Transistorschalter, der zwischen den Wortleitungs-Spannungsknoten und die Versorgungsspannung geschaltet ist, wobei ein Gate des zweiten Transistorschalters mit dem Wortleitungs-Spannungsknoten gekoppelt ist; und einen Metallkondensator aufweisend ein erstes Ende gekoppelt mit dem Wortleitungs-Spannungsknoten und ein zweites Ende, welches dazu eingerichtet ist, das Verstärkungssignal zu empfangen, wobei der Metallkondensator dazu eingerichtet ist, als Reaktion auf das Verstärkungssignal eine Wortleitungsspannung des Wortleitungs-Spannungsknotens von der Versorgungsspannung auf einen verstärkten Wert zu bringen.
  11. Write-Assist-Schaltung nach Anspruch 10, wobei das Verstärkungssignal den ersten Transistorschalter ausschalten, das Laden des Metallkondensators einleiten und die Wortleitungsspannung verstärken kann.
  12. Write-Assist-Schaltung nach Anspruch 10 oder 11, ferner aufweisend eine Wortleitungs-Treiberschaltung, welche dazu eingerichtet ist, einer Wortleitung einer Zellenanordnung die Wortleitungsspannung bereitzustellen.
  13. Write-Assist-Schaltung nach einem der Ansprüche 10 bis 12, ferner aufweisend einen mit dem Metallkondensator parallel geschalteten Metalloxidhalbleiter.
  14. Write-Assist-Schaltung nach einem der Ansprüche 10 bis 13, wobei der Metallkondensator ein Handumklammerungs-Metallkondensator ist, welcher eine erste Mehrzahl von Metallstreifen und eine zweite Mehrzahl von Metallstreifen aufweist.
  15. Write-Assist-Schaltung nach einem der Ansprüche 10 bis 14, wobei eine Länge zumindest der ersten Mehrzahl von Metallstreifen oder der zweiten Mehrzahl von Metallstreifen eine Basislänge und eine erweiterte Länge aufweist, wobei die erweiterte Länge geringer oder gleich einer Wortleitungslänge einer Zellenanordnung ist.
  16. Write-Assist-Schaltung nach Anspruch 14, wobei die erste Mehrzahl von Metallstreifen in einer ersten Metallschicht angeordnet ist und die zweite Mehrzahl von Metallstreifen in einer zweiten Metallschicht angeordnet ist, wobei sich die zweite Metallschicht von der ersten Metallschicht unterscheidet.
  17. Write-Assist-Schaltung nach Anspruch 14, wobei die erste Mehrzahl von Metallstreifen einen ersten Unterkondensator bildet und die zweite Mehrzahl von Metallstreifen einen zweiten Unterkondensator bildet, wobei der zweite Unterkondensator parallel zum ersten Unterkondensator angeordnet ist.
  18. Write-Assist-Schaltung nach Anspruch 17, wobei zumindest der erste oder der zweite Unterkondensator wahlweise aktiviert ist.
  19. Verfahren zum negativen Verstärken einer Bitleitungsspannung zum Schreiben von Daten in eine Speicherzelle, das Verfahren umfassend: während einer Schreibfreigabeperiode, Verbinden eines Bitleitungs-Spannungsknotens mit der Erdung durch einen ersten Transistorschalter; als Reaktion auf ein Verstärkungssignal, Ausschalten des ersten Transistorschalters zum Trennen des Bitleitungs-Spannungsknotens von der Erdung; nach dem Ausschalten des ersten Transistorschalters, Einleiten der Ladung eines ersten Metallkondensators aufweisend ein erstes Ende gekoppelt mit dem Bitleitungs-Spannungsknoten und ein zweites Ende gekoppelt mit einem Gateknoten des ersten Transistorschalters, wobei das Laden des ersten Metallkondensators den Bitleitungs-Spannungsknoten auf eine negative Spannung bringt; und nach dem Ende der Schreibfreigabeperiode, Einschalten des ersten Transistorschalters zum erneuten Verbinden des Bitleitungs-Spannungsknotens mit der Erdung.
  20. Verfahren nach Anspruch 19, ferner umfassend: am Beginn einer Schreibfreigabeperiode, Trennen eines Wortleitungs-Spannungsknotens von einem Versorgungsknoten durch einen zweiten Transistorschalter; als Reaktion auf ein Verstärkungssignal, Ausschalten des zweiten Transistorschalters zum Trennen des Wortleitungs-Spannungsknotens von der Versorgungsspannung; nach dem Ausschalten des zweiten Transistorschalters, Einleiten der Ladung eines zweiten Metallkondensators aufweisend ein erstes Ende gekoppelt mit dem Wortleitungs-Spannungsknoten und ein zweites Ende gekoppelt mit einem Gateknoten des zweiten Transistorschalters, wobei das Laden des zweiten Metallkondensators den Wortleitungs-Spannungsknoten auf eine verstärkte Spannung bringt, wobei die verstärkte Spannung höher ist als die Versorgungsspannung; und nach dem Ende der Schreibfreigabeperiode, Einschalten des zweiten Transistorschalters zum erneuten Verbinden des Wortleitungs-Spannungsknotens mit der Versorgungsspannung.
DE102019129110.0A 2018-10-31 2019-10-29 Verstärkungsregelungen für schreibhilfe Pending DE102019129110A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862753760P 2018-10-31 2018-10-31
US62/753,760 2018-10-31
US16/662,433 US11373702B2 (en) 2018-10-31 2019-10-24 Boost schemes for write assist
US16/662,433 2019-10-24

Publications (1)

Publication Number Publication Date
DE102019129110A1 true DE102019129110A1 (de) 2020-04-30

Family

ID=70328796

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019129110.0A Pending DE102019129110A1 (de) 2018-10-31 2019-10-29 Verstärkungsregelungen für schreibhilfe

Country Status (5)

Country Link
US (2) US11373702B2 (de)
KR (1) KR102344712B1 (de)
CN (1) CN111128282B (de)
DE (1) DE102019129110A1 (de)
TW (1) TWI749387B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11195567B2 (en) * 2019-12-31 2021-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Balanced negative bitline voltage for a write assist circuit
CN114388028A (zh) * 2020-12-15 2022-04-22 台湾积体电路制造股份有限公司 存储器器件的控制电路
US11676652B2 (en) 2020-12-16 2023-06-13 Honeywell International Inc. Wordline boost driver
CN117594092B (zh) * 2023-11-24 2024-09-03 上海合芯数字科技有限公司 写辅助电路和静态随机存取存储器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1232986C (zh) * 2000-07-25 2005-12-21 恩益禧电子股份有限公司 内部电压电平控制电路和半导体存储装置以及其控制方法
US6928873B2 (en) * 2003-11-01 2005-08-16 Chung-Shan Institute Of Science And Technology Silicon dual inertial sensors
US7256642B2 (en) 2004-03-19 2007-08-14 Semiconductor Energy Laboratory Co., Ltd. Booster circuit, semiconductor device, and electronic apparatus
US8022458B2 (en) * 2007-10-08 2011-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitors integrated with metal gate formation
US8188797B2 (en) * 2008-07-07 2012-05-29 Altera Corporation Adjustable electrical components formed from arrays of differential circuit elements
JP5264611B2 (ja) 2009-04-28 2013-08-14 パナソニック株式会社 半導体記憶装置
TW201110167A (en) * 2009-09-04 2011-03-16 Novatek Microelectronics Corp Metal-oxide-metal capacitor having low parasitic capacitor
JP5398520B2 (ja) * 2009-12-25 2014-01-29 株式会社東芝 ワード線駆動回路
US8363453B2 (en) 2010-12-03 2013-01-29 International Business Machines Corporation Static random access memory (SRAM) write assist circuit with leakage suppression and level control
US8837229B1 (en) 2013-03-15 2014-09-16 Synopsys, Inc. Circuit for generating negative bitline voltage
US9070432B2 (en) 2013-11-12 2015-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. Negative bitline boost scheme for SRAM write-assist
US10431295B2 (en) * 2014-05-30 2019-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Static random access memory and method of controlling the same
JP2016012383A (ja) * 2014-06-27 2016-01-21 株式会社ソシオネクスト スタティックｒａｍ

Also Published As

Publication number Publication date
CN111128282B (zh) 2022-03-25
TW202038223A (zh) 2020-10-16
US11373702B2 (en) 2022-06-28
KR20200050418A (ko) 2020-05-11
US20220328097A1 (en) 2022-10-13
KR102344712B1 (ko) 2021-12-31
US20200135269A1 (en) 2020-04-30
CN111128282A (zh) 2020-05-08
TWI749387B (zh) 2021-12-11

Similar Documents

Publication Publication Date Title
DE102019129110A1 (de) Verstärkungsregelungen für schreibhilfe
DE3886112T2 (de) Programmierbarer Kapazitätsteiler.
DE69613424T2 (de) Schaltung und Verfahren zur Verminderung der Kompensation eines ferroelektrischen Kondensators durch Anlegung an die Plattenleitung von mehreren Impulsen nach einer Schreiboperation
DE69606771T2 (de) Platzsparende isolierung eines leseverstärker in einer dynamischen ram-architektur
DE69227232T2 (de) Halbleiterspeicher und dessen Siebtestverfahren
DE2919166C2 (de) Speichervorrichtung
DE69620318T2 (de) Ferroelektrische Speicheranordnungen und Verfahren zu ihrer Prüfung
DE3923629A1 (de) Halbleiterspeichergeraet
DE102016209540A1 (de) Boost-steuerung zur verbesserung eines sram-schreibvorgangs
DE10334424A1 (de) Halbleiterspeichervorrichtung mit Doppelzelleneinheiten
DE102016121136B4 (de) Halbleiterspeicher
DE2812657A1 (de) Speichersystem
DE2650574B2 (de) Halbleiter-Speicher
DE19832994C2 (de) Ferroelektrische Speicheranordnung
DE3486418T2 (de) Halbleiterspeicheranordnung
DE102019200517A1 (de) Schreibschema für einen statischen Direktzugriffsspeicher (SRAM)
EP1119004A1 (de) Halbleiter-Speicheranordnung mit Auffrischungslogikschaltung sowie Verfahren zum Auffrischen des Speicherinhaltes einer Halbleiter-Speicheranordnung
DE3939849A1 (de) Halbleiterspeichereinrichtung mit einem geteilten leseverstaerker und verfahren zu deren betrieb
DE10256959A1 (de) Halbleiterspeichervorrichtung mit Speicherzellen, die keine Auffrischvorgänge erfordern
DE102019200314A1 (de) Schreibunterstützung
DE3030994C2 (de)
DE2431079A1 (de) Dynamischer halbleiterspeicher mit zwei-tranistor-speicherelementen
DE10217290B4 (de) Verfahren zum Schreiben in einen RAM mit Spaltenlöschung
DE69016577T2 (de) Halbleiterspeicheranordnung.
DE1950695C3 (de) Datenspeicher mit Speicherstellen aus jeweils mehreren Halbleiterelementen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication