-
GEBIET DER ERFINDUNG
-
Die Erfindung bezieht sich auf Halbleiterbauelemente und insbesondere auf Bauelemente eines statischen Direktzugriffsspeichers (SRAM) sowie auf deren Herstellungsverfahren.
-
HINTERGRUND
-
Bei einem statischen Direktzugriffsspeicher (SRAM) handelt es sich um einen Halbleiterspeichertyp, der in vielen Anwendungen mit integrierten Schaltungen – von eingebetteten Speichern (z. B. Zwischenspeicher und Registerspeicher) in Universalprozessoren und anwendungsspezifischen integrierten Schaltungen bis zu externen Speichern – verwendet wird. Ein SRAM ist aufgrund der hohen Geschwindigkeit, des geringen Stromverbrauchs und einfachen Betriebs ein wünschenswerter Speichertyp. Anders als ein dynamischer Direktzugriffsspeicher (DRAM) muss ein SRAM nicht regelmäßig aufgefrischt werden, um die gespeicherten Daten zu halten, und die Auslegung ist im Allgemeinen einfach.
-
Eine typische SRAM-Zelle enthält ein Paar kreuzgekoppelter Inverter, die einen gewünschten Datenbitwert (d. h. entweder 1 oder 0) sowie das Komplement dieses Wertes speichern. Ein SRAM ist zwar ein wünschenswerter Speichertyp, doch ist bekannt, dass eine SRAM-Zelle beim Zugriff instabil werden kann, wenn sie nicht ordnungsgemäß ausgelegt und hergestellt wird, sodass der gespeicherte Bitwert kippt, d. h. wechselt. Die Stabilität einer SRAM-Zelle kollidiert darüber hinaus in hohem Maße mit der Beschreibbarkeit der Zelle in Bezug auf die Stärken der Transistoren des n-Typs und Transistoren des p-Typs in der Zelle. Die Lesbarkeit einer SRAM-Zelle ist die Fähigkeit, innerhalb einer bestimmten Zeit, die der Signalentwicklung zugeordnet ist, eine erforderliche Größe des Signals auf der Bitleitung zu erzeugen, und hängt vom Lesestrom der Zelle ab. Tendenziell besteht in diesen Zellen im Betrieb ein Konflikt zwischen Stabilität und Lesbarkeit/Beschreibbarkeit. Techniken, die die Stabilität verbessern, haben normalerweise den negativen Effekt, dass sie die Lesbarkeit/Beschreibbarkeit verschlechtern. Techniken dagegen, die die Lesbarkeit/Beschreibbarkeit verbessern, haben normalerweise den negativen Effekt, dass sie die Stabilität verschlechtern.
-
Die SRAM-Stabilität ist ein Anhaltspunkt dafür, wie viel „Rauschen” die Zelle tolerieren kann, bevor sie ihre Daten verliert. Eine Stabilitätsbeeinträchtigung kann sowohl bei Lese- als auch bei Schreibvorgängen in einer SRAM-Zelle auftreten. Eine bestimmte Technik zur Verbesserung der Stabilität besteht darin, die Wortleitungsspannung während eines Schreibvorgangs zu verringern; diese Verringerung der Wortleitungsspannung wirkt sich jedoch negativ auf die Beschreibbarkeit aus.
-
KURZDARSTELLUNG
-
Ein erster Aspekt der Erfindung weist eine Schaltung mit einem Schreibtreiber einer Matrix eines statischen Direktzugriffsspeichers (SRAM) auf. Die Schaltung beinhaltet des Weiteren eine Boost-Schaltung, die eine Schreibunterstützungs-Boost-Spannung auf der Grundlage einer Stabilitätsunterstützungseinstellung dynamisch variiert, welche auf eine Wortleitung der Matrix angewendet wird.
-
Ein anderer Aspekt der Erfindung beinhaltet eine Schaltung mit einem Wortleitungstreiber, der so konfiguriert ist, dass er während eines Schreibvorgangs in einer ausgewählte Zelle einer Matrix eines statischen Direktzugriffsspeichers (SRAM) eine Stabilitätsunterstützungseinstellung von einer Mehrzahl von Stabilitätsunterstützungseinstellungen auf eine Schreibleitung anwendet. Die Schaltung beinhaltet weiterhin einen Schreibtreiber, der eine Boost-Schaltung aufweist, die so konfiguriert ist, dass sie während des Schreibvorgangs eine Boost-Spannung von einer Mehrzahl von Boost-Spannungen auf eine Bitleitung der ausgewählten Zelle anwendet, wobei die Boost-Spannung der Mehrzahl von Boost-Spannungen auf der Stabilitätsunterstützungseinstellung der Mehrzahl von Stabilitätsunterstützungseinstellungen beruht.
-
Gemäß einer Ausführungsform der Erfindung weist die Mehrzahl von Stabilitätsunterstützungseinstellungen mindestens eine erste Stabilitätsunterstützungseinstellung und eine zweite Stabilitätsunterstützungseinstellung auf; und die Mehrzahl von Boost-Spannungen weist mindestens eine erste Boost-Spannung und eine zweite Boost-Spannung auf.
-
Gemäß einer Ausführungsform der Erfindung erzeugt die Boost-Schaltung die erste Boost-Spannung, wenn die erste Stabilitätsunterstützungseinstellung auf die Wortleitung angewendet wird; und die Boost-Schaltung erzeugt die zweite Boost-Spannung, wenn die zweite Stabilitätsunterstützungseinstellung auf die Wortleitung angewendet wird.
-
Gemäß einer Ausführungsform der Erfindung weist die Boost-Schaltung einen ersten Kondensator, einen zweiten Kondensator und ein Übertragungsgatter auf, das mit dem zweiten Kondensator verbunden ist.
-
Gemäß einer Ausführungsform der Erfindung sperrt die Boost-Schaltung das Übertragungsgatter, wenn die erste Stabilitätsunterstützungseinstellung auf die Wortleitung angewendet wird, und macht das Übertragungsgatter durchlässig, wenn die zweite Stabilitätsunterstützungseinstellung auf die Wortleitung angewendet wird.
-
Ein anderer Aspekt der Erfindung weist ein Verfahren zum Bereitstellen eines Schreibunterstützungs-Boost für eine Matrix eines statischen Direktzugriffsspeichers (SRAM) auf. Das Verfahren beinhaltet ein Variieren einer Schreibunterstützungs-Boost-Spannung auf einer mit einer ausgewählten Zelle der Matrix verbundenen Bitleitung auf der Grundlage einer Stabilitätsunterstützungseinstellung, die auf eine mit der ausgewählten Zelle verbundenen Wortleitung angewendet wird, während eines Schreibvorgangs in der ausgewählte Zelle.
-
Gemäß einer Ausführungsform der Erfindung handelt es sich bei der Stabilitätsunterstützungseinstellung, die auf die Wortleitung angewendet wird, um eine Stabilitätsunterstützungseinstellung von einer Mehrzahl von Stabilitätsunterstützungseinstellungen, die durch eine Stabilitätsunterstützungsschaltung definiert werden, welche in einem Wortleitungstreiber der Matrix enthalten ist; und das Variieren weist ein Erzeugen einer unterschiedlichen Höhe der Schreibunterstützungs-Boost-Spannung für jede der Stabilitätsunterstützungseinstellungen der Mehrzahl von Stabilitätsunterstützungseinstellungen auf.
-
Gemäß einer Ausführungsform der Erfindung weist das Variieren ein selektives Steuern eines mit einem Kondensator verbundenen Übertragungsgatters auf der Grundlage der Stabilitätsunterstützungseinstellung auf, die auf die Wortleitung angewendet wird.
-
Gemäß einer Ausführungsform der Erfindung weist das Variieren ein selektives Steuern mehrerer jeweils mit mehreren Kondensatoren verbundener Übertragungsgatter auf der Grundlage der Stabilitätsunterstützungseinstellung auf, die auf die Wortleitung angewendet wird.
-
Gemäß einer Ausführungsform der Erfindung erhöht die Stabilitätsunterstützungseinstellung die Stabilität der halbausgewählten Zellen, die mit der Wortleitung verbunden sind; und die Schreibunterstützungs-Boost-Spannung verbessert die Beschreibbarkeit.
-
KURZBESCHREIBUNG DER VERSCHIEDENEN ANSICHTEN DER ZEICHNUNGEN
-
Die vorliegende Erfindung wird in der nachfolgenden genauen Beschreibung mit Bezug auf die angegebene Mehrzahl von Zeichnungen anhand nicht beschränkender Beispiele von beispielhaften Ausführungsformen der vorliegenden Erfindung dargelegt.
-
1 zeigt eine SRAM-Zelle;
-
2 zeigt eine SRAM-Matrix;
-
die 3A und 3B zeigen eine Stabilitätsunterstützungsschaltung und eine Schaltungsanordnung;
-
die 4A und 4B zeigen eine Matrix mit Stabilitätsunterstützung und dynamischem Boost gemäß Aspekten der Erfindung;
-
5 zeigt eine erste Ausführungsform einer Boost-Schaltung gemäß Aspekten der Erfindung; und
-
6 zeigt eine zweite Ausführungsform einer Boost-Schaltung gemäß Aspekten der Erfindung.
-
AUSFÜHRLICHE BESCHREIBUNG
-
Die Erfindung bezieht sich auf Halbleiterbauelemente und insbesondere auf Bauelemente eines statischen Direktzugriffsspeichers (SRAM) sowie auf deren Herstellungsverfahren. Gemäß Aspekten der Erfindung wird eine Schreibunterstützungs-Boost-Spannung auf der Grundlage einer Stabilitätsunterstützungseinstellung dynamisch variiert, die zum Verringern der Spannung auf der Wortleitung während eines Schreibvorgangs in einer ausgewählten SRAM-Zelle angewendet wird. In Ausführungsformen gehört zu jeder Stabilitätsunterstützungseinstellung jeweils eine andere Boost-Spannung. Ein dynamisches Variieren des Boost auf der Grundlage der Stabilitätsunterstützungseinstellung verbessert die Beschreibbarkeit der ausgewählten Zelle, ohne die Stabilität der halbausgewählten Zellen zu beeinträchtigen. Auf diese Weise verbessern Umsetzungen der Erfindung die Beschreibbarkeit, wenn die Stabilitätsunterstützung eingeschaltet wird, während die Zuverlässigkeit des Durchlassgatters unbeeinträchtigt bleibt. Die verbesserte Beschreibbarkeit lässt sich entweder in eine bessere Leistung oder eine höhere Dichte übertragen. Die hier beschriebenen Aspekte können auch zur Verbesserung der Lesbarkeit von Mehrfachanschluss-Speichern verwendet werden.
-
1 zeigt eine beispielhafte 6T-SRAM-Zelle 112, die Teil einer Matrix sein kann. Die Zelle 112 enthält ein kreuzgekoppeltes Inverterpaar 132, 132', das jeweils durch ein Paar p-Treibertransistoren (oder Pull-up-Transistoren) P1, P2 gebildet wird, das mit einer Leitung einer Spannungsquelle 136 elektrisch verbunden ist, sowie ein entsprechendes Paar n-Treibertransistoren (oder Pull-down-Transistoren) N1, N2, das mit einer Leitung einer Spannungssenke 140, z. B. Masse, elektrisch verbunden ist. Die kreuzgekoppelten Inverter 132, 132' bilden zusammen eine Halteschaltung, die ein einzelnes Datenbit speichern kann. Die Zelle 112 weist auf den internen „Speicher”-Knoten NC, NT zwei stabile Zustände auf, die ein Bit „1” bzw. ein Bit „0” darstellen. Zwei zusätzliche n-Transistoren N3, N4, die als „Zugriffs-” oder „Durchlassgatter”-Transistoren bezeichnet werden, verbinden die kreuzgekoppelten Inverter 132, 132' elektrisch mit den entsprechenden Bitleitungen BLC, BLT (128) und werden von einer entsprechenden Wortleitung WL (134) gesteuert.
-
In Betrieb werden die Bitleitungen BLT, BLC normalerweise auf eine hohe Spannung (auf den oder nahe am Wert der Versorgungsspannung) vorgeladen und jeweils am Anfang des Lese- und Schreibzyklus auf dieselbe potentialfreie Spannung (floating voltage) gebracht, wonach die Bitleitungen BLT, BLC sich dann etwa auf dieser vorgeladenen Spannung halten. Um auf die Zelle 112 für einen Lesevorgang zuzugreifen, wird an die Wortleitung WL eine Spannung angelegt, wodurch die Durchlasstransistoren N3, N4 leitend und die Speicherknoten NT, NC mit den dann potentialfreien vorgeladenen Bitleitungen BLT, BLC verbunden werden. Die auf den Bitleitungen BLT, BLC entstandene Differenzspannung wird erfasst und durch einen Leseverstärker verstärkt. Bei einem Schreibvorgang beinhalten typische moderne SRAM-Speicher eine Schreibschaltung, die eine der dann potentialfrei vorgeladenen Bitleitungen BLT oder BLC auf einen niedrigen Wert zieht (d. h. auf eine Spannung auf dem oder nahe am Wert der Massespannung), abhängig von dem zu beschreibenden Datenzustand. Nachdem an die Wortleitung WL eine Spannung angelegt wurde, zieht die Bitleitung mit der niedrigen Spannung BLT (oder BLC) ihren zugehörigen Speicherknoten NT (oder NC) auf einen niedrigen Wert, wodurch die kreuzgekoppelten Inverter der adressierten Zelle 112 in dem gewünschten Zustand gespeichert werden.
-
Bei Einheiten mit voneinander abweichenden Eigenschaften kann es zu Lese- und Schreibfehlern vor allem in Speicherzellen kommen, die mit Transistoren einer minimalen Strukturgröße im Submikronbereich gebildet werden. Ein Schreibfehler tritt ein, wenn eine adressierte SRAM-Zelle ihren gespeicherten Zustand nicht ändert, wenn der entgegengesetzte Datenzustand geschrieben wird. Dieser Fehler ist üblicherweise auf die Tatsache zurückzuführen, dass die Schreibschaltung den aktuell auf einer hohen Spannung gehaltenen Speicherknoten nicht auf einen niedrigen Wert ziehen kann. Wird beispielsweise versucht, eine niedrige logischen Spannung in einen Speicherknoten NC zu schreiben, wenn die Bitleitung BLC den Speicherknoten NC nicht ausreichend entladen kann, um den aus den Transistoren P2 und N2 bestehenden Inverter 132' auszulösen, kann die Zelle 112 unter Umständen nicht in dem gewünschten Datenzustand gehalten werden. Zellenstabilitätsfehler sind das Gegenstück von Schreibfehlern, das heißt, dass ein Schreibfehler auftritt, wenn eine Zelle ihren Zustand nicht ändert, obwohl eine Änderung beabsichtigt ist, während ein Zellenstabilitätsfehler auftritt, wenn eine Zelle ihren Zustand ändert, obwohl keine Änderung beabsichtigt ist.
-
2 zeigt eine beispielhafte Matrix 190 von SRAM-Zellen (die jeweils der Zelle 112 ähneln können) sowie einen dazugehörigen Schreibtreiber 200 und einen Wortleitungstreiber 205. Die Zellen der Matrix 190 sind in „n” Zeilen und „m” Spalten angeordnet, wobei es sich bei „n” und „m” um beliebige gewünschte Ganzzahlen handeln kann. Jede Zelle in einer bestimmten Zeile ist funktionsmäßig mit einer gemeinsamen Wortleitung für diese Zeile verbunden. Die Zellen 112(0, 0), 112(0, 1), ..., (112(0, m) sind zum Beispiel mit der Wortleitung WL0 verbunden. Jede Zelle in einer bestimmten Spalte ist funktionsmäßig mit einem Paar gemeinsamer Bitleitungen für diese Spalte verbunden. Die Zellen 112(0, 0), ..., 112(n, 0) sind zum Beispiel mit den Bitleitungen BLC0 und BLT0 verbunden. Um einen Schreibvorgang in einer ausgewählten Zelle, z. B. der Zelle 112(0, 0), durchzuführen, bringt der Wortleitungstreiber 205 die Spannung der Wortleitung der Zelle (z. B. WL0) auf einen hohen Wert, und der Schreibtreiber 200 bringt die Spannung einer der Bitleitungen der Spalte der Zelle (z. B. BLT0 oder BLC0) von einem vorgeladenen hohen Wert auf einen niedrigen Wert. Die Zeile, die die bestimmte Zelle enthält, wird als die ausgewählte Zeile bezeichnet, und die Spalte, die die bestimmte Zelle enthält, wird als die Zugriffsspalte bezeichnet. Die anderen Zellen in der ausgewählten Zeile werden als halbausgewählt bezeichnet, da ihre Wortleitung auf eine Spannung gebracht wird, während ihre jeweiligen Bitleitungen weiterhin potentialfrei bleiben. Die halbausgewählten Zellen sind für die Stabilitätsstörung während des Schreibvorgangs in der ausgewählten Zelle besonders anfällig. Die Stabilitätsstörung kann den gespeicherten Datenzustand der halbausgewählten Zellen beeinträchtigen und zum Beispiel ein fehlerhaftes Schreiben von Daten in eine oder mehrere der halbausgewählten Zellen bewirken.
-
Die 3A und 3B zeigen eine Stabilitätsunterstützungsschaltung 300 und eine Schaltungsanordnung. 3A zeigt einen Teil einer Wortleitung WLn einer SRAM-Matrix wie beispielsweise einer Matrix 190 von 2. Um einen Schreibvorgang in einer ausgewählten Zelle in der Zeile durchzuführen, die mit der Wortleitung WLn verbunden ist, schaltet eine Auswahlschaltung 305 eine Pull-up-Einheit (z. B. Transistor) 310 ein, die die Spannung der Wortleitung auf den hohen Spannungsversorgungswert, z. B. VCS, nach oben zieht. Um die Stabilität der mit der Wortleitung WLn verbundenen halbausgewählten Zellen während des Schreibvorgangs in der ausgewählten Zelle zu verbessern, kann die Spannung der Wortleitung WLn ausgehend vom vollen VCS-Wert leicht verringert werden. Um verschiedene Werte für die Verringerung der Spannung der Wortleitung WLn zu erhalten, sind zwei Pull-down-Einheiten 312 und 314 zwischen der Wortleitung WLn und dem niedrigen Spannungsversorgungswert, z. B. VSS, geschaltet. Die beiden Pull-down-Einheiten 312 und 314 weisen unterschiedliche Stärken untereinander auf und werden von der Auswahlschaltung 305 selektiv ein-/ausgeschaltet, um verschiedene Stabilitätsunterstützungswerte anzuwenden (d. h. verschiedene Stabilitätsunterstützungseinstellungen). Die Stabilitätsunterstützungsschaltung 300, die die Auswahlschaltung 300 beinhaltet, kann in einer Wortleitungstreiberschaltung wie beispielsweise dem Wortleitungstreiber 205 von 2 enthalten sein.
-
3B zeigt die Spannung der Wortleitung WLn während eines Schreibvorgangs als Ergebnis verschiedener EIN/AUS-Zustände der Pull-down-Einheiten 312 und 314. Wenn beide Einheiten 312 und 314 ausgeschaltet sind (als Stabilitätsunterstützungseinstellung <0, 0> bezeichnet), entspricht die Spannung der Wortleitung WLn VCS, wie durch die Linie 321 dargestellt wird. Wenn die erste Einheit 312 aus- und die zweite Einheit 314 eingeschaltet ist (als Stabilitätsunterstützungseinstellung <0, 1> bezeichnet), entspricht die Spannung der Wortleitung WLn VCS, die um einen ersten Wert verringert wird, wie durch die Linie 322 dargestellt wird. Wenn die erste Einheit 312 ein- und die zweite Einheit 314 ausgeschaltet ist (als Stabilitätsunterstützungseinstellung <1, 0> bezeichnet), entspricht die Spannung der Wortleitung WLn VCS, die um einen zweiten Wert verringert wird, wie durch die Linie 323 dargestellt wird. Wenn die erste Einheit 312 eingeschaltet und die zweite Einheit 314 eingeschaltet ist (als Stabilitätsunterstützungseinstellung <1, 1> bezeichnet), entspricht die Spannung der Wortleitung WLn VCS, die um einen dritten Wert verringert wird, wie durch die Linie 324 dargestellt wird.
-
Die in den 3A und 3B dargestellte Stabilitätsunterstützungstechnik, d. h. die geringfügige Verringerung der Wortleitungsspannung unter den vollen VCS-Wert während des Schreibvorgangs, verbessert die Stabilität der halbausgewählten Zellen, vermindert jedoch die Beschreibbarkeit der ausgewählten Zelle. Diese Verschlechterung der Beschreibbarkeit kann durch Anwenden eines Schreibunterstützungs-Boost auf die Niedrigwert-Bitleitung (d. h. nach unten gezogenen Bitleitung) der Zugriffsspalte verringert werden. Der Schreibunterstützungs-Boost (hier einfach als Boost bezeichnet) bringt den Wert der Niedrigwert-Bitleitung unter den niedrigen Spannungsversorgungswert VSS der Speicherzelle. Das Anwenden eines Boost auf eine gegebene Wortleitungsspannung erhöht auf diese Weise die Differenz zwischen der Wortleitungsspannung und der Niedrigwert-Bitleitungsspannung der ausgewählten Zelle (im Vergleich zu dem Fall, in dem kein Boost verwendet wird). Die Differenz zwischen der Wortleitungsspannung und der Niedrigwert-Bitleitungsspannung der ausgewählten Zelle stellt die Vgs des Durchlassgatters der ausgewählten Zelle dar und wirkt sich somit unmittelbar auf die Beschreibbarkeit der Zelle aus. Das Anwenden eines Boost stellt somit eine bessere Beschreibbarkeit für die ausgewählte Zelle auf einem bestimmten Spannungswert der Wortleitung bereit, verglichen mit dem Fall, in dem kein Boost bei derselben Wortleitungsspannung verwendet wird.
-
3B zeigt eine beispielhafte Boost-Spannung 330 relativ zu den unterschiedlichen Wortleitungsspannungen 321, 322, 323, 324 während eines Schreibvorgangs in einer ausgewählten Zelle. Wie in 3B dargestellt, wird die Boost-Spannung 300 auf einen niedrigeren Wert wie der VSS-Wert der Zelle gebracht. Wie weiterhin in 3B dargestellt, ist die Boost-Spannung 300 für jede Stabilitätsunterstützungseinstellung gleich, z. B. für jede der unterschiedlichen Wortleitungsspannungen 321, 322, 323, 324.
-
Gemäß Aspekten der Erfindung wird die Boost-Spannung auf der Grundlage der Stabilitätsunterstützungseinstellung dynamisch variiert, die zum Verringern des Wertes der Wortleitung während eines Schreibvorgangs in einer ausgewählten SRAM-Zelle verwendet wird. In Ausführungsformen gehört zu jeder Stabilitätsunterstützungseinstellung jeweils ein anderer Boost-Wert. In einer bestimmten Ausführungsform sind die verschiedenen Boost-Werte und die verschiedenen Stabilitätsunterstützungswerte so konfiguriert, dass die Differenz zwischen der Wortleitungsspannung und der Niedrigwert-Bitleitungsspannung der ausgewählten Zelle für alle Stabilitätsunterstützungswerte im Wesentlichen gleich ist.
-
Die 4A und 4B veranschaulichen einen Boost, der gemäß Aspekten der Erfindung im Hinblick auf die Stabilitätsunterstützung dynamisch variiert wird. 4A zeigt einen Teil einer SRAM-Matrix 400, die eine Anzahl von Zellen 112(n, m) beinhaltet, die in „n” Zeilen und „m” Spalten angeordnet sind, wobei „n” und „m” beliebige gewünschte Ganzzahlen sind. Jede Zelle 112(n, m) kann der in 1 dargestellten Zelle 112 ähneln. Ein Wortleitungstreiber 405 ist mit jeder Wortleitung (WL0, WL1, ..., WLn) der Matrix 400 verbunden und beinhaltet eine Schaltung zum Steuern der Spannung in jeder Wortleitung. Der Wortleitungstreiber 405 beinhaltet eine Stabilitätsunterstützungsschaltung, z. B. ähnlich wie Element 300 in 3A, die so konfiguriert ist, dass eine Stabilitätsunterstützungseinstellung von einer Mehrzahl von Stabilitätsunterstützungseinstellungen (d. h. einzelne Spannungsverringerungswerte) während eines Schreibvorgangs in einer ausgewählten Zelle in der ausgewählten Reihe auf die Wortleitungsspannung angewendet wird.
-
Weiterhin mit Bezug auf 4A ist eine Schreibtreiberschaltung 410 mit den beiden Bitleitungen jeder Spalte (z. B. BLT0, BLC0, BLT1, BLC1, BLTm, BLCm) verbunden und enthält eine Schaltung zum Steuern der Spannung in jeder Bitleitung. In Ausführungsformen beinhaltet die Schreibtreiberschaltung 410 eine Schreibunterstützungs-Boost-Schaltung, die so konfiguriert ist, dass ein Wert einer Mehrzahl von einzelnen Boost-Werten während des Schreibvorgangs in der ausgewählten Zelle in der Zugriffsspalte auf eine bestimmte Bitleitung angewendet wird.
-
Weiterhin mit Bezug auf 4A ist eine Stabilitätsunterstützungssteuerung 415 mit dem Wortleitungstreiber 405 und dem Schreibtreiber 410 verbunden. In Ausführungsformen beinhaltet die Stabilitätsunterstützungssteuerung 415 eine Schaltung, die den Boost-Wert steuert, der vom Schreibtreiber 410 auf der Grundlage der Stabilitätsunterstützungseinstellung (d. h. dem Spannungsverringerungswert) angewendet wird, die während eines Schreibvorgangs in einer ausgewählten Zelle in der ausgewählten Zeile auf die Wortleitungsspannung angewendet wird. Die Stabilitätsunterstützungssteuerung 415 kann getrennt von dem Wortleitungstreiber 405 und dem Schreibtreiber 410 sein, kann vollständig in dem Wortleitungstreiber 405 oder dem Schreibtreiber 410 enthalten sein oder kann teilweise in dem Wortleitungstreiber 405 oder dem Schreibtreiber 410 oder in beiden enthalten sein.
-
4B zeigt ein Diagramm einer Wortleitungsspannung einer ausgewählten Wortleitung und der Boost-Spannung, die auf eine ausgewählte Bitleitung während eines Schreibvorgangs in einer ausgewählten Zelle der Matrix 400 (von 4A) gemäß Aspekten der Erfindung angewendet wird. Linie 421 stellt die Wortleitungsspannung für eine erste Stabilitätsunterstützungseinstellung dar, z. B. die Stabilitätsunterstützungseinstellung <0, 0>, wie im Zusammenhang mit den 3A und 3B beschrieben. Linie 422 stellt die Wortleitungsspannung für eine zweite Stabilitätsunterstützungseinstellung dar, z. B. die Stabilitätsunterstützungseinstellung <0, 1>, wie im Zusammenhang mit den 3A und 3B beschrieben. Linie 423 stellt die Wortleitungsspannung für eine dritte Stabilitätsunterstützungseinstellung dar, z. B. die Stabilitätsunterstützungseinstellung <1, 0>, wie im Zusammenhang mit den 3A und 3B beschrieben. Linie 424 stellt die Wortleitungsspannung für eine vierte Stabilitätsunterstützungseinstellung dar, z. B. die Stabilitätsunterstützungseinstellung <1, 1>, wie im Zusammenhang mit den 3A und 3B beschrieben.
-
Weiterhin mit Bezug auf 4B stellt die Linie 431 die Boost-Spannung (als WBOOST in den 5 und 6 bezeichnet) für einen ersten Boost-Wert dar, der angewendet wird, wenn die erste Stabilitätsunterstützungseinstellung (z. B. Einstellung <0, 0>) verwendet wird. Linie 432 stellt die Boost-Spannung (WBOOST) für einen zweiten Boost-Wert dar, der angewendet wird, wenn die zweite Stabilitätsunterstützungseinstellung (z. B. Einstellung <0, 1>) verwendet wird. Linie 433 stellt die Boost-Spannung (WBOOST) für einen dritten Boost-Wert dar, der angewendet wird, wenn die dritte Stabilitätsunterstützungseinstellung (z. B. Einstellung <1, 0>) verwendet wird. Linie 434 stellt die Boost-Spannung (WBOOST) für einen vierten Boost-Wert dar, der angewendet wird, wenn die vierte Stabilitätsunterstützungseinstellung (z. B. Einstellung <1, 1>) verwendet wird. Wie in 4B dargestellt, variiert der Boost-Wert, der auf die ausgewählte Bitleitung angewendet wird, auf der Grundlage der Stabilitätsunterstützungseinstellung, die auf die ausgewählte Wortleitung angewendet wird. Durch das Bereitstellen verschiedener Boost-Werte kann die Differenz zwischen der Wortleitungsspannung und der Bitleitungsspannung auf diese Weise so konfiguriert werden, dass sie für jede der Stabilitätsunterstützungseinstellungen im Wesentlichen konstant bleibt.
-
Der Wortleitungstreiber 405 mit der Stabilitätsunterstützungsschaltung kann zum Beispiel so strukturiert und angeordnet werden, dass die Wortleitungsspannung für die zweite Stabilitätsunterstützungseinstellung (z. B. Einstellung <0, 1>, die der Linie 422 entspricht) rund 48 mV niedriger als die Wortleitungsspannung für die erste Stabilitätsunterstützungseinstellung (z. B. Einstellung <0, 0>, die der Linie 421 entspricht) ist. In Ausführungsformen ist der Schreibtreiber 410 mit der Schreibunterstützungs-Boost-Schaltung so strukturiert und angeordnet, dass die Boost-Spannung für den zweiten Boost-Wert (z. B. Linie 432) rund 48 mV niedriger als die Boost-Spannung für den ersten Stabilitätsunterstützungswert (z. B. Linie 431) ist. Der Delta-Wert (Differenz) zwischen den Linien 421 und 431 (z. B. Δ1) ist daher im Wesentlichen gleich wie der Delta-Wert zwischen den Linien 422 und 432 (z. B. Δ2). Auf ähnliche Weise können Δ3 und Δ4 im Wesentlichen gleich wie Δ1 sein. Aspekte der Erfindung sind nicht auf 48 mV beschränkt, und es kann jeder geeignete Wert verwendet werden. Die Erfindung ist darüber hinaus nicht auf vier einzelne Wortleitungsspannungswerte (z. B. Linien 421–424) und vier einzelne Boost-Spannungswerte (z. B. Linien 431–434) beschränkt, stattdessen kann jede beliebige Anzahl von Werten verwendet werden. Die Erfindung ist ferner nicht darauf beschränkt, dass alle Delta-Werte im Wesentlichen gleich sind, stattdessen können auch unterschiedliche Delta-Werte konfiguriert werden.
-
Ein dynamisches Variieren der Boost-Spannung (WBOOST) auf der Grundlage der Stabilitätsunterstützungseinstellung, die auf die Wortleitungsspannung angewendet wird, wie im Zusammenhang mit den 4A und 4B beschrieben, verbessert die Beschreibbarkeit der ausgewählten Zelle, ohne die Stabilität der halbausgewählten Zellen zu beeinträchtigen. Simulationen zeigen, dass ein dynamisches Variieren der Boost-Spannung wie hier beschrieben die Beschreibbarkeit um 0,7 σ bis 1,0 σ verbessert, wenn die Stabilitätsunterstützung verwendet wird, was eine erhebliche Ergebnisverbesserung darstellt.
-
5 zeigt eine erste Ausführungsform einer Boost-Schaltung 500 gemäß Aspekten der Erfindung. Die Schaltung 500 kann zum Beispiel in dem Schreibtreiber 410 von 4A enthalten sein. In Ausführungsformen beinhaltet eine Schaltung 500 einen ersten Kondensator 505, der während eines Schreibvorgangs mit einer ersten Stabilitätsunterstützungseinstellung (z. B. die Einstellung <0, 0>) eine Bitleitung einer ausgewählten Zelle auf einen Boost-Wert bringt. Der Kondensator ist zwischen einer Leitung 515 mit einer WBOOST-Spannung und einer Leitung 520 mit einer BOOSTN-Spannung geschaltet. Leitung 515 ist über Schalter mit den Bitleitungen der Zellen in einer bestimmten Spalte der Matrix verbunden (z. B. auf ähnliche Weise wie in 6 gezeigt), und WBOOST ist die Boost-Spannung, die den Wert einer der Bitleitungen auf einen niedrigeren Wert als VSS bringt.
-
Weiterhin mit Bezug auf 5 bewirkt das WSELP-Signal anfänglich bei einem Schreibvorgang in einer Zelle in der Zugriffsspalte, dass der Transistor 525 leitend wird, der WBOOST auf VSS hält (vorspannt). Während WBOOST auf VSS gehalten wird, bewirkt das WSELP-Signal zur gleichen Zeit, dass der Transistor 530 leitend ist, der BOOSTN auf VCS bringt. Um den Boost auf die Bitleitung der ausgewählten Zelle anzuwenden (d. h. die Spannung der Bitleitung unter VSS zu bringen), wechselt das WSELP-Signal in einen anderen logischen Zustand (z. B. von niedrig zu hoch), wodurch der Transistor 525 gesperrt wird, der bewirkt, dass WBOOST potentialfrei ist. Durch das Umschalten des WSELP-Signals wird der Transistor 530 ferner gesperrt, und der Transistor 535 wird leitend, der BOOSTN von VCS zu VSS zieht. Das Wechseln von BOOSTN von VCS zu VSS bewirkt, dass der Kondensator 505 WBOOST auf einen niedrigeren Wert als VSS bringt, wodurch eine der Bitleitungen auf den ersten Boost-Wert gebracht wird.
-
Weiterhin mit Bezug auf 5 beinhaltet die Schaltung 500 einen zweiten Kondensator 550, der während eines Schreibvorgangs mit einer zweiten Stabilitätsunterstützungseinstellung (z. B. die Einstellung <0, 1>) eine Bitleitung der ausgewählten Zelle auf einen zusätzlichen Boost-Wert bringt. In Ausführungsformen ist ein Übertragungsgatter 555 in Reihe mit dem zweiten Kondensator 550 zwischen den WBOOST- und BOOSTN-Leitungen geschaltet. Das Übertragungsgatter 555 wird mittels eines Signals SA durchlässig gemacht/gesperrt, das auf einen ersten logischen Zustand (z. B. niedrig) eingestellt wird, wenn die Stabilitätsunterstützung nicht angewendet wird, und das auf einen zweiten logischen Zustand (z. B. hoch) eingestellt wird, wenn die Stabilitätsunterstützung angewendet wird. Das Übertragungsgatter 555 wird somit gesperrt, wenn die Stabilitätsunterstützung nicht angewendet wird; dies führt dazu, dass der zweite Kondensator 550 keine Auswirkungen auf WBOOST hat. Wenn die Stabilitätsunterstützung dagegen auf die Wortleitung angewendet wird, wird das Übertragungsgatter 555 durchlässig gemacht, wodurch der zweite Kondensator WBOOST auf einen niedrigen Wert bringt, wenn BOOSTN von VCS zu VSS geht. Wenn die Stabilitätsunterstützung somit auf die Wortleitung angewendet wird, bringen sowohl der erste Kondensator 505 als auch der zweite Kondensator 550 WBOOST auf einen niedrigen Wert, wenn BOOSTN von VCS zu VSS geht, wodurch WBOOST noch weiter unter den Wert von VSS gebracht wird im Vergleich zu dem Fall, in dem nur der erste Kondensator 505 WBOOST auf einen niedrigen Wert bringt.
-
Wie mit Bezug auf 5 beschrieben, bringt nur der erste Kondensator 505 WBOOST auf einen niedrigen Wert, wenn keine Stabilitätsunterstützung auf die Wortleitung angewendet wird (z. B. eine erste Stabilitätsunterstützungseinstellung). Dies entspricht den Linien 421 und 431 von 4B. Wenn die Stabilitätsunterstützung andererseits auf die Wortleitung angewendet wird (z. B. eine zweite Stabilitätsunterstützungseinstellung), bringen sowohl der erste Kondensator 505 als auch der zweite Kondensator 550 WBOOST auf einen niedrigeren Wert. Dies entspricht den Linien 422 und 432 von 4B. Auf diese Weise wird der Boost-Wert auf der Grundlage der zu der Wortleitung gehörigen Stabilitätsunterstützungseinstellung dynamisch variiert.
-
Weiterhin mit Bezug auf 5 ist WSELP ein Steuersignal, das der Schreibtreiber 410 bereitstellt. Leitung 515 mit der WBOOST-Spannung kann mit den jeweiligen Schreibtreiber-Datenleitungen verbunden werden, die über Schreibtreiberschalter mit den Zellenbitleitungen verbunden sind, z. B. auf ähnliche Weise wie in 6 dargestellt. SA ist ein Steuersignal, das die Stabilitätsunterstützungssteuerung 415 bereitstellt. Das Komplementärsignal SAN wird von dem SA-Signal mit Hilfe eines Inverters 560 erzeugt. Die Knoten A und B von 5 können auf ähnliche Weise wie die Knoten A' und B' von 6 jeweils verbunden werden.
-
6 zeigt eine zweite Ausführungsform einer Boost-Schaltung 600 gemäß Aspekten der Erfindung. Die Boost-Schaltung 600 kann zum Beispiel in dem Schreibtreiber 410 von 4A enthalten sein. In Ausführungsformen ist die Boost-Schaltung 600 so strukturiert und angeordnet, dass ein Kondensator einen ersten Boost-Wert bereitstellt, wenn eine erste Stabilitätsunterstützungseinstellung auf die Wortleitung angewendet wird; zwei Kondensatoren einen zweiten Boost-Wert bereitstellen, wenn eine zweite Stabilitätsunterstützungseinstellung auf die Wortleitung angewendet wird; drei Kondensatoren einen dritten Boost-Wert bereitstellen, wenn eine dritte Stabilitätsunterstützungseinstellung auf die Wortleitung angewendet wird und vier Kondensatoren einen vierten Boost-Wert bereitstellen, wenn eine vierte Stabilitätsunterstützungseinstellung auf die Wortleitung angewendet wird.
-
Die Boost-Schaltung 600 ist so konfiguriert, dass sie die WBOOST-Spannung unter den VSS Wert bringt, wenn die BOOSTN-Spannung von VCS auf VSS geht, z. B. auf ähnliche Weise wie im Zusammenhang mit 5 beschrieben. In Ausführungsformen weist die Boost-Schaltung 600 vier Kondensatoren 611, 612, 613, 614 auf, die zwischen der Leitung 515' mit der WBOOST-Spannung und der Leitung 520' mit der BOOSTN-Spannung parallel geschaltet sind. Jeder Kondensator 612, 613, 614 ist mit einem jeweiligen Übertragungsgatter 622, 623, 624 in Reihe verbunden. In Ausführungsformen steuert die Boost-Schaltung auf der Grundlage der Stabilitätsunterstützungseinstellung, die auf die Wortleitung angewendet wird, selektiv die jeweiligen Übertragungsgatter, die zu dem zweiten Kondensator, dritten Kondensator und vierten Kondensator gehören. Die Boost-Schaltung gibt insbesondere die Signale SA1, SA12 und SA123 in die jeweiligen Übertragungsgatter 622, 623, 624 ein, um bestimmte Übertragungsgatter 622, 623, 624 selektiv durchlässig zu machen/zu sperren, damit bestimmte Kondensatoren 612, 613, 614 die WBOOST-Spannung treiben. In einem ersten Zustand stellt die Stabilitätsunterstützungssteuerung 415 der Wortleitungstreiberschaltung 410 zum Beispiel ein Signal bereit, um die Stabilitätsunterstützungseinstellung <0, 0> auf die Wortleitungsspannung anzuwenden, die durch die Linie 421 von 4B dargestellt wird. Im ersten Zustand stellt die Stabilitätsunterstützungssteuerung 415 die Signale SA1, SA12 und SA123 auf Werten bereit, bei denen die Übertragungsgatter 622, 623, 624 gesperrt werden. In diesem Zustand stellt nur der erste Kondensator 611 der WBOOST-Spannung einen ersten Boost-Wert bereit, wenn BOOSTN während des Schreibvorgangs von VCS zu VSS übergeht, was der Boost-Spannung entspricht, die durch die Linie 431 in 4B dargestellt wird.
-
In einem zweiten Zustand stellt die Stabilitätsunterstützungssteuerung 415 der Wortleitungstreiberschaltung 410 ein Signal bereit, um die Stabilitätsunterstützungseinstellung <0, 1> auf die Wortleitungsspannung anzuwenden, die durch die Linie 422 von 4B dargestellt wird. Im zweiten Zustand stellt die Stabilitätsunterstützungssteuerung 415 ein Signal SA1 auf einem Wert bereit, bei dem das Übertragungsgatter 612 durchlässig gemacht wird, sowie die Signale SA12 und SA123 auf Werte, bei denen die Übertragungsgatter 623 und 624 gesperrt werden. In diesem Zustand stellen die Kondensatoren 611 und 612 der WBOOST-Spannung einen zweiten Boost-Wert bereit, wenn BOOSTN während des Schreibvorgangs von VCS zu VSS übergeht, was der Boost-Spannung entspricht, die durch die Linie 432 in 4B dargestellt wird.
-
In einem dritten Zustand stellt die Stabilitätsunterstützungssteuerung 415 der Wortleitungstreiberschaltung 410 ein Signal bereit, um die Stabilitätsunterstützungseinstellung <1, 0> auf die Wortleitungsspannung anzuwenden, die durch die Linie 423 von 4B dargestellt wird. Im dritten Zustand stellt die Stabilitätsunterstützungssteuerung 415 die Signale SA1 und SA12 auf Werten bereit, bei denen die Übertragungsgatter 622 und 623 durchlässig gemacht werden, sowie ein Signal SA123 auf einem Wert, bei dem das Übertragungsgatter 624 gesperrt wird. In diesem Zustand stellen die Kondensatoren 611, 612 und 613 der WBOOST-Spannung einen dritten Boost-Wert bereit, wenn BOOSTN während des Schreibvorgangs von VCS zu VSS übergeht, was der Boost-Spannung entspricht, die durch die Linie 433 in 4B dargestellt wird.
-
In einem vierten Zustand stellt die Stabilitätsunterstützungssteuerung 415 der Wortleitungstreiberschaltung 410 ein Signal bereit, um die Stabilitätsunterstützungseinstellung <1, 1> auf die Wortleitungsspannung anzuwenden, die durch die Linie 424 von 4B dargestellt wird. Im vierten Zustand stellt die Stabilitätsunterstützungssteuerung 415 die Signale SA1, SA12 und SA123 auf Werten bereit, bei denen die Übertragungsgatter 622, 623, 624 durchlässig gemacht werden. In diesem Zustand stellen die Kondensatoren 611, 612, 613 und 614 der WBOOST-Spannung einen vierten Boost-Wert bereit, wenn BOOSTN während des Schreibvorgangs von VCS zu VSS übergeht, was der Boost-Spannung entspricht, die durch die Linie 433 in 4B dargestellt wird.
-
Weiterhin mit Bezug auf 6 sind WSEL, WSELP, WGDLT und WGDLC Steuersignale, die vom Schreibtreiber 410 bereitgestellt werden. Leitung 515' mit der WBOOST-Spannung ist mit den jeweiligen Schreibtreiber-Datenleitungen DLTW und DLCW verbunden, die über die Schreibtreiberschalter mit den Zellenbitleitungen verbunden sind. SA, SA12 und SA123 sind Steuersignale, die die Stabilitätsunterstützungssteuerung 415 bereitstellt. Die Komplementärsignale SA1N, SA12N und SA123N werden mittels der jeweiligen Inverter auf ähnliche Weise erzeugt, wie bei SA und SAN in 5 gezeigt. Die Knoten A' sind miteinander verbunden, und die Knoten B' sind miteinander verbunden, auch wenn die Verbindungen in 6 nicht dargestellt sind.
-
Die in Zusammenhang mit 6 beschriebene Boost-Schaltung 600 stellt zusätzliche Boost-Kapazität bereit, um einen größeren Boost zu bewirken. Die Boost-Schaltung 600 ist so konfiguriert, dass sie diese zusätzliche Boost-Kapazität auf der Grundlage der Stabilitätsunterstützungseinstellung ein- und ausschaltet. Steuersignale, die den Stabilitätsunterstützungseinstellungen entsprechen, werden verwendet, um die zusätzliche Boost-Kapazität selektiv ein- und auszuschalten.
-
Die Strukturen (z. B. Schaltungen) der vorliegenden Erfindung können in Halbleiterstrukturen umgesetzt werden, die auf vielfältige Weise unter Verwendung einer Anzahl von unterschiedlichen Werkzeugen hergestellt werden können. Die Methodologien und Werkzeuge werden im Allgemeinen allerdings verwendet, um die Halbleiterumsetzungen mit Abmessungen im Mikrometer- und Nanometerbereich zu bilden. Die Methodologien, d. h. Technologien, die zum Herstellen der Halbleiterumsetzungen verwendet werden, wurden von der Technologie integrierter Schaltungen (integrated circuit, IC) übernommen. Die Halbleiterumsetzungen sind zum Beispiel auf Wafern und in Materialschichten ausgeführt, die durch fotolithografische Verfahren auf einem Wafer strukturiert werden. Für die Herstellung der Halbleiterumsetzungen werden insbesondere drei grundlegende Bausteine verwendet: (i) Abscheidung von dünnen Materialschichten auf einem Substrat, (ii) Anwenden einer strukturierten Maske auf den Schichten durch fotolithografisches Abbilden und (iii) selektives Ätzen der Schichten auf die Maske.
-
Das vorstehend beschriebene Verfahren wird für die Herstellung von integrierten Schaltungschips verwendet. Die entstandenen integrierten Schaltungschips können vom Hersteller in Form eines Roh-Wafer (das heißt, als einzelner Wafer mit zahlreichen Chips ohne Gehäuse), als bloßer Chip oder in einer Form mit Gehäuse vertrieben werden. In letzterem Fall wird der Chip in einem Einzel-Chip-Gehäuse (beispielsweise einem Kunststoffträger mit Anschlussdrähten, die an einer Hauptplatine oder einem anderen übergeordneten Träger befestigt sind) oder in einem Mehrfach-Chip-Gehäuse angebracht (beispielsweise einem Keramikträger, der entweder über Oberflächenverbindungen oder vergrabene Verbindungen oder beides verfügt). Der Chip wird in jedem Fall anschließend mit anderen Chips, diskreten Schaltungselementen und/oder sonstigen Signalverarbeitungseinheiten als Teil entweder (a) eines Zwischenprodukts wie beispielsweise einer Hauptplatine oder (b) eines Endprodukts integriert. Bei dem Endprodukt kann es sich um ein beliebiges Produkt handeln, das integrierte Schaltungschips beinhaltet, von Spielzeug und anderen einfachen Anwendungen bis zu hochentwickelten Computerprodukten, die eine Anzeige, Tastatur oder andere Eingabeeinheit und einen Zentralprozessor aufweisen.
-
Die Beschreibung der verschiedenen Ausführungsformen der vorliegenden Erfindung wurde zum Zwecke der Veranschaulichung vorgestellt, soll jedoch nicht erschöpfend oder auf die Ausführungsformen beschränkt sein. Für Fachleute ist offensichtlich, dass viele Änderungen und Abwandlungen möglich sind, ohne vom Umfang und Gedanken der beschriebenen Ausführungsformen abzuweichen. Die hier verwendete Terminologie wurde gewählt, um die Grundgedanken der Ausführungsformen, die praktische Anwendung oder technische Verbesserung gegenüber Technologien auf dem Markt bestmöglich zu erläutern oder es Fachleuten zu ermöglichen, die hier beschriebenen Ausführungsformen zu verstehen.
