KR950028102A - 스트레스회로를 가지는 반도체집적회로 및 그 스트레스전압 공급방법 - Google Patents

스트레스회로를 가지는 반도체집적회로 및 그 스트레스전압 공급방법 Download PDF

Info

Publication number
KR950028102A
KR950028102A KR1019940004690A KR19940004690A KR950028102A KR 950028102 A KR950028102 A KR 950028102A KR 1019940004690 A KR1019940004690 A KR 1019940004690A KR 19940004690 A KR19940004690 A KR 19940004690A KR 950028102 A KR950028102 A KR 950028102A
Authority
KR
South Korea
Prior art keywords
stress
stress voltage
circuit
supplying
enable
Prior art date
Application number
KR1019940004690A
Other languages
English (en)
Other versions
KR0122100B1 (ko
Inventor
이규찬
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019940004690A priority Critical patent/KR0122100B1/ko
Priority to GB9504777A priority patent/GB2287326B/en
Priority to US08/400,995 priority patent/US5657282A/en
Priority to RU95103443A priority patent/RU2121176C1/ru
Priority to TW084102284A priority patent/TW301784B/zh
Priority to CN95103297A priority patent/CN1041975C/zh
Priority to FR9502822A priority patent/FR2718245A1/fr
Priority to JP7051620A priority patent/JP2781149B2/ja
Priority to DE19508680A priority patent/DE19508680C2/de
Publication of KR950028102A publication Critical patent/KR950028102A/ko
Application granted granted Critical
Publication of KR0122100B1 publication Critical patent/KR0122100B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Toxicology (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 디바이스의 신뢰성을 보장하기 위한 스트레스회로를 가지는 반도체 집적회로 및 그 스트레스 전압공급 방법에 관한 것으로, 본 발명에 의한 반도체집적회로는, 동일칩의 테스트동작시 인에이블 신호를 출력하는 테스트동작을 인에이블시키는 스트레스인에이블회로와, 테스트동작시 스트레스인에이블회로의 출력신호에 응답하여 제1스트레스전압과 제2스트레스전압을 공급하는 스트레스전압공급회로와, 제1스트레스전압과 제2스트레스전압을 입력하고 테스트동작시 상기 입력에 응답하여 상기 센스앰프제어회로의 동작을 지연시키는 센싱지연제어 회로로 이루어지는 스트레스회로를 구비하는 기술을 개시하였다. 그리고 본 발명에 의한 반도체집적회로의 스트레스전압공급방법은, 테스트동작시 스트레스인에이블회로의 출력신호에 응답하여 제1스트레스전압과 제2스트레스전압을 서로 이웃하는 워드라인에 공급하고 이 워드라인에 의해 선택된 메모리쎌의 상태를 센싱지연제어회로의 출력신호에 응답하여 센싱하는 반도체집적회로의 스트레스전압공급방법을 개시하고 있다. 이와 같은 본 발명에 의한 스트레스회로를 가지는 반도체집적회로 및 그 스트레스전압공급방법에 의해, 메모리쎌의 제조와 관련된 공정상에서 발생될 수 있는 모든 결함을 스크린가능하도록 하였고, 또한 수 많은 결함이 동일칩상에서 발생되어도 이를 웨이퍼레벨에서 용이하게 검출할 수 있음에 의해 불량분석에 잘 활용될 수 있는 효과가 있다. 또한 테스트 동작시 각 메모리쎌들간, 그리고 워드라인과 워드라인사이 그리고 각 비트라인과 비트라인사이에 서로 다른 전압을 공급할 수 있음에 의해 그 테스트를 효과적으로 할 수 있는 잇점이 있다. 그리고 웨이퍼상태에서 테스트시에는 그 수율(yield)를 증가시킬 수 있고, 또한 패키지상태에서 실시하는 경우 그 스트레스시간을 대폭 감소시킬 수 있는 효과가 있다.

Description

스트레스회로를 가지는 반도체집적회로 및 그 스트레스전압 공급방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 스트레스회로를 가지는 반도체집적회로의 내부 구성을 일부분만 개략적으로 보여주는 도면.

Claims (12)

  1. 반도체집적회로에 있어서, 제1워드라인에 제1스트레스전압을 공급하는 제1스트레스전압공급단자와, 상기 제1워드라인과 이웃하는 제2워드라인에 제2스트레스전압을 공급하는 제2스트레스전압공급단자와, 상기 제1스트레스전압과 제2스트레스전압이 상기 제1워드라인과 제2워드라인에 공급되는 것을 제어하는 스트레스인에이블회로를 구비하여, 테스트동작시 상기 제1워드라인과 제2워드라인에 서로 다른 전압레벨의 스트레스전압을 공급함을 특징으로 하는 반도체집적회로.
  2. 메모리쎌과, 상기 메로리쎌의 데이터를 센싱하는 비트라인과, 상기 비트라인의 센싱동작을 수행하는 센스앰프와, 상기 센스앰프의 센싱동작을 구동하는 센스앰프제어회로를 가지는 반도체집적회로에 있어서, 제1워드라인에 제1스트레스전압을 공급하는 제1스트레스전압공급단자와, 상기 제1워드라인과 이웃하는 제2워드라인에 제2스트레스전압을 공급하는 제2스트레스전압공급단자와, 상기 제1스트레스전압공급단자와 제2스트레스전압공급 단자의 출력신호를 조합입력하고 이 조합입력레벨에 응답하여 상기 센스앰프제어회로의 동작을 지연시키는 센싱지연회로를 구비하여, 스트레스모드동작시 상기 비트라인의 센싱동작을 상기 메모리쎌의 데이터가 상기 비트라인으로 충분히 전달된 후까지 지연하여 이루어지도록 함을 특징으로 하는 반도체집적회로.
  3. 메모리쎌과, 상기 메모리쎌의 데이터를 센싱하는 비트라인과, 상기 비트라인의 센싱동작을 수행하는 센스앰프와, 상기 센스앰프의 센싱동작을 구동하는 센스앰프제어회로와, 어드레스의 입력에 대응하여 상기 메모리쎌을 선택하는 로우디코오더를 가지는 반도체집적회로에 있어서, 동일칩의 테스트동작시 인에이블신호를 출력하여 상기 스트레스동작을 인에이블시키는 스트레스인에이블회로와, 상기 스트레스 동작시 상기 스트레스인에이블회로의 출력신호에 응답하여 제1스트레스전압과 제2스트레스전압을 공급하는 스트레스전압공급회로와, 상기 제1스트레스전압과 제2스트레스전압을 입력하고 테스트동작시 상기 입력에 응답하여 상기 센스 앰프제어회로의 동작을 지연시키는 센싱지연제어회로로 각각 이루어지는 스트레스회로를 구비함을 특징으로 하는 반도체집적회로.
  4. 제3항에 있어서, 상기 스트레스인에이블회로가, 상기 테스트동작시 테스트동작을 인에이블시키기 위한 스트레스인에이블단자와, 상기 스트레스인에이블단자로부터 공급되는 신호를 증폭하여 스트레스인에이블신호를 출력하는 드라이버회로와, 상기 스트레스인에이블신호를 게이트 입력하여 상기 테스트동작시 상기 로우디코오더 내의 방전경로를 차단하도록 제어하는 풀다운트랜지스터로 이루어짐을 특징으로 하는 반도체집적회로.
  5. 제4항에 있어서, 상기 스트레스전압공급회로가, 제1스트레스전압을 출력하는 제1스트레스전압공급단자와, 제2스트레스전압을 출력하는 제2스트레스전압공급단자와, 상기 제1스트레스전압을 제1워드라인으로 공급하는 제1전송트랜지스터와, 상기 제2스트레스전압을 제2워드라인으로 공급하는 제2전송트랜지스터와, 상기 제1전송트랜지스터와 제2전송트랜지스터의 각 게이트에 상기 스트레스인에이블신호를 공급하는 제3전송트랜지스터로 이루어짐을 특징으로 하는 반도체집적회로.
  6. 제5항에 있어서, 상기 센싱지연제어회로가, 상기 제1스트레스전압을 입력하고 이를 지연하는 제1지연회로와, 상기 제2스트레스전압을 입력하고 이를 지연하는 제2지연회로와, 상기 제1지연회로와 제2지연회로의 각 출력 신호를 조합입력하여 상기 제1스트레스전압이나 제2스트레스전압 중 하나라도 공급되는 경우 상기 센스앰프제어 회로의 지연동작을 제어하는 신호를 출력하는 논리회로로 이루어짐을 특징으로 하는 반도체집적회로.
  7. 반도체집적회로의 스트레스전압공급방법에 있어서, 제1워드라인에 제1스트레스전압을 공급하는 제1스트레스전압공급단자와, 상기 제1워드라인과 이웃하는 제2워드라인에 제2스트레스전압을 공급하는 제2스트레스전압 공급단자와, 상기 제1스트레스전압과 제2스트레스전압이 상기 제1워드라인과 제2워드라인에 공급되는 것을 제어 하는 스트레스인에이블회로를 구비하여, 테스트동작시 상기 제1워드라인과 제2워드라인에 서로 다른 전압레벨의 스트레스전압을 공급함을 특징으로 하는 반도체집적회로의 스트레스전압공급방법.
  8. 메모리쎌과, 상기 메모리쎌의 데이터를 센싱하는 비트라인과, 상기 비트라인의 센싱동작을 수행하는 센스앰프와, 상기 센스앰프의 센싱동작을 구동하는 센스앰프제어회로를 가지는 반도체집적회로의 스트레스전압공급방법에 있어서, 제1워드라인에 제1스트레스전압을 공급하는 제1스트레스전압공급단자와, 상기 제1워드라인과 이웃하는 제2워드라인에 제2스트레스전압을 공급하는 제2스트레스전압공급단자와,상기 제1스트레스전압공급단자와 제2스트레스 전압공급단자의 출력신호를 조합입력하고 이 조합입력레벨에 응답하여 상기 센스앰프제어회로의 동작을 지연시키는 센싱지연회로를 구비하여, 테스트동작시 상기 비트라인의 센싱동작이 상기 메모리쎌의 테스트가 충분히 이루어진 후까지 지연하여 이루어지도록 함을 특징으로 하는 반도체집적회로의 스트레스전압공급 방법.
  9. 메모리쎌과, 상기 메모리쎌의 데이터를 센싱하는 비트라인과, 상기 비트라인의 센싱동작을 수행하는 센스앰프와, 상기 센스앰프의 센싱동작을 구동하는 센스앰프제어회로와, 어드레스의 입력에 대응하여 상기 메모리쎌을 선택하는 로우디코오더를 가지는 반도체집적회로의 스트레스전압공급방법에 있어서, 동일칩의 테스트동작시 인에이블신호를 출력하여 상기 테스트동작을 인에이블시키는 스트레스인에이블시키는 스트레스인에블회로와, 상기 스트레스인에이블회로의 출력신호에 응답하여 제1스트레스전압과 제2스트레스전압을 공급하는 스트레스전압공급회로와, 상기 제1스트레스전압과 제2스트레스전압을 입력하고 상기 테스트동작시 상기 입력에 응답하여 상기 센스애프제어회로의 동작을 지연시키는 센싱지연제어회로를 구비하여, 상기 테스트동작시 상기 스트레스인에이블회로의 출력신호에 응답하여 상기 제1스트레스전압과 제2스트레스전압을 서로 이웃하는 워드라인에 공급하고 이 워드라인에 의해 선택된 메모리쎌의 상태를 상기 센싱지연제어회로의 출력신호에 응답하여 센싱함을 특징으로하는 반도체집적회로의 스트레스전압공급방법.
  10. 제9항에 있어서, 상기 스트레스인에이블회로가, 상기 테스트동작시 테스트동작을 인에이블시키기 위한 스트레스인에이블단자와, 상기 스트레스인에이블단자로부터 공급되는 신호를 증폭하여 스트레스인에이블신호를 출력하는 드라이버회로와, 상기 스트레스인에이블신호를 게이트입력하여 상기 테스트동작시 상기 로우디코오더내의 방전경로를 차단하도록 제어하는 풀다운트랜지스터로 이루어짐을 특징으로 하는 반도체 집적회로의 스브레스전압공급방법.
  11. 제10항에 있어서, 상기 스트레스전압공급회로가, 제1스트레스전압을 출력하는 제1스트레스전압공급단자와, 제2스트레스전압을 출력하는 제2스트레스전압공급단자와, 상기 제1스트레스전압을 제1워드라인으로 공급하는 제1전송트랜지스터와, 상기 제2스트레스전압을 제2워드라인으로 공급하는 제2전송트랜지스터와, 상기 제1전송트랜지스터와 제2전송트랜지스터의 각 게이트에 상기 스트레스인에이블신호를 공급하는 제3전송트랜지스터로 이루어짐을 특징으로 하는 반도체집적회로의 스트레스전압공구방법.
  12. 제11항에 있어서, 상기 센싱지연제어회로가, 상기 제1스트레스전압을 입력하고 이를 지연하는 제1지연회롸와, 상기 제2스트레스전압을 입력하고 이를 지연하는 제2지연회로와, 상기 제1지연회로와 제2지연회로의 각 출력신호를 조합입력하여 상기 제1스트레스전압이나 제2스트레스전압 중 하나라도 공급되는 경우 상기 센스앰프 제어회로의 지연동작을 제어하는 신호를 출력하는 논리회로로 이루어짐을 특징으로 하는 반도체집적회로의 스트레스전압공급방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940004690A 1994-03-10 1994-03-10 스트레스회로를 가지는 반도체집적회로 및 그 스트레스전압공급방법 KR0122100B1 (ko)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR1019940004690A KR0122100B1 (ko) 1994-03-10 1994-03-10 스트레스회로를 가지는 반도체집적회로 및 그 스트레스전압공급방법
US08/400,995 US5657282A (en) 1994-03-10 1995-03-09 Semiconductor memory device with stress circuit and method for supplying a stress voltage thereof
RU95103443A RU2121176C1 (ru) 1994-03-10 1995-03-09 Полупроводниковая интегральная схема и способ подачи на нее нагружающего напряжения
GB9504777A GB2287326B (en) 1994-03-10 1995-03-09 Semiconductor integrated circuit
TW084102284A TW301784B (ko) 1994-03-10 1995-03-10
CN95103297A CN1041975C (zh) 1994-03-10 1995-03-10 带应力电路的半导体集成电路及其应力电压的供给方法
FR9502822A FR2718245A1 (fr) 1994-03-10 1995-03-10 Circuit intégré à semi-conducteurs avec circuit de contrainte, et procédé pour appliquer une tension de contrainte à ce circuit.
JP7051620A JP2781149B2 (ja) 1994-03-10 1995-03-10 半導体メモリのストレス回路及びストレス電圧供給方法
DE19508680A DE19508680C2 (de) 1994-03-10 1995-03-10 Integrierter Halbleiterschaltkreis und Verfahren zum Durchführen eines Belastungstests

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940004690A KR0122100B1 (ko) 1994-03-10 1994-03-10 스트레스회로를 가지는 반도체집적회로 및 그 스트레스전압공급방법

Publications (2)

Publication Number Publication Date
KR950028102A true KR950028102A (ko) 1995-10-18
KR0122100B1 KR0122100B1 (ko) 1997-11-26

Family

ID=19378642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940004690A KR0122100B1 (ko) 1994-03-10 1994-03-10 스트레스회로를 가지는 반도체집적회로 및 그 스트레스전압공급방법

Country Status (9)

Country Link
US (1) US5657282A (ko)
JP (1) JP2781149B2 (ko)
KR (1) KR0122100B1 (ko)
CN (1) CN1041975C (ko)
DE (1) DE19508680C2 (ko)
FR (1) FR2718245A1 (ko)
GB (1) GB2287326B (ko)
RU (1) RU2121176C1 (ko)
TW (1) TW301784B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100518510B1 (ko) * 1997-12-09 2005-11-28 삼성전자주식회사 인접 칼럼간에 서로 다른 스트레스 전위를 인가하는 수단을구비한 메모리장치

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3544073B2 (ja) * 1996-09-03 2004-07-21 株式会社 沖マイクロデザイン 半導体メモリ装置のテスト方法および半導体メモリ装置
KR100206710B1 (ko) 1996-09-23 1999-07-01 윤종용 반도체 메모리 장치의 웨이퍼 번인 테스트 회로
KR100220949B1 (ko) * 1996-11-06 1999-09-15 김영환 웨이퍼 번-인 회로
US5959910A (en) * 1997-04-25 1999-09-28 Stmicroelectronics, Inc. Sense amplifier control of a memory device
KR100268434B1 (ko) * 1997-12-29 2000-10-16 윤종용 반도체 메모리 장치 및 그것의 번-인 테스트방법
KR100269322B1 (ko) * 1998-01-16 2000-10-16 윤종용 스트레스용전압을이용하여메모리를테스팅하는기능을갖는집적회로및그의메모리테스트방법
US6285608B1 (en) * 1998-03-20 2001-09-04 Micron Technology, Inc. Method and apparatus for using supply voltage for testing in semiconductor memory devices
US5949726A (en) * 1998-07-22 1999-09-07 Vanguard International Semiconductor Corporation Bias scheme to reduce burn-in test time for semiconductor memory while preventing junction breakdown
US6122760A (en) * 1998-08-25 2000-09-19 International Business Machines Corporation Burn in technique for chips containing different types of IC circuitry
US6327682B1 (en) 1999-03-22 2001-12-04 Taiwan Semiconductor Manufacturing Company Wafer burn-in design for DRAM and FeRAM devices
DE19917336C2 (de) * 1999-04-16 2002-07-11 Infineon Technologies Ag Schaltungsanordnung zum Burn-In-Test eines Halbleiterbausteins
KR100322541B1 (ko) * 1999-07-14 2002-03-18 윤종용 입출력 라인쌍 등화회로 및 이를 구비한 메모리 장치
JP2001143497A (ja) * 1999-11-17 2001-05-25 Hitachi Ltd 半導体記憶装置
US6909648B2 (en) * 2002-03-19 2005-06-21 Broadcom Corporation Burn in system and method for improved memory reliability
JP2004087040A (ja) 2002-08-28 2004-03-18 Renesas Technology Corp 半導体装置とそのテスト方法
KR100625391B1 (ko) * 2004-07-14 2006-09-20 주식회사 하이닉스반도체 리프레쉬를 수행하는 반도체 메모리 장치
JP2007157282A (ja) * 2005-12-07 2007-06-21 Elpida Memory Inc ウェハ・バーンイン・テスト方法、ウェハ・バーンイン・テスト装置及び半導体記憶装置
KR100845776B1 (ko) * 2006-11-23 2008-07-14 주식회사 하이닉스반도체 반도체 메모리 장치의 센스앰프 제어회로 및 방법
KR100904962B1 (ko) * 2007-05-31 2009-06-26 삼성전자주식회사 스트레스 검출 회로, 이를 포함하는 반도체 칩 및 스트레스검출 방법
DE102009051772A1 (de) * 2009-10-12 2011-04-14 Eliseo Pignanelli Dateneingabeeinheit zur Erfassung der Bewegung von Gliedmassen, insbesondere von Bewegung der Hand und der Finger
CN107831391B (zh) * 2017-11-28 2019-06-07 英特尔产品（成都）有限公司 一种用于老化测试的方法、装置和设备

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4527254A (en) * 1982-11-15 1985-07-02 International Business Machines Corporation Dynamic random access memory having separated VDD pads for improved burn-in
JPH07105160B2 (ja) * 1989-05-20 1995-11-13 東芝マイクロエレクトロニクス株式会社 半導体記憶装置
US5258954A (en) * 1989-06-30 1993-11-02 Kabushiki Kaisha Toshiba Semiconductor memory including circuitry for driving plural word lines in a test mode
JPH03181096A (ja) * 1989-12-08 1991-08-07 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JPH0480752A (ja) * 1990-07-23 1992-03-13 Brother Ind Ltd 画像形成装置
KR0177592B1 (ko) * 1990-07-28 1999-02-01 다카토시 다케모토 유기기용 지폐반송 시스템
JP2647546B2 (ja) * 1990-10-11 1997-08-27 シャープ株式会社 半導体記憶装置のテスト方法
JPH0770620B2 (ja) * 1990-12-26 1995-07-31 株式会社東芝 半導体記憶装置
US5315598A (en) * 1991-04-04 1994-05-24 Texas Instruments Incorporated Method to reduce burn-in time and inducing infant failure
US5255230A (en) * 1991-12-31 1993-10-19 Intel Corporation Method and apparatus for testing the continuity of static random access memory cells
JP2793427B2 (ja) * 1992-04-08 1998-09-03 株式会社東芝 半導体装置
KR950014099B1 (ko) * 1992-06-12 1995-11-21 가부시기가이샤 도시바 반도체 기억장치
KR960006373B1 (ko) * 1992-10-31 1996-05-15 삼성전자주식회사 반도체 메모리 장치의 워드라인 구동회로
JP3016998B2 (ja) * 1993-09-24 2000-03-06 日本電気株式会社 半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100518510B1 (ko) * 1997-12-09 2005-11-28 삼성전자주식회사 인접 칼럼간에 서로 다른 스트레스 전위를 인가하는 수단을구비한 메모리장치

Also Published As

Publication number Publication date
GB2287326A (en) 1995-09-13
RU95103443A (ru) 1997-03-27
CN1041975C (zh) 1999-02-03
GB9504777D0 (en) 1995-04-26
CN1113348A (zh) 1995-12-13
RU2121176C1 (ru) 1998-10-27
KR0122100B1 (ko) 1997-11-26
TW301784B (ko) 1997-04-01
FR2718245A1 (fr) 1995-10-06
DE19508680C2 (de) 1997-03-13
JP2781149B2 (ja) 1998-07-30
DE19508680A1 (de) 1995-10-05
US5657282A (en) 1997-08-12
GB2287326B (en) 1998-04-22
FR2718245B1 (ko) 1997-02-07
JPH07262798A (ja) 1995-10-13

Similar Documents

Publication Publication Date Title
KR950028102A (ko) 스트레스회로를 가지는 반도체집적회로 및 그 스트레스전압 공급방법
KR100478764B1 (ko) 외부테스트신호를사용하여온-칩신호를측정하는온-칩테스트회로
US6774655B2 (en) Semiconductor device, method of testing the semiconductor device, and semiconductor integrated circuit
US5566112A (en) Apparatus and method for enabling a bus driver when a data signal is valid
KR950010628B1 (ko) 반도체 소자의 컬럼 디코더 인에이블 신호 발생회로
US20060261859A1 (en) Semiconductor integrated circuit device
JP3661983B2 (ja) 半導体メモリ装置
KR100460073B1 (ko) 반도체메모리의번-인모드제어회로
KR100264076B1 (ko) 데이타 출력 드라이버 전류를 증가시킨 디램
US6496433B2 (en) Semiconductor device and semiconductor device testing method
KR100546276B1 (ko) 반도체 메모리장치의 입력버퍼 및 입력버퍼 제어방법
KR950010627B1 (ko) 반도체 메모리 장치의 워드라인 구동회로
KR100224790B1 (ko) 스트로브 신호 제어 수단을 갖는 반도체 장치
US7477067B2 (en) Semiconductor integrated circuit which can be burn-in-tested even when packaged and method of burn-in-testing semiconductor integrated circuit even when the semiconductor integrated circuit is packaged
KR100209335B1 (ko) 메모리셀 스트레스 인가 장치
KR100379542B1 (ko) 반도체 메모리소자의 테스트장치
JPH09304487A (ja) 半導体記憶装置
KR100630524B1 (ko) 개선된 테스트 신호 패스를 가지는 워드 라인 구동 회로및 이를 포함하는 반도체 메모리 장치
KR100238866B1 (ko) 번인테스트 동작에서도 사용가능한 어레이 전원전압 발생기
KR100370173B1 (ko) 반도체 소자의 집적 회로
JP3595591B2 (ja) 半導体集積回路
KR100560629B1 (ko) 에코 클락 경로를 가지는 반도체 메모리 장치
KR100224794B1 (ko) 로오 어드레스와 컬럼 어드레스의 노이즈 마진을 테스트 하기 위한 방법 및 그 장치
JP2003007095A (ja) 半導体記憶装置
KR20070044698A (ko) 비트라인 센스앰프

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110830

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee