KR102567134B1 - 엑스선 조사량 측정 장치, 이를 포함하는 반도체 메모리 장치 및 반도체 메모리 장치의 테스트 방법 - Google Patents

엑스선 조사량 측정 장치, 이를 포함하는 반도체 메모리 장치 및 반도체 메모리 장치의 테스트 방법 Download PDF

Info

Publication number
KR102567134B1
KR102567134B1 KR1020180116786A KR20180116786A KR102567134B1 KR 102567134 B1 KR102567134 B1 KR 102567134B1 KR 1020180116786 A KR1020180116786 A KR 1020180116786A KR 20180116786 A KR20180116786 A KR 20180116786A KR 102567134 B1 KR102567134 B1 KR 102567134B1
Authority
KR
South Korea
Prior art keywords
memory device
data input
semiconductor memory
voltage
ray dose
Prior art date
Application number
KR1020180116786A
Other languages
English (en)
Other versions
KR20200037503A (ko
Inventor
김지웅
김경돈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180116786A priority Critical patent/KR102567134B1/ko
Priority to US16/410,120 priority patent/US10984853B2/en
Priority to CN201910658595.2A priority patent/CN110967726A/zh
Priority to SG10201906813PA priority patent/SG10201906813PA/en
Publication of KR20200037503A publication Critical patent/KR20200037503A/ko
Application granted granted Critical
Publication of KR102567134B1 publication Critical patent/KR102567134B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G11C11/4125—Cells incorporating circuit means for protecting against loss of information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/24—Measuring radiation intensity with semiconductor detectors
    • G01T1/245—Measuring radiation intensity with semiconductor detectors using memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/24—Measuring radiation intensity with semiconductor detectors
    • G01T1/246—Measuring radiation intensity with semiconductor detectors utilizing latent read-out, e.g. charge stored and read-out later
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/085—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors the device being sensitive to very short wavelength, e.g. X-ray, Gamma-rays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0403—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals during or with feedback to manufacture
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5604—Display of error information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/005—Circuit means for protection against loss of information of semiconductor storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load

Abstract

반도체 메모리 장치는 제1 데이터 입출력 패드, 엑스선 조사량 측정 장치 및 제2 데이터 입출력 패드를 포함한다. 제1 데이터 입출력 패드는 테스트 신호를 수신한다. 엑스선 조사량 측정 장치는 제1 데이터 입출력 패드와 연결되고, 엑스선 누적 조사량에 따라 양단의 전압이 변경되는 BJT(bipolar junction transistor) 소자를 포함하며, 테스트 신호에 기초하여 BJT 소자의 양단의 전압을 나타내는 테스트 결과 신호를 발생한다. 제2 데이터 입출력 패드는 엑스선 조사량 측정 장치와 연결되고, 테스트 결과 신호를 출력한다.

Description

엑스선 조사량 측정 장치, 이를 포함하는 반도체 메모리 장치 및 반도체 메모리 장치의 테스트 방법{X-RAY DETECTOR, SEMICONDUCTOR MEMORY DEVICE INCLUDING THE SAME AND METHOD OF TESTING SEMICONDUCTOR MEMORY DEVICE}
본 발명은 반도체 장치에 관한 것으로서, 더욱 상세하게는 엑스선 조사량 측정 장치, 상기 엑스선 조사량 측정 장치를 포함하는 반도체 메모리 장치 및 상기 반도체 메모리 장치의 테스트 방법에 관한 것이다.
반도체 메모리 장치는 데이터를 저장하는 데 사용된다. 반도체 메모리 장치는 전원 공급이 중단될 때 저장된 데이터를 상실하는지 여부에 따라 휘발성 메모리 장치(volatile memory device)와 비휘발성 메모리 장치(nonvolatile memory device)로 구분될 수 있다. 반도체 메모리 장치의 제조 및 조립 시에 불량 검출을 위해 엑스선을 이용한 검사가 진행되고 있다. 최근에는 반도체 공정 기술이 발전하여 배선 폭 및 칩 두께가 감소함에 따라, 엑스선에 의한 반도체 메모리 장치의 손상이 증가하고 있으나, 엑스선 조사량에 대한 정량화가 어려우며 따라서 이를 모니터링 할 수 있는 방안이 요구되고 있다.
본 발명의 일 목적은 엑스선 조사량을 정량화 및 모니터링 할 수 있도록 엑스선 조사량 측정 장치를 포함하는 반도체 메모리 장치를 제공하는 것이다.
본 발명의 다른 목적은 엑스선 조사량을 정량화 및 모니터링 할 수 있는 엑스선 조사량 측정 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 상기 엑스선 조사량 측정 장치를 포함하는 상기 반도체 메모리 장치의 테스트 방법을 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 반도체 메모리 장치는 제1 데이터 입출력 패드, 엑스선 조사량 측정 장치 및 제2 데이터 입출력 패드를 포함한다. 상기 제1 데이터 입출력 패드는 테스트 신호를 수신한다. 상기 엑스선 조사량 측정 장치는 상기 제1 데이터 입출력 패드와 연결되고, 엑스선 누적 조사량에 따라 양단의 전압이 변경되는 BJT(bipolar junction transistor) 소자를 포함하며, 상기 테스트 신호에 기초하여 상기 BJT 소자의 상기 양단의 전압을 나타내는 테스트 결과 신호를 발생한다. 상기 제2 데이터 입출력 패드는 상기 엑스선 조사량 측정 장치와 연결되고, 상기 테스트 결과 신호를 출력한다.
상기 다른 목적을 달성하기 위해, 본 발명의 실시예들에 따른 엑스선 조사량 측정 장치는 전류원, BJT(bipolar junction transistor) 소자 및 전압 측정기를 포함한다. 상기 전류원은 반도체 메모리 장치의 제1 데이터 입출력 패드와 연결되고, 상기 제1 데이터 입출력 패드로부터 수신되는 테스트 신호에 기초하여 제1 전류를 발생한다. 상기 BJT 소자는 상기 전류원과 연결되고, 이미터(emitter) 전극, 베이스(base) 전극 및 콜렉터(collector) 전극을 포함하며, 상기 콜렉터 전극에 상기 제1 전류가 인가된다. 상기 전압 측정기는 상기 BJT 소자 및 상기 반도체 메모리 장치의 제2 데이터 입출력 패드와 연결되고, 상기 BJT 소자의 상기 콜렉터 전극에 상기 제1 전류가 인가되는 경우에 상기 BJT 소자의 상기 콜렉터 전극과 상기 이미터 전극 사이의 전압을 기초로 테스트 결과 신호를 발생하여 상기 제2 데이터 입출력 패드를 통해 출력한다. 엑스선 누적 조사량에 따라 상기 BJT 소자의 상기 콜렉터 전극과 상기 이미터 전극 사이의 상기 전압이 변경된다.
상기 또 다른 목적을 달성하기 위해, 본 발명의 실시예들에 따른 반도체 메모리 장치의 테스트 방법에서는, 제1 데이터 입출력 패드, 상기 제1 데이터 입출력 패드와 연결되고 엑스선 누적 조사량에 따라 양단의 전압이 변경되는 BJT(bipolar junction transistor) 소자를 포함하는 엑스선 조사량 측정 장치, 및 상기 엑스선 조사량 측정 장치와 연결되는 제2 데이터 입출력 패드를 포함하는 반도체 메모리 장치의 상기 제1 데이터 입출력 패드에 테스트 신호를 인가한다. 상기 테스트 신호에 기초하여 상기 엑스선 조사량 측정 장치에 의해 발생되고 상기 BJT 소자의 상기 양단의 전압을 나타내며 상기 제2 데이터 입출력 패드로부터 출력되는 테스트 결과 신호에 기초하여 상기 반도체 메모리 장치의 불량 여부를 판단한다.
상기와 같은 본 발명의 실시예들에 따른 엑스선 조사량 측정 장치는 BJT 소자를 포함하여 구현될 수 있다. 엑스선이 조사되는 경우에, BJT 소자는 전류 이득이 감소하거나 VCE 전압이 증가하는 등 소자 특성이 손상 또는 열화되며, 방사선 어닐링에 의해 특성 손상이 회복되지 않는다. 이러한 BJT 소자의 특성을 활용하여 엑스선 조사량 측정 장치를 구현함으로써, 엑스선 누적 조사량을 효과적으로 정량화 및 모니터링할 수 있다.
또한, 본 발명의 실시예들에 따른 반도체 메모리 장치 및 반도체 메모리 장치의 테스트 방법에서는, 상기와 같은 엑스선 조사량 측정 장치를 포함하여 구현됨으로써, 반도체 메모리 장치의 불량 여부를 효과적으로 판별할 수 있다.
도 1은 본 발명의 실시예들에 따른 반도체 메모리 장치를 나타내는 블록도이다.
도 2는 본 발명의 실시예들에 따른 엑스선 조사량 측정 장치를 나타내는 블록도이다.
도 3은 도 2의 엑스선 조사량 측정 장치에 포함되는 BJT 소자의 일 예를 나타내는 단면도이다.
도 4a, 4b, 4c 및 5는 본 발명의 실시예들에 따른 엑스선 조사량 측정 장치의 동작을 설명하기 위한 도면들이다.
도 6 및 7은 본 발명의 실시예들에 따른 엑스선 조사량 측정 장치를 나타내는 블록도들이다.
도 8a, 8b 및 8c는 도 1의 반도체 메모리 장치의 동작을 설명하기 위한 도면들이다.
도 9 및 10은 본 발명의 실시예들에 따른 반도체 메모리 장치를 나타내는 블록도들이다.
도 11은 본 발명의 실시예들에 따른 반도체 메모리 장치의 구체적인 일 예를 나타내는 블록도이다.
도 12는 본 발명의 실시예들에 따른 반도체 메모리 장치의 배치를 나타내는 평면도이다.
도 13은 본 발명의 실시예들에 따른 반도체 메모리 장치를 포함하는 메모리 시스템을 나타내는 블록도이다.
도 14는 본 발명의 실시예들에 따른 반도체 메모리 장치를 포함하는 컴퓨팅 시스템을 나타내는 블록도이다.
도 15는 본 발명의 실시예들에 따른 반도체 메모리 장치의 테스트 방법을 나타내는 순서도이다.
도 16은 도 15의 반도체 메모리 장치의 불량 여부를 판단하는 단계의 일 예를 나타내는 순서도이다.
도 17은 본 발명의 실시예들에 따른 반도체 메모리 장치의 테스트 방법을 수행하는 테스트 시스템을 나타내는 블록도이다.
도 18은 본 발명의 실시예들에 따른 반도체 메모리 장치의 제조 방법을 나타내는 순서도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 반도체 메모리 장치를 나타내는 블록도이다.
도 1을 참조하면, 반도체 메모리 장치(100)는 제1 데이터 입출력 패드(102), 제2 데이터 입출력 패드(104), 엑스선(X-ray) 조사량 측정 장치(110) 및 메모리 셀 어레이(130)를 포함한다.
제1 데이터 입출력 패드(102)는 외부의 테스트 시스템(예를 들어, 도 17의 테스트 시스템(3000))으로부터 테스트 신호(TS)를 수신한다. 제2 데이터 입출력 패드(104)는 제1 데이터 입출력 패드(102)와 별개로 구현되며, 엑스선 조사량 측정 장치(110)로부터 발생되는 테스트 결과 신호(TRS)를 출력한다. 테스트 결과 신호(TRS)는 상기 테스트 시스템에 제공되어 반도체 메모리 장치(100)의 불량 여부를 판별하는데 이용될 수 있다. 예를 들어, 패드는 접촉 패드(contact pad) 또는 접촉 핀(contact pin)을 의미할 수 있으나, 이에 한정되는 것은 아닐 수 있다.
엑스선 조사량 측정 장치(110)는 제1 및 제2 데이터 입출력 패드들(102, 104)과 연결된다. 엑스선 조사량 측정 장치(110)는 BJT(bipolar junction transistor) 소자(112)를 포함한다. BJT 소자(112)는 엑스선 누적 조사량, 즉 반도체 메모리 장치(100)에 조사된 엑스선의 전체 누적량에 따라 양단의 전압이 변경된다. 엑스선 조사량 측정 장치(110)는 테스트 신호(TS)에 기초하여 BJT 소자(112)의 상기 양단의 전압을 나타내는 테스트 결과 신호(TRS)를 발생한다. 엑스선 조사량 측정 장치(110)의 구체적인 구조 및 동작에 대해서는 후술하도록 한다.
메모리 셀 어레이(130) 역시 제1 및 제2 데이터 입출력 패드들(102, 104)과 연결될 수 있다. 메모리 셀 어레이(130)는 데이터를 저장하는 복수의 메모리 셀들을 포함할 수 있다. 메모리 셀 어레이(130)는 제1 및 제2 데이터 입출력 패드들(102, 104)로부터 수신된 데이터를 저장하거나, 메모리 셀 어레이(130)에 저장되어 있는 데이터를 제1 및 제2 데이터 입출력 패드들(102, 104)을 통해 출력할 수 있다.
일 실시예에서, 엑스선 조사량 측정 장치(110) 및 메모리 셀 어레이(130)는 반도체 메모리 장치(100)의 동작 모드에 따라 활성화 또는 비활성화될 수 있으며, 이에 대해서는 도 8a, 8b 및 8c를 참조하여 후술하도록 한다.
본 발명의 실시예들에 따른 반도체 메모리 장치(100)는 엑스선 조사량 측정 장치(110)를 위한 추가적인 데이터 및/또는 신호 입출력 패드들을 구비하지 않으며, 메모리 셀 어레이(130)와 연결되어 데이터를 저장 및/또는 출력하기 위한 데이터 입출력 패드들(102, 104)을 이용하여 테스트 신호(TS)를 수신하고 테스트 결과 신호(TRS)를 출력할 수 있다.
도 1에서는 엑스선 조사량 측정 장치(110) 및 메모리 셀 어레이(130)가 데이터 입출력 패드들(102, 104)과 직접 연결되는 것으로 도시하였으나, 본 발명은 이에 한정되지 않을 수 있다. 예를 들어, 도 11을 참조하여 후술하는 것처럼, 메모리 셀 어레이(130)와 데이터 입출력 패드들(102, 104) 사이에는 반도체 메모리 장치(100)를 구동하기 위한 적어도 하나의 구성요소 및/또는 회로가 추가될 수 있다. 또한, 도 9 및 10을 참조하여 후술하는 것처럼, 엑스선 조사량 측정 장치(110)는 반도체 메모리 장치(100)를 구동하기 위한 적어도 하나의 구성요소 및/또는 회로 내에 포함될 수 있다.
도 2는 본 발명의 실시예들에 따른 엑스선 조사량 측정 장치를 나타내는 블록도이다. 도 3은 도 2의 엑스선 조사량 측정 장치에 포함되는 BJT 소자의 일 예를 나타내는 단면도이다.
도 2 및 3을 참조하면, 엑스선 조사량 측정 장치(110a)는 BJT 소자(112a), 전류원(114a) 및 전압 측정기(116)를 포함한다.
BJT 소자(112a)는 이미터(emitter) 전극(EE), 베이스(base) 전극(BE) 및 콜렉터(collector) 전극(CE)을 포함한다. 상술한 것처럼, 반도체 메모리 장치(100)의 엑스선 누적 조사량에 따라 BJT 소자(112a)의 양단의 전압이 변경된다. 예를 들어, BJT 소자(112a)의 상기 양단의 전압은 BJT 소자(112a)의 콜렉터 전극(CE)과 이미터 전극(EE) 사이의 전압(VCE)일 수 있다.
일 실시예에서, BJT 소자(112a)는 NPN형 BJT 소자일 수 있다. 예를 들어, BJT 소자(112a)는 제1 N형 반도체 영역(1121), P형 반도체 영역(1122) 및 제2 N형 반도체 영역(1123)을 더 포함할 수 있다. 제1 N형 반도체 영역(1121)은 이미터 전극(EE)과 연결될 수 있다. P형 반도체 영역(1122)은 베이스 전극(BE)과 연결되고, 제1 N형 반도체 영역(1121)과 접합될 수 있다. 제2 N형 반도체 영역(1123)은 콜렉터 전극(CE)과 연결되고, P형 반도체 영역(1122)과 접합될 수 있다.
도 3에 도시된 것처럼, BJT 소자(112a)는 반도체 기판(101) 내에 형성될 수 있다. 예를 들어, 반도체 기판(101) 내에 제1 N형 반도체 영역(1121)을 형성하고, 제1 N형 반도체 영역(1121)을 둘러싸도록 반도체 기판(101) 내에 P형 반도체 영역(1122)을 형성하고, P형 반도체 영역(1122)을 둘러싸도록 반도체 기판(101) 내에 제2 N형 반도체 영역(1123)을 형성하며, 제1 N형 반도체 영역(1121), P형 반도체 영역(1122) 및 제2 N형 반도체 영역(1123)과 연결되는 이미터 전극(EE), 베이스 전극(BE) 및 콜렉터 전극(CE)을 형성함으로써, BJT 소자(112a)를 마련할 수 있다. BJT 소자(112a)의 단면 구조는 실시예에 따라서 변경될 수 있다.
전류원(114a)은 반도체 메모리 장치(100)의 제1 데이터 입출력 패드(102)와 연결되고, 제1 데이터 입출력 패드(102)로부터 테스트 신호(TS)를 수신한다. 전류원(114a)은 테스트 신호(TS)에 기초하여 제1 전류(IC)를 발생한다. 예를 들어, 제1 전류(IC)는 BJT 소자(112a)의 콜렉터 전극(CE)에 인가될 수 있다.
테스트 신호(TS)에 기초하여 발생된 제1 전류(IC)가 BJT 소자(112a)의 콜렉터 전극(CE)에 인가됨에 따라, 베이스 전극(BE) 및 이미터 전극(EE)에 각각 전류(IB) 및 전류(IE)가 도 2에 도시된 방향으로 흐를 수 있다. 또한, 콜렉터 전극(CE)과 베이스 전극(BE) 사이에 전압(VCB)이 형성되고, 베이스 전극(BE)과 이미터 전극(EE) 사이에 전압(VBE)이 형성되며, 콜렉터 전극(CE)과 이미터 전극(EE) 사이에 전압(VCE)이 형성될 수 있다.
전압 측정기(116)는 BJT 소자(112a) 및 반도체 메모리 장치(100)의 제2 데이터 입출력 패드(104)와 연결되고, BJT 소자(112a)의 콜렉터 전극(CE)에 제1 전류(IC)가 인가되는 경우에 BJT 소자(112a)의 상기 양단의 전압, 즉 콜렉터 전극(CE)과 이미터 전극(EE) 사이의 전압(VCE)을 기초로 테스트 결과 신호(TRS)를 발생한다. 테스트 결과 신호(TRS)는 제2 데이터 입출력 패드(104)를 통해 출력될 수 있다.
일 실시예에서, 전류원(114a)으로부터 발생되는 제1 전류(IC)는 항상 일정할 수 있다. 도 4a, 4b, 4c 및 5를 참조하여 후술하는 것처럼, 상기 엑스선 누적 조사량이 증가할수록 BJT 소자(112a)의 콜렉터 전극(CE)과 이미터 전극(EE) 사이의 전압(VCE)은 증가하며, 따라서 동일한 조건에서 전압(VCE)의 증가 여부를 판단하기 위해 일정한 제1 전류(IC)를 인가할 수 있다.
도 4a, 4b, 4c 및 5는 본 발명의 실시예들에 따른 엑스선 조사량 측정 장치의 동작을 설명하기 위한 도면들이다.
도 4a는 상기 엑스선 누적 조사량이 제1 시간인 경우에 도 2의 전류(IC)에 따른 전압(VCE)의 변화를 나타내는 그래프이다. 도 4b는 상기 엑스선 누적 조사량이 상기 제1 시간보다 긴 제2 시간인 경우에 도 2의 전류(IC)에 따른 전압(VCE)의 변화를 나타내는 그래프이다. 도 4c는 상기 엑스선 누적 조사량이 상기 제2 시간보다 긴 제3 시간인 경우에 도 2의 전류(IC)에 따른 전압(VCE)의 변화를 나타내는 그래프이다. 예를 들어, 상기 제1 시간은 약 180초이고, 상기 제2 시간은 약 360초이며, 상기 제3 시간은 약 540초일 수 있다.
또한, 도 4a, 4b 및 4c에서, CASE1은 엑스선을 제1 양만큼 조사한 경우를 나타내고, CASE2는 엑스선을 상기 제1 양보다 많은 제2 양만큼 조사한 경우를 나타내고, CASE3은 엑스선을 상기 제2 양보다 많은 제3 양만큼 조사한 경우를 나타내고, CASE4는 엑스선을 상기 제3 양보다 많은 제4 양만큼 조사한 경우를 나타내며, CASE5는 엑스선을 상기 제4 양보다 많은 제5 양만큼 조사한 경우를 나타낸다. 예를 들어, 상기 제1 양, 제2 양, 제3 양, 제4 양 및 제5 양은 엑스선 발생 장치의 관전압을 약 40kVp, 60kVp, 80kVp, 100kVp 및 120kVp로 설정한 경우를 각각 나타낸다.
도 4a, 4b 및 4c를 참조하면, 동일한 전류(IC) 조건 및 동일한 엑스선의 선량 조건에서, 엑스선의 조사 시간, 즉 상기 엑스선 누적 조사량이 증가할수록 BJT 소자(112a)의 콜렉터 전극(CE)과 이미터 전극(EE) 사이의 전압(VCE)이 증가함을 확인할 수 있다.
도 5를 참조하면, 도 4a, 4b 및 4c의 그래프들에 기초하여 동일한 조건에서 엑스선 누적 조사량(X)에 따른 전압(VCE)의 변화를 도시하였으며, 엑스선 누적 조사량(X)이 증가할수록 BJT 소자(112a)의 콜렉터 전극(CE)과 이미터 전극(EE) 사이의 전압(VCE)이 증가함을 나타내고 있다.
MOSFET(metal oxide semiconductor field effect transistor) 소자 및 BJT 소자는 모두 트랜지스터의 한 종류이며, 엑스선이 조사되는 경우에 소자 특성이 손상 또는 열화된다. 예를 들어, 엑스선이 조사되는 경우에, MOSFET 소자는 문턱 전압이 변화되어 누설 전류가 증가하며, BJT 소자는 전류 이득이 감소하거나 VCE 전압이 증가할 수 있다. MOSFET 소자는 방사선 어닐링(radiation annealing)에 의해 특성 손상이 회복되는 반면, BJT 소자는 방사선 어닐링에 의해 특성 손상이 회복되지 않는다.
도 4a, 4b, 4c 및 5를 참조하여 상술한 것처럼, 엑스선 누적 조사량(X)이 증가할수록 BJT 소자(112a)의 콜렉터 전극(CE)과 이미터 전극(EE) 사이의 전압(VCE)이 증가할 수 있다. 또한, 상술한 것처럼 BJT 소자는 방사선 어닐링에 의해 특성 손상이 회복되지 않는다. 이러한 BJT 소자의 특성을 활용하여 본 발명의 실시예들에 따른 엑스선 조사량 측정 장치를 구현함으로써, 엑스선 누적 조사량을 효과적으로 정량화 및 모니터링할 수 있다.
한편, 상술한 것처럼 엑스선이 조사되는 경우에 BJT 소자는 특성 손상으로서 전류 이득(β=IC/IB)이 감소하며, 엑스선 누적 조사량이 증가할수록 BJT 소자의 전류 이득이 감소하므로, 전류 이득에 기초하여 상기 엑스선 누적 조사량을 정량화 및 모니터링할 수도 있다.
도 6 및 7은 본 발명의 실시예들에 따른 엑스선 조사량 측정 장치를 나타내는 블록도들이다. 이하 도 2와 중복되는 설명은 생략한다.
도 6을 참조하면, 엑스선 조사량 측정 장치(110b)는 BJT 소자(112a), 전류원(114a) 및 전압 측정기(116)를 포함하며, 디지털 코드 발생기(118)를 더 포함할 수 있다.
디지털 코드 발생기(118)를 더 포함하는 것을 제외하면, 도 6의 엑스선 조사량 측정 장치(110b)는 도 2의 엑스선 조사량 측정 장치(110a)와 실질적으로 동일할 수 있다.
디지털 코드 발생기(118)는 전압 측정기(116)와 반도체 메모리 장치(100)의 제2 데이터 입출력 패드(104) 사이에 배치되고, 테스트 결과 신호(TRS)를 디지털 코드로 변환하여 디지털 테스트 결과 신호(TRS')를 발생할 수 있다. 예를 들어, 디지털 코드 발생기(118)는 아날로그-디지털 변환기를 포함할 수 있다.
엑스선 조사량 측정 장치(110b)는 테스트 결과 신호(TRS)를 상기 디지털 코드로 변환함으로써, 상기 엑스선 누적 조사량을 보다 효과적으로 정량화 및 모니터링할 수 있다.
도 7을 참조하면, 엑스선 조사량 측정 장치(110c)는 BJT 소자(112c), 전류원(114c) 및 전압 측정기(116)를 포함한다.
BJT 소자(112c) 및 전류원(114c)의 구성이 변경되는 것을 제외하면, 도 7의 엑스선 조사량 측정 장치(110c)는 도 2의 엑스선 조사량 측정 장치(110a)와 실질적으로 동일할 수 있다.
일 실시예에서, BJT 소자(112c)는 PNP형 BJT 소자일 수 있다. 예를 들어, BJT 소자(112c)는 제1 P형 반도체 영역(1124), N형 반도체 영역(1125) 및 제2 P형 반도체 영역(1126)을 더 포함할 수 있다. 제1 P형 반도체 영역(1124)은 이미터 전극(EE)과 연결될 수 있다. N형 반도체 영역(1125)은 베이스 전극(BE)과 연결되고, 제1 P형 반도체 영역(1124)과 접합될 수 있다. 제2 P형 반도체 영역(1126)은 콜렉터 전극(CE)과 연결되고, N형 반도체 영역(1125)과 접합될 수 있다. BJT 소자(112c)가 PNP형 BJT 소자로 구현됨에 따라, 전류들(IC, IB, IE)의 방향 및 전압들(VCB, VBE, VCE)의 극성은 도 2에 도시된 것과 반대로 형성될 수 있다. 상기 엑스선 누적 조사량이 증가할수록 BJT 소자(112c)의 콜렉터 전극(CE)과 이미터 전극(EE) 사이의 전압(VCE)은 증가할 수 있다. BJT 소자(112c)의 단면 구조는 도 3에 도시된 BJT 소자(112a)의 단면 구조와 유사하거나 실시예에 따라서 변경될 수 있다.
전류원(114c)은 제1 데이터 입출력 패드(102)로부터 수신되는 테스트 신호(TS)에 기초하여 제1 전류(IC)를 발생한다. BJT 소자(112c)가 PNP형 BJT 소자로 구현됨에 따라, 전류원(114c)의 전류 방향은 도 2에 도시된 것과 반대로 형성될 수 있다. 도시하지는 않았으나, 실시예에 따라서 전류원(114c)은 이미터 전극(EE)과 연결되어 전류(IE)를 발생하도록 구현될 수도 있다.
한편, 도시하지는 않았으나, 실시예에 따라서 도 7의 엑스선 조사량 측정 장치(110c)는 도 6에 도시된 디지털 코드 발생기(118)를 더 포함하여 구현될 수도 있다.
도 8a, 8b 및 8c는 도 1의 반도체 메모리 장치의 동작을 설명하기 위한 도면들이다.
도 8a, 8b 및 8c를 참조하면, 반도체 메모리 장치(100)는 제1 동작 모드 및 제2 동작 모드 중 하나로 동작할 수 있다. 상기 제1 동작 모드는 정상 모드 또는 메모리 모드라고 부를 수 있고, 상기 제2 동작 모드는 테스트 모드라고 부를 수 있다.
구체적으로, 도 8a에 도시된 것처럼, 상기 제2 동작 모드에서 메모리 셀 어레이(130)는 비활성화되고 엑스선 조사량 측정 장치(110)는 활성화될 수 있다. 비활성화된 메모리 셀 어레이(130) 및 이와 연결된 배선을 점선으로 도시하였다. 엑스선 조사량 측정 장치(110)는 상기 제2 동작 모드에서 제1 데이터 입출력 패드(102)로부터 수신된 테스트 신호(TS)에 기초하여 테스트 결과 신호(TRS)를 발생하고, 테스트 결과 신호(TRS)를 제2 데이터 입출력 패드(104)를 통해 출력할 수 있다. 예를 들어, 상기 제2 동작 모드에서 반도체 메모리 장치(100)는 외부의 테스트 시스템(예를 들어, 도 17의 테스트 시스템(3000))과 연결되며, 상기 테스트 시스템으로부터 테스트 신호(TS)를 제공받고 테스트 결과 신호(TRS)를 상기 테스트 시스템에 제공할 수 있다.
또한, 도 8b 및 8c에 도시된 것처럼, 상기 제1 동작 모드에서 메모리 셀 어레이(130)는 활성화되고 엑스선 조사량 측정 장치(110)는 비활성화될 수 있다. 비활성화된 엑스선 조사량 측정 장치(110) 및 이와 연결된 배선을 점선으로 도시하였다. 메모리 셀 어레이(130)는 상기 제1 동작 모드에서 제1 및 제2 데이터 입출력 패드들(102, 104) 중 적어도 하나를 이용하여 수신된 데이터를 저장하거나 저장되어 있는 데이터를 출력할 수 있다. 예를 들어, 도 8b에 도시된 것처럼, 메모리 셀 어레이(130)는 상기 제1 동작 모드에서 제1 데이터 입출력 패드(102)로부터 수신된 제1 데이터 신호(DS1)에 기초하여 제1 데이터를 저장하는 데이터 기입 동작을 수행할 수 있다. 또한, 도 8c에 도시된 것처럼, 메모리 셀 어레이(130)는 상기 제1 동작 모드에서 저장되어 있는 제2 데이터를 제2 데이터 입출력 패드(104)를 통해 제2 데이터 신호(DS2)로서 출력하는 데이터 독출 동작을 수행할 수 있다.
일 실시예에서, 반도체 메모리 장치(100)의 외부(예를 들어, 도 13의 메모리 컨트롤러(1210))로부터 수신되는 커맨드(예를 들어, 도 13의 커맨드(CMD))에 기초하여 상기 제1 동작 모드 및 상기 제2 동작 모드 중 하나가 선택될 수 있다.
도 9 및 10은 본 발명의 실시예들에 따른 반도체 메모리 장치를 나타내는 블록도들이다. 이하 도 1과 중복되는 설명은 생략한다.
도 9를 참조하면, 반도체 메모리 장치(100a)는 제1 데이터 입출력 패드(102), 제2 데이터 입출력 패드(104), 엑스선 조사량 측정 장치(110) 및 메모리 셀 어레이(130)를 포함하며, 지연 회로(150)를 더 포함할 수 있다.
지연 회로(150)를 더 포함하는 것을 제외하면, 도 9의 반도체 메모리 장치(100a)는 도 1의 반도체 메모리 장치(100)와 실질적으로 동일할 수 있다.
지연 회로(150)는 적어도 하나의 신호를 수신하여 지연시킬 수 있다. 예를 들어, 지연 회로(150)는 직렬 연결된 복수의 지연 소자들(예를 들어, 인버터들)을 포함하여 구현될 수 있다.
엑스선 조사량 측정 장치(110)는 지연 회로(150) 내에 포함, 배치 또는 장착될 수 있다. 예를 들어, 지연 회로(150)는 반도체 메모리 장치(100a) 내에서 전파 지연(propagation delay)을 일으키는 전파 지연 회로의 적어도 일부일 수 있으며, 상기 전파 지연 회로 내에 BJT 소자를 장착하여 엑스선 조사량 측정 장치(110)를 구현할 수 있다.
도 10을 참조하면, 반도체 메모리 장치(100b)는 제1 데이터 입출력 패드(102), 제2 데이터 입출력 패드(104), 엑스선 조사량 측정 장치(110) 및 메모리 셀 어레이(130)를 포함하며, 링 오실레이터(170)를 더 포함할 수 있다.
링 오실레이터(170)를 더 포함하는 것을 제외하면, 도 10의 반도체 메모리 장치(100b)는 도 1의 반도체 메모리 장치(100)와 실질적으로 동일할 수 있다.
링 오실레이터(170)는 반도체 메모리 장치(100b)에서 이용되는 발진 신호를 발생할 수 있다. 예를 들어, 상기 발진 신호는 반도체 메모리 장치(100b)에서 클럭 신호 또는 기준 신호로서 이용될 수 있다.
엑스선 조사량 측정 장치(110)는 링 오실레이터(170) 내에 포함, 배치 또는 장착될 수 있다. 예를 들어, 링 오실레이터(170)에 푸터(footer)로 BJT 소자를 사용하여 엑스선 조사량 측정 장치(110)를 구현할 수 있다.
도 9 및 10을 참조하여 엑스선 조사량 측정 장치(110)가 지연 회로(150) 또는 링 오실레이터(170) 내에 포함되는 경우를 설명하였으나, 본 발명은 이에 한정되지 않으며, 엑스선 조사량 측정 장치(110)는 반도체 메모리 장치에 포함되는 다양한 구성요소들 중 하나에 포함되어 구현될 수 있다.
도 1 내지 10을 참조하여 하나의 제1 데이터 입출력 패드(102) 및 하나의 제2 데이터 입출력 패드(104)를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않으며, 테스트 신호(TS)를 수신하는 제1 데이터 입출력 패드(102)의 개수 및/또는 테스트 결과 신호(TRS)를 출력하는 제2 데이터 입출력 패드(104)의 개수는 실시예에 따라서 변경될 수 있다. 또한, 테스트 신호(TS)를 수신하는 제1 데이터 입출력 패드(102)와 테스트 결과 신호(TRS)를 출력하는 제2 데이터 입출력 패드(104)가 별개로 구현되는 경우를 설명하였으나, 본 발명은 이에 한정되지 않으며, 하나의 데이터 입출력 패드를 이용하여 테스트 신호(TS)를 수신하고 테스트 결과 신호(TRS)를 출력하도록 구현될 수 있다.
한편, 도 1 내지 10을 참조하여 반도체 메모리 장치가 하나의 엑스선 조사량 측정 장치(110)를 포함하는 경우를 도시하였으나, 본 발명은 이에 한정되지 않으며, 반도체 메모리 장치는 두 개 이상의 복수의 엑스선 조사량 측정 장치들을 포함하도록 구현될 수 있다. 반도체 메모리 장치가 복수의 엑스선 조사량 측정 장치들을 포함하는 경우에, 각 엑스선 조사량 측정 장치는 하나의 BJT 소자 및 하나의 전류원을 포함하고 전압 측정기 및 디지털 코드 발생기는 두 개 이상의 엑스선 조사량 측정 장치들이 공유하도록 구현될 수도 있다.
도 11은 본 발명의 실시예들에 따른 반도체 메모리 장치의 구체적인 일 예를 나타내는 블록도이다.
도 11을 참조하면, 반도체 메모리 장치(200)는 제어 로직(210), 리프레쉬 제어 회로(215), 어드레스 레지스터(220), 뱅크 제어 로직(230), 로우 어드레스 멀티플렉서(240), 컬럼 어드레스 래치(250), 로우 디코더, 컬럼 디코더, 메모리 셀 어레이, 센스 앰프부, 입출력 게이팅 회로(290), 데이터 입출력 버퍼(295), ODT(on-die termination) 회로(297), 데이터 입출력 패드(299) 및 엑스선 조사량 측정 장치(310)를 포함할 수 있다.
일 실시예에서, 반도체 메모리 장치(200)는 본 발명의 실시예들에 따른 반도체 메모리 장치일 수 있고, 특히 휘발성 메모리 장치일 수 있다. 예를 들어, 반도체 메모리 장치(200)는 DRAM(dynamic random access memory), 모바일 DRAM, DDR(dual data rate) DRAM, LPDDR(low power DDR) DRAM, GDDR (graphic DDR) DRAM 등과 같은 임의의 휘발성 메모리 장치들 중 하나일 수 있다.
상기 메모리 셀 어레이는 복수의 메모리 셀들을 포함하고, 제1 내지 제4 뱅크 어레이들(280a, 280b, 280c, 280d)을 포함할 수 있다. 또한, 상기 로우 디코더는 제1 내지 제4 뱅크 어레이들(280a, 280b, 280c, 280d)에 각각 연결된 제1 내지 제4 뱅크 로우 디코더들(260a, 260b, 260c, 260d)을 포함하고, 상기 컬럼 디코더는 제1 내지 제4 뱅크 어레이들(280a, 280b, 280c, 280d)에 각각 연결된 제1 내지 제4 뱅크 컬럼 디코더들(270a, 270b, 270c, 270d)을 포함하며, 상기 센스 앰프부는 제1 내지 제4 뱅크 어레이들(280a, 280b, 280c, 280d)에 각각 연결된 제1 내지 제4 뱅크 센스 앰프들(285a, 285b, 285c, 285d)을 포함할 수 있다. 제1 내지 제4 뱅크 어레이들(280a, 280b, 280c, 280d), 제1 내지 제4 뱅크 센스 앰프들(285a, 285b, 285c, 285d), 제1 내지 제4 뱅크 로우 디코더들(260a, 260b, 260c, 260d) 및 제1 내지 제4 뱅크 컬럼 디코더들(270a, 270b, 270c, 270d)은 제1 내지 제4 뱅크들을 각각 구성할 수 있다. 도 11에는 네 개의 뱅크들을 포함하는 반도체 메모리 장치(200)의 예가 도시되어 있으나, 실시예에 따라서, 반도체 메모리 장치(200)는 임의의 수의 뱅크들을 포함할 수 있다.
어드레스 레지스터(220)는 메모리 컨트롤러(예를 들어, 도 13의 메모리 컨트롤러(1210))로부터 뱅크 어드레스(BANK_ADDR), 로우 어드레스(ROW_ADDR) 및 컬럼 어드레스(COL_ADDR)를 포함하는 어드레스(ADDR)를 수신할 수 있다. 어드레스 레지스터(220)는 수신된 뱅크 어드레스(BANK_ADDR)를 뱅크 제어 로직(230)에 제공하고, 수신된 로우 어드레스(ROW_ADDR)를 로우 어드레스 멀티플렉서(240)에 제공하며, 수신된 컬럼 어드레스(COL_ADDR)를 컬럼 어드레스 래치(250)에 제공할 수 있다.
뱅크 제어 로직(230)은 뱅크 어드레스(BANK_ADDR)에 응답하여 뱅크 제어 신호들을 생성할 수 있다. 상기 뱅크 제어 신호들에 응답하여, 제1 내지 제4 뱅크 로우 디코더들(260a, 260b, 260c, 260d) 중 뱅크 어드레스(BANK_ADDR)에 상응하는 뱅크 로우 디코더가 활성화되고, 제1 내지 제4 뱅크 컬럼 디코더들(270a, 270b, 270c, 270d) 중 뱅크 어드레스(BANK_ADDR)에 상응하는 뱅크 컬럼 디코더가 활성화될 수 있다.
리프레쉬 제어 회로(215)는 리프레쉬 커맨드가 수신되는 경우 또는 셀프 리프레쉬 모드에 진입하는 경우에 리프레쉬 어드레스(REF_ADDR)를 발생할 수 있다. 예를 들어, 리프레쉬 제어 회로(215)는 리프레쉬 어드레스(REF_ADDR)를 상기 메모리 셀 어레이의 첫 번째 어드레스부터 마지막 어드레스까지 순차적으로 변경시키는 리프레쉬 카운터, 및 상기 리프레시 카운터에 제공되는 발진 신호 또는 클럭 신호를 발생하는 링 오실레이터를 포함할 수 있다.
로우 어드레스 멀티플렉서(240)는 어드레스 레지스터(220)로부터 로우 어드레스(ROW_ADDR)를 수신하고, 리프레쉬 제어 회로(215)로부터 리프레쉬 어드레스(REF_ADDR)를 수신할 수 있다. 로우 어드레스 멀티플렉서(240)는 로우 어드레스(ROW_ADDR) 또는 리프레쉬 어드레스(REF_ADDR)를 선택적으로 출력할 수 있다. 로우 어드레스 멀티플렉서(240)로부터 출력된 로우 어드레스는 제1 내지 제4 뱅크 로우 디코더들(260a, 260b, 260c, 260d)에 각각 인가될 수 있다.
제1 내지 제4 뱅크 로우 디코더들(260a, 260b, 260c, 260d) 중 뱅크 제어 로직(230)에 의해 활성화된 뱅크 로우 디코더는 로우 어드레스 멀티플렉서(240)로부터 출력된 로우 어드레스를 디코딩하여 상기 로우 어드레스에 상응하는 워드 라인을 활성화할 수 있다. 예를 들어, 상기 활성화된 뱅크 로우 디코더는 로우 어드레스에 상응하는 워드 라인에 워드 라인 구동 전압을 인가할 수 있다.
컬럼 어드레스 래치(250)는 어드레스 레지스터(220)로부터 컬럼 어드레스(COL_ADDR)를 수신하고, 수신된 컬럼 어드레스(COL_ADDR)를 일시적으로 저장할 수 있다. 컬럼 어드레스 래치(250)는 일시적으로 저장된 컬럼 어드레스(COL_ADDR)를 제1 내지 제4 뱅크 컬럼 디코더들(270a, 270b, 270c, 270d)에 각각 인가할 수 있다.
제1 내지 제4 뱅크 컬럼 디코더들(270a, 270b, 270c, 270d) 중 뱅크 제어 로직(230)에 의해 활성화된 뱅크 컬럼 디코더는 입출력 게이팅 회로(290)를 통하여 뱅크 어드레스(BANK_ADDR) 및 컬럼 어드레스(COL_ADDR)에 상응하는 센스 앰프를 활성화시킬 수 있다.
입출력 게이팅 회로(290)는 입출력 데이터를 게이팅하는 회로들과 함께, 입력 데이터 마스크 로직, 제1 내지 제4 뱅크 어레이들(280a, 280b, 280c, 280d)로부터 출력된 데이터를 저장하기 위한 독출 데이터 래치들, 및 제1 내지 제4 뱅크 어레이들(280a, 280b, 280c, 280d)에 데이터를 기입하기 위한 기입 드라이버들을 포함할 수 있다.
제1 내지 제4 뱅크 어레이들(280a, 280b, 280c, 280d) 중 하나의 뱅크 어레이에서 독출될 데이터(DQ)는 상기 하나의 뱅크 어레이에 상응하는 센스 앰프에 의해 감지되고, 상기 독출 데이터 래치들에 저장될 수 있다. 상기 독출 데이터 래치들에 저장된 데이터(DQ)는 데이터 입출력 버퍼(295) 및 데이터 입출력 패드(299)를 통하여 상기 메모리 컨트롤러에 제공될 수 있다. 제1 내지 제4 뱅크 어레이들(280a, 280b, 280c, 280d) 중 하나의 뱅크 어레이에 기입될 데이터(DQ)는 상기 메모리 컨트롤러로부터 데이터 입출력 패드(299)를 통하여 데이터 입출력 버퍼(295)에 제공될 수 있다. 데이터 입출력 버퍼(295)에 제공된 데이터(DQ)는 상기 기입 드라이버들을 통하여 상기 하나의 뱅크 어레이에 기입될 수 있다.
제어 로직(210)은 반도체 메모리 장치(200)의 동작을 제어할 수 있다. 예를 들어, 제어 로직(210)은 반도체 메모리 장치(200)가 기입 동작 또는 독출 동작을 수행하도록 제어 신호들을 생성할 수 있다. 제어 로직(210)은 상기 메모리 컨트롤러로부터 수신되는 커맨드(CMD)를 디코딩하는 커맨드 디코더(211) 및 반도체 메모리 장치(200)의 동작 모드를 설정하기 위한 모드 레지스터(212)를 포함할 수 있다. 예를 들어, 커맨드 디코더(211)는 기입 인에이블 신호(/WE), 로우 어드레스 스트로브 신호(/RAS), 컬럼 어드레스 스트로브 신호(/CAS), 칩 선택 신호(/CS) 등을 디코딩하여 커맨드(CMD)에 상응하는 상기 제어 신호들을 생성할 수 있다. 또한, 제어 로직(210)은 동기 방식으로 반도체 메모리 장치(200)를 구동하기 위한 클럭 신호(CLK) 및 클럭 인에이블 신호(/CKE)를 더 수신할 수 있다.
ODT 회로(297)는 데이터 입출력 패드(299) 및 데이터 입출력 버퍼(295)와 연결될 수 있다. ODT 회로(297)가 활성화되는 경우에 ODT를 수행할 수 있다. 상기 ODT가 수행되는 경우에, 임피던스 매칭에 의해 신호의 반사를 억제함으로써, 송수신되는 신호의 충실도를 향상시킬 수 있다.
엑스선 조사량 측정 장치(310)는 본 발명의 실시예들에 따른 엑스선 조사량 측정 장치일 수 있다. 구체적으로, 엑스선 조사량 측정 장치(310)는 엑스선 누적 조사량에 따라 양단의 전압이 변경되는(예를 들어, 증가되는) BJT 소자를 포함한다. 엑스선 조사량 측정 장치(310)는 테스트 모드에서 활성화되고, 데이터 입출력 패드(299)를 통하여 테스트 신호(TS)를 수신하며, 상기 BJT 소자의 상기 양단의 전압을 나타내는 테스트 결과 신호(TRS)를 발생하여 데이터 입출력 패드(299)를 통하여 출력할 수 있다. 엑스선 조사량 측정 장치(310)를 이용하여 엑스선 누적 조사량을 효과적으로 정량화 및 모니터링함으로써, 반도체 메모리 장치(200)의 불량 여부를 효과적으로 판별할 수 있다.
일 실시예에서, 도 9를 참조하여 상술한 것처럼 엑스선 조사량 측정 장치(110)가 지연 회로(150) 내에 포함되는 경우에, 예를 들어 도 11의 입출력 게이팅 회로(290) 및 데이터 입출력 버퍼(295)가 도 9의 지연 회로(150)에 대응할 수 있으며, 엑스선 조사량 측정 장치(310)는 입출력 게이팅 회로(290) 및 데이터 입출력 버퍼(295) 중 적어도 하나에 포함될 수 있다. 다른 실시예에서, 도 10을 참조하여 상술한 것처럼 엑스선 조사량 측정 장치(110)가 링 오실레이터(170) 내에 포함되는 경우에, 예를 들어 도 11의 리프레쉬 제어 회로(215)에 포함되는 상기 링 오실레이터가 도 10의 링 오실레이터(170)에 대응할 수 있으며, 엑스선 조사량 측정 장치(310)는 리프레쉬 제어 회로(215)에 포함될 수 있다.
도 11을 참조하여 상술한 반도체 메모리 장치(200)의 구성요소들은 일반적으로 BJT 소자를 포함하지 않으며, 따라서 엑스선 조사량 측정 장치(310)를 구현하기 위해 추가적으로 BJT 소자를 형성할 수 있다. 다만, 도 3을 참조하여 상술한 것처럼 BJT 소자는 도핑 영역들 및 전극들만을 포함하는 간단한 구조를 가지므로, 별도의 추가 공정 없이 반도체 메모리 장치(200)를 제조하기 위한 일반적인 공정을 이용하여 형성할 수 있다.
도 11을 참조하여 본 발명의 실시예들에 따른 반도체 메모리 장치가 휘발성 메모리 장치인 경우를 설명하였으나, 본 발명은 이에 한정되지 않을 수 있다. 예를 들어, 본 발명의 실시예들에 따른 반도체 메모리 장치는 플래시 메모리(flash memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등과 같은 임의의 비휘발성 메모리 장치일 수 있다.
도 12는 본 발명의 실시예들에 따른 반도체 메모리 장치의 배치를 나타내는 평면도이다.
도 12를 참조하면, 반도체 메모리 장치(500)는 복수의 뱅크 어레이들(510)을 포함할 수 있다. 도 12에서는 반도체 메모리 장치(500)가 4개의 뱅크 어레이들(510)을 포함하는 것으로 도시하였으나, 실시예에 따라서 반도체 메모리 장치에 포함되는 뱅크 어레이들의 개수는 다양하게 변경될 수 있다. 반도체 기판 상에 뱅크 어레이들(510)이 형성되는 영역을 메모리 영역 또는 코어(core) 영역이라 부를 수 있다.
로우 디코더들(520)과 컬럼 디코더들(530)은 뱅크 어레이들(510)에 인접하여 배치될 수 있다. 로우 디코더들(520)은 뱅크 어레이들(510)의 워드 라인(WL) 방향으로 배치되고, 컬럼 디코더들(530)은 뱅크 어레이들(510)의 비트 라인(BL) 방향으로 배치될 수 있다. 또한 이웃하는 두 뱅크 어레이들에 각각 할당된 로우 디코더들(520)은 서로 근접하게 배치되어 컨트롤 라인(미도시)을 공유할 수 있다.
또한, 반도체 메모리 장치(500)의 가장자리와 가운데 위치한, 즉 뱅크 어레이들(510)이 형성된 상기 메모리 영역을 둘러싸는 주변(peripheral) 영역에는 외부와 통신하는데 이용하기 위한 패드들(PD)이 배치될 수 있다. 또한, 반도체 메모리 장치(500)의 가운데 위치한 주변 영역에는 엑스선 조사량 측정 장치들(541, 542)이 배치될 수 있다. 로우 디코더들(520), 컬럼 디코더들(530) 및 엑스선 조사량 측정 장치들(541, 542) 등은 주변 회로를 형성할 수 있다.
도 12에서는 반도체 메모리 장치(500)가 두 개의 엑스선 조사량 측정 장치들(541, 542)을 포함하는 것으로 도시하였으나, 하나의 반도체 기판 또는 반도체 다이에 포함되는 엑스선 조사량 측정 장치의 개수는 실시예에 따라서 변경될 수 있다.
도 13은 본 발명의 실시예들에 따른 반도체 메모리 장치를 포함하는 메모리 시스템을 나타내는 블록도이다.
도 13을 참조하면, 메모리 시스템(1200)은 메모리 컨트롤러(1210) 및 반도체 메모리 장치(1220)를 포함할 수 있다.
메모리 컨트롤러(1210)는 커맨드 전송선을 통하여 반도체 메모리 장치(1220)에 커맨드(CMD)를 전송하고, 어드레스 전송선을 통하여 반도체 메모리 장치(1220)에 어드레스(ADDR)를 전송하며, 데이터 전송선을 통하여 반도체 메모리 장치(1220)와 데이터(DQ)를 교환할 수 있다. 메모리 컨트롤러(1210)는 호스트(미도시)의 요청에 기초하여 반도체 메모리 장치(1220)로 데이터를 입력하거나 반도체 메모리 장치(1220)로부터 데이터를 출력할 수 있다. 또한, 메모리 컨트롤러(1210)는 반도체 메모리 장치(1220)로 어드레스를 입력할 수 있다.
반도체 메모리 장치(1220)는 본 발명의 실시예들에 따른 반도체 메모리 장치이며, 엑스선 조사량 측정 장치(1230)를 포함한다. 엑스선 조사량 측정 장치(1230)는 엑스선 누적 조사량에 따라 양단의 전압이 변경되는(예를 들어, 증가되는) BJT 소자를 포함하며, 이를 이용하여 엑스선 누적 조사량을 효과적으로 정량화 및 모니터링함으로써, 반도체 메모리 장치(1220)의 불량 여부를 효과적으로 판별할 수 있다.
도 14는 본 발명의 실시예들에 따른 반도체 메모리 장치를 포함하는 컴퓨팅 시스템을 나타내는 블록도이다.
도 14를 참조하면, 컴퓨팅 시스템(1300)은 프로세서(1310), 시스템 컨트롤러(1320) 및 메모리 시스템(1330)을 포함한다. 컴퓨팅 시스템(1300)은 입력 장치(1350), 출력 장치(1360) 및 저장 장치(1370)를 더 포함할 수 있다.
메모리 시스템(1330)은 반도체 메모리 장치(1334) 및 반도체 메모리 장치(1334)를 제어하기 위한 메모리 컨트롤러(1332)를 포함한다. 반도체 메모리 장치(1334)는 본 발명의 실시예들에 따른 반도체 메모리 장치이고 엑스선 조사량 측정 장치(1336)를 포함하며, 메모리 컨트롤러(1332)는 시스템 컨트롤러(1320)에 포함될 수 있다.
프로세서(1310)는 특정 계산들 또는 태스크들을 실행할 수 있다. 프로세서(1310)는 프로세서 버스를 통하여 시스템 컨트롤러(1320)에 연결될 수 있다. 시스템 컨트롤러(1320)는 확장 버스를 통하여 입력 장치(1350), 출력 장치(1360) 및 저장 장치(1370)에 연결될 수 있다. 이에 따라, 프로세서(1310)는 시스템 컨트롤러(1320)를 통하여 입력 장치(1350), 출력 장치(1360), 또는 저장 장치(1370)를 제어할 수 있다.
도 15는 본 발명의 실시예들에 따른 반도체 메모리 장치의 테스트 방법을 나타내는 순서도이다.
도 15를 참조하면, 본 발명의 실시예들에 따른 엑스선 조사량 측정 장치를 포함하는 반도체 메모리 장치의 테스트 방법에서, 상기 반도체 메모리 장치의 제1 데이터 입출력 패드에 테스트 신호를 인가한다(단계 S1100). 예를 들어, 상기 엑스선 조사량 측정 장치는 엑스선 누적 조사량에 따라 양단의 전압이 변경되는(예를 들어, 증가되는) BJT 소자를 포함한다.
상기 테스트 신호에 기초하여 상기 엑스선 조사량 측정 장치에 의해 발생되고 상기 반도체 메모리 장치의 제2 데이터 입출력 패드로부터 출력되는 테스트 결과 신호에 기초하여 상기 반도체 메모리 장치의 불량 여부를 판단한다(단계 S1200). 예를 들어, 상기 테스트 결과 신호는 상기 BJT 소자의 상기 양단의 전압을 나타낸다.
상기 반도체 메모리 장치 및 이에 포함되는 상기 엑스선 조사량 측정 장치의 구조는 도 1 내지 14를 참조하여 상술한 것과 실질적으로 동일하며, 이를 이용하여 엑스선 누적 조사량을 효과적으로 정량화 및 모니터링하고 반도체 메모리 장치의 불량 여부를 효과적으로 판별할 수 있다.
도 16은 도 15의 반도체 메모리 장치의 불량 여부를 판단하는 단계의 일 예를 나타내는 순서도이다.
도 15 및 16을 참조하면, 상기 반도체 메모리 장치의 불량 여부를 판단하는데 있어서(단계 S1200), 상기 테스트 결과 신호에 기초하여 상기 BJT 소자의 상기 양단의 전압이 기준 전압보다 낮은 것으로 판단된 경우에(단계 S1210: 예), 상기 반도체 메모리 장치가 정상인 것으로 판정할 수 있다(단계 S1220). 상기 BJT 소자의 상기 양단의 전압이 상기 기준 전압보다 낮은 것은 상기 엑스선 누적 조사량이 기준치보다 적은 것을 나타내므로, 상기 반도체 메모리 장치가 정상인 것으로 판정할 수 있다.
상기 테스트 결과 신호에 기초하여 상기 BJT 소자의 상기 양단의 전압이 상기 기준 전압보다 높거나 같은 것으로 판단된 경우에(단계 S1210: 아니오), 상기 반도체 메모리 장치가 불량인 것으로 판정할 수 있다(단계 S1230). 상기 BJT 소자의 상기 양단의 전압이 상기 기준 전압보다 높거나 같은 것은 상기 엑스선 누적 조사량이 상기 기준치보다 많거나 같은 것을 나타내며, 이 경우 휘발성 메모리 장치의 리프레쉬 특성 저하, 넥 브로큰(neck broken)과 같은 조립 시의 배선 불량 등 상기 반도체 메모리 장치가 정상 상태를 가지지 못할 수 있으므로, 상기 반도체 메모리 장치가 불량인 것으로 판정할 수 있다.
한편, 전류 이득에 기초하여 상기 엑스선 누적 조사량을 정량화 및 모니터링하는 경우에는, 상기 전류 이득이 기준 값보다 큰 것으로 판단된 경우에 상기 반도체 메모리 장치가 정상인 것으로 판정할 수 있고, 상기 전류 이득이 상기 기준 값보다 작거나 같은 것으로 판단된 경우에 상기 반도체 메모리 장치가 불량인 것으로 판정할 수 있다.
도 17은 본 발명의 실시예들에 따른 반도체 메모리 장치의 테스트 방법을 수행하는 테스트 시스템을 나타내는 블록도이다.
도 17을 참조하면, 테스트 시스템(3000)은 테스트 컨트롤러(3100), 복수의 피검사 장치(device under test; DUT)들(3200a, 3200b, ..., 3200k), 저장 장치(3300), 테스트 데이터 발생부(3400) 및 테스트 결과 발생부(3500)를 포함할 수 있다.
피검사 장치들(3200a~3200k) 각각은 본 발명의 실시예들에 따른 반도체 메모리 장치일 수 있고, 본 발명의 실시예들에 따른 엑스선 조사량 측정 장치를 포함하여 구현될 수 있다.
테스트 컨트롤러(3100)는 테스트 시스템(3000)의 다른 구성요소들을 제어함으로써, 피검사 장치들(3200a~3200k) 각각에 대한 테스트를 제어할 수 있다. 저장 장치(3300)는 테스트를 수행하는 데 필요한 데이터를 저장할 수 있다. 테스트 데이터 발생부(3400)는 테스트 신호(TS)를 발생하여 피검사 장치들(3200a~3200k)에 제공할 수 있다. 테스트 결과 발생부(3500)는 피검사 장치들(3200a~3200k)로부터 테스트 결과 신호(TRS)를 수신하여 피검사 장치들(3200a~3200k)의 불량 여부를 판단할 수 있다. 다시 말하면, 도 15의 단계 S1100은 테스트 데이터 발생부(3400)에 의해 수행될 수 있고, 도 15의 단계 S1200은 테스트 결과 발생부(3500)에 의해 수행될 수 있다.
도 18은 본 발명의 실시예들에 따른 반도체 메모리 장치의 제조 방법을 나타내는 순서도이다.
도 18을 참조하면, 본 발명의 실시예들에 따른 반도체 메모리 장치의 제조 방법에서, 엑스선 조사량 측정 장치를 포함하는 반도체 메모리 장치를 생산한다(단계 S2100). 예를 들어, 상기 엑스선 조사량 측정 장치는 엑스선 누적 조사량에 따라 양단의 전압이 변경되는(예를 들어, 증가되는) BJT 소자를 포함한다.
상기 반도체 메모리 장치를 테스트한다(단계 S2200). 예를 들어, 도 18의 단계 S2200은 도 15를 참조하여 상술한 본 발명의 실시예들에 따른 반도체 메모리 장치의 테스트 방법에 의해 수행될 수 있다. 엑스선에 의한 반도체 메모리 장치의 손상 또는 불량을 실시간으로 파악함으로써, 제조 효율이 향상될 수 있다.
도 18을 참조하여 반도체 메모리 장치의 테스트 방법을 이용한 반도체 메모리 장치의 제조 방법을 설명하였으나, 본 발명은 이에 한정되지 않을 수 있다. 예를 들어, 반도체 메모리 장치의 제조가 완료되어 제품 출하되는 경우에, 본 발명의 테스트 방법에 의해 수행된 상기 반도체 메모리 장치에 대한 제1 테스트 결과를 저장해 놓을 수 있다. 이후에 출하되었던 상기 반도체 메모리 장치가 불량 접수되는 경우에, 본 발명의 테스트 방법을 이용하여 불량 접수된 상기 반도체 메모리 장치를 추가 테스트하여 제2 테스트 결과를 획득하고, 상기 제1 테스트 결과와 상기 제2 테스트 결과를 비교함으로써, 제품 출하 이후에 발생한 불량인지 여부를 판단할 수 있다.
본 발명의 실시예들은 반도체 메모리 장치를 포함하는 임의의 전자 장치 및 시스템에 유용하게 이용될 수 있다. 예를 들어, 본 발명의 실시예들은 컴퓨터(computer), 노트북(laptop), 핸드폰(cellular), 스마트 폰(smart phone), MP3 플레이어, PDA(personal digital assistant), PMP(portable multimedia player), 디지털 TV, 디지털 카메라, 포터블 게임 콘솔(portable game console), 네비게이션(navigation) 기기, 웨어러블(wearable) 기기, IoT(internet of things) 기기, IoE(internet of everything) 기기, e-북(e-book), VR(virtual reality) 기기, AR(augmented reality) 기기 등과 같은 전자 기기에 더욱 유용하게 적용될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (20)

  1. 메모리 셀 어레이가 형성되는 메모리 영역을 포함하는 반도체 기판;
    테스트 신호를 수신하는 제1 데이터 입출력 패드;
    상기 제1 데이터 입출력 패드와 연결되고, 상기 반도체 기판 내에 형성되고 엑스선 누적 조사량에 따라 양단의 전압이 변경되는 BJT(bipolar junction transistor) 소자를 포함하며, 상기 테스트 신호에 기초하여 상기 BJT 소자의 상기 양단의 전압을 나타내는 테스트 결과 신호를 발생하는 엑스선 조사량 측정 장치; 및
    상기 엑스선 조사량 측정 장치와 연결되고, 상기 테스트 결과 신호를 출력하는 제2 데이터 입출력 패드를 포함하며,
    상기 BJT 소자는 상기 반도체 기판 내에 형성되는 N형 및 P형 반도체 영역들을 포함하고,
    상기 엑스선 조사량 측정 장치는,
    상기 테스트 신호에 기초하여 상기 BJT 소자의 콜렉터(collector) 전극에 인가되는 제1 전류를 발생하는 전류원; 및
    상기 BJT 소자의 상기 콜렉터 전극에 상기 제1 전류가 인가되는 경우에, 상기 BJT 소자의 상기 콜렉터 전극과 이미터(emitter) 전극 사이의 전압에 기초하여 상기 테스트 결과 신호를 발생하는 전압 측정기를 더 포함하며,
    상기 전류원으로부터 발생되는 상기 제1 전류는 항상 일정한 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 BJT 소자는 상기 반도체 기판 내에 형성되고 상기 이미터 전극과 연결된 제1 N형 반도체 영역, 상기 반도체 기판 내에 형성되고 베이스(base) 전극과 연결되고 상기 제1 N형 반도체 영역과 접합된 P형 반도체 영역, 및 상기 반도체 기판 내에 형성되고 상기 콜렉터 전극과 연결되고 상기 P형 반도체 영역과 접합된 제2 N형 반도체 영역을 포함하는 NPN형 BJT 소자인 것을 특징으로 하는 반도체 메모리 장치.
  3. 제 2 항에 있어서,
    상기 엑스선 누적 조사량이 증가할수록 상기 NPN형 BJT 소자의 상기 양단의 전압은 증가하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제 3 항에 있어서,
    상기 BJT 소자의 상기 양단의 전압은 상기 NPN형 BJT 소자의 상기 콜렉터 전극과 상기 이미터 전극 사이의 전압인 것을 특징으로 하는 반도체 메모리 장치.
  5. 제 1 항에 있어서,
    상기 BJT 소자는 상기 반도체 기판 내에 형성되고 상기 이미터 전극과 연결된 제1 P형 반도체 영역, 상기 반도체 기판 내에 형성되고 베이스 전극과 연결되고 상기 제1 P형 반도체 영역과 접합된 N형 반도체 영역, 및 상기 반도체 기판 내에 형성되고 상기 콜렉터 전극과 연결되고 상기 N형 반도체 영역과 접합된 제2 P형 반도체 영역을 포함하는 PNP형 BJT 소자인 것을 특징으로 하는 반도체 메모리 장치.
  6. 삭제
  7. 삭제
  8. 제 1 항에 있어서, 상기 엑스선 조사량 측정 장치는,
    상기 전압 측정기와 상기 제2 데이터 입출력 패드 사이에 배치되고, 상기 테스트 결과 신호를 디지털 코드로 변환하는 디지털 코드 발생기를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  9. 삭제
  10. 메모리 셀 어레이가 형성되는 메모리 영역을 포함하는 반도체 기판;
    테스트 신호를 수신하는 제1 데이터 입출력 패드;
    상기 제1 데이터 입출력 패드와 연결되고, 상기 반도체 기판 내에 형성되고 엑스선 누적 조사량에 따라 양단의 전압이 변경되는 BJT(bipolar junction transistor) 소자를 포함하며, 상기 테스트 신호에 기초하여 상기 BJT 소자의 상기 양단의 전압을 나타내는 테스트 결과 신호를 발생하는 엑스선 조사량 측정 장치; 및
    상기 엑스선 조사량 측정 장치와 연결되고, 상기 테스트 결과 신호를 출력하는 제2 데이터 입출력 패드를 포함하며,
    상기 BJT 소자는 상기 반도체 기판 내에 형성되는 N형 및 P형 반도체 영역들을 포함하고,
    상기 메모리 셀 어레이는,
    상기 제1 및 제2 데이터 입출력 패드들과 연결되고, 복수의 메모리 셀들을 포함하며,
    상기 메모리 셀 어레이는 제1 동작 모드에서 상기 제1 및 제2 데이터 입출력 패드들 중 적어도 하나로부터 수신된 제1 데이터 신호에 기초하여 제1 데이터를 저장하거나, 저장되어 있는 제2 데이터를 상기 제1 및 제2 데이터 입출력 패드들 중 적어도 하나를 통해 제2 데이터 신호로서 출력하며,
    상기 엑스선 조사량 측정 장치는 제2 동작 모드에서 상기 제1 데이터 입출력 패드로부터 수신된 상기 테스트 신호에 기초하여 상기 테스트 결과 신호를 발생하고, 상기 테스트 결과 신호를 상기 제2 데이터 입출력 패드를 통해 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  11. 제 10 항에 있어서,
    상기 메모리 셀 어레이는 상기 제2 동작 모드에서 비활성화되고,
    상기 엑스선 조사량 측정 장치는 상기 제1 동작 모드에서 비활성화되는 것을 특징으로 하는 반도체 메모리 장치.
  12. 제 10 항에 있어서,
    외부로부터 수신되는 커맨드에 기초하여 상기 제1 동작 모드 및 상기 제2 동작 모드 중 하나가 선택되는 것을 특징으로 하는 반도체 메모리 장치.
  13. 제 10 항에 있어서,
    상기 엑스선 조사량 측정 장치는 상기 메모리 영역을 둘러싸는 주변 영역에 형성되는 것을 특징으로 하는 반도체 메모리 장치.
  14. 제 1 항에 있어서,
    적어도 하나의 신호를 수신하여 지연시키는 지연 회로를 더 포함하고,
    상기 엑스선 조사량 측정 장치는 상기 지연 회로 내에 포함되는 것을 특징으로 하는 반도체 메모리 장치.
  15. 제 1 항에 있어서,
    발진 신호를 발생하는 링 오실레이터를 더 포함하고,
    상기 엑스선 조사량 측정 장치는 상기 링 오실레이터 내에 포함되는 것을 특징으로 하는 반도체 메모리 장치.
  16. 제 1 항에 있어서,
    상기 반도체 메모리 장치는 DRAM(dynamic random access memory)인 것을 특징으로 하는 반도체 메모리 장치.
  17. 반도체 기판;
    상기 반도체 기판 상에서 반도체 메모리 장치와 연결되는 제1 데이터 입출력 패드와 연결되고, 상기 제1 데이터 입출력 패드로부터 수신되는 테스트 신호에 기초하여 제1 전류를 발생하는 전류원;
    상기 반도체 기판 내에 형성되고, 상기 전류원과 연결되고, 이미터(emitter) 전극, 베이스(base) 전극 및 콜렉터(collector) 전극을 포함하며, 상기 콜렉터 전극에 상기 제1 전류가 인가되는 BJT(bipolar junction transistor) 소자; 및
    상기 BJT 소자와 연결되고, 상기 반도체 기판 상에서 상기 반도체 메모리 장치와 연결되는 제2 데이터 입출력 패드와 연결되고, 상기 BJT 소자의 상기 콜렉터 전극에 상기 제1 전류가 인가되는 경우에 상기 BJT 소자의 상기 콜렉터 전극과 상기 이미터 전극 사이의 전압을 기초로 테스트 결과 신호를 발생하여 상기 제2 데이터 입출력 패드를 통해 출력하는 전압 측정기를 포함하고,
    엑스선 누적 조사량에 따라 상기 BJT 소자의 상기 콜렉터 전극과 상기 이미터 전극 사이의 상기 전압이 변경되며,
    상기 BJT 소자는 상기 반도체 기판 내에 형성되는 N형 및 P형 반도체 영역들을 포함하는 엑스선 조사량 측정 장치.
  18. 제 17 항에 있어서,
    상기 엑스선 누적 조사량이 증가할수록 상기 BJT 소자의 상기 콜렉터 전극과 상기 이미터 전극 사이의 상기 전압은 증가하는 것을 특징으로 하는 엑스선 조사량 측정 장치.
  19. 반도체 기판, 제1 데이터 입출력 패드, 상기 제1 데이터 입출력 패드와 연결되고 엑스선 누적 조사량에 따라 양단의 전압이 변경되는 BJT(bipolar junction transistor) 소자를 포함하는 엑스선 조사량 측정 장치, 및 상기 엑스선 조사량 측정 장치와 연결되는 제2 데이터 입출력 패드를 포함하는 반도체 메모리 장치의 상기 제1 데이터 입출력 패드에 테스트 신호를 인가하는 단계; 및
    상기 테스트 신호에 기초하여 상기 엑스선 조사량 측정 장치에 의해 발생되고 상기 BJT 소자의 상기 양단의 전압을 나타내며 상기 제2 데이터 입출력 패드로부터 출력되는 테스트 결과 신호에 기초하여 상기 반도체 메모리 장치의 불량 여부를 판단하는 단계를 포함하고,
    상기 반도체 기판은 메모리 셀 어레이가 형성되는 메모리 영역을 포함하며,
    상기 BJT 소자는 상기 반도체 기판 내에 형성되는 N형 및 P형 반도체 영역들을 포함하는 반도체 메모리 장치의 테스트 방법.
  20. 제 19 항에 있어서, 상기 반도체 메모리 장치의 불량 여부를 판단하는 단계는,
    상기 테스트 결과 신호에 기초하여 상기 BJT 소자의 상기 양단의 전압이 기준 전압보다 낮은 것으로 판단된 경우에, 상기 반도체 메모리 장치가 정상인 것으로 판정하는 단계; 및
    상기 테스트 결과 신호에 기초하여 상기 BJT 소자의 상기 양단의 전압이 상기 기준 전압보다 높거나 같은 것으로 판단된 경우에, 상기 반도체 메모리 장치가 불량인 것으로 판정하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 테스트 방법.

KR1020180116786A 2018-10-01 2018-10-01 엑스선 조사량 측정 장치, 이를 포함하는 반도체 메모리 장치 및 반도체 메모리 장치의 테스트 방법 KR102567134B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180116786A KR102567134B1 (ko) 2018-10-01 2018-10-01 엑스선 조사량 측정 장치, 이를 포함하는 반도체 메모리 장치 및 반도체 메모리 장치의 테스트 방법
US16/410,120 US10984853B2 (en) 2018-10-01 2019-05-13 X-ray detector, semiconductor memory device including the same, method of testing semiconductor memory device and method of manufacturing semiconductor memory device
CN201910658595.2A CN110967726A (zh) 2018-10-01 2019-07-19 X射线检测器、半导体存储器件及其测试方法和制造方法
SG10201906813PA SG10201906813PA (en) 2018-10-01 2019-07-23 X-ray detector, semiconductor memory device including the same, method of testing semiconductor memory device and method of manufacturing semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180116786A KR102567134B1 (ko) 2018-10-01 2018-10-01 엑스선 조사량 측정 장치, 이를 포함하는 반도체 메모리 장치 및 반도체 메모리 장치의 테스트 방법

Publications (2)

Publication Number Publication Date
KR20200037503A KR20200037503A (ko) 2020-04-09
KR102567134B1 true KR102567134B1 (ko) 2023-08-16

Family

ID=69947746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180116786A KR102567134B1 (ko) 2018-10-01 2018-10-01 엑스선 조사량 측정 장치, 이를 포함하는 반도체 메모리 장치 및 반도체 메모리 장치의 테스트 방법

Country Status (4)

Country Link
US (1) US10984853B2 (ko)
KR (1) KR102567134B1 (ko)
CN (1) CN110967726A (ko)
SG (1) SG10201906813PA (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210007386A (ko) * 2019-07-11 2021-01-20 에스케이하이닉스 주식회사 모니터링 회로 및 반도체 장치
WO2022067400A1 (pt) * 2020-09-29 2022-04-07 Scients - Sistemas Cientificos De Instrumentacao E Engenharia Para Novas Tecnologias Ltda Sistema de memória eletrônica usando raios x
US11315653B2 (en) * 2020-09-30 2022-04-26 Nanya Technology Corporation Dynamic random access memory and method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080169419A1 (en) * 2007-01-12 2008-07-17 General Electric Company Systems and methods for reading data
JP2011510741A (ja) * 2008-01-30 2011-04-07 カーディアック ペースメイカーズ， インコーポレイテッド 放射線効果検出方法および装置
US20130264465A1 (en) * 2011-11-14 2013-10-10 Omnivision Technologies, Inc. Shared terminal of an image sensor system for transferring image data and control signals

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2706790A (en) * 1950-10-18 1955-04-19 Gen Electric X-ray detection
DE2808288A1 (de) * 1978-02-27 1979-08-30 Siemens Ag Roentgendiagnostikeinrichtung fuer roentgenologische aufnahmen
US4819212A (en) * 1986-05-31 1989-04-04 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device with readout test circuitry
JPS62293598A (ja) * 1986-06-12 1987-12-21 Toshiba Corp 半導体記憶装置
JPS6411533A (en) * 1987-07-03 1989-01-17 Toshiba Corp X-ray diagnostic apparatus
US5117113A (en) * 1990-07-06 1992-05-26 Thompson And Nielson Electronics Ltd. Direct reading dosimeter
JP2716906B2 (ja) * 1992-03-27 1998-02-18 株式会社東芝 不揮発性半導体記憶装置
JPH05283708A (ja) * 1992-04-02 1993-10-29 Mitsubishi Electric Corp 不揮発性半導体記憶装置，その製造方法および試験方法
US5568426A (en) * 1995-07-26 1996-10-22 Micron Quantum Devices, Inc. Method and apparatus for performing memory cell verification on a nonvolatile memory circuit
KR0157903B1 (ko) * 1995-10-13 1999-03-20 문정환 아날로그/디지탈 변환기의 변환특성 테스트회로와 그 방법
US6380729B1 (en) * 1999-02-16 2002-04-30 Alien Technology Corporation Testing integrated circuit dice
KR100464321B1 (ko) * 2002-11-20 2004-12-31 삼성전자주식회사 실리콘 광소자 및 이를 적용한 화상 입출력장치
US7057180B2 (en) * 2003-07-18 2006-06-06 International Business Machines Corporation Detector for alpha particle or cosmic ray
JP2005302809A (ja) * 2004-04-07 2005-10-27 Toshiba Corp 半導体装置
WO2006078720A2 (en) * 2005-01-19 2006-07-27 Integrated Magnetoelectronics Corporation Radiation detector
WO2006103794A1 (ja) * 2005-03-25 2006-10-05 Konica Minolta Medical & Graphic, Inc. 放射線画像撮影システム、コンソール、コンソールで実行されるプログラム
US7375339B2 (en) * 2006-04-28 2008-05-20 International Business Machines Corporation Monitoring ionizing radiation in silicon-on insulator integrated circuits
US8035139B2 (en) * 2007-09-02 2011-10-11 Suvolta, Inc. Dynamic random access memory having junction field effect transistor cell access device
US7916836B2 (en) * 2007-09-26 2011-03-29 General Electric Company Method and apparatus for flexibly binning energy discriminating data
US7997798B2 (en) * 2008-07-08 2011-08-16 General Electric Company Multi-purpose docking apparatus of digital X-ray detector
US7755059B2 (en) * 2008-11-04 2010-07-13 General Electric Company Systems, methods and apparatus for reduction of field-effect transistor leakage in a digital X-ray detector
US8815723B2 (en) * 2011-09-30 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Process for enhancing image quality of backside illuminated image sensor
US20130151201A1 (en) * 2011-12-08 2013-06-13 John W. McCorkle Method and system for processing received data
US8890083B2 (en) * 2012-05-23 2014-11-18 International Business Machines Corporation Soft error detection
US9183910B2 (en) * 2012-05-31 2015-11-10 Samsung Electronics Co., Ltd. Semiconductor memory devices for alternately selecting bit lines
US9110804B2 (en) * 2012-11-20 2015-08-18 Intel Corporation On-die electric cosmic ray detector
US9160325B2 (en) * 2013-01-22 2015-10-13 General Electric Company Systems and methods for fast kilovolt switching in an X-ray system
KR20150040016A (ko) * 2013-10-04 2015-04-14 에스케이하이닉스 주식회사 코즈믹레이 검출기를 갖는 반도체 메모리 장치, 전자 장치, 및 그의 구동방법
US9438120B2 (en) * 2014-01-22 2016-09-06 General Electric Company Systems and methods for fast kilovolt switching in an X-ray system
KR102244618B1 (ko) * 2014-02-21 2021-04-26 삼성전자 주식회사 플래시 메모리 시스템 및 플래시 메모리 시스템의 제어 방법
US9672880B2 (en) * 2014-06-16 2017-06-06 Honeywell International Inc. Radiation upset detection
KR102226370B1 (ko) * 2015-01-13 2021-03-15 삼성전자주식회사 집적 회로 및 집적 회로를 포함하는 스토리지 장치
US10295678B2 (en) 2015-03-10 2019-05-21 Shimadzu Corporation X-ray detector
KR102290020B1 (ko) * 2015-06-05 2021-08-19 삼성전자주식회사 스택드 칩 구조에서 소프트 데이터 페일 분석 및 구제 기능을 제공하는 반도체 메모리 장치
US9971045B2 (en) * 2015-12-28 2018-05-15 Intel Corporation Memory with enhancement to perform radiation measurement
US10686003B2 (en) * 2015-12-31 2020-06-16 General Electric Company Radiation detector assembly
EP3420560B1 (en) * 2016-02-26 2023-05-10 Shenzhen Xpectvision Technology Co., Ltd. Methods of data output from semiconductor image detector
KR102633091B1 (ko) * 2016-09-19 2024-02-06 삼성전자주식회사 메모리 셀의 에러 확인 기능을 갖는 메모리 장치 및 이를 포함하는 메모리 모듈
WO2018076220A1 (en) * 2016-10-27 2018-05-03 Shenzhen Xpectvision Technology Co., Ltd. Dark noise compensation in a radiation detector

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080169419A1 (en) * 2007-01-12 2008-07-17 General Electric Company Systems and methods for reading data
JP2011510741A (ja) * 2008-01-30 2011-04-07 カーディアック ペースメイカーズ， インコーポレイテッド 放射線効果検出方法および装置
US20130264465A1 (en) * 2011-11-14 2013-10-10 Omnivision Technologies, Inc. Shared terminal of an image sensor system for transferring image data and control signals

Also Published As

Publication number Publication date
CN110967726A (zh) 2020-04-07
US20200105339A1 (en) 2020-04-02
SG10201906813PA (en) 2020-05-28
KR20200037503A (ko) 2020-04-09
US10984853B2 (en) 2021-04-20

Similar Documents

Publication Publication Date Title
JP6147520B2 (ja) メモリシステム及びそれの書込み方法
KR101898885B1 (ko) 스마트 메모리 아키텍쳐를 제공하기 위한 방법 및 시스템
US11867751B2 (en) Wafer level methods of testing semiconductor devices using internally-generated test enable signals
KR102567134B1 (ko) 엑스선 조사량 측정 장치, 이를 포함하는 반도체 메모리 장치 및 반도체 메모리 장치의 테스트 방법
US11200118B2 (en) Semiconductor device with modified command and associated methods and systems
US9030245B2 (en) Semiconductor device that can adjust propagation time of internal clock signal
TWI736714B (zh) 包括虛擬故障產生器的記憶體裝置及其記憶單元修復方法
KR20130122260A (ko) 어레이 일렉트릭 퓨즈를 구비하는 반도체 집적회로 및 그의 구동방법
US20130114364A1 (en) Semiconductor device performing refresh operation
KR102578171B1 (ko) 반도체 시스템
US10891998B2 (en) Memory device operating based on a write current for a given operation condition and a method of driving the write current
US9721626B2 (en) Built-in test circuit of semiconductor apparatus
US20240004754A1 (en) Semiconductor device with user defined operations and associated methods and systems
TW202006713A (zh) 記憶體裝置
US10319456B2 (en) Apparatus and method for measuring performance of memory array
US9711204B1 (en) Semiconductor device(s) and method of refreshing the semiconductor device
US20210201981A1 (en) Semiconductor device with word line degradation monitor and associated methods and systems
KR102657584B1 (ko) 내부 테스트 인에이블 신호를 이용하는 반도체 장치의 웨이퍼 레벨 테스트 방법
US8143931B2 (en) Flag signal generation circuit and semiconductor device having the same
KR102221417B1 (ko) 반도체 장치의 빌트 인 테스트 회로
KR20190001097A (ko) 어드레스 제어회로 및 이를 포함하는 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant