CN1213143A - 具有多个电源电路、多个内部电路及单个外部端子的半导体装置 - Google Patents

具有多个电源电路、多个内部电路及单个外部端子的半导体装置 Download PDF

Info

Publication number
CN1213143A
CN1213143A CN98124619A CN98124619A CN1213143A CN 1213143 A CN1213143 A CN 1213143A CN 98124619 A CN98124619 A CN 98124619A CN 98124619 A CN98124619 A CN 98124619A CN 1213143 A CN1213143 A CN 1213143A
Authority
CN
China
Prior art keywords
power
voltage
switch
low
mos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98124619A
Other languages
English (en)
Inventor
金子真辉
小畑弘之
天内正和
加藤一明
奥悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1213143A publication Critical patent/CN1213143A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Read Only Memory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一种半导体装置具有多个产生彼此不同电压的电源电路及多个工作电压彼此不同的内部电路。电源电路及内部电路通过在其中插接了各个电源开关的电源线相互连接。电源线通过其中插接了各外部开关的各控制线连接到单个外部端子。电源电路及内部电路可从单个外部端子进行测试。

Description

具有多个电源电路、多个内部电 路及单个外部端子的半导体装置
本发明涉及一种具有多个电源电路及多个内部电路的半导体装置,并尤其是,涉及对具有多个产生彼此不同电压的电源电路及多个以彼此不同电压工作的半导体装置进行测试的方法。
已经知道各种半导体装置可用于各个领域。一种传统半导体装置的例子是作为信息存储介质的快速擦写存储器。
快速擦写存储器可以用电写入及读出信息。但是,需用不同电压进行写及读信息。
具体地,存储在快速擦写存储器中的信息在普通电源电压下被读出。但是需用与普通电源电压不同的电压分别进行写和擦信息。为此原因,快速擦写存储器具有多个产生彼此不同电压的电源电路,及多个工作电压彼此不同的内部电路。
以下将参照附图中的图1至3来描述一个这样的传统半导体装置。
如图1中所示,半导体装置1具有:电荷泵2作为高压电源电路,以输出正高压电力,及电荷泵3作为低压电源电路,以输出正低压电力。
在电荷泵2上连接有高压内部电路4,后者用高压电力工作。在电荷泵3上连接有低压内部电路5,后者用低压电力工作。
电荷泵2及内部电路4通过具有高压电源开关单元8从高压电源线6a互相连接。电荷泵3及内部电路5通过具有低压电源开关单元9的低压电源线相互连接。
电源开关单元8、9具有串联地插接在各电源线6a、7a中的各对P型MOS(金属氧化物半导体)晶体管10、11。在MOS晶体管10、11中后栅极12彼此反相地连接。
电位移动器14、15分别连接在电源开关单元8、9的MOS晶体管10、11的栅极13之间。电位移动器14、15连接到电源开关单元8、9的控制端子16、17。
每个电位移动器14、15包括一对P型MOS晶体管18、19及一对n型MOS晶体管20、21。电位移动器14、15的MOS晶体管20、21通过反相器22连接到控制端子16、17。
高压及低压空制线6b、7b分别连接到电荷泵2、3和内部电路4、5之间的连接点。用作外部端子的高压及低压连接垫片31、32分别连接到控制线6b、7b。
高压外部开关单元33连接在高压控制线6b上,及低压外部开关单元34连接在低压控制线7b上。
外部开关单元33、34在结构上彼此相同,并分别具有用作高压及低压外部开关的P型MOS晶体管35。MOS晶体管35具有与控制线6b连接的各个后栅极12,控制线6b又连接到与电荷泵2相连接的电源线6a上。MOS晶体管35具有连接在各电位移动器36、37上的各个栅极13。
每个电位移动器36、37包括一对P型MOS晶体管18、19及一对n型MOS晶体管20、21。电位移动器36、37的MOS晶体管20、21通过反相器22连接到各个控制端子38、39。
控制电路(未示出)连接到开关单元8、9、33、34的控制端子16、17、38、39。
控制电路输出控制信号“SW1”到控制端子16,用于对电源开关单元8进行开和关,并输出控制信号“SW2”到控制端子38,用于对外部开关单元33进行开和关。
类似地,控制电路输出控制信号“SW3”到控制端子17,用于对电源开关单元9进行开和关,及输出控制信号“SW4”到控制端子39,用于对外部开关单元34进行开和关。
控制电路具有专用输入端子,用于在整体控制下从外部源接收控制信息,以使开关单元8、9、33、34导通及关断。
如附图中图2所示,当半导体装置1处于常规工作状态时,电源开关单元8、9被控制电路控制成导通,及高压和低压外部开关单元33、34被控空制电路控制成关断。
在此时,不同电压的电力从电荷泵2、3通过电源开关单元8、9供给内部电路4、5。因此,工作电压彼此不同的内部电路4、5能正常工作。
电荷泵2、3及内部电路4、5通过开关单元33、34与连接垫片31、32断接。因此,可阻止由电荷泵2、3产生的电力由连接垫片31、32泄漏出去。同时,也阻止了噪音从连接垫在31、32进入内部电路4、5。
为了对半导体装置1进行各种测试,将一外部测试电路(未示出)连接到连接垫片31、32及控制电路的输入端,该控制电路控制开关单元8、9、33、34的开及关。
例如,为了检测从电荷泵2、3对内部电路4、5的供电,所有开关单元8、9、33、34导通,如附图中图3a所示。
从高压电荷泵2对内部电路4供给的电力现在可从高压连接垫片31来检测,及从低压电荷泵对内部电路5供给的电力现在可从低压连垫片32来检测。
为了从与高压连接垫片31连接的外部电源向内部电路4、5供电,电源开关单元8、9关断,而外部开关单元33、34导通。
现在电力可从高压连接垫片31供给内部电路4,及电力可从低压连接垫片32供给内部电路5。
在上述半导体装置1中,电荷泵2、3及内部电路4、5对应于正电压。因此,与电源线6a、7a及控制线6b、7b相连接的各个部分通过P型MOS晶体管10、11、35导通及关断。
在P型MOS晶体管10中,由于其中后栅极的连接方向,使可开、关的电源方向受到限制。
例如,在外部开关单元33、34中,电荷泵2、3及内部电路4、5之间的连接点上的电位在正常工作方式时高于连接垫片31、32上的电位,而连接垫片31、32上的电位再不会变高。
为了在正常工作方式时使高电位电路2-5从低电位连接垫片31、32断开,使外部开关单元33、34的MOS晶体管35的后栅极12连接到与电路2-5相连接的导线6b、7b。
如果由连接垫片31、32供给内部电路4、5的电源电压高于由电荷泵2、3产生的电源电压,则从外部电源供给的电力可正常地从连接垫片31、32供给内部电路4、5。
在此时,其后栅极12连接到与电路2-5相连接的导线6b、7b的MOS晶体管35不能对由外部电源供给的电力进行开和关。但是,这不会产生问题,因为由外部电源提供的电力可以由与连接垫片31、32相连接的外部电源来进行开和关。
对于电源开关8、9,由于在正常及测试工作方式时开关处于较高的电位,它必须对供电源进行开、关,不管在电源开关8、9的哪一侧呈现较高的电位。为了满足这个要求,将后栅极以不同方向连接的各MOS晶体管10、11串联地插接在电源线6a、7a中。
在上述半导体装置1中,电荷泵2、3,内部电路4、5,及连接垫片31、32可通过开关单元8、9、33、34连接成各种构型。因此,半导体装置1可接受各种测试工作方式及正常工作方式。
为了单独地测试电荷泵2、3及内部电路4、5,半导体装置1具有两个连接垫片31、32。连接垫片31、32设置成从半导体装置1伸出的端子。如果连接垫片的数目增加,则半导体装置1具有增大的外部轮廓并需要增大的安装区域。
因为上述半导体装置1具有两个电荷泵2、3及两个内部电路4、5,也就具有两个连接垫片31、32。但是,如果电压类型的数目增多,则连接垫片的数目也需增多,结果使半导体装置的尺寸增大。
因此,本发明的目的是提供一种具有多个电源电路、多个内部电路,而具有单个测试外部端子的半导体装置。
在根据本发明的半导体装置中,多个电源开关分别插接在与电源电路及内部电路连接的电源线中。电源线通过各控制线与单个外部端子相连接,各控制线中插接着各外部开关。
当该半导体装置处于正常工作状态时,电源开关将电源电路分别连接到各内部电路,后者可用由电源电路提供的电力正常地工作。
在由外部端子测试从电源开关到相应一个内部电路的供电时,使电源开关及将电源开关和内部电路连接到外部端子的外部开关导通。因此,可从单个外部端子测试由电源电路对相应内部电路的供电。
在通过外部端子从外部电源向内部电路的供电测试时,使将内部电路连接到外部端子的外部开关导通,使将内部电路连接到相应电源电路的电源开关关断。因此,电力可从外部电源供给内部电路,而不会受到由电源电路产生的电力的影响。
因为可用单个外部端子来逐个地测试电源电路和内部电路,该半导体装置具有相对小的外部轮廓,并需相对小的安装区域。
在上述半导体装置中,至少一个外部开关包括插接在至少一个控制线中的低压外部开关,该控制线与传输具有不是提高电压的电力的至少—个电源线相连接,该低压外部开关包括具有后栅极的MOS晶体管。该半导体装置还可包括:至少一个高压控制开关,用于选择地将MOS晶体管的后棚极连接到与电源开关相连接的控制线,以便使具有最高电压的电力及用具有最高电压的电力工作的内部电路导通及关断;及至少—个低压控制开关,用于选择地将MOS晶体管的后栅极连接与电源开关相连接的控制线,以便使具有电压的电力及用具有低电压的电力工作的内部电路导通及关断。
因为外部开关可包括MOS晶体管,可增加该半导体装置的集成密度。用于传输最高电压电力的电源线连接到插接在不传输最高电压电力的电源线中的外部开关的MOS晶体管的后栅极上。因此,包括MOS晶体管的外部开关可选择地导通及关断。
在本发明的说明书中所称的高压是指在半导体装置中出现的最高电压,及低压是指不是最高电压的电压。例如,如果从外部电源对半导体装置的供电电压为3V,电源电路分别产生6V及12V的输出电压,则12V的电压被称为高压,6V的电压被称为低压。
至少一个低压外部开关包括MOS晶体管意味着至少一个低压外部开关及每个这样的低压外部开关包括MOS晶体管。
在上述半导体装置中,高压控制开关可包括MOS晶体管,它具有的后栅极连接到与电源开关相连接的控制线,以便使具有最高电压的电力及用具有最高电压的电力工作的内部电路导通及关断;及低压控制开关可包括MOS晶体管,它具有的后棚极连接到低压外部开关的MOS晶体管的后栅极。
因为控制开关可包括MOS晶体管,半导体装置的集成密度提高。高压控制开关的MOS晶体管的后栅极与传输最高电压电力的电源线相连接,低压控制开关的MOS晶体管的后棚极与低压外部开关的MOS晶体管的后棚极相连接。因此高低压控制开关可以很好地控制外部开关。
在上述半导体装置中,每个电源电路可产生具有正电压的电力,及每个MOS晶体管可包括一个P型MOS晶体管。正电压电源能可靠地被电源开关及外部开关的P型MOS晶体管开通及关断。
在上述半导体装置中,另一种形式是,每个电源电路可产生具有负电压的电力,以每个MOS晶体管可包括一个n型MOS晶体管。该负电压电源能可靠地被电源开关及外部开关的n型MOS晶体管开通及关断。
根据测试该半导体装置的一种方法,当对从多个电源电路之一向一个内部电路提供的电力进行检测时,与该电源电路及外部端子相连接的电源开关及外部开关均被开通,而所有与另外电源电路及外部端子连接的外部电路被关断;当电力从外部电源供给内部电路时,使与内部电路及外部端子相连接的外部开关开通及使与内部电路及电源电路连接的电源开关及所有与另外内部电路及外部端子相连接的另外外部开关关断。
虽然该半导体装置仅具有单个外部端子,但可由一个外部端子对从单个电源开关向单个内部电路供给的电力进行检测,也可对从一个外部端子向内部电路供给的电力进行检测。
根据测试该半导体装置的另一方法,当对从高压电源电路向高压内部电路的供电进行检测时,使高压电源开关及高压外部开关开通,及使每个低压外部开关关断。当对从单个低压电源电路向低压内部电路的供电进行检测时,使与低压电源电路连接的低压电源开关及低压外部开关和高压电源开关开通,及使另外的低压电源电路及所有的高压外部开关关断。当电压从一个外部电源供给高压内部电路时,使高压外部开关开通,及使高压电源开关及所有低压外部开关关断。当电压从一个外部电源供给单个低压内部电路时,使与该低压内部电路及外部端子相连接的低压外部开关及高压电源开关开通,并使与该低压内部电路及低压电源电路连接的低压电源开关和所有的低压电源电路关断。
因此,虽然该半导体装置具有单个外部端子,但可从该外部端子对由一电源开关向内部电路供给的电力进行检测,并也可对从该外部端子向每个内部电路供给的电力进行检测。
因为当对一个内部电路检测时,另外的内部电路由相应的电源电路供电,因此甚至当各内部电路工作时彼此影响时,也能精确地进行检测。
从以下参考描绘本发明实施例的附图的说明,将会使本发明的上述和另外的目的、特征及优点更加阐明。
图1是传统半导体装置的电路图;
图2是表示当图1中半导体装置处于正常工作方式时的开关开通及关断方式的框图;
图3a及3b是表示当图1中半导体装置处于测试工作方式时的开关开通及关断方式的框图;
图4是根据本发明实施例的半导体装置的电路图;
图5是当图4中半导体装置处于正常工作方式时的开关开通及关断方式的框图;
图6a及6b是当图4中半导体装置处于对由半导体装置的电源电路向内部电路的供电进行检测的检测工作方式时的开关开通及关断方式的框图;
图7a及7b是当图4中半导体装置处于对从外部电源向内部电路供电进行检测的检测工作方式时的开关开通及关断方式的框图;
图8是根据本发明的第一变型的半导体装置的电路图;及
图9是根据本发明第二变型的半导体装置的电路图。
如图4中所示,根据本发明的一个实施例的半导体装置41具有一个电荷泵42,它作为输出正高压电力的高压电源电路,及一个电荷泵43,它作为输出正低压电力的低压电源电路。
对于电荷泵电路42、43分别通过高及低电压电源线46a、47a连接了各高、低压内部电路44、45。高及低电压电源开关单元48、49分别插在高及低电压电源线46a、47a中。
电源开关单元48、49具有各对P型MOS晶体管51、52,它们作为串联地插在各电源线46a、47a中的电源开关。在MOS晶体管51、52中,后棚极50以反向连接。
电位移动器54、55分别地连接在电源开关单元48、49的MOS晶体管51、52的栅极53上。电平移动器54、55连接在电源开关单元48、49的控制端子56、57上。
每个电位移动器54、55包括一对P型MOS晶体管58、59及一对n型MOS晶体管60、61,该电平移动器54、55的MOS晶体管60、61通过反相器62连接到控制端56、57。
该半导体装置41与传统半导体装置不同之处在于,单连接垫片71作为外部端子连接到两个电荷泵42、43及两个内部电路44、45。
对于连接垫片71连接有其中分别插有高及低电压外部开关单元73、74的高及低压控制线46b、47b。低压外部开关单元74在结构上不同于传统半导体装置1的外部开关单元34。
具体地,高压外部开关单元73具有P型MOS晶体管75作为高压外部开关,该晶体管具有的后栅极50连接在控制线46b上,后者又连接在电荷泵42及内部电路44的连接点上。
MOS晶体管75具有的棚极53与电位移动器76相连接,后者包括一对P型MOS晶体管58、59及一对n型MOS晶体管60、61。这些MOS晶体管60、61通过反相器62与控制端子77相连接。
低压外部开关单元74具有作为低压外部开关的P型MOS晶体管78,后者具有的栅极53与电位移动器79相连接。电位移动器79包括一对P型MOS晶体管58、59及一对n型MOS晶体管60、61。这些MOS晶体管60、61经由反相器62连接到控制端子80。
MOS晶体管78具有的后栅极50与高及低电压控制开关81、82相连接,每个控制开关包括一个MOS晶体管。控制开关81、82分别连接到高及低压控制线46b、47b。
作为高压控制开关81的MOS晶体管具有的后栅极50与高压控制线46b连接于开关单元48、73裼中间连接点上,以便将低压外部开关单元74的MOS晶体管78的后栅极50选择地连接到高压控制线46b。
作为低压控制开关82的MOS晶体管具有的后栅极50与低压外部开关单元74的MOS晶体管78的后栅极50相连接,以便将MOS晶体管78的后栅极选择地连接到控制线47b,后者连接低压电源开关单元49及低压外部开关单元74。
控制电路(未示出)与开关单元48、49、73、74的控制端子56、57、77、80相连接。
控制电路输出控制信号“SW1”到控制端子56,用于使电源开关单元48导通及关断,并将控制信号“SW2”输出到控制端子77,用于使外部开关单元73导通及关断。
类似地,控制电路将控制信号“SW3”输出到控制端子57,用于使电源开关单元49导通及关断,并将控制信号“SW4”输出到控制端子80,用于使外部开关单元74导通及关断。
如图5中所示,当半导体装置41处于常规操作方式时,电源开关单元48、49被控制电路控制成导通,而高及低压外部开关单元73、74被控空制电路控制成关断。
在此时,不同电压的电力从电荷泵42、43通过电源开关单元48、49提供给内部电路44、45。因此,其工作电压彼此不同的内部电路44、45可正常地工作。
为了对半导体装置41进行测试,控制电路将使开关单元48、49、73、74导通及关断。
例如,为了检测由电荷泵42提供给内部电路44的高压电力,使高压电源开关单元48、高压外部开关单元73及低压电源开关单元49导通,并使低压外部开关单元74关断,如图6a中所示。
现在,可以从连接垫片71检测从高压电荷泵42在内部电路44的供电电压,而从低压电荷泵43到内部电路45的供电不会影响连接垫片71。
在测试半导体装置41的方法中,在检测从高压电荷泵42对内部电路44的供电时,低压电力也从低压电荷泵43供给内部电路45。因此,甚至内部电路44、45相互影响时,测试也可精确地进行。
在上述测试中,不被检测的低压电荷泵43的低压也被供给外部开关单元74。但是,因为来自高压电荷泵42的高压通过高压控制开关81被施加在MOS晶体管78的后栅极50上,MOS晶体管78能够可靠地使低压电路43、45与连接垫片71断开。
在此时,来自高压电荷泵42的高压通过高压控制开关81供给到低压控制开关82。该高压供给控制开关82。因此,控制开关82本身关断,以防止高压电力提供给低压内部电路45。
为了检测由电荷泵43供给到内部电路45的低压电力,使低压电源开关49、低压外部开关单元74及高压电源开关48导通,并使高压外部开关单元73关断,如图6中所示。
现在,可以从连接垫片71检测从低压电荷泵43到内部电路45的供电电压,而从高压电荷泵42给内部电路44的供电不会影响连接垫片71。
因为电力均提供给各内部电路44、45,甚至内部电路44、45相互影响时也能进行精确的测试。
为了从一个与连接垫片71相连接的外部电源对高压内部电路供给高压电力,使高压电源开关单元48及低压外部开关单元74关断,并使高压外部开关单元73及低压电源开关单元49关断,如图7a中所示。
现在,来自外部电源的高压电力可以通过连接垫片71供给高压内部电路44,而不会通过连接垫片71供给低压内部电路45。
在该半导体装置的测试方法中,为了从外部电源对高压内部电路44供给高压电力,低压电力还从低压电荷泵43供给到内部电路45。因此,甚至内部电路44、45相互影响时,测试也可精确地进行。
在上述测试中,来自不测试的低压电荷泵43的低压也供给到外部开关单元74。但是,因为来自外部电源的高压通过高压控制开关81施加在MOS晶体管78的后栅极50上,该MOS晶体管78能够可靠地使低压电路43、45与连接垫片71断开。
在此时,来自高压控制开关81的高压被施加到低压控制开关82。由于该高压施加到控制开关82的后棚极上,控制开关82本身关断,以阻止高压电力被施加到低压内电路45。
为了使低压电力从与连接垫片71相连接的外部电源供给低压内部电路45,使低压外部开关单元74及高压电源开关单元48导通,使低压电源开关单元49及高压外部开关单元73关断,如图7b中所示。
现在,来自外部电源的低压电力可通过连接垫片71提供给低压内部电路45,而不会通过连接垫片71提供给高压内部电路44。
因为电力的提供给两个内部电路44、45甚至当内部电路44、45彼此影响时也能精确地进行测试。
在该半导体装置41中,两个电荷泵42、43由开关单元48、49、73、74连接到连接垫片71。因此,可以通过单个连接垫片71对两个电荷泵42、43及两个内部电路44、45进行各种测试。
虽然该半导体装置41使用了多个电荷泵42、43及多个内部电路44、45,该半导体装置41仅设置了一个测试连接垫片71作为从半导体装置41伸出的端子。因而,该半导体装置41具有相对小的外部轮廓,及需要相对小的安装区域。
在该测试方法中,可通过单个连接垫片71逐一地对两个内部电路44、45进行监测。因为在测试期间电力从电荷泵42、43供给内部电路44、45,甚至当两个内部电路44、45在工作中互相影响时也能进行精确的测试。
在图示的实施例中,该半导体装置41具有两个电荷泵42、43及两个内部电路44、45。但是,如图8所示,一个变型的半导体装置91也具有三个电荷泵92-94作为电源电路,及三个内部电路95-97。
通过将开关单元102、103连接到与提供高压的电荷泵92相连接的线路上,可以逐个地对电路92-97进行检测。
在图4所示的实施例中,电荷泵42、43输出正电压。因此,用于直接开关电源线46a、47a及控制线46b、47b的开关元件包括P型MOS晶体管51、52、75、78。
在图9中所示的一个变型半导体装置111中,电荷泵112、113输出负电压,则用于直接开关线路114、115的控制开关包括n型MOS晶体管116-1。
在该半导体装置111中,开关单元的开、关状态及高、低信号之间的关系相对于图4中半导体装置41的相应关系成相反的关系。如果希望有相同的关系,则可在信号通路中插入反相器。
虽然本发明的优选实施例是使用专门的方式来描述的,但它仅是用于说明的目的,应该理解,在不偏离下述权利要求书的精神和范围的情况下可以作出各种改变及更型。

Claims (12)

1、半导体装置,包括:多个电源电路,用于输出具有彼此不同电压的电力;
多个电源线,它们分别地连接到所述电源电路,用于传输具有彼此不同电压的电力;
多个内部电路,它们分别连接到所述电源线,以便使用具有彼此不同电压的电力工作;
多个电源开关,它们分别插接在所述电源线中,用于对在所述电源线中传输的电力进行开和关;
多个控制线,它们分别连接在所述电源开关及所述内部电路之间的连接点上;
单个外部端子,它连接至所述控制线上;及
多个外部开关,它们分别插接在所述控制线中。
2、根据权利要求1的半导体装置,其中至少一个所述外部开关包括插接在至少一个所述控制线中的低压外部开关,所述控制线与传输具有不是最高所述电压的电力的至少一个所述电源线相连接,所述低压外部开关包括具有后栅极的MOS晶体管,所述半导体装置还包括:
至少一个高压控制开关,用于选择地将所述MOS晶体管的后栅极连接到与电源开关相连接的控制线,以便使具有最高电压的电力及用具有最高电压的电力工作的内部电路导通及关断;及
至少一个低压控制开关,用于选择地将所述MOS晶体管的后栅极连接到与电源开关相连接的控制线,以便使具有低电压的电力及用具有低电压的电力工作的内部电路导通及关断。
3、根据权利要求2的半导体装置,其中所述高压控制开关包括MOS晶体管,它具有的后棚极连接到与电源开关相连接的控制线,以便使具有提高电压的电力及用具有最高电压的电力工作的内部电路导通及关断;及所述低压控制开关包括MOS晶体管,它具有的后栅极连接到所述低压外部开关的所述MOS晶体管的所述后栅极。
4、半导体装置,包括:
高压电源电路,用于输出具有高电压的电力;
至少一个低压电源电路,用于输出比由所述高压电源电路输出的所述高压低的低压电力;
高压电源线,它连接到所述高压电源电路,用于传输由所述电压电源电路输出的高压电力;
至少一个低压电源线,它连接到所述低压电源电路,用于传输由所述低压电源电路输出的低压电力;
高压内部电路,它连接到所述高压电源线,以使用高压电力工作;
至少一个低压内部电路,它连接到所述低压电源线,以便用低压电力工作;
高压电源开关,它包括一对MOS晶体管,后者串联地插接在所述高压电源线中并具有反相连接的各个后栅极;
至少一个低压电源开关,它包括一对MOS晶体管,后者串联地插接在所述低压电源线中并具有反相连接的各个后栅极;
多个控制线,它们分别连接在所述电源开关及所述内部电路之间的连接点上;
单个外部端子,它连接在所述控制线上;
高压外部开关,它包括一个MOS晶体管,该晶体管插接在与所述高压电源线相连接的所述控制线中,并具有与所述高压内部电路相连接的后栅极;
至少一个低压外部开关,它包括一个MOS晶体管,该晶体管插接在与所述低压电源线相连接的所述各控制线中,并具有与所述低压内部电路相连接的后栅极;
至少一个高压控制开关,它具有的后栅极连接到与所述高压电源开关及所述高压内部开关相连接的一个所述控制线上,用于选择地将所述低压外部开关的所述MOS晶体管的后栅极连接到所述一个控制线上;及
至少一个低压控制开关,它具有的后栅极连接到所述低压外部开关的所述MOS晶体管的后栅极,用于选择地将连接到所述低压电源开关及所述低压内部电路的另一所述控制线连接到所述低压外部开关的所述MOS晶体管的所述后栅极。
5、根据权利要求2的半导体装置,其中每个所述电源电路包括产生具有正电压的电力的装置,及所述MOS晶体管包括一个P型MOS晶体管。
6、根据权利要求3的半导体装置,其中每个所述电源电路包括产生具有正电压的电力的装置,及所述MOS晶体管包括一个P型MOS晶体管。
7、根据权利要求4的半导体装置,其中每个所述电源电路包括产生具有正电压的电力的装置,及所述MOS晶体管包括一个P型MOS晶体管。
8、根据权利要求2的半导体装置,其中每个所述电源电路包括产生具有负电压的电力的装置,及所述MOS晶体管包括一个n型MOS晶体管。
9、根据权利要求3的半导体装置,其中每个所述电源电路包括产生具有负电压的电力的装置,及所述MOS晶体管包括一个n型MOS晶体管。
10、根据权利要求4的半导体装置,其中每个所述电源电路包括产生具有负电压的电力的装置,及所述MOS晶体管包括一个n型MOS晶体管。
11、一种测试式半导体装置的方法,该半导体装置具有:多个电源电路,用以输出具有彼此不同电压的电力;多个电源线,它们分别地连接到所述电源电路,用于传输具有彼此不同电压的电力;多个内部电路,它们分别连接到所述电源线,以便使用具有彼此不同电压的电力工作;多个电源开关,它们分别插接在所述电源线中,用于对在所述电源线中传输的电力进行开和关;多个控制线,它们分别连接在所述电源开关及所述内部电路之间的连接点上;单个外部端子,它连接到所述控制线上,及多个外部开关,它们分别插接在所述控制线上,所述方法包括以下步骤:
通过使连接到所述电源电路及所述外部端子的电源开关及外部开关导通及使连接到另外电源开关及所述外部端子的所有另外的外部电路关断来检测由一个所述电源电路对一个所述内部电路的供电;及
通过使与所述一个内部电路及所述外部端子相连接的外部开关导通及使与所述内部电路及所述一个电源电路相连接的电源开关关断及使与另外的内部电路及所述外部端子的所有另外的外部开关关断来由一个外部电源对一个所述内部电路供电。
12、一种测试半导体装置的方法,该半导体装置具有:高压电源电路,用于输出具有高电压的电力;至少一个低压电源电路,用于输出比由所述高压电源电路输出的所述高压低的低压电力;高压电源线,它连接到所述高压电源电路,用于传输由所述高压电源电路输出的高压电力;至少一个低压电源线,它连接到所述低压电源电路,用于传输由所述低压电源电路输出的低压电力;高压内部电路,它连接到所述高压电源线,以便用高压电力工作;至少一个低压内部电路,它连接到所述低压电源线,以便用低压电力工作;高压电源开关,它包括一个MOS晶体管,后者串联地插接在所述高压电源线中并且具有反相连接的各个后栅极;至少一个低压电源开关,它包括一对MOS晶体管,后者串联地插接在所述低压电源线中并具有反相连接的各个后栅极;多个控制线,它们分别连接在所述电源开关及所述内部电路之间的连接点上;单个外部端子,它连接在所述控制线上;高压外部开关,它包括一个MOS晶体管,该晶体管插接在与所述高压电源线相连接的所述控制线中并具有与所述高压内部电路相连接的后栅极;至少一个低压外部开关,它包括一个MOS晶体管,该晶体管插接在与所述低压内部电路相连接的后栅极;至少一个高压控制开关,它具有的后棚极连接到与所述高压电源开关及所述高压内部开关相连接的一个所述控制线上,用于选择地将所述低压外部开关的所述MOS晶体管的后栅极连接到所述一个控制线上;及至少一个低压控制开关,它具有的后栅极连接到所述低压外部开关的所述MOS晶体管的后栅极,用于选择地将连接到所述低压电源开关及所述低压内部电路的另一所述控制线连接到所述低压外部开关的所述MOS晶体管的所述后栅极;所述方法包括以下步骤:
通过使所述高压电源开关及所述高压外部开关均导通及使各所述低压外部开关关断,从所述高压电源电路向高压外部开关供电;
通过使连接到所述低压电源电路的所述低压电源开关及所述低压外部开关和所述高压电源开关导通并使所有其它的低压电源电路及所述高压外部开关关断来检测由一个所述低压电源电路对低压内部电路的供电;
通过使所述高压外部开关导通及使所述高压电源开关及所有的所述外部低压开关关断来由外部电源向高压内部电源供电;及
通过使连接到所述低压内部电路及所述外部端子的所述低压外部开关及所述高压电源开关导通并使与所述低压内部电路及所述低压电源电路相连接的所述低压电源开关和所有的另外所述低压电源电路关断来由外部电源向低压内部电路供电。
CN98124619A 1997-08-28 1998-08-28 具有多个电源电路、多个内部电路及单个外部端子的半导体装置 Pending CN1213143A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP232675/97 1997-08-28
JP23267597A JP3087839B2 (ja) 1997-08-28 1997-08-28 半導体装置、そのテスト方法

Publications (1)

Publication Number Publication Date
CN1213143A true CN1213143A (zh) 1999-04-07

Family

ID=16943039

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98124619A Pending CN1213143A (zh) 1997-08-28 1998-08-28 具有多个电源电路、多个内部电路及单个外部端子的半导体装置

Country Status (6)

Country Link
US (1) US5942808A (zh)
EP (1) EP0899740A3 (zh)
JP (1) JP3087839B2 (zh)
KR (1) KR100308232B1 (zh)
CN (1) CN1213143A (zh)
TW (1) TW451122B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1303613C (zh) * 1999-08-05 2007-03-07 三菱电机株式会社 减少了数据保持模式时的消耗电流的半导体存储器

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4071378B2 (ja) * 1998-11-17 2008-04-02 株式会社ルネサステクノロジ 半導体回路装置
US6166961A (en) * 1999-08-19 2000-12-26 Aplus Flash Technology, Inc. Approach to provide high external voltage for flash memory erase
JP2002074996A (ja) 2000-08-25 2002-03-15 Mitsubishi Electric Corp 半導体集積回路
EP1451888B1 (en) 2001-10-11 2013-05-01 DeNovo Research, LLC Digital battery
JP2005302809A (ja) * 2004-04-07 2005-10-27 Toshiba Corp 半導体装置
EP2006696A1 (en) * 2007-06-20 2008-12-24 Nxp B.V. Testable integrated circuit and test method
US10812138B2 (en) 2018-08-20 2020-10-20 Rambus Inc. Pseudo-differential signaling for modified single-ended interface

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940008286B1 (ko) * 1991-08-19 1994-09-09 삼성전자 주식회사 내부전원발생회로
KR930008886B1 (ko) * 1991-08-19 1993-09-16 삼성전자 주식회사 전기적으로 프로그램 할 수 있는 내부전원 발생회로
JPH0757472A (ja) * 1993-08-13 1995-03-03 Nec Corp 半導体集積回路装置
KR100190179B1 (ko) * 1994-06-03 1999-06-01 모리시따 요오이찌 신호전송방법, 신호전송회로 및 이것을 이용한 반도체집적회로
JP3583482B2 (ja) * 1994-10-04 2004-11-04 株式会社ルネサステクノロジ 半導体集積回路装置
KR0120606B1 (ko) * 1994-12-31 1997-10-30 김주용 반도체 기억소자의 자동모드 선택 회로
US5661685A (en) * 1995-09-25 1997-08-26 Xilinx, Inc. Programmable logic device with configurable power supply

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1303613C (zh) * 1999-08-05 2007-03-07 三菱电机株式会社 减少了数据保持模式时的消耗电流的半导体存储器

Also Published As

Publication number Publication date
EP0899740A2 (en) 1999-03-03
TW451122B (en) 2001-08-21
JP3087839B2 (ja) 2000-09-11
KR100308232B1 (ko) 2001-12-17
JPH1173800A (ja) 1999-03-16
EP0899740A3 (en) 1999-10-27
KR19990023954A (ko) 1999-03-25
US5942808A (en) 1999-08-24

Similar Documents

Publication Publication Date Title
CN1059055C (zh) 带有简化电路的电源装置
CN1145092C (zh) 用于dc-dc转换器的控制器
CN209250230U (zh) 提高抗尖峰电压能力的单晶圆电池保护电路及充放电电路
US7667414B2 (en) LED lighting apparatus
CN1298106C (zh) 包括高可靠性过电流检测电路的电源控制装置
CN100346433C (zh) 接点腐蚀防止方法以及装置
CN1114994C (zh) 电平转换器电路
CN1205734C (zh) 功率转换装置
KR101225399B1 (ko) 강압형 스위칭 조절기
CN1441526A (zh) 充电电路和电池充电器
CN1909314A (zh) 装备有电源电路的电子断开装置和包含断开装置的断路器
CN1108017A (zh) 多电压系统的输出,输入缓冲电路及双向缓冲电路
CN101034852A (zh) 用于上电复位和欠压锁定方案的系统与方法
CN1156347A (zh) 车用发电设备
CN1949658A (zh) 电力产生控制装置
CN1179259C (zh) 可稳定供给不超过额定电压的电源电压的电压发生电路
CN1848590A (zh) 电池控制器
CN1235279C (zh) 使内置驱动器小型化的半导体装置
CN1212705C (zh) 半导体器件
CN1213143A (zh) 具有多个电源电路、多个内部电路及单个外部端子的半导体装置
CN1839547A (zh) 半导体集成电路器件及采用其的电源电压监视系统
CN109541452A (zh) 继电器粘连检测装置和方法、电池管理系统和电动汽车
CN1233093C (zh) 驱动电路
JP4388573B2 (ja) 車両用回転電機装置
CN106972601A (zh) 充电器

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication