KR19990023954A

KR19990023954A - 복수의 전원회로, 복수의 내부회로 및, 하나의 외부단자를 구비한 반도체장치

Info

Publication number: KR19990023954A
Application number: KR1019980034976A
Authority: KR
Inventors: 마사키 가네코; 히로유키 고바타케; 마사카즈 아마나이; 가즈아키 가토; 사토루 오쿠
Original assignee: 가네꼬 히사시; 닛본 덴기 가부시끼가이샤
Priority date: 1997-08-28
Filing date: 1998-08-27
Publication date: 1999-03-25
Also published as: JP3087839B2; EP0899740A2; CN1213143A; JPH1173800A; TW451122B; EP0899740A3; US5942808A; KR100308232B1

Abstract

개시된 내용은, 서로 다른 전압들이 발생되는 복수의 전원회로들 및, 서로 다른 전압들로 동작하는 복수의 내부회로들을 구비하는 반도체장치에 관한 것이다. 상기 전원회로들과 내부회로들은, 각각의 전원스위치들이 삽입된 전력선들에 의해 서로 연결되어 있다. 상기 전력선들은, 각각의 외부스위치들이 삽입된 각각의 제어선들에 의해 하나의 외부단자에 접속되어 있다. 상기 전원회로들과 내부회로들을 하나의 외부단자로부터 테스트할 수 있다.

Description

복수의 전원회로, 복수의 내부회로 및, 하나의 외부단자를 구비한 반도체장치

본 발명은, 복수의 전원회로 및 복수의 내부회로를 구비하는 반도체장치에 관한 것으로, 보다 상세하게는, 서로 다른 전압을 발생하는 복수의 전원회로와, 서로 다른 전압으로 동작하는 복수의 내부회로를 구비하는 반도체장치를 테스트하기 위한 방법에 관한 것이다.

종래, 각종의 분야에서 다양한 반도체장치가 이용되고 있다. 종래의 반도체장치의 한 예로서, 정보기억매체로서 플래시 메모리(flash memory)가 있다.

이 플래시 메모리는 정보를 전기적으로 기재하고 읽어낼 수 있다. 그러나, 정보를 기재하고 읽어 내는데 상위한 전압이 필요하다.

보다 상세하게는, 플래시 메모리에 저장된 정보를 읽어 내는데는 통상의 전원전압으로 실행되지만, 정보를 기재하고 제거하는 데는 통상의 전원전압과는 상위한 전압을 각각 필요로 한다. 이 때문에, 플래시 메모리에는 서로 다른 전압을 발생하는 복수의 전원회로와, 서로 다른 전압으로 동작하는 복수의 내부회로가 설치되어 있다.

이러한 종래의 반도체장치를 첨부하는 도 1∼3과 관련하여 이하에서 설명한다.

도 1에 도시하듯이, 반도체장치(1)는, 고압의 정극 전력을 출력하는 고압의 전원회로용의 전하펌프(CP1)(2)와, 저압의 정극 전력을 출력하는 저압의 전원회로용의 전하펌프(CP2)(3)를 구비하고 있다.

이 전하펌프(2)에는, 고압의 전력으로 동작하는 고압의 내부회로(4)가 접속되어 있으며, 전하펌프(3)에는, 저압의 전력으로 동작하는 저압의 내부회로(5)가 접속되어 있다.

상기 전하펌프(2)와 내부회로(4)는, 고압의 전원스위치부(8)를 가지는 고압의 전력선(6a)에 의해 접속되어 있으며, 전하펌프(3)와 내부회로(5)는, 저압의 전원스위치부(9)를 가지는 저압의 전력선(7a)에 의해 접속되어 있다.

이 전원스위치부들(8, 9)은, 각각의 전력선(6a, 7a)에 직렬로 삽입된 1쌍의 p형 MOS(금속 산화 반도체)트랜지스터들(10, 11)을 각각 구비하고 있다. 이 MOS트랜지스터들(10, 11)에는, 백게이트(12)가 반대방향으로 접속되어 있다.

전원스위치부들(8, 9)의 MOS트랜지스터들(10, 11)의 게이트전극(13)에는, 레벨시프터들(14, 15)이 각각 접속되어 있으며, 전원스위치부(8, 9)의 제어단자들(16, 17)에는 레벨시프터들(14, 15)이 접속되어 있다.

각각의 레벨시프터들(14, 15)은 한 쌍의 p형 MOS트랜지스터들(18, 19)과 한 쌍의 n형 MOS트랜지스터들(20, 21)을 포함한다. 레벨시프터들(14, 15)의 MOS트랜지스터들(20, 21)은 인버터(22)를 매개해서 제어단자들(16, 17)에 접속되어 있다.

전하펌프들(2, 3)과 내부회로들(4, 5)간의 접점에는, 고압 및 저압의 제어선들(6b, 7b)이 각각 접속되어 있으며, 이 제어선들(6b, 7b)에는 외부단자들로 작용하는 고압 및 저압의 접속패드들(31, 32)이 각각 접속되어 있다.

고압의 제어선(6b)에는 고압의 외부스위치부(33)가 접속되어 있으며, 저압의 제어선(7b)에는 저압의 외부스위치부(34)가 접속되어 있다.

외부스위치부들(33, 34)은 서로 동일한 구조이며, 고압 및 저압의 외부 스위치로서 작용하는 p형 MOS트랜지스터들(35)을 각각 구비하고 있다. 이 MOS트랜지스터들(35)은 제어선(6b)에 접속되어 있는 백게이트들(12)을 각각 구비하고 있으며, 이 제어선(6b)은 전하펌프(2)에 접속되어 있는 전력선(6a)에 접속되어 있다. MOS트랜지스터들(35)은 각각의 레벨시프터들(36, 37)에 접속되어 있는 게이트전극들(13)을 각각 구비하고 있다.

각각의 레벨시프터들(36, 37)은 한 쌍의 p형 MOS트랜지스터들(18, 19) 및 한 쌍의 n형 MOS트랜지스터들(20, 21)을 포함한다. 이 레벨시프터들(36, 37)의 MOS트랜지스터들(20, 21)은 인버터(22)를 매개해서 각각의 제어단자들(38, 39)에 접속되어 있다.

상기 스위치부들(8, 9, 33, 34)의 제어단자들(16, 17, 38, 39)에는 제어회로(도시되지 않음)가 접속되어 있다.

이 제어회로는 전원스위치부(8)를 온-오프상태로 설정하기 위해 제어단자(16)로 제어신호 SW1을 출력하며, 외부스위치부(33)를 온-오프상태로 설정하기 위해 제어단자(38)로 제어신호 SW2를 출력한다.

이와 비슷하게, 제어회로는 전원스위치부(9)를 온-오프상태로 설정하기 위해 제어단자(17)로 제어신호 SW3을 출력하고, 외부스위치부(34)를 온-오프상태로 설정하기 위해 제어단자(39)로 제어신호 SW4를 출력한다.

이 제어회로는, 통합제어로 각 스위치부들(8, 9, 33, 34)의 온-오프상태를 설정하기 위해, 제어정보를 외부소스로부터 수용하는 전용의 입력단자를 구비하고 있다.

첨부하는 도 2에 도시하듯이, 반도체장치(1)가 통상의 동작모드를 실행하는 경우에는, 제어회로에 의해 전원스위치부(8, 9)가 온상태로 되며, 고압 및 저압의 외부스위치부들(33, 34)은 제어회로에 의해 오프상태로 된다.

이 때, 전하펌프들(2, 3)로부터, 전원스위치부들(8, 9)을 매개해서, 서로 다른 전압의 전력이 내부회로들(4, 5)에 공급된다. 그래서, 서로 다른 전압으로 동작하는 이 내부회로들(4, 5)이 통상적으로 동작할 수 있다.

전하펌프들(2, 3) 및 내부회로들(4, 5)은 스위치부들(33, 34)에 의해 접속패드들(31, 32)로부터 단절되어 있다. 그래서, 이 전하펌프들(2, 3)에 의해 발생된 전력이 접속패드들(31, 32)로부터 누설되는 것을 방지한다. 이와 동시에, 접속패드들(31, 32)로부터 내부회로들(4, 5)로 소음이 침입하는 것을 방지한다.

반도체장치(1) 상에서 다양한 테스트를 행하기 위해, 테스트용의 외부회로(도시되지 않음)가 접속패드들(31, 32)과 제어회로의 입력단자에 접속되며, 이 제어회로가 스위치부들(8, 9, 33, 34)을 온-오프상태로 설정한다.

예를 들어, 전하펌프들(2, 3)로부터 내부회로들(4, 5)에 공급되는 전력을 검출하는 경우, 첨부하는 도 3a에 도시하듯이, 모든 스위치부들(8, 9, 33, 34)이 온상태가 된다.

이 때, 고압의 전하펌프(2)로부터 내부회로(4)로 공급되는 전력의 전압을 고압의 접속패드(31)로부터 검출하는 것이 가능하며, 저압의 전하펌프(3)로부터 내부회로(5)로 공급되는 전력의 전압을 저압의 접속패드(32)로부터 검출하는 것이 가능하다.

또, 고압의 접속패드(31)에 접속된 외부전력소스로부터의 전력을 내부회로들(4, 5)에 공급하는 경우, 전원스위치부들(8, 9)을 오프상태로 하고 외부스위치부들(33, 34)을 온상태로 설정한다.

이 때, 고압의 접속패드(31)로부터 내부회로(4)로 전력을 공급할 수 있고, 저압의 접속패드(32)로부터 내부회로(5)로 전력을 공급할 수 있다.

상기 반도체장치(1)에서는, 전하펌프들(2, 3)과 내부회로들(4, 5)이 정극의 전압에 대응한다. 그래서, 전력선들(6a, 7a) 및 제어선들(6b, 7b)에 접속된 다양한 구성요소들이 p형 MOS트랜지스터들(10, 11, 35)에 의해 온-오프상태로 설정된다.

이 p형 MOS트랜지스터들(10)에서는, 백게이트들(12)이 접속되는 방향에 의해 온-오프상태로 설정될 수 있는 전력의 방향이 제한된다.

예를 들어, 통상의 동작모드에서, 외부스위치부들(33, 34)에서는, 전하펌프들(2, 3)과 내부회로들(4, 5)간의 접점에서의 전위가, 접속패드들(31, 32)에서의 전위보다 높으며, 접속패드들(31, 32)에서의 전위는 결코 높지 않다.

통상의 동작모드에서 저-전위의 접속패드들(31, 32)로부터 고-전위의 회로들(2, 3)을 단절시키기 위해, 외부스위치부들(33, 34)의 MOS트랜지스터들(35)의 백게이트들(12)을 상기 회로들(2∼5)에 접속되어 있는 배선들(6b, 7b)에 접속한다.

접속패드들(31, 32)로부터 내부회로들(4, 5)로 공급되는 전력의 전압이 전하펌프들(2, 3)에 의해 공급되는 전력의 전압보다 높으며, 외부전력소스로부터 공급되는 전력이, 접속패드들(31, 32)로부터 내부회로들(4, 5)로 잘 공급될 수 있다.

이 때, 백게이트들(12)이 상기 회로들(2∼5)에 접속된 배선들(6b, 7b)에 접속되어 있는 MOS트랜지스터들(35)은, 외부전력소스로부터 공급되는 전력을 온-오프상태로 설정할 수 없다. 그러나, 외부전력소스로부터 공급된 전력이 접속패드들(31, 32)에 접속된 외부전력소스에 의해 온-오프상태로 설정될 수 있기 때문에, 어떠한 문제도 발생하지 않는다.

한편, 전원스위치들(8, 9)의 경우, 통상동작과 테스트 동작에서 고전위가 변화하기 때문에, 고전위가 존재하는 전원스위치들(8, 9)의 어느 측에서도 공급된 전력을 온-오프상태로 설정할 필요가 있다. 이러한 필요를 해결하기 위해, 백게이트들(12)이 서로 다른 방향으로 접속된 MOS트랜지스터들(10, 11)을 배선들(6a, 7a)에 직렬로 삽입한다.

상기 반도체장치(1)에서는, 스위치부들(8, 9, 33, 34)에 의해, 전하펌프들(2, 3), 내부회로들(4, 5) 및, 접속패드들(31, 32)을 다양한 구조로 접속할 수 있다. 그래서, 반도체장치(1)를 통상의 동작모드에서뿐만 아니라 다양한 테스트 동작모드에서도 실행할 수 있다.

그러나, 2개의 전하펌프들(2, 3)과 2개의 내부회로들(4, 5)을 개별적으로 테스트하기 위해, 상기 반도체장치(1)는 2개의 접속패드들(31, 32)을 구비한다. 이 접속패드들(31, 32)은 반도체장치(1)로부터 외부로 돌출하는 단자로서 제공된다. 만일 접속패드들의 수가 증가하면, 이 반도체장치의(1)는 외형이 증가하고 증가된 실장면적을 필요로 한다.

상기 반도체장치(1)가 2개의 전하펌프들(2, 3) 및 2개의 내부회로들(4, 5)을 구비하고 있기 때문에, 또한 2개의 접속패드들(31, 32)이 있다. 그러나, 만일 전압의 종류가 증가하면, 필요한 접속패드들의 수도 증가하고, 결과적으로 반도체장치의 크기를 증가시킨다.

본 발명의 목적은 복수의 전원회로들, 복수의 내부회로들 및, 하나의 테스트용 외부단자를 구비하는 반도체장치를 제공하는데 있다.

도 1은 종래의 반도체장치의 회로도이며;

도 2는 도 1에 도시된 반도체장치가 통상의 동작모드일 때, 스위치들이 온-오프상태로 설정되는 방식을 나타내는 블록도이며;

도 3a 및 3b는, 도 1에 도시된 반도체장치가 테스트 동작모드일 때, 스위치들이 온-오프상태로 설정되는 방식을 나타내는 블록도이며;

도 4는 본 발명의 일 실시형태에 따른 반도체장치의 회로도이며;

도 5는, 도 4에 도시된 반도체장치가 통상의 동작모드일 때, 스위치들이 온-오프상태로 설정되는 방식을 나타내는 블록도이며;

도 6a 및 6b는, 도 4에 도시된 반도체장치가 상기 반도체장치의 전원회로들로부터 내부회로들로 전력을 공급하는 테스트 동작모드일 때, 스위치들이 온-오프 되는 방식을 나타내는 블록도이며;

도 7a는, 도 4에 도시된 반도체장치가 외부전력소스로부터 내부회로로 전력을 공급하는 테스트 동작모드일 때, 스위치가 온-오프상태로 설정되는 방식을 나타내는 블록도이며;

도 8은 본 발명의 제 1변형에 따른 반도체장치의 회로도이며;

도 9는 본 발명의 제 2변형에 따른 반도체장치의 회로도이다.

본 발명에 따른 반도체장치에서는, 복수의 전원스위치들이 전원회로들과 내부회로들을 접속하는 전력선들에 각각 삽입되어 있다. 이 전력선들은 각각의 외부스위치들이 삽입되어 있는 각각의 제어선들에 의해 하나의 외부단자에 접속된다.

상기 반도체장치가 통상의 동작모드인 경우, 전원스위치들은 전원회로들을 내부회로들에 각각 접속하며, 이 내부회로들은 전원회로들로부터 공급된 전력으로 통상적으로 동작할 수 있다.

전원스위치들로부터 내부회로들 중 해당하는 하나로 공급된 전력을 외부단자로부터 테스트하는 경우, 전원스위치들과 내부회로들을 외부단자에 접속하는 전원스위치와 외부스위치들이 온상태로 된다. 따라서, 전원회로들로부터 해당하는 내부회로들로 공급된 전력을 하나의 외부단자로부터 검출할 수 있다.

외부단자를 통해, 외부전력소스로부터 내부회로들로 전력을 공급하는 테스트의 경우, 내부회로를 외부단자에 접속하는 외부스위치는 온상태가 되며, 내부회로를 해당하는 전원회로들에 접속하는 전원스위치들은 오프 상태가 된다. 그래서, 외부전력소스로부터의 전력을, 전원회로에 의해 발생된 전력에 의해 영향을 받지 않고, 내부회로들로 공급할 수 있다.

상기 반도체장치에서는, 외부스위치들 중 적어도 하나가, 전압이 최고가 아닌 전력을 전하기 위해, 전력선들 중 적어도 하나에 접속되어 있는 제어선들 중 적어도 하나에 삽입되는 저압의 외부스위치로 되어 있으며, 이 저압의 외부스위치는 백게이트를 가지는 MOS트랜지스터를 포함한다. 또한, 상기 반도체장치는, MOS트랜지스터의 백게이트를, 전압이 최고인 전력을 온-오프상태로 하는 전원스위치와 전압이 최고인 전력으로 동작하는 내부회로를 접속하는 제어선에 선택적으로 접속하기 위한 적어도 하나의 고압의 제어스위치와, MOS트랜지스터의 백게이트를, 저 전압의 전력을 온-오프상태로 하기 위한 전원스위치와 저 전압의 전력으로 동작하는 내부회로를 접속하는 제어선에 선택적으로 접속하기 위한 적어도 하나의 저압의 제어스위치를 더 포함한다.

외부스위치가 MOS트랜지스터를 포함하기 때문에, 반도체장치의 집적밀도를 증가시킬 수 있다. 전압이 최고인 전력을 전하기 위한 전력선이, 전압이 최고인 전력을 전하지 않는 전력선에 삽입된 외부스위치의 MOS트랜지스터의 백게이트에 접속되어 있다. 그래서, MOS트랜지스터를 포함하는 외부스위치를 선택적으로 온-오프상태로 설정할 수 있다.

본 발명의 설명에서 언급하는 고압은, 상기 반도체장치에서 발생하는 최고의 전압을 의미하며, 저압은 최고의 전압이 아닌 전압을 의미한다. 예를 들어, 외부전력소스로부터 반도체장치에 공급된 전압이 3V이고, 전원회로가 각각 6V와 12V의 출력전압을 발생한다면, 12V의 전압을 고압이라 하고, 6V의 전압을 저압이라 한다.

또, 적어도 하나의 저압의 외부스위치가 MOS트랜지스터를 포함한다는 것은, 적어도 하나의 저압의 외부스위치가 존재하며, 각각의 이러한 저압의 외부스위치가 MOS트랜지스터를 포함한다는 것을 의미한다.

상기 반도체장치에서는, 고압의 제어스위치가, 전압이 최고인 전력을 온-오프상태로 설정하기 위한 전원스위치와 전압이 최고인 전력으로 동작하는 내부회로를 접속하는 제어선에 백게이트가 접속된 MOS트랜지스터를 포함할 수 있으며, 저압의 제어스위치가, 저압의 외부스위치의 MOS트랜지스터의 백게이트에 백게이트가 접속된 MOS트랜지스터를 포함할 수 있다.

각각의 제어스위치들이 MOS트랜지스터를 포함할 수 있기 때문에, 반도체장치의 집적밀도를 증가시킬 수 있다. 고압의 제어스위치의 MOS트랜지스터의 백게이트는, 전압이 최고인 전력을 전하기 위한 전력선에 접속되어 있으며, 저압의 제어스위치의 MOS트랜지스터의 백게이트는, 저압의 외부스위치의 MOS트랜지스터의 백게이트에 접속되어 있다. 그래서, 고압 및 저압의 제어스위치들은 외부스위치를 잘 제어할 수 있다.

상기 반도체장치에서, 각각의 전원회로들은 정극의 전압을 가지는 전력을 발생할 수 있으며, 각각의 MOS트랜지스터들은 p형 MOS트랜지스터를 포함할 수 있다. 정극-전압의 전력은 전원스위치들의 p형 MOS트랜지스터들과 외부회로들에 의해 확실하게 온-오프상태로 설정될 수 있다.

또한, 상기 반도체장치에서는, 각각의 전원회로들은 부극(negative)의 전압을 가지는 전력을 발생할 수 있으며, 각각의 MOS트랜지스터들은 n형 MOS트랜지스터를 포함할 수 있다. 상기 부극-전압의 전력은 전원스위치들의 n형 MOS트랜지스터들과 외부스위치들에 의해 확실하게 온-오프상태로 설정될 수 있다.

상기 반도체장치의 하나의 테스트 방법에 따라서, 복수의 전원회로들 중 하나로부터 내부회로로 공급되는 전력을 검출할 때는, 전원회로와 외부단자를 접속하는 전원스위치와 외부스위치 모두를 온상태로 설정하고, 나머지 전원스위치와 외부단자를 접속하는 모든 외부회로들을 오프상태로 설정하며, 외부전력소스로부터 내부회로 전력을 공급하는 때는, 그 내부회로와 외부단자를 접속하는 외부스위치를 온상태로 설정하고, 그 내부회로와 전원회로를 접속하는 전원스위치 및, 나머지 내부회로들과 외부단자를 접속하는 모든 나머지 외부스위치들을 오프상태로 설정한다.

따라서, 반도체장치가 하나의 외부단자를 구비하는 경우에도, 하나의 전원스위치로부터 하나의 내부회로로 공급하는 전력을 하나의 외부단자로부터 검출하는 테스트를 행할 수 있으며, 하나의 외부단자로부터 내부회로들로 전력을 공급하는 테스트도 실행할 수 있다.

반도체장치를 테스트하는 또 다른 방법에 따라서, 고압의 전원회로로부터 고압의 외부스위치로 공급된 전력을 검출할 때는, 고압의 전원스위치와 고압의 외부스위치 모두를 온상태로 설정하고, 각각의 저압의 외부스위치들을 오프상태로 설정한다. 하나의 저압의 전원회로로부터 저압의 내부회로로 공급된 전력을 검출할 때는, 저압의 전원회로에 접속된 저압의 전원스위치와 저압의 외부스위치 모두와, 고압의 전원스위치를 온상태로 설정하며, 나머지 저압의 전원회로들 및 모든 고압의 외부스위치들을 오프상태로 설정한다. 고압의 내부회로에 외부전원소스로부터 전압을 인가할 때는, 고압의 외부스위치를 온상태로 설정하고, 고압의 전원스위치 및 모든 저압의 외부스위치들을 오프상태로 설정한다. 하나의 저압의 내부회로에 외부전력소스로부터 전압을 인가할 때는, 저압의 내부회로와 외부단자를 접속하는 저압의 외부스위치와 고압의 전원스위치를 온상태로 설정하고, 저압의 내부회로와 저압의 전원회로를 접속하는 저압의 전원스위치와 모든 저압의 전원회로를 오프상태로 설정한다.

결과적으로, 반도체장치가 하나의 외부단자를 가지더라도, 하나의 전원스위치로부터 내부회로로 공급된 전력을 외부단자로부터 검출하는 테스트를 행할 수 있으며, 외부단자로부터 각각의 내부회로들로 전력을 공급하는 테스트를 행할 수 있다.

내부회로들 중 하나를 테스트하는 동안, 나머지 내부회로들에게는 상응하는 전원회로들로부터 전력이 공급되기 때문에, 동작 시에 내부회로들이 상호 영향을 주는 경우에도 상기 테스트들을 정확하게 행할 수 있다.

본 발명의 상기 및 다른 목적들, 특징 및 이점들은, 본 발명의 실시예들을 설명하는 첨부 도면들을 언급하는 다음의 설명에 의해 분명해질 것이다.

도 4에 도시하듯이, 본 발명의 일 실시형태에 따른 반도체장치(41)는, 고압의 정극 전력을 출력하기 위한 고압의 전원회로로서의 전하펌프(CP1)(42)와, 저압의 정극 전력을 출력하기 위한 저압의 전원회로로서의 전하펌프(CP2)(43)를 구비한다.

이러한 전하펌프들(42, 43)에는, 고압 및 저압의 내부회로들(44, 45)이 각각의 고압 및 저압의 전력선들(46a, 47a)에 의해 각각 접속되어 있다. 이 고압 및 저압의 전력선들(46a, 47a)에는 고압 및 저압의 전원스위치부들(48, 49)이 각각 삽입되어 있다.

상기 전원스위치부들(48, 49)은, 각각의 전력선들(46a, 47a)에 직렬로 삽입되어 있는 전원스위치들로서 각각 한 쌍의 p형 MOS트랜지스터들(51, 52)을 구비하고 있다. 이 MOS트랜지스터들(51, 52)에는, 백게이트들(50)이 반대방향으로 접속되어 있다.

상기 전원스위치부들(48, 49)의 MOS트랜지스터들(51, 52)의 게이트 전극들(53)에는 레벨시프터들(54, 55)이 각각 접속되어 있다. 이 레벨시프터들(54, 55)은 전원스위치부들(48, 49)의 제어단자들(56, 57)에 접속되어 있다.

각각의 레벨시프터들(54, 55)은 한 쌍의 p형 MOS트랜지스터들(58, 59)과 한 쌍의 n형 MOS트랜지스터들(60, 61)을 포함한다. 이 레벨시프터들(54, 55)의 MOS트랜지스터들(61, 61)은 인버터들(62)을 매개해서 제어단자들(56, 57)에 접속되어 있다.

상기 반도체장치(41)는, 하나의 접속패드(71)가 외부단자로서 2개의 전하펌프들(42, 43) 및 2개의 내부회로들(44, 45)에 접속되어 있다는 점에서, 상기 종래의 반도체장치(1)와 다르다.

이 접속패드(71)에는, 고압 및 저압의 외부스위치부들(73, 74)이 삽입되어 있는 고압 및 저압의 제어선들(46b, 47b)이 접속되어 있다. 저압의 외부스위치부(74)는 종래 반도체장치(1)의 외부스위치부(34)와는 구조적으로 다르다.

보다 상세하게는, 고압의 외부스위치부(73)는 고압의 외부스위치로서 p형 MOS트랜지스터(75)를 구비하며, 이 MOS트랜지스터는 제어선(46b)에 접속되어 있는 백게이트(50)를 구비하며, 이 제어선은 전하펌프(42)와 내부회로(44) 사이의 접점에 접속되어 있다.

상기 MOS트랜지스터(75)는, 한 쌍의 p형 MOS트랜지스터들(58, 59)과 한 쌍의 n형 MOS트랜지스터들(60, 61)을 포함하는 레벨시프터(76)에 접속된 게이트 전극(53)을 구비하고 있다. 이 MOS트랜지스터들(60, 61)은 인버터(62)를 매개해서 제어단자(77)에 접속되어 있다.

저압의 외부스위치부(77)는 저압의 외부스위치로서 p형 MOS트랜지스터(78)를 구비하며, 이 트랜지스터는 레벨시프터(79)에 접속되어 있는 게이트전극(53)을 포함한다. 이 레벨시프터(79)는 한 쌍의 p형 MOS트랜지스터들(58, 59)과 한 쌍의 n형 MOS트랜지스터들(60, 61)을 포함한다. MOS트랜지스터들(60, 61)은 인버터(62)를 매개해서 제어단자(80)에 접속되어 있다.

MOS트랜지스터(78)는 각각이 MOS트랜지스터를 포함하는 고압 및 저압의 제어스위치들(81, 82)에 접속되어 있는 백게이트(50)를 구비한다. 제어스위치들(81, 82)은 고압 및 저압의 제어선들(46b, 47b)에 각각 접속되어 있다.

고압의 제어스위치(81)로서의 MOS트랜지스터는, 고압의 제어선(46b)에 저압의 외부스위치부(74)의 MOS트랜지스터(78)의 백게이트(50)를 선택적으로 접속하기 위해, 상기 스위치부들(48, 73) 사이의 중간 접점에서의 고압의 제어선(46b)에 접속되어 있는 백게이트(50)를 구비한다.

저압의 제어스위치(82)로서의 MOS트랜지스터는, 저압의 전원스위치부(49)와 저압의 외부스위치부(74)를 접속하는 제어선(47b)에 MOS트랜지스터(78)의 백게이트(50)를 선택적으로 접속하기 위해, 저압의 외부스위치부(74)의 MOS트랜지스터(78)의 백게이트(50)에 접속되어 있는 백게이트(50)를 구비한다.

상기 스위치부들(48, 49, 73, 74)의 제어단자들(56, 57, 77, 80)에는 제어회로(도시되지 않음)가 접속되어 있다.

상기 제어회로는, 전원스위치부(48)를 온-오프상태로 설정하기 위해, 제어신호 SW1을 제어단자(56)로 출력하며, 외부스위치부(73)를 온-오프상태로 설정하기 위해, 제어신호SW2를 제어단자(77)로 출력한다.

이와 비슷하게, 제어회로는, 전원스위치부(49)를 온-오프상태로 설정하기 위해, 제어신호 SW3을 제어단자(57)로 출력하며, 외부스위치부(74)를 온-오프상태로 설정하기 위해, 제어신호SW4를 제어단자(80)로 출력한다.

도 5에 도시하듯이, 반도체장치(41)가 통상의 동작모드일 때는, 전원스위치부들(48, 49)이 제어회로에 의해 온상태로 되며, 고압 및 저압의 외부스위치부들(73, 74)이 제어회로에 의해 오프상태로 된다.

이 때, 상위한 전압들의 전력이 전하펌프들(42, 43)에서부터 전원스위치부들(48, 49)을 매개해서 내부회로들(44, 45)로 공급된다. 따라서, 서로 다른 전압으로 동작하는 내부회로들(44, 45)이 통상적으로 동작할 수 있다.

상기 반도체장치(41)에서 다양한 테스트들을 행하기 위해, 제어회로가 상기 스위치부들(48, 49, 73, 74)을 온-오프상태로 설정한다.

예를 들어, 전하펌프(42)로부터 내부회로(44)로 공급된 고압의 전력을 검출하기 위해, 도 6a에 도시하듯이, 고압의 전원스위치부(48), 고압의 외부스위치부(73) 및, 저압의 전원스위치부(49)를 온상태로 설정하고, 저압의 외부스위치부(74)를 오프상태로 설정한다.

여기에서, 고압의 전하펌프(42)로부터 내부회로(44)로 공급된 전력의 전압을 접속패드(71)로부터 검출할 수 있으며, 저압의 전하펌프(43)로부터 내부회로(45)로 공급된 전력은 접속패드(71)에 영향을 주지 않는다.

반도체장치(41)를 테스트하는 방법에서는, 고압의 전하펌프(42)로부터 내부회로(44)로 공급된 고압의 전력을 검출하기 위해, 저압의 전력을 저압의 전하펌프(43)로부터 내부회로(45)로 또한 공급한다. 그래서, 이 테스트는 내부회로들(44, 45)이 상호 영향을 주는 경우에도 정확하게 행할 수 있다.

상기 테스트에서는, 테스트하지 않은 저압의 전하펌프(43)로부터의 저압도 역시 외부스위치부(74)로 인가한다. 그러나, 고압의 전하펌프(42)로부터의 고 전압이, 고압의 제어스위치(81)를 매개해서, MOS트랜지스터(78)의 백게이트(50) 상에 인가되기 때문에, 이 MOS트랜지스터(78)는 접속패드(71)로부터 저압의 회로들(43, 45)을 확실하게 단절할 수 있다.

이 때, 고압의 전하펌프(42)로부터, 고압의 제어스위치(81)를 매개해서, 저압의 제어스위치(82)로 고 전압이 인가된다. 이 고 전압은 제어스위치(82)의 백게이트에 인가된다. 따라서, 이 제어스위치(82)는 자신을 오프상태로 설정하는 것에 의해 고압의 전력이 저압의 내부회로(45)로 공급되는 것을 방지할 수 있다.

전하펌프(43)로부터 내부회로(45)로 공급된 저압의 전력을 검출하기 위해, 도 6b에 도시하듯이, 저압의 전원스위치부(49), 저압의 외부스위치부(74) 및, 고압의 전원스위치부(48)를 온상태로 하고, 고압의 외부스위치부(73)를 오프상태로 한다.

여기에서, 저압의 전하펌프(43)로부터 내부회로(45)로 공급되는 전력의 전압은 접속패드(71)로부터 검출할 수 있으며, 고압의 전하펌프(42)로부터 내부회로(44)로 공급되는 전력은 접속패드(71)에 영향을 주지 않는다.

전력이 양 내부회로들(44, 45) 모두에 공급되기 때문에, 내부회로들(44, 45)이 상호 영향을 주는 경우에도 정확한 테스트를 실행할 수 있다.

접속패드(71)에 접속된 외부전력소스로부터 고압의 내부회로(44)로 고압의 전력을 공급하는 경우, 도 7a에 도시하듯이, 고압의 전원스위치부(48)와 저압의 외부스위치부(74)가 오프상태로 설정되고, 고압의 외부스위치부(73)와 저압의 전원스위치부(49)가 온상태로 설정된다.

여기에서, 외부전력소스로부터의 고압의 전력을, 접속패드(71)를 매개해서, 고압의 내부회로(44)로 공급할 수 있으며, 이것은 접속패드(71)를 매개해서 저압의 내부회로(45)에는 공급되지 않는다.

또한, 상기 반도체장치(41)를 테스트하는 방법에서, 외부전력소스로부터 고압의 전력을 고압의 내부회로(44)로 공급하기 위해, 저압의 전력을 저압의 전하펌프(43)로부터 내부회로(45)로 또한 공급한다. 그래서, 이 테스트는 내부회로들(44, 45)이 상호 영향을 주는 경우에도 정확하게 행할 수 있다.

상기 테스트에서는, 테스트하지 않은 저압의 전하펌프(43)로부터 저 전압을 외부스위치부(74)로 또한 공급한다. 그러나, 외부전력소스로부터의 고 전압이, 고압의 제어스위치(81)를 매개해서, MOS트랜지스터(78)의 백게이트(50) 상에 인가되기 때문에, 이 MOS트랜지스터(78)는 접속패드(71)로부터 저압의 회로들(43, 45)을 확실하게 단절할 수 있다.

이 때, 고압의 제어스위치(81)로부터 고 전압을 저압의 제어스위치(82)에 인가한다. 이 고 전압이 제어스위치(82)의 백게이트에 인가되는 만큼, 이 제어스위치(82)는 자신을 오프상태로 설정하는 것에 의해 고압의 전력이 저압의 내부회로(45)로 공급되는 것을 방지한다.

그리고, 저압의 내부회로(45)에 접속패드(71)에 접속된 외부전력소스로부터의 저압의 전력을 공급하는 경우, 도 7b에 도시하듯이, 저압의 외부스위치부(74)와 고압의 전원스위치부(48)를 온상태로 설정하고, 저압의 전원스위치부(49)와 고압의 외부스위치부(73)를 오프상태로 설정한다.

여기에서, 외부전력소스로부터 저압의 전력을, 접속패드(71)를 매개해서, 저압의 내부회로(45)에 공급할 수 있으며, 이것은 접속패드(71)를 매개해서 고압의 내부회로(44)에는 공급되지 않는다.

전력이 양 내부회로들(44, 45) 모두에 공급되기 때문에, 이 테스트는, 내부회로들(44, 45)이 상호 영향을 주는 경우에서도 정확하게 행할 수 있다.

상기 반도체장치(41)에서는, 2개의 전하펌프들(42, 43)과 2개의 내부회로들(44, 45)이 상기 스위치부들(48, 49, 73, 74)에 의해 접속패드(71)에 접속되어 있다. 결과적으로, 다양한 테스트들을, 하나의 접속패드(71)를 매개해서, 2개의 전하펌프들(42, 43) 및 2개의 내부회로들(44, 45) 상에서 행할 수 있다.

상기 반도체장치(41)가 복수의 전하펌프들(42, 43) 및 복수의 내부회로들(44, 45)을 채택하고 있다고 해도, 상기 반도체장치(41)는, 반도체장치(41)로부터 외부로 돌출하는 단자로서 제공되는 하나의 테스트용 접속패드(71)만을 구비한다. 그래서, 반도체장치(41)는 비교적 작은 외형을 가지며, 비교적 작은 실장면적을 필요로 한다.

상기 테스트 방법에서는, 2개의 내부회로들(44, 45)이 하나의 접속패드(71)를 매개해서 일대 일로 검사된다. 이 테스트 동안, 전력이 전하펌프들(42, 43)로부터 내부회로들(44, 45)로 공급되기 때문에, 동작 시에 2개의 내부회로들(44, 45)이 상호 영향을 주는 경우에도, 상기 테스트를 정확하게 행할 수 있다.

상술한 실시형태에서는, 반도체장치(41)가 2개의 전하펌프들(42, 43)과 2개의 내부회로들(44, 45)을 구비한다. 그러나, 도 8에 도시하듯이, 변형된 반도체장치(91)에서는, 전원회로들로서 3개의 전하펌프들(CP1∼CP3)(92-94)과 3개의 내부회로들(95-97)을 구비할 수 있다.

이 경우, 최고의 전압을 인가하는 전하펌프(92)에 접속되어 있는 배선들에 외부스위치부들(102, 103)이 접속된다면, 상기 회로들(92-97)을 개별적으로 테스트할 수 있다.

도 4에 도시된 실시형태에서는, 전하펌프들(42, 43)이 정극 전압을 출력한다. 따라서, 전력선들(46a, 47a) 및 제어선들(46b, 47b)을 직접적으로 스위칭 하는 스위칭 소자들이 p형 MOS트랜지스터들(51, 52, 75, 78)을 포함한다.

도 9에 도시된 변형된 반도체장치(111)에서는, 전하펌프들(CP1, CP2)(112, 113)이 부극 전압을 출력하고, 스위칭선들(114, 115)을 직접적으로 스위칭 하는 스위칭 소자들 및 제어 스위치들이 n형 MOS트랜지스터들(116-121)을 포함한다.

상기 반도체장치(111)에서는, 스위치부들의 온-오프 상태와 고 및 저신호들 사이의 관계가, 도 4에 도시한 반도체장치(41)에서 해당하는 관계와 반대이다. 만일 동일한 관계를 원한다면, 신호 경로들에 인버터들을 삽입할 수 있다.

본 발명의 바람직한 실시형태들을 특정용어들을 사용하여 설명하였지만, 이러한 설명은 단지 서술을 위한 것이며, 다음의 청구범위의 사상 및 범위를 벗어나지 않고 변화들 및 변경들이 만들어질 수 있다는 것을 이해할 수 있다.

본 발명의 구성에 의해, 하나의 외부단자로 전원회로들과 내부회로들을 개별적으로 테스트할 수 있기 때문에, 반도체장치는 비교적 작은 외형을 가지며, 비교적 작은 실장면적을 필요로 한다.

Claims

전압이 서로 다른 전력을 출력하기 위한 복수의 전원회로들과;

전압이 서로 다른 전력을 전하기 위해, 상기 전원회로들에 각각 접속된 복수의 전력선들과;

전압이 서로 다른 전력들로 동작하는 상기 전력선들에 각각 접속된 복수의 내부회로들과;

상기 전력선들에 전달된 전력을 온-오프상태로 설정하기 위해, 상기 전력선들에 각각 삽입된 복수의 전원스위치들과;

상기 전원스위치들과 상기 내부회로들 간의 접점들에 각각 접속된 복수의 제어선들과;

상기 제어선들에 접속된 하나의 외부단자; 및

상기 제어선들에 각각 삽입된 복수의 외부스위치들을 포함하는 반도체장치.
제 1항에 있어서, 상기 외부스위치들 중 적어도 하나가, 상기 전압들 중 최고가 아닌 전압을 가지는 전력을 전하기 위해, 상기 전력선들 중 적어도 하나에 접속된 상기 제어선들 중 적어도 하나에 삽입되어 있는 저압의 외부스위치를 포함하며, 상기 저압의 외부스위치가 백게이트를 구비하는 MOS트랜지스터를 포함하며, 상기 반도체장치가 다음:

상기 MOS트랜지스터의 백게이트를, 전압이 최고인 전력을 온-오프상태로 설정하기 위한 전원스위치와 전압이 최고인 전력으로 동작하는 내부회로를 접속하는 제어선에 선택적으로 접속하기 위해, 적어도 하나의 고압의 제어스위치; 및

상기 MOS트랜지스터의 백게이트를, 전압이 낮은 전력을 온-오프상태로 설정하기 위한 전원스위치와 전압이 낮은 전력으로 동작하는 내부회로를 접속하는 제어선에 선택적으로 접속하기 위해, 적어도 하나의 저압의 제어스위치를 더 포함하는 것을 특징으로 하는 반도체장치.
제 2항에 있어서, 상기 고압의 제어스위치가, 전압이 최고인 전력을 온-오프상태로 설정하기 위한 전원스위치와 전압이 최고인 전력으로 동작하는 내부회로를 접속하는 상기 제어선에 접속된 백게이트를 구비하는 MOS트랜지스터를 포함하며, 상기 저압의 제어스위치가, 상기 저압의 외부스위치의 상기 MOS트랜지스터의 상기 백게이트에 접속된 백게이트를 구비하는 MOS트랜지스터를 포함하는 것을 특징으로 하는 반도체장치.
전압이 높은 전력을 출력하기 위한 고압의 전원회로와;

상기 고압의 전원회로에 의해 출력된 상기 고 전압 보다 전압이 낮은 전력을 출력하기 위한 적어도 하나의 저압의 전원회로와;

상기 고압의 전원회로로부터 출력된 전압이 높은 전력을 전하기 위해, 상기 고압의 전원회로에 접속된 고압의 전력선과;

상기 저압의 전원회로로부터 출력된 전압이 낮은 전력을 전하기 위해, 상기 저압의 전원회로에 접속된 적어도 하나의 저압의 전력선과;

전압이 높은 전력으로 동작하는 상기 고압의 전력선에 접속된 고압의 내부회로와;

전압이 낮은 전력으로 동작하는 상기 저압의 전력선에 접속된 적어도 하나의 저압의 내부회로와;

상기 고압의 전력선에 직렬로 삽입되고, 서로 반대 방향으로 접속된 각각의 백게이트들을 구비하는 한 쌍의 MOS트랜지스터들을 포함하는 고압의 전원스위치와;

상기 저압의 전력선에 직렬로 삽입되고, 서로 반대 방향으로 접속된 각각의 백게이트들을 구비하는 한 쌍의 MOS트랜지스터들을 포함하는 적어도 하나의 저압의 전원스위치와;

상기 전원스위치들과 상기 내부회로들 간의 접점들에 각각 접속된 복수의 제어선들;

상기 제어선들에 접속된 하나의 외부단자와;

상기 고압의 전력선에 접속된 상기 제어선들 중 하나에 삽입되고, 상기 고압의 내부회로에 접속된 백게이트를 구비하는 MOS트랜지스터를 포함하는 고압의 외부스위치와;

상기 저압의 전력선들에 접속된 각각의 상기 제어선들에 삽입되고, 상기 저압의 내부회로에 접속된 백게이트를 구비하는 MOS트랜지스터를 포함하는 적어도 하나의 저압의 외부스위치와;

상기 저압의 외부스위치의 상기 MOS트랜지스터의 백게이트를 상기 제어선들 중 하나에 선택적으로 접속하기 위해, 상기 고압의 전원스위치와 상기 고압의 내부스위치를 접속하는 상기 제어선들 중 하나에 접속된 백게이트를 구비하는 적어도 하나의 고압의 제어스위치; 및

상기 저압의 전원스위치와 상기 저압의 내부회로를 접속하는 상기 제어선들 중 또 다른 하나를, 상기 저압의 외부스위치의 상기 MOS트랜지스터의 상기 백게이트에 선택적으로 접속하기 위해, 상기 저압의 외부스위치의 상기 MOS트랜지스터의 백게이트에 접속된 백게이트를 구비하는 적어도 하나의 저압의 제어스위치를 포함하는 반도체장치.
제 2항에 있어서, 상기 각각의 전원회로들이, 정극 전압을 가지는 전력을 발생하기 위한 수단들을 포함하며, 상기 MOS트랜지스터가 p형 MOS트랜지스터를 포함하는 것을 특징으로 하는 반도체장치.
제 3항에 있어서, 상기 각각의 전원회로들이 정극 전압을 가지는 전력을 발생하기 위한 수단들을 포함하며, 상기 각각의 MOS트랜지스터들이 p형 MOS트랜지스터를 포함하는 것을 특징으로 하는 반도체장치.
제 4항에 있어서, 상기 각각의 전원회로들이 정극 전압을 가지는 전력을 발생하기 위한 수단들을 포함하며, 상기 각각의 MOS트랜지스터들이 p형 MOS트랜지스터를 포함하는 것을 특징으로 하는 반도체장치.
제 2항에 있어서, 상기 각각의 전원회로들이 부극 전압을 가지는 전력을 발생하기 위한 수단들을 포함하며, 상기 MOS트랜지스터가 n형 MOS트랜지스터를 포함하는 것을 특징으로 하는 반도체장치.
제 3항에 있어서, 상기 각각의 전원회로들이 부극 전압을 가지는 전력을 발생하기 위한 수단들을 포함하며, 상기 각각의 MOS트랜지스터들이 n형 MOS트랜지스터를 포함하는 것을 특징으로 하는 반도체장치.
제 4항에 있어서, 상기 각각의 전원회로들이 부극 전압을 가지는 전력을 발생하기 위한 수단들을 포함하며, 상기 각각의 MOS트랜지스터들이 n형 MOS트랜지스터를 포함하는 것을 특징으로 하는 반도체장치.
전압이 서로 다른 전력을 출력하기 위한 복수의 전원회로들과, 전압이 서로 다른 전력을 전하기 위해, 상기 전원회로들에 각각 접속된 복수의 전력선들과, 전압이 서로 다른 전력들로 동작하는 상기 전력선들에 각각 접속된 복수의 내부회로들과, 상기 전력선들에 전달된 전력을 온-오프상태로 설정하기 위해, 상기 전력선들에 각각 삽입된 복수의 전원스위치들과, 상기 전원스위치들과 상기 내부회로들 간의 접점들에 각각 접속된 복수의 제어선들과, 상기 제어선들에 접속된 하나의 외부단자 및, 상기 제어선들에 각각 삽입된 복수의 외부스위치들을 포함하는 반도체장치에 있어서,

상기 전원회로와 상기 외부단자를 접속하는 전원스위치와 외부스위치를 온상태로 설정하고, 나머지 전원스위치들과 상기 외부단자를 접속하는 모든 나머지 외부회로들을 오프상태로 설정하는 것에 의해, 상기 전원회로들 중 하나로부터 상기 내부회로들 중 하나에 공급된 전력을 검출하는 단계; 및

상기 내부회로들 중 하나와 상기 외부단자를 접속하는 외부스위치를 온상태로 설정하고, 상기 내부회로와 상기 전원회로들 중 하나를 접속하는 상기 전원스위치 및, 나머지 내부회로들과 상기 외부단자를 접속하는 모든 나머지 외부스위치들을 오프상태로 설정하는 것에 의해, 외부전력소스로부터 상기 내부회로들 중 하나에 전력을 공급하는 단계를 포함하는 반도체장치의 테스트 방법.
전압이 높은 전력을 출력하기 위한 고압의 전원회로와, 상기 고압의 전원회로에 의해 출력된 상기 고 전압 보다 전압이 낮은 전력을 출력하기 위한 적어도 하나의 저압의 전원회로와, 상기 고압의 전원회로로부터 출력된 전압이 높은 전력을 전하기 위해, 상기 고압의 전원회로에 접속된 고압의 전력선과, 상기 저압의 전원회로로부터 출력된 전압이 낮은 전력을 전하기 위해, 상기 저압의 전원회로에 접속된 적어도 하나의 저압의 전력선과, 전압이 높은 전력으로 동작하는 상기 고압의 전력선에 접속된 고압의 내부회로와, 전압이 낮은 전력으로 동작하는 상기 저압의 전력선에 접속된 적어도 하나의 저압의 내부회로와, 상기 고압의 전력선에 직렬로 삽입되고, 서로 반대 방향으로 접속된 각각의 백게이트들을 구비하는 한 쌍의 MOS트랜지스터들을 포함하는 고압의 전원스위치와, 상기 저압의 전력선에 직렬로 삽입되고, 서로 반대 방향으로 접속된 각각의 백게이트들을 구비하는 한 쌍의 MOS트랜지스터들을 포함하는 적어도 하나의 저압의 전원스위치와, 상기 전원스위치들과 상기 내부회로들 간의 접점들에 각각 접속된 복수의 제어선들, 상기 제어선들에 접속된 하나의 외부단자와, 상기 고압의 전력선에 접속된 상기 제어선들 중 하나에 삽입되고, 상기 고압의 내부회로에 접속된 백게이트를 구비하는 MOS트랜지스터를 포함하는 고압의 외부스위치와, 상기 저압의 전력선에 접속된 상기 제어선들 중 하나에 삽입되고, 상기 저압의 내부회로에 접속된 백게이트를 구비하는 MOS트랜지스터를 포함하는 적어도 하나의 저압의 외부스위치와, 상기 저압의 외부스위치의 상기 MOS트랜지스터의 백게이트를 상기 제어선에 선택적으로 접속하기 위해, 상기 고압의 전원스위치와 상기 고압의 내부스위치를 접속하는 상기 제어선들 중 하나에 접속된 백게이트를 구비하는 적어도 하나의 고압의 제어스위치 및, 상기 저압의 전원스위치와 상기 저압의 내부회로를 접속하는 상기 제어선들 중 또 다른 하나를, 상기 저압의 외부스위치의 상기 MOS트랜지스터의 상기 백게이트에 선택적으로 접속하기 위해, 상기 저압의 외부스위치의 상기 MOS트랜지스터의 백게이트에 접속된 백게이트를 구비하는 적어도 하나의 저압의 제어스위치를 포함하는 반도체장치에 있어서,

상기 고압의 전원스위치와 상기 고압의 외부스위치 모두를 온상태로 설정하고, 각각의 상기 저압의 외부스위치들을 오프상태로 설정하는 것에 의해, 상기 고압의 전원회로로부터 고압의 외부스위치로 전력을 공급하는 단계와;

상기 저압의 전원회로에 접속된 상기 저압의 전원스위치 및 상기 저압의 외부스위치와, 상기 고압의 전원스위치를 온상태로 설정하고, 모든 나머지 상기 저압의 전원회로와 상기 고압의 외부스위치들을 오프상태로 설정하는 것에 의해, 상기 저압의 전원회로들 중 하나로부터 저압의 내부회로로 공급된 전력을 검출하는 단계와;

상기 고압의 외부스위치를 온상태로 설정하고, 상기 고압의 전원스위치와 모든 상기 저압의 외부스위치들을 오프상태로 설정하는 것에 의해, 외부전력소스로부터 고압의 내부회로로 전압을 인가하는 단계; 및

상기 저압의 내부회로와 상기 외부단자를 접속하는 상기 저압의 외부스위치 와 상기 고압의 전원스위치를 온상태로 설정하고, 상기 저압의 내부회로와 상기 저압의 전원회로를 접속하는 상기 저압의 전원스위치와, 모든 나머지의 상기 저압의 전원회로들을 오프상태로 설정하는 것에 의해, 외부전력소스로부터 저압의 내부회로로 전압을 인가하는 단계를 포함하는 반도체장치의 테스트 방법.