KR100842673B1

KR100842673B1 - 클럭듀티사이클 검출기능을 구비한 입력데이타 처리회로

Info

Publication number: KR100842673B1
Application number: KR1020020042346A
Authority: KR
Inventors: 김진욱
Original assignee: 매그나칩 반도체 유한회사
Priority date: 2002-07-19
Filing date: 2002-07-19
Publication date: 2008-06-30
Also published as: KR20040008676A

Abstract

본 발명은 클럭신호의 듀티사이클이 일정하지 않은 경우 이를 검출하여 회로의 오동작을 방지하기 위한 TFT-LCD 소오스 드라이버의 입력데이타 처리회로에 관한 것이다. 본 발명의 입력데이타 처리회로는 외부로부터 인가되는 직렬 데이터와 클럭을 입력하여 구형파형태의 직렬데이타신호와 클럭신호를 발생하는 비교수단; 상기 비교수단으로부터 발생된 클럭신호에 동기되어 직렬데이타신호를 병렬데이타신호로 변환하는 디멀티플렉서수단; 및 외부로부터 인가되는 클럭의 듀티사이클을 검출하고, 듀티사이클이 일정하지 않은 경우 상기 비교수단을 디스에이블시켜주기 위한 클럭듀티사이클 검출수단을 구비한다. 본 발명은 클럭의 듀티사이클을 검출하고, 듀티사이클이 일정하지 않은 경우 회로를 디스에이블시켜 회로의 오동작을 방지할 수 있다.

클럭신호, 듀티사이클, TFT-LCD, 소오스 드라이버

Description

클럭듀티사이클 검출기능을 구비한 입력데이타 처리회로{Input data processing circuit with clock duty cycle detection in TFT-LCD}

도 1은 종래의 액정표시소자의 입력데이타 처리회로의 구성도,

도 2는 종래의 입력데이타 처리회로의 동작파형도,

도 3은 클럭신호의 듀티사이클이 긴 경우, 종래의 입력데이타 처리회로의 동작타이밍도,

도 4는 클럭신호의 듀티사이클이 짧은 경우, 종래의 입력데이타 처리회로의 동작타이밍도,

도 5는 본 발명의 실시예에 따른 클럭듀티사이클 검출기능을 구비한 액정표시소자의 입력데이타 처리회로의 구성도,

도 6은 본 발명의 입력데이타 처리회로에 있어서, 클럭듀티사이클이 일정한 경우 클럭듀티사이클 검출수단의 동작파형도,

도 7은 본 발명의 입력데이타 처리회로에 있어서, 클럭듀티사이클이 긴 경우 클럭듀티사이클 검출수단의 동작파형도,

도 8은 본 발명의 입력데이타 처리회로에 있어서, 클럭듀티사이클이 짧은 경우 클럭듀티사이클 검출수단의 동작파형도,

*도면의 주요부분에 대한 부호의 설명*

100 : 비교수단 200 : 디멀티플렉서수단

300 : 클럭듀티사이클 검출수단 310: 내부전압 발생수단

320 :제어신호 발생수단 330 : 제어수단

11, 12, 31, 43, 44 : 비교기 21, 22, 23 : D 플립플롭

32, 33 : 스위치 34, 35 : 전류원

36 : 캐패시터 41, 42 : 전압원

45 : 익스클루시브 노아게이트 51, 52 : NMOS 트랜지스터

본 발명은 액정표시소자의 소오스 드라이버에 관한 것으로서, 보다 구체적으로는 클럭신호의 듀티사이클을 검출하여 듀티사이클이 일정하지 않은 경우에 회로를 디스에이블시켜 오동작을 방지할 수 있는 입력데이타 처리회로에 관한 것이다.

도 1은 종래의 액정표시소자의 소오스 드라이버의 입력데이타 처리회로의 구성도를 도시한 것이다.

도 1을 참조하면, 종래의 입력데이타 처리회로는 외부로부터 인가되는 직렬 데이터(data)와 클럭(clock)을 입력하여 구형파 형태의 직렬 데이터신호(DA)와 클럭신호(CLK)로 변환하는 비교수단(100)과, 상기 비교수단(100)으로부터 출력된 클 럭신호(CLK)에 동기되어 직렬 데이터신호(DA)를 병렬데이타신호(OUT1, OUT2)로 변환하는 디멀티플렉서수단(200)을 구비한다.

상기 비교수단(100)는 외부로부터 인가되는 직렬데이타(data)와 클럭(clock)을 입력하여 구형파 형태의 데이터신호(DA)와 클럭신호(CLK)로 각각 변환하는 비교기(11), (12)로 이루어진다.

상기 디멀티플렉서수단(200)은 상기 비교수단(100)으로부터 발생된 클럭신호(CLK)의 네가티브에지에서 동기되는 D플립플롭(21)과, 상기 클럭신호(CLK)의 포지티브에지에서 상기 D플립플롭(21)의 출력과 데이터신호(DA)를 입력하여 병렬데이타신호(OUT1, OUT2)를 발생하는 D플립플롭(22), (23)으로 이루어진다.

상기한 바와같은 종래의 입력데이타 처리회로의 동작을 도 2에 도시된 동작파형도를 참조하여 설명하면 다음과 같다.

먼저, 상기 비교수단(100)의 비교기(11), (12)는 도 2에 도시된 바와같이 외부로부터 인가되는 직렬데이타(data)와 클럭(clock)을 각각 입력하여 구형파형태의 직렬데이타신호(DA)와 클릭신호(CLK)를 발생한다. 이때, 외부로부터 인가되는 직렬데이타(data)는 200mV의 전압레벨로 스윙하는 차동(differential) 신호로서, 비교기(11)를 통해 전원전압(VDD)에서 접지전압(GND)으로 풀스윙(full swing)하는 구형파로 변환되며, 클럭(clock)도 비교기(12)를 통해 구형파 클럭신호(CLK)로 변환된다.

상기 비교수단(100)을 통해 구형파신호로 변환된 직렬 데이터신호(DA)는 디멀티플렉서수단(200)으로 제공되어, 구형파 클럭신호(CLK)에 동기되는 D 플립플롭(21-23)을 통해 병렬데이타신호(OUT1), (OUT2)로 변환된다. 즉, 클럭신호(CLK)의 네가티브에지에서는 직렬데이타(data)의 첫 번째 비트가 제1출력신호(OUT1)로 나타나고, 클럭신호(CLK)의 포지티브에지에서는 직렬입력데이타(data)의 두 번째 비트가 제2출력신호(OUT2)로 나타나게 되므로, 직렬데이타(data)가 병렬데이타신호(OUT1),(OUT2)로 변환되어 출력된다.

그러나, 종래의 입력데이타 처리회로는 클럭듀티사이클이 일정하지 않은 경우 입력데이타(data)에 대한 출력데이타(OUT1), (OUT2)에 에러가 발생하게 되는 문제점이 있었다.

즉, 클럭(clock)의 듀티사이클이 긴 경우에는, 도 3에 도시된 바와같이 출력데이타신호(OUT1), (OUT2)로서 입력데이타(data)중 한 비트, 예를 들면 두 번째 비트만이 출력되거나, 클럭(clock)의 듀티사이클이 짧은 경우에는, 도 4에 도시된 바와같이 출력데이타신호(OUT1, (OUT2)로서 입력데이타중 한 비트, 예를 들면 첫 번째비트만이 출력되는 문제점이 있었다.

본 발명은 상기한 바와같은 종래 기술의 문제점을 해결하기 위한 것으로서, 클럭의 듀티사이클을 검출하여 듀티사이클이 일정하지 않은 경우 회로를 디스에이블시켜 회로의 오동작을 방지할 수 있는 클럭듀티사이클 검출기능을 구비한 입력데이타 처리회로를 제공하는 데 그 목적이 있다.

이와 같은 목적을 달성하기 위한 본 발명은 외부로부터 인가되는 직렬 데이터와 클럭을 입력하여 구형파형태의 직렬데이타신호와 클럭신호를 발생하는 비교수단과; 상기 비교수단으로부터 발생된 클럭신호에 동기되어 직렬데이타신호를 병렬데이타신호로 변환하는 디멀티플렉서수단과; 외부로부터 인가되는 클럭의 듀티사이클을 검출하고, 듀티사이클이 일정하지 않은 경우 상기 비교수단을 디스에이블시켜주기 위한 클럭듀티사이클 검출수단을 구비하는 입력데이타 처리회로를 제공하는 것을 특징으로 한다.

상기 클럭듀티사이클 검출수단은 상기 외부로부터 인가되는 클럭의 듀티사이클에 따른 내부전압을 발생하는 내부전압 발생수단과; 상기 내부전압 발생수단에서 발생된 전압을 제1 및 제2기준전압과 비교하여 제어신호를 발생하는 제어신호 발생수단과; 상기 제어신호 발생수단에서 발생된 제어신호에 따라 상기 비교수단을 인에이블 또는 디스에이블시켜 주기 위한 제어수단을 구비하는 것을 특징으로 한다.

이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 실시예를 첨부 도면을 참조하면서 보다 상세하게 설명하고자 한다.

도 5는 본 발명의 실시예에 따른 TFT-LCD 소오스 드라이버의 입력데이타 처리회로의 구성도를 도시한 것이다.

도 5를 참조하면, 본 발명의 실시예에 따른 입력데이타 처리회로는 외부로부터 인가되는 직렬 데이터(data)와 클럭(clock)을 입력하여 구형파형태의 직렬데이타신호(DA)와 클럭신호(CLK)를 발생하는 비교수단(100)과, 상기 비교수단(100)으로 부터 발생된 클럭신호(CLK)에 동기되어 직렬데이타신호(DA)를 병렬데이타신호(OUT1), (OUT2)로 변환하는 디멀티플렉서수단(200)과, 외부로부터 인가되는 클럭(clock)의 듀티사이클을 검출하고, 듀티사이클이 일정하지 않은 경우 상기 비교수단(100)을 디스에이블시켜주기 위한 클럭듀티사이클 검출수단(300)을 구비한다.

상기 비교수단(100)은 외부로부터 인가되는 직렬 데이터(data)와 클럭(clock)을 입력하여 구형파형태의 직렬데이타신호(DA)와 클럭신호(CLK)를 각각 발생하는 비교기(11), (12)로 이루어지고, 상기 디멀티플렉서 수단(200)은 상기 비교수단(100)으로부터 발생된 클럭신호(CLK)에 동기되어 직렬데이타신호(DA)를 병렬데이타신호(OUT1), (OUT2)로 변환하는 D 플립플롭(21-23)으로 이루어진다.

상기 클럭듀티사이클 검출수단(300)은 상기 외부로부터 인가되는 클럭(clock)의 듀티사이클에 따른 내부전압을 발생하는 내부전압 발생수단(310)과, 상기 내부전압 발생수단(310)에서 발생된 전압을 기준전압(ref1, ref2)과 비교하여 제어신호를 발생하는 제어신호 발생수단(320)과, 상기 제어신호 발생수단(320)에서 발생된 제어신호에 따라 상기 비교수단(100)을 인에이블 또는 디스에이블시켜 주기 위한 제어수단(330)을 구비한다. 이때, 전압원(41)으로부터 발생된 기준전압(ref1)이 전압원(42)으로부터 발생된 기준전압(ref2)보다 높은 레벨을 갖도록 설정된다.

상기 클럭듀티사이클 검출수단(300)에 있어서, 내부전압 발생수단(310)은 상기 외부로부터 인가되는 클럭(clock)을 구형파클럭신호로 변환하는 비교기(31)와, 상기 비교기(31)의 클럭신호에 따라 구동되는 스위치(32, 33)와, 상기 스위치(32, 32)의 구동에 따라 내부전압을 발생하는 캐패시터(36)로 이루어진다.

상기 제어신호 발생수단(320)은 상기 내부전압 발생수단(310)으로부터 발생된 내부전압을 기준전압(ref1), (ref2)과 각각 비교하는 비교기(43), (44)와, 상기 비교기(43), (44)의 출력신호를 입력하여 제어신호를 발생하는 익스클루시브 노아게이트(45)로 이루어진다.

상기 제어수단(330)은 상기 제어신호 발생수단(320)에서 발생된 제어신호에 따라 구동되어 상기 비교수단(100)의 비교기(11), (12)를 각각 인에이블 또는 디스에이블시켜 주기 위한 NMOS 트랜지스터(51), (52)로 이루어진다.

상기한 바와같은 본 발명의 입력데이타 처리회로의 동작을 도 6 내지 도 8의 동작파형도를 참조하여 설명하면 다음과 같다.

상기 비교수단(100)의 비교기(11), (12)는 외부로부터 인가되는 직렬데이타(data)와 클럭(clock)을 각각 구형파형태의 직렬데이타신호(DA)와 클릭신호(CLK)로 변환하여 디멀티플렉서수단(200)으로 발생한다. 상기 디멀티플렉서수단(200)의 D 플립플롭(21-23)은 구형파 클럭신호(CLK)에 동기되어 상기 비교수단(100)로부터 제공되는 직렬 데이터신호(DA)를 병렬데이타신호(OUT1), (OUT2)로 변환하여 출력한다.

이때, 클럭듀티사이클 검출수단(300)에서는, 클럭(clock)의 듀티사이클이 일정한 경우, 도 6에 도시된 바와같이, 전류소오스(33), (34)를 통해 캐패시터(36)에 충전 또는 방전되는 전류량이 일정하므로 노드(B)는 전압원(41)으로부터 발생되는 기준전압(ref1)과 전압원(42)으로부터 발생되는 기준전압(ref2)사이의 일정레벨을 갖는 내부전압을 발생한다.

그러므로, 노드(B)의 전압을 각각 비반전단자(+)의 입력으로 하는 비교기(43), (44)의 출력은 각각 로우레벨과 하이레벨로 되어, 익스클루시브 노아게이트는 로우상태의 제어신호를 발생한다.

로우상태의 제어신호는 NMOS 트랜지스터(51), (52)의 게이트에 인가되므로, NMOS 트랜지스터(51), (52)는 턴오프되므로 비교수단(100)의 비교기(11), (12)는 정상적으로 동작을 하게 된다.

한편, 클럭의 듀티사이클이 긴 경우에는 도 7에 도시된 바와같이, 전류소오스(34)를 통해 캐패시터(36)에 충전되는 전류량이 전류소오스(33)를 통해 캐패시터(36)로부터 방전되는 전류량보다 많으므로, 캐패시터(36)의 충전에 의한 노드(B)의 내부전압은 상승하게 된다.

따라서, 노드(B)의 내부전압은 전압원(41)으로부터 발생된 기준전압(ref1)보다 높아지게 되고, 이에 따라 비교기(43), (44)의 출력은 모두 하이레벨로 되므로 익스클루시브 노아게이트(45)는 하이상태의 제어신호를 출력한다.

상기 익스클루시브 노아게이트(45)로부터 출력되는 하이상태의 제어신호에 의해 NMOS 트랜지스터(51), (52)가 턴온되므로, 비교기(11), (12)는 디스에이블된다.

또한, 클럭의 듀티사이클이 짧은 경우에는 도 8에 도시된 바와같이, 전류소오스(34)를 통해 캐패시터(36)에 충전되는 전류량이 전류소오스(33)를 통해 캐패시터(36)로부터 방전되는 전류량보다 작으므로, 캐패시터(36)의 방전에 의해 노드(B) 의 전압은 하강하게 된다.

따라서, 노드(B)의 내부전압은 전압원(42)으로부터 발생된 기준전압(ref1)보다 낮아지게 되고, 이에 따라 비교기(43), (44)의 출력은 모두 로우레벨로 되므로 익스클루시브 노아게이트(45)는 하이상태의 제어신호를 출력한다.

상기한 바와같이, 본 발명에서는 클럭의 듀티사이클이 일정하지 않은 경우에는 이를 검출하여 비교수단(100)의 비교기(11), (12)를 디스에이블시켜 줌으로써, 데이터에러로 인한 회로의 오동작을 방지하게 된다.

상기한 바와같은 본 발명의 클럭의 듀티사이클을 검출하여 듀티사이클이 일정하지 않은 경우 회로를 디스에이블시켜 줌으로써, 회로의 오동작을 방지할 수 있는 이점이 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

외부로부터 인가되는 직렬 데이터와 클럭을 입력하여 구형파형태의 직렬데이타신호와 클럭신호를 발생하는 비교수단;

상기 비교수단으로부터 발생된 클럭신호에 동기되어 직렬데이타신호를 병렬데이타신호로 변환하는 디멀티플렉서수단; 및

외부로부터 인가되는 클럭의 듀티사이클을 검출하고, 듀티사이클이 일정하지 않은 경우 상기 비교수단을 디스에이블시켜주기 위한 클럭듀티사이클 검출수단을 구비하는 것을 특징으로 하는 입력데이타 처리회로.
제 1 항에 있어서,

상기 클럭듀티사이클 검출수단은,

상기 외부로부터 인가되는 클럭의 듀티사이클에 따른 내부전압을 발생하는 내부전압 발생수단;

상기 내부전압 발생수단에서 발생된 전압을 제1 및 제2기준전압과 비교하여 제어신호를 발생하는 제어신호 발생수단; 및

상기 제어신호 발생수단에서 발생된 제어신호에 따라 상기 비교수단을 인에이블 또는 디스에이블시켜 주기 위한 제어수단을 구비하는 것을 특징으로 하는 입력데이타 처리회로.
제 2 항에 있어서,

상기 내부전압 발생수단은,

상기 외부로부터 인가되는 클럭을 구형파클럭신호로 변환하는 비교기와;

상기 비교기의 클럭신호에 따라 구동되는 제1 및 제2스위치; 및

상기 제1 및 제2스위치의 구동에 따라 충, 방전되어 내부전압을 발생하는 캐패시터로 이루어지는 것을 특징으로 하는 입력데이타 처리회로.
제 2 항에 있어서,

상기 제어신호 발생수단은,

상기 내부전압 발생수단으로부터 발생된 내부전압을 제1 및 제2기준전압과 각각 비교하는 제1 및 제2비교기; 및

상기 제1 및 제2비교기의 출력신호를 입력하여 제어신호를 발생하는 익스클루시브 노아게이트로 이루어지는 것을 특징으로 하는 입력데이타 처리회로.
제 4 항에 있어서,

클럭의 듀티사이클이 일정한 경우 캐패시터에서 발생되는 내부전압은 상기 제1기준전압과 제2기준전압사이의 값을 갖는 것을 특징으로 하는 입력데이타 처리회로.
제 3 항에 있어서,

상기 제어수단은 상기 제어신호 발생수단에서 발생된 제어신호에 따라 구동되어 상기 비교수단을 인에이블 또는 디스에이블시켜 주기 위한 제1 및 제2NMOS 트랜지스터로 이루어지는 것을 특징으로 하는 입력데이타 처리회로.