CN1083137C - 用作液晶显示器的选定行扫描器的移位寄存器 - Google Patents

Abstract

一种用于对液晶显示器进行扫描的移位寄存器包括级联的各级。一给定的级是由响应于级联级的链路中上游级的输出脉冲的输入三极管开关构成的。输入三极管开关向与开关上牵输出三极管的控制极有关的电容充电。电容中的电压使三极管在当后续时钟信号出现时产生输出脉冲给输出三极管。一箝位三极管以一定方式对电容充电。箝位三极管响应于下游级的输出脉冲。在箝位后，于控制电极上产生的阻抗较高，且在垂直间隔的大部分时间保持为高。

Description

用作液晶显示器的选定行扫描器的移位寄存器

本发明总地来说涉及移位寄存器，具体讲，涉及用作液晶显示器的选定行扫描器的移位寄存器级。

液晶电视和计算机显示器(LCD)已经众所周知。例如见分别于1988年5月3日和8月23日颁发给G.G.Gillette等人的美国专利4742346和4766430。在这些专利中所描述类型的显示器包括一个液晶晶胞矩阵，这些晶胞是跨布在数据行与选定行上安置的。选定行随后由选定行扫描器选出以产生显示的水平行。由于选定行随后被选出，数据行将亮度(灰度)信号加到液晶晶胞的各列上。

选择将被显示的水平行、驱动选定行扫描器的驱动电路最好在同一衬底上并在制备液晶晶胞的同时直接制备好。此外，由于电视或计算机显示器需要大量的数据行和选定行，且由于小象素间隔限制了能留给驱动电路的可用空间，因此，需使电路尽可能地简单。

图1示出1993年6月22日颁布给D.Plus的美国专利5222082中所描述的已知扫描寄存器，它以液晶显示器件集成起来。这个寄存器以多相时钟信号C₁，C₂，C₃来驱动，不同相的时钟被加到不同的扫描寄存器级11上。

图2详细示出扫描寄存器级其一。扫描寄存器级包括一个含三极管18和19的输入部分、含三极管20和21的中间部分以及含三极管16和17的输出部分。

输出部分被安置成推挽放大器形，其钟控的电源电压接到其电源部分14上。在三极管16与17的联接处抽取一个输出端。

输入部分被安置成开关放大器形，在加到输出部分的电源端的时钟相期间，呈现预定的电位。输入级的输出信号P₁被用于驱动输出三极管16。具体讲，在输入信号加到三极管18的栅极之后，输出P₁。当加到端子14的时钟相处于高时，输入部分的输出将为高，且高电平被转移到输出端子13上。当输入信号为低时，在节点P₁的高电平将保持在节点P₁上直到时钟相C₃出现为止。这样，当时钟C₁变为高时，输出三极管16的棚极将为高电平，向输出端13提供一充电路径，当时钟C₁为低时，向输出节点13提供一放电路径。

中间部分被安置成能根据输入信号而进行钟控的逆放大器形式。中间级部分的输出耦合到输出级的拉泄三极管17的栅极。中间级分别包括上牵和拉泄三极管20和21。三极管21的导通性大于三极管20的导通性，这样，如果三极管20和21同时导通，则节点P₂的输出电位将保持为低。这样，当输入信号为高时，如果加到三极管20的时钟为高，则输出三极管17将保持在非导通状态。但是，由于该级是用作扫描寄存器的，则输入信号脉冲并不频繁出现。结果，节点P₂在时钟相C₃的每个时钟脉冲下均被正常地充电为高电平，且输出三极管17将被正常地导通。

三极管18和20的漏极均接受约16伏的正向偏压V_DD。这样，节点P₂通常被偏置在约16伏。这使三极管19和17的栅极上加上了过高电压。它将在整个时间内使各阈值电压可观地升高。由于三极管19的阈值升高，其使节点P₁放电的能力降低，要关断三极管16则需更多时间。这导致在时钟C₁期间电压漏到输出节点13上，产生对后续的寄存器级的不希望的影响以及错误地寻址LCD的象素行。

因此，需要用诸如在移位寄存器的每个级中用不超过4个三极管来减少在移位寄存器中三极管栅极上的过电压。

根据本发明一个方面实施的移位寄存器包括产生相移时钟信号的电路装置和多个级联的级。给定的级联级之一包括一个根据时钟信号的第一时钟信号在给定级的一个输出上产生输出脉冲的输出三极管。该给定级包括响应于当相对于第一时钟信号而相移的时钟信号出现后在第二级联级的输出上产生输出脉冲的输入开关电路装置。该输入开关装置产生被存入电容之中的控制信号。该电容被耦合到输出三极管的控制极。控制信号在第一时钟信号出现时设定输出三极管，用于产生给定级的输出脉冲。箝位三极管具有一个耦合到输出三极管控制极的导通路径，并响应于在相对于第一时钟信号而相移后的时钟脉冲出现后在级联级的级输出端上产生的输出脉冲。箝位三极管将控制信号箝位到一个可防止输出三极管当第一时钟信号之后的脉冲出现时产生输出脉冲的电平上。在该信号箝位后，箝位三极管在输出三极管的控制极上产生一个阻抗，它大体上大于当信号被箝定时的阻抗。

图1为方框图，示出包括多个级联级的已有技术的移位寄存器；

图2为可被图1的移位寄存器所采用的已知移位寄存器级的示意图；

图3为实现本发明的移位寄存器的示意图；

图4为方框图，示出包括级联联接的多个如图3所示级的移位寄存器；

图5为在采用图3所示级的图4移位寄存器的各节点上出现的输出信号和各时钟信号的相对时序图。

图3示出根据本发明一个方面实现的图4的移位寄存器100的示例性级n。图3和图4中相同的符号或标号代表相同或相似的部件。

在图4的移位寄存器100中，级n-1，n，n+1和n+2以级联结构彼此耦合。给定级的输出信号被耦合到级联的紧随的级的输入上。例如，寄存器100的链接中的前级n-1的输出脉冲OUT_n-1耦合到图3的级n的输入端12上。图中仅示出了四级n-1，n，n+1和n+2。但是，寄存器100的链接中的总级数可以很大。图4的时钟发生器101产生一个三相时钟信号，即时钟信号C₁，C₂和C₃，其波型如图5所示。在图3-5中相似的标号代表相同或类似部件。

当时钟信号C₃的脉冲加到n-1级上时，则产生图5的信号OUT_n-1脉冲。在级n的输入端子12上产生图3的信号OUT_n-1。处于高电平的信号OUT_n-1经作为开关而工作的三极管18耦合到端子18a上用来产生控制信号P₁。高电平的信号P₁暂时存贮在极间电容(未示出)以及电容器CB中。产生在图3的输出三极管16的栅极上的信号P₁将输出三极管16设定为导通。当图5的时钟信号CX出现时，在图3的端子14上或三极管16的源极上产生的信号C₁经假想的极间电容CP和电容CB耦合到三极管16的棚极或端子18a，用以使三极管16导通。结果，在漏极端子13上产生输出脉冲信号OUT_n。信号OUT加到图4的后续级n+1的输入端上。级n+1除了采用时钟信号C₂代替在级n中的时钟信号C₁外，均与级n工作类似，用来使相应的三极管导通。当时钟信号C₁取非活动状态的低电平时，三极管16保持导通，直到信号P₁变低。当时钟信号C₁为低时，经三极管16的放电使信号OUT变为低。耦合到端子13作为拉泄三极管的三极管17使信号OUT_n再次处于非活动状态的低电平。

当三极管25导通后，三极管25使其源-漏导通路径耦合在端子18a与基准电位点之间，这样，足以使上牵三极管16关断。三极管25的栅极耦合到图4中的成链路联接的后续级n+2的输出端上，并受输出信号OUT_n+2所控制。

图5的信号OUT_n+2的脉冲与时钟信号C₃同时出现。信号OUT_n+2的脉冲使图3的三极管25在端子18a上将上述极间电容CP放电。图5的信号OUT_n+2的脉冲前沿LE(n+2)在下一时钟信号C₁的脉冲的前沿C₁(LE)之前出现。从而，图3的三极管25将端点18a的信号箝位到一个当紧随时钟信号C₁的脉冲出现时能防止三极管16产生信号OUT_n的附加脉冲的电平上。

诸如图5的信号OUT_n+2的脉冲的、如图4所示寄存器100的每个输出端上的脉冲在约16.6毫秒的垂直间隔期间仅出现一次。因此，在每个垂直间隔中，图3的级n的开关三极管18、16和25均未被偏置成导通超过一个时钟周期。因而，有利的是，开关三极管均未被频繁地经受过压。被偏置为连续导通的唯一的非开关三极管17当其导通时，其棚极电压保持在比开关三极管18、25和16的栅极电压相比较小的电位上。这样，三极管17可连续地作为拉泄三极管而工作。

根据本发明的一个方面，在垂直间隔的大部分时间内端子18a的阻抗为高。仅当三极管18或25导通时，端子18a的阻抗才为低。有利的是，这种电路结构能仅用四个三极管作为整个寄存器级。

通过使三极管18的棚极和漏极相联，使三极管18当作一个二极管。因此，三极管18可以用二极管来代替。联接成二极管的三极管18在端子18a上对极间电容器充电，以达到输入脉冲幅度(减去一个阈值)，将三极管16设定为导通。

如上所解释的，三极管25随后使端子18a上的电荷放电。由于联成二极管的三极管18可单向导通，当加到输出三极管16的电源端14的时钟信号C₁为高时，在端子18a的电位可被放大成高电位。上牵三极管16的栅漏和栅源电容，包括电容CB，会将端子14和13的时钟信号C₁的大部分电压耦合到端子18a上，从而使三极管16硬导通。

图5的输出脉冲OUT_n-1-OUT_n+2以交叠方式示出。交叠量是一个量的函数，时钟相的交叠依此量进行。这样，通过调节时钟相的交叠，可针对特定的应用来调节所需的输出脉冲交叠。

Claims (12)

1.一种移位寄存器，包括

用于产生多个相移时钟信号的装置；和

多个级联的级，所述级联的级中的一个给定级的特征在于：

一个输出三极管，用于根据所述时钟信号的一个第一时钟信号在所述给定级的一个输出上产生输出脉冲；

一个输入开关装置，响应于当相对于所述这第一时钟信号相位移动后的所加时钟信号出现时在所述第二级联的级的输出上产生的输出脉冲，用于产生存贮在耦合到所述给定级的所述输出三极管的控制极上的电容中的控制信号，所述控制信号设定所述输出三极管，用于在所述第一时钟信号出现时产生所述给定级的所述输出脉冲；和

一个箝位三极管，其导通路径耦合到所述输出三极管的所述控制极上，且在其控制极上响应于当相对于所述第一时钟信号进行了相移的时钟信号出现时在所述级联级的第三级的输出端产生的输出脉冲，用于在所述给定级上将所述控制信号箝位到一个电平上，这一电平能在所述第三时钟信号的后续脉冲出现时防止所述输出三极管产生输出脉冲，这样，在所述信号被箝位后，所述箝位三极管在所述输出三极管的所述控制极上产生一个高于当所述信号被箝位时的阻抗的阻抗。

2.如权利要求1所述的移位寄存器，其特征在于，所述电容是在所述输出三极管的电极间形成的。

3.如权利要求1所述的移位寄存器，其特征还在于，一个耦合到所述给定级的所述输出端的下拉三极管，并且其中所述输出三极管提供上牵操作。

4.如权利要求3所述的移位寄存器，其特征在于，所述下拉三极管是非开关的。

5.如权利要求4所述的移位寄存器，其特征在于，所述开关装置包括三极管与二极管之一。

6.如权利要求1所述的移位寄存器，其特征在于，所述级中的开关元件的总数不大于3。

7.如权利要求1的移位寄存器，其特征在于，所述箝位三极管响应于所述给定级下游的所述第三级的输出脉冲。

8.一种扫描寄存器，包括

一个不同相位的多个时钟信号的源；和

级联的寄存器级，其中连续相的时钟信号被周期地耦合到连续寄存器级上，其特征在于，每个级包括：

一个给定级的耦合到相邻前寄存器级的输出端的输入端，以及一个耦合到相邻后寄存器级的输入端的输出端；

一个源极跟随放大器，其电源端耦合在各时钟信号上，所述源极跟随放大器包括串联联接的一个晶体管和一个耦合在所述电源端子的阻抗，且其输入端联到所述晶体管的控制极上，所述寄存器级输出端子由所述晶体管以及所述阻抗的相互联接所形成；以及

一个输入级，其输出耦合到所述源极跟随放大器的输入上，且其输入耦合到所述给定级的所述输入端上，所述输入级包括一个有源器件，用于在所述三极管与另一个三极管之间单向导通电流，该另一个三极管具有一个耦合在所述三极管的所述控制极和一个足以使所述三极管非导通的电位之间的主导通路径，所述另一个三极管具有联到所述级联联接的跟随寄存器级的输出端子上的控制极。

9.如权利要求8所述的扫描寄存器，其特征在于，所述阻抗为再另一个三极管，其主导通路径耦合在所述内部互联电路与电源端子之间，控制极耦合到一个电位值上，该值使由所述再另一个三极管的所述主导通路径所呈现的阻抗比当其导通时由所述三极管所呈现的阻抗高。

10.如权利要求8所述的扫描寄存器，其特征在于，所述单向导通器件为再另一个三极管，其控制极接所述输入端，且主导通路径耦合到所述三极管的控制极上。

11.如权利要求8所述的扫描寄存器，其特征在于，所述用于单向导通的器件为二极管。

12.如权利要求8所述的扫描寄存器，其特征在于，所述另一个三极管被耦合到后级的输出端上，它将设定所述输入级，使其在当加到源极跟随放大器的时钟信号呈现足以使所述源极跟随放大器提供输出信号时，呈现高阻抗。

Images