CN1043105C - 差分比较器电路 - Google Patents

差分比较器电路 Download PDF

Info

Publication number
CN1043105C
CN1043105C CN93114701A CN93114701A CN1043105C CN 1043105 C CN1043105 C CN 1043105C CN 93114701 A CN93114701 A CN 93114701A CN 93114701 A CN93114701 A CN 93114701A CN 1043105 C CN1043105 C CN 1043105C
Authority
CN
China
Prior art keywords
transistor
voltage
grid
signal
added
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN93114701A
Other languages
English (en)
Other versions
CN1088004A (zh
Inventor
A·G·F·丁沃尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Licensing Corp
Original Assignee
RCA Licensing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Licensing Corp filed Critical RCA Licensing Corp
Publication of CN1088004A publication Critical patent/CN1088004A/zh
Application granted granted Critical
Publication of CN1043105C publication Critical patent/CN1043105C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manipulation Of Pulses (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Liquid Crystal (AREA)

Abstract

为补偿构成比较器的晶体管门限电压的差异和漂移，差分比较器包括用于输入信号与参考信号进行比较的第一和第二晶体管及用于对晶体管静态电流进行平衡的电路。该电路包括接到第一晶体管源极的第一电流源，接到第二晶体管源极的第二电流源及连在两个晶体管源极间的能选择的阻抗装置，在每次比较阶段前，藉加到两个晶体管栅极相等的电压和交叉耦合第一和第二晶体管的源极电位控制第二和第一电流源的方法来平衡通过第一和第二晶体管的电流。

Description

差分比较器电路
本发明涉及差分比较器电路，尤其涉及包括对构成差分比较器的晶体管电特性的差异进行补偿的差分比较器电路。
差分放大器被广泛地用作比较器。例如，采用绝缘栅场效应晶体管(IGFET)构成的常规的差分放大器的输入级通常包括第一个和第二个绝缘栅场效应晶体管，其源极通常接到共同的电源，输入信号加到第一个绝缘栅场效应晶体管的栅极上，而参考信号加到第二个绝缘栅场效应晶体管的栅极上。若第一和第二个绝缘栅场效应管的响应不相等和不对称，那么当差分放大器用作为比较器时就会引起问题。例如，在相同的偏置条件下，第一和第二个绝缘栅场效应管的门限电压(也就是低源-漏电流的栅-源电压，VGS)不同，就属于这种情况。依照哪个晶体管具有较大的门限电压，输入信号将呈现为比它真实值大或小，这就造成错误。
当用于构成比较器的绝缘栅场效应晶体管是由非晶态硅制成的薄膜晶体管(TFT)时，问题就非常明显。由非晶态硅制成的TFT或IGGFET的门限电压由于制造过程和其它因素而呈现非一致性，且当存在不同的外加电位时，在工作过程中，此门限电压会发生漂移。作为这些特性的结果，非晶态硅晶体管通常不能用来做差分比较器。然而，在某些系统应用中，非常希望或必须使用这些晶体管。其中的一种应用涉及到用于驱动液晶显示的电路。由于非晶态硅能在低温下制造及它允许使用常规的易提供的和廉价的衬底材料，因此非晶态硅是希望用的制造液晶显示的工艺。
液晶显示通常由排列成行和列的像素矩阵组成。这些像素必须由行和列驱动器所驱动，这些驱动器又依次由开关电路和控制电路驱动。为了节省空间和减少制造成本，最好采用用以形成液晶显示的相同工艺，同时制造驱动行和列液晶显示单元的控制和开关电路。更进一步地，希望在构成液晶显示的同时，围绕液晶显示的周界，构成控制和开关电路。因此，(尤其)有强制性的经济上的理由采用非晶态硅晶体管来设计包括任何比较器电路在内的控制和开关电路。
如下所详述的，申请入的发明针对一种比较器电路，其中包括对构成比较器的晶体管门限电压的差异和漂移进行补偿。本发明的补偿方案能使采用具有非一致性的，和/或改变特性的晶体管来构成精确比较器，以及该比较器应用任何已知的工艺来构成，且它可包括IGFET和/或双极型晶体管。
实施本发明的比较器包括：第一和第二晶体管。每个晶体管具有定义为导通路径的两个端头的第一和第二电极以及一个控制电极，其中在控制电极和第一电极之间所加的电压控制了导通路径的导通度。以及用于为所述第一和第二晶体管提供电流的电流源装置，它包括分别为所述第一和第二晶体管的导通路径提供电流的第一和第二电流源，所述的第一和第二电流源分别具有控制电极。用于使第一和第二电流源的控制电极分别与第一和第二晶体管的第一电极交替地连接和断开的装置。连接在第一和第二晶体管的第一极电之间的能进行选择的阻抗装置。
在附图中，相同的参考符号表示相同的元件；且
图1为其中可以采用实施了本发明的比较器的系统方框图；
图2为实施本发明的比较器电路的原理图；
图3为与图2电路有关的波形图；
图4为实施本发明的比较器电路的一部分的简化了的理想化的表示图。
实施本发明的电路与系统由采用非晶态硅制成的晶体管所构成，该晶体管具有低迁移率、低增益和非一致性的门限电压，且该门限电压随时间和所加电压而漂移。使用与在图1上表示为160的这一类液晶显示板元件相同的材料成本的扫描电路的必要性促成采用这些晶体管的需要。该特性使系统元件能更容易集成和更廉价地生产制造。
为了图解说明，实施本发明的比较器可应用于图1所示的系统。在图1中，模拟电路110从天线120接收一个代表待显示的数据的模拟信息信号。当进入的信号是电视视频信号，模拟电路110就类似于已知型式的标准电视接收机的模拟电路。然而，显像管由此处所描述的液晶显示装置所代替。模拟电路110在线130上提供模拟数据方位信号作为输入信号加到模拟-数字转换器(A/D)140。来自模拟电路110的电视信号在液晶阵列160上被显示，该阵列由排成水平m行和垂直n列的许多像素单元，例如液晶元160a，所组成。液晶阵列160包括n列数据线38，每一列数据线对应每一个液晶单元垂直列，以及m条选择线180，每一条选择线对应每一个液晶单元水平行。
A/D转换器140包括输出总线190，用以为具有多根输出线220的数字存储装置210提供亮度级别或灰度等级码。数字存储装置210的输出线220通过数-模转换器(D/A)230、比较器240和传输门N5控制了加到数据线38上用于液晶单元160a列的电压。因此，当有关的传输门N5导通时，按照选择线180的扫描，输出线220的每条线控制了加到某特定列的液晶单元上的电压。美国专利NO.4,766,430和4,742,346描述了应用计数器和以移位寄存器形式的数字存储装置210的优选实施例的显示设备，此处将其中的技术引为参考。参考斜波信号发生器330在输出线270上提供参考斜波电压信号，它经过线26加到在每列液晶单元列中的相应比较器240上。数据斜波信号发生器340提供数据斜波电压，它藉输出线37与每个传输门N5的连接而被加到液晶元列上。在图1中传输门N5是薄膜晶体管，它藉线31连接到比较器240的输出端。
运行工作时，来自数字存储装置210的数字化的亮度信号加到数-模转换器230上，其输出藉输出线310加到比较器240的一个输入端。参考斜波信号发生器330提供参考斜波电压，它经过线26加到每个比较器240的另一个输入端。参考斜波电压可以是非线性的，用以对在电视传输过程中，接收系统或比较器240等的任何部分中产生的非线性进行补偿。当参考斜波电压低于(或高于)数-模转换器230的亮度信号时，比较器240在输出线31上的电位为高(低)，且传输门N5处于导通(不导通)。输出线31的电压对传输门N5起到控制信号的作用。数据斜波信号发生器340在线37上的数据斜波电压加到待驱动行内的每个像素单元，它与接通的传输门N5有关。当参考斜波电压的电平达到D/A230输出的亮度信号的电平时，比较器240的输出线31转为低电平，使有关的传输门N5关闭。因此，与关闭的传输门有关的像素单元被充电到D/A230输出的模拟亮度信号所建立的电平。
重要的是比较器240能精确地响应输入信号。图2中显示了甚至在构成比较器的晶体管特性为非一致且受到漂移时，也能精确补偿的比较器。
参见图2，比较器240包括一个模拟输入信号采样和转移级10、一个微分比较器级20和一个用于驱动液晶显示列导体的输出级30，诸如图1所示的阵列160。
级10的作用在于对在输入端口11上的模拟输入信号(INP)采样，并有选择地把采样信号加到比较器级20的输入节点21上。
模拟输入信号(INP)的幅度可在0伏到10伏之间变动，如图3的INP波形图所示。INP信号可以是如图1所示的D/A230经过线310输出的电视信号，也可以是许多已知信号源中的任一种。一个仿真电阻Rd，例如它可以具有100KΩ阻值，连接在端口11和地之间。
采样开关管N11的导通路径连接在端口11和节点12之间。采样电容C1，例如它可以是1pf，连接在节点12和加入固定直流电压VA的端口15之间。在特定设计中，VA根据下面讨论的理由被置为6伏。图3的SAMP波形图所示的这类采样信号(SAMP)被加到Nli的栅极上，以便有选择地对模拟输入信号(INP)进行采样，并将C1充电到模拟输入信号的电平。在特定的实施例中，采样信号(SAMP)包括一个正向脉冲，在采样期间(例如，图3上的t0-t1期间)它从0伏升到20伏，并可持续1微秒。
采样开关管N11的导通电阻是采样电压脉冲(也就是20伏)与加到端口11上的模拟输入信号电压(0至10伏)之间差值的函数。采样晶体管N11由20伏的采样脉冲过驱动，以确保它被强烈地导通，这样在每个采样期间，其导通路径呈现相当低的电阻。N11的电阻和电容C1的时间常数被设计得足够小以保证在每个采样间隔(例如为1微秒)期间，电容C1被充分地充电到INP输入信号的值。
存储在C1上的采样信号随后被经由连于节点12和结点21间的转移晶体管N12的导通路径送至差分比较器20的输入节点21。转移信号包括一个正向转移脉冲，(XFER)，其幅度为20伏，脉冲宽度为1到2微秒，如图3的XFER波形图所示，该转移信号被加到N12的栅极上，以便有选择地使它接通，并将C1上的电荷转移到级20的输入节点21上。XFER脉冲不合要求地把开关电荷加到与差分比较器的输入节点21有关的栅极电容上。输入节点的寄生电容非常小(例如，0.15pf)。XFER脉冲的影响可藉图3上COMP波形图所示的这类不同相补偿脉冲(COMP)进行补偿，该脉冲加到器件N13的栅极上。要件N13是晶体管，其源极到漏极的路径被短路连到节点21，以构成节点21与加入补偿脉冲的端口13之间的电容。晶体管N14的导通路径连接在节点21和端口15之间。Z-控制信号包括一个正向脉冲，如图3的Z-波形图所示，它被加到N14的栅极上。当Z-脉冲加到N14栅极上时，它使晶体管N14导通，并产生VA伏的电压加到输入节点21上。晶体管N14的导通允许C1的端子12电压增加VA伏。从而漏极电压大于源极电压并且当晶体管N11导通时，晶体管N11工作于共源极形态。因此，当晶体管N11导通时，端子12的电压可被晶体管11有效地下拉，而不必上拉。结果是更快地动作。
差分比较器级20包括加入采样输入信号(IN)的输入端口21，加入如图3中REFRAMP波形图所示的这类参考输入斜波信号(REFRAMP)的参考输入端口26，以及输出端口25。比较器20包括第一晶体管N1，其栅极连接到输入端口21，其漏极连接到加入VCC伏的电源端口17，例如VCC可以等于20V，以及其源极连接到节点23。第二晶体管N2的源极连接到节点24，漏极连接到输出节点25，以及栅极连接到加入REFRAMP信号的端口26。反馈晶体管NFB的导通路径连接在节点23和24之间。晶体管N4的源极连接到节点25，漏极连接到端口17，以及栅极连接到加入控制信号(CONTROL)的端口27，该控制信号包括一个正向脉冲，如图3的CONTROL波形图所示。当控制信号(CONTROL)从0伏升到20伏，它使晶体管N4给晶体管N2的漏极充电到接近于VCC的电压值。这正好是在每个XFER脉冲置接通前和置接通时完成的。
晶体管N1和N2内部相连以构成差分放大器，该放大器被修改成包括用于平衡的装置，它能在两个几乎相等的电压加到N1和N2栅极时，使通过N1和N2的电流基本平衡。晶体管N1和N2中的电流平衡是由为级20提供门限修正和漂移补偿的电路所建立和保持的，该电路包括晶体管NIA，其导通路径连接在节点23与加入直流(dc)工作电压，例如-10伏，的电源端口之间，以及晶体管N1B，其导通路径连接在节点24与端口29之间。晶体管N2A的导通路径连接在节点24与N1A的栅极之间，晶体管N2B的导通路径连接在节点23与N1B的栅极之间。电容CA如图示连接在N1A的栅极与端口29之间，电容CB如图示连接在N1B的栅极与端口29之间。电容CA和CB可以是分立元件，也可以分别是N1A和N1B的集成的栅极电容，且具有例如0.1pf的值。一个控制信号，Z，(见图3)被加到晶体管N2A和N2B的栅极，这样它们同时被置成导通或截止。
因而，晶体管N2A和N2B交替地连接和断开晶体管N1A和N1B的控制电极即栅极，以分别形成晶体管N1和N2的第一电极即源极的第一和第二电流源。
作为Z信号补码的控制信号，ZB，(图3的ZB波形图)被加到晶体管NFB的栅极上，因此，当NFB导通时，N2A和N2B截止，反之亦然。
晶体管NFB形成的能进行选择的阻抗装置连接在晶体管N2A和N2B的第一电极即源极之间。晶体管NFB是具有导通路径分别连接在第一和第二晶体管N1和N2的第一电极即源极之间的IGFET，用于在其间提供反馈。当晶体管N1A和N1B连接到晶体管N2和N1的第一电极即源极时，IGFET断开。当晶体管N1A和N1B的控制电极未连接到晶体管N2和N1的源极时，IGFET启动。
当在自动平衡时间间隔或阶段时，差分放大器20交替地工作在自动平衡模式，或在随后的时间间隔或阶段，也称作为比较器阶段，工作在信号比较模式。
在自动平衡时，Z脉冲进入高电平，而ZB脉冲处于低电平。当ZB为“低”，晶体管NFB被关断，晶体管N1和N2互相隔离，同时当Z是“高”，晶体管N2A和N2B导通，分别将电压V24和V23接通到存储电容CA和CB上，藉此控制了晶体管N1A和N1B的导通。在这种情况下，N1A和N1B的栅极分别交叉耦合到N2和N1的源极。也在此期间，类似的参考电压(VF)加到N1和N2的栅极。由于输入信号在0到10伏范围内变化，希望对于接近或略高于中间范围的电压能自动平衡差分放大器20。作为一个例子，参考电压VF等于6伏，在自动平衡期间把它加到N1和N2的栅极。VA伏，在本例中它等于6伏，经过由Z脉冲进入高电平而导通的晶体管N14被加到晶体管N1的栅极。同时，加到N2栅极上的参考输入斜波信号(REFRAMP)成为6伏。对这种偏置条件，N1源极上的电压V23等于VF(加到N1和N2栅极的电压)减去VGS1，其中VGS1是N1的栅-源电压降，且N2源板电压V24等于VF减去VGS2，其中VGS2等于N2的栅-源电压降。在小的漏-源电流条件下，相应晶体管的VGS可假定为大约等于它们的门限电压降(VT)。虽然晶体管的VGS随源-漏电流而改变(也就是VGS随电流增加而增加)，为讨论简单起见，参考电压最好取为晶体管N1的门限电压(VT1)和晶体管N2的门限电压(VT2)，而不是N1和N2的VGS。
这样，当自动平衡期间，加到晶体管N1A栅极的偏压是VF-VT2，而加到晶体管N1B栅极的偏压是VF-VT1。例如，假定VT1大于VT2，由此在例如VT1等于3伏，而VT2等于2伏，那么假定VF等于6伏，则V23等于3伏，而V24等于4伏。对于Z为“高”，在节点23处的3伏加到晶体管N1B栅极上，并储存在电容CB上，在节点24处的4伏加到晶体管N1A栅极上，并储存在电容CA上。这样，一个-4伏的电压加到晶体管N1A栅极上，而一个+3伏的电压加到晶体管N1B栅极上。晶体管N1A和N1B起电流源的作用，其流出的电流是它们栅极电压幅度的函数。对于门限条件VT1=3V和VT2=2V，在没有经过晶体管N2A和N2B交叉耦合连接的情况下，对于加到N1和N2上相等的栅极电压，通过晶体管N1的电流小于通过晶体管N2的电流。这样，差分电路20的重要特征就在于晶体管N1源极电压交叉地加到晶体管N1B栅极上，而晶体管N2源极电压交叉地加到晶体管N1A栅极上。流过晶体管N1A和N1的电流由晶体管N2的源极电压控制，而流过晶体管N1B和N2的电流由晶体管N1的源极电压控制。对于所假设的例子，其中V23是3伏，V24是4伏，源于晶体管N1A的电流将大于源于晶体管N1B的电流。结果，流过晶体管N1的电流将倾向于大于流过晶体管N2的电流。这就是说，电路是过补偿的或过校正的，即造成晶体管N1的导通比晶体管N2的导通大，虽然晶体管N1的门限电压高于晶体管N2的门限电压及在正常情况下，N1的导通少于N2的导通。因此，藉对晶体管N2源极电压进行采样来控制晶体管N1源极处的电流源和藉对晶体管N1源极电压进行采样来控制晶体管N2源极处的电流源，会造成对无论是由于在工作时参数漂移还是由于其它非一致性造成的晶体管N1和N2门限电压差异的过补偿。过补偿可藉使晶体管NFB导通和将其导通路径插入在晶体管N1和N2的源极之间的方法来减小。
在自动平衡周期的末尾，Z脉冲成为低电平，而ZB信号成为高电平(例如，见图3中的时间t5)。这就使晶体管N2A和N2B关断，同时使晶体管NFB导通。无论如何，在自动平衡期间，电容CA和CB被分别持续充电到存在于节点24和23上的电压(VF-VT2)和(VF-VT1)。
当自动平衡期间结束时，脉冲信号ZB为高电平，反馈晶体管NFB导通，提供了连接在节点23和24之间的导通路径。晶体管NFB导通路径的阻抗有助于减少由趋向于平衡在相同外加栅极电压下晶体管N1和N2的导通电流而引起的过补偿。这一点可由指明的下述情况并参考图4经验地论证，在图4中晶体管NFB的阻抗以电阻RFB代表。若晶体管NFB导通路径的阻抗(RFB)做到小得可予忽略(例如，短路)，那么晶体管N1和N2的源极被置成相同的电压，就没有补偿。这就是说，晶体管N1或N2中具有较低门限电压的一个晶体管决定了共源极连接时的电压。另一方面，若晶体管NFB导通路径的阻抗被做得很高(例如，NFB被关断)，那么对于不同的门限电压，当自动平衡时，如上述，通过N1和N2的导通就被过分纠正。作为一个例子，假定VT1=3V,VT2=2V和VF=6V，最终加到晶体管N1A栅极上的电压是4V，加到管N1B栅极上的电压是3V。因此，通过晶体管N1A的电流I1大于通过晶体管N1B的电流I2。晶体管NFB的导通路径为晶体管N1和N2的源极之间提供一条电流通路，传统电流是从处于较高电位的源极(也就是具有较低VT的源极)到处于较低电位的源极(也就是具有较高VT的源极)。晶体管NFB的电位差维持差分晶体管N1和N2的源极电压差使之与其门限电压差相等。这样，若晶体管N1门限电位比晶体管N2的门限电位大X伏，则晶体管N1所建立的源极电压比晶体管N2的源极电压小X伏。因此晶体管N1和N2栅极加上相同的电位将造成晶体管N1和N2导通的电流几乎相等。晶体管NFB导通路径的阻抗取决于它所加的栅极电压、节点23和24上的电压以及NFB的尺寸。晶体管NFB的额定物理尺度(或导电率)选得与晶体管N1和N2的尺度相似。
晶体管的尺度和导通度例如由栅极的面积和形成于晶体管源极和漏极之间的通路的节点面积所限定。
差分比较器级20的输出端口25经过交流耦合电容C30耦合到输出级30，其功能为，例如，驱动液晶显示列导体。差分放大器20的输出节点25与输出级的输入节点31之间连接的电容C30能在差分放大器20的偏置电平和驱动能力没有重大变化下而使输出级偏置电平改变。晶体管N5的源极连接到节点31，漏极连接到VCC伏，栅极连接到加入OFFSET控制信号的端口33。OFFSET信号包括一个正向脉冲(见图3中OFFSET波形图)，它导致晶体管N6在晶体管N4把电压VCC加到节点25的同时立即被导通。输出驱动晶体管N5执行与图1的N5传输门相同的功能，其栅极连接到节点或线31，漏极连接到加入DATARAMP信号的端口37(见图3的DATARAMP波形图)，源极连接到列导体38和电容C31的一端，该电容C31代表了列总线电容。电容C31的另一端接到端口39，它代表液晶显示的背面，并接上固定的地电位，VBP。晶体管N7的漏极连接到端口31，栅极连接到端口37，源极连接到加入电位VE的端口41。N7是小型高阻器件，设计来当晶体管N5的漏极电位超过所要求的范围时，对晶体管N5的栅极电位进行放电，藉此限制了晶体管N5提供的输出电位。
输出级30工作在两种模式，一种模式称为正模式，另一种模式称为负模式。输出级的工作就在这两种模式之间交替，造成通过液晶显示单元的电流循环往返，以延长其寿命，在正模式期间：(a)VCC等于20伏；(b)OFFSET信号通常是0伏或接近0伏，而当脉冲来时，达到20伏；(c)DATARAMP信号从0伏斜波上升到15伏；及(d)VE电压置在0伏。在负模式期间，上面表明的偏置信号和电压下降8伏。这样：(a)VCC置在12伏；(b)OFFSET信号通常是-8伏，而当脉冲来时，达到+12伏；(c)DATARAMP信号从-8伏斜波上升到+7伏；及(d)VE电压置在-8伏。而且在负模式期间，输入信号(INP)的值是反相的。
如上所述，差分放大器20的输出端25经C3交流耦合到输出级30而不用在节点25上置偏压电平，就能使输出级在正或负模式下工作，并提供给液晶显示双向驱动电流。
图2电路工作时，在每个自动平衡阶段，相同的电压(例如6伏)加到晶体管N1和晶体管N2的栅极，晶体管NFB关断，电容CA和CB被分别充电到晶体管N2和晶体管N1的源极电压。正好在自动平衡结束和比较器阶段开始之前，20伏的CONTROL脉冲加到晶体管N4栅极，且20伏的OFFSET脉冲加到晶体管N6的栅极。CONTROL和OFFSET脉冲分别使节点25充电到VCC减去晶体管N4的VT值和节点31充电到VCC减去晶体管N6的VT值。节点31充电到(VCC-VT)伏时，晶体管N5就导通，将晶体管N5漏极上的DATARAMP信号连接到在晶体管N5源极处的列导体。
在比较器阶段置通期间，输入信号取值在0伏到10伏范围内，它在XFER脉冲控制下，被加到晶体管N1的栅极，而REFRAMP信号为从0伏到10伏的斜波上升，它被加到晶体管N2的栅极。例如，假定输入信号等于5伏。对于REFRAMP信号值小于5伏时，晶体管N1通过的电流为21，而晶体管N2几乎无电流。当REFRAMP信号增加到接近晶体管N1栅极信号时，晶体管N2的导通度开始增加。当REFRAMP信号的幅度等于晶体管N1栅极上信号电压时，对于补偿情况，晶体管N2的电流，I2等于通过晶体管N1的电流I1。当REFRAMP信号增加到超过晶体管N1栅极信号时，晶体管N2的导通度增加。当晶体管N2导通得越多，它使电容C30和节点31，快速放电，降低了晶体管N5栅极上的电位，直到晶体管N5被关断。虽然晶体管N5已被关断，但列导体仍被持续充电。
无论是工作在正模式还是在负模式，电流30都以相似的方式响应，因此不需要进一步详述。
本发明已经以晶体管N1和晶体管N2均为绝缘栅场效应晶体管(IGFET)的例子加以说明。然而，应当意识到，本发明也能应用于晶体管N1和晶体管N2为双极型晶体管的情况。

Claims (2)

1、比较器包括：
第一和第二晶体管，每个晶体管具有定义为导通路径的两个端头的第一和第二电极以及一个控制电极，其中在控制电极和第一电极之间所加的电压控制了导通路径的导通度；以及用于为所述第一和第二晶体管提供电流的电流源装置，它包括分别为所述第一和第二晶体管的导通路径提供电流的第一和第二电流源，所述的第一和第二电流源分别具有控制电极；其特征在于：
用于使第一和第二电流源的控制电极分别与第一和第二晶体管的第一电极交替地连接和断开的装置，以及
能进行选择的阻抗装置，连接在第一和第二晶体管的第一电极之间。
2、按权利要求1所述的比较器，其特征在于所述的能进行选择的阻抗装置是一个绝缘栅场效应晶体管，它的导通路径连接在第一和第二晶体管的第一电极之间，在其间提供反馈；以及
其中，当所述第一和第二电流源的控制电极连接到所述第二和第一晶体管的第一电极时，所述的绝缘栅场效应晶体管不能工作，而当所述第一和第二电流源的控制电极未连接到所述第二和第一晶体管的第一电极时，所述的绝缘栅场效应晶体管能够工作。
CN93114701A 1992-11-16 1993-11-15 差分比较器电路 Expired - Fee Related CN1043105C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/976,607 US5352937A (en) 1992-11-16 1992-11-16 Differential comparator circuit
US967,607 1992-11-16

Publications (2)

Publication Number Publication Date
CN1088004A CN1088004A (zh) 1994-06-15
CN1043105C true CN1043105C (zh) 1999-04-21

Family

ID=25524273

Family Applications (1)

Application Number Title Priority Date Filing Date
CN93114701A Expired - Fee Related CN1043105C (zh) 1992-11-16 1993-11-15 差分比较器电路

Country Status (11)

Country Link
US (1) US5352937A (zh)
EP (1) EP0598308B1 (zh)
JP (1) JPH06224710A (zh)
KR (1) KR940012824A (zh)
CN (1) CN1043105C (zh)
DE (1) DE69304867T2 (zh)
ES (1) ES2094449T3 (zh)
HK (1) HK1004306A1 (zh)
MY (1) MY111029A (zh)
SG (1) SG86967A1 (zh)
TW (1) TW228040B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5352937A (en) * 1992-11-16 1994-10-04 Rca Thomson Licensing Corporation Differential comparator circuit
JP3275991B2 (ja) * 1994-07-27 2002-04-22 シャープ株式会社 アクティブマトリクス型表示装置及びその駆動方法
US5633653A (en) * 1994-08-31 1997-05-27 David Sarnoff Research Center, Inc. Simultaneous sampling of demultiplexed data and driving of an LCD pixel array with ping-pong effect
US5739805A (en) * 1994-12-15 1998-04-14 David Sarnoff Research Center, Inc. Matrix addressed LCD display having LCD age indication, and autocalibrated amplification driver, and a cascaded column driver with capacitor-DAC operating on split groups of data bits
DE69623153T2 (de) * 1995-03-06 2003-04-17 Thomson Multimedia, Boulogne Treiberschaltungen für Datenleitungen mit einem gemeinsamen Rampensignal für ein Anzeigesystem
US5600345A (en) * 1995-03-06 1997-02-04 Thomson Consumer Electronics, S.A. Amplifier with pixel voltage compensation for a display
US5673063A (en) * 1995-03-06 1997-09-30 Thomson Consumer Electronics, S.A. Data line driver for applying brightness signals to a display
US5764175A (en) * 1996-09-24 1998-06-09 Linear Technology Corporation Dual resolution circuitry for an analog-to-digital converter
KR100574910B1 (ko) * 1997-08-22 2006-07-25 삼성전자주식회사 전류보상기능을갖는비교기
US6091391A (en) * 1998-03-20 2000-07-18 Motorola, Inc. Circuit for producing a contrast voltage signal for a liquid crystal display which uses a differential comparator, capacitors, transmission gates and feedback to reduce quiescent current
EP0998790B1 (en) * 1998-04-15 2006-04-12 Koninklijke Philips Electronics N.V. A multi-output digital to analog converter
US6259316B1 (en) * 1998-05-29 2001-07-10 Texas Instruments Incorporated Low voltage buffer amplifier for high speed sample and hold applications
WO2000014708A2 (en) * 1998-09-03 2000-03-16 University Of Southern California Power-efficient, pulsed driving of liquid crystal display capacitive loads to controllable voltage levels
US6985142B1 (en) 1998-09-03 2006-01-10 University Of Southern California Power-efficient, pulsed driving of capacitive loads to controllable voltage levels
KR100280717B1 (ko) * 1998-09-25 2001-02-01 김순택 디지털 아나로그 변환기
US6590549B1 (en) * 1998-12-30 2003-07-08 Texas Instruments Incorporated Analog pulse width modulation of video data
US6384817B1 (en) * 1999-12-21 2002-05-07 Philips Electronics North America Corporation Apparatus for applying voltages to individual columns of pixels in a color electro-optic display device
US8164362B2 (en) * 2000-02-02 2012-04-24 Broadcom Corporation Single-ended sense amplifier with sample-and-hold reference
EP1579413A1 (en) * 2002-12-20 2005-09-28 Koninklijke Philips Electronics N.V. Video driver with integrated sample-and-hold amplifier and column buffer
US7893719B2 (en) * 2005-06-15 2011-02-22 Ati Technologies, Ulc Apparatus and methods for self-biasing differential signaling circuitry having multimode output configurations for low voltage applications
WO2007034353A2 (en) * 2005-09-19 2007-03-29 Koninklijke Philips Electronics N.V. Active-matrix display devices and methods of driving the same
DE112014002911B4 (de) 2013-06-19 2022-11-24 Dialog Semiconductor Inc. LED-Treiber mit umfassendem Fehlerschutz
JP2017521949A (ja) * 2014-07-08 2017-08-03 チャオロジクス，インコーポレイテッド セキュアな論理用途のための継続的に充電される分離された電源回路網
TWI678886B (zh) * 2019-06-05 2019-12-01 友達光電股份有限公司 比較器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1982003513A1 (en) * 1981-03-26 1982-10-14 Ncr Co Sense amplifier comparator circuit
US4749955A (en) * 1986-12-29 1988-06-07 Delco Electronics Corporation Low voltage comparator circuit
EP0598308A1 (en) * 1992-11-16 1994-05-25 RCA Thomson Licensing Corporation Differential comparator circuit

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3657570A (en) * 1970-05-18 1972-04-18 Shell Oil Co Ratioless flip-flop
US3668438A (en) * 1970-07-09 1972-06-06 Bell Telephone Labor Inc Shift register stage using insulated-gate field-effect transistors
DE2105479A1 (de) * 1971-02-05 1972-08-10 Siemens Ag Schaltung und Aufbau eines Halbleiterspeicherelementes
AT335777B (de) * 1972-12-19 1977-03-25 Siemens Ag Regenerierschaltung fur binarsignale nach art eines getasteten flipflops
CA961932A (en) * 1972-12-29 1975-01-28 Kenneth K. Au Ring counter
DE2419040A1 (de) * 1974-04-19 1975-10-30 Siemens Ag Regenerier- und bewerterschaltung nach art eines getasteten flipflops
DE2443529B2 (de) * 1974-09-11 1977-09-01 Siemens AG, 1000 Berlin und 8000 München Verfahren und anordnung zum einschreiben von binaersignalen in ausgewaehlte speicherelemente eines mos-speichers
US3982140A (en) * 1975-05-09 1976-09-21 Ncr Corporation High speed bistable multivibrator circuit
US4028557A (en) * 1976-05-21 1977-06-07 Bell Telephone Laboratories, Incorporated Dynamic sense-refresh detector amplifier
US4107556A (en) * 1977-05-12 1978-08-15 Rca Corporation Sense circuit employing complementary field effect transistors
JPS5544228A (en) * 1978-09-25 1980-03-28 Hitachi Ltd Flip flop
DE3171351D1 (en) * 1980-12-22 1985-08-14 British Telecomm Improvements in or relating to electronic clock generators
EP0125699A3 (en) * 1983-05-17 1986-10-08 Kabushiki Kaisha Toshiba Data output circuit for dynamic memory device
US4578599A (en) * 1983-06-02 1986-03-25 Motorola, Inc. Flip-flop having improved synchronous reset
US4766430A (en) * 1986-12-19 1988-08-23 General Electric Company Display device drive circuit
US4742346A (en) * 1986-12-19 1988-05-03 Rca Corporation System for applying grey scale codes to the pixels of a display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1982003513A1 (en) * 1981-03-26 1982-10-14 Ncr Co Sense amplifier comparator circuit
US4749955A (en) * 1986-12-29 1988-06-07 Delco Electronics Corporation Low voltage comparator circuit
EP0598308A1 (en) * 1992-11-16 1994-05-25 RCA Thomson Licensing Corporation Differential comparator circuit

Also Published As

Publication number Publication date
EP0598308A1 (en) 1994-05-25
EP0598308B1 (en) 1996-09-18
TW228040B (zh) 1994-08-11
US5352937A (en) 1994-10-04
MY111029A (en) 1999-07-31
CN1088004A (zh) 1994-06-15
SG86967A1 (en) 2002-03-19
DE69304867T2 (de) 1997-02-06
HK1004306A1 (en) 1998-11-20
DE69304867D1 (de) 1996-10-24
JPH06224710A (ja) 1994-08-12
KR940012824A (ko) 1994-06-24
ES2094449T3 (es) 1997-01-16

Similar Documents

Publication Publication Date Title
CN1043105C (zh) 差分比较器电路
EP0731441B1 (en) A liquid crystal display driver with threshold voltage drift compensation
JP4194451B2 (ja) 駆動回路及び表示装置及び情報表示装置
US7265602B2 (en) Voltage generating circuit with two resistor ladders
CN100472959C (zh) 差动放大器、数字/模拟转换器和显示装置
US5376841A (en) Sample-and-hold circuit device
CN100483937C (zh) 放大电路及显示装置
US20020021606A1 (en) Driving circuit, charge/discharge circuit and the like
EP0731445A2 (en) Shift register with a transistor operating in a low duty cycle
US8421716B2 (en) Display device
CN1167306A (zh) 具有触发底板的显示矩阵的选择线路驱动器
KR100432599B1 (ko) 비디오장치
US7551111B2 (en) Decoder circuit, driving circuit for display apparatus and display apparatus
KR100910780B1 (ko) 다단계 전압 구동 장치
US11726356B2 (en) Output circuit, display driver, and display device
EP0731442B1 (en) Signal disturbance reduction arrangement for a liquid crystal display
JP3412131B2 (ja) 液晶表示装置
EP1139327B1 (en) Liquid crystal display device
CN100375144C (zh) 采样保持电路以及使用它的图像显示装置
KR19990078102A (ko) 전압 레벨 컨버터
CN114974154A (zh) 输出电路、数据驱动器及显示装置
CN101373574A (zh) 显示器驱动装置
US5673063A (en) Data line driver for applying brightness signals to a display
JPH07235844A (ja) アナログドライバｉｃの出力バッファ回路
JP2000286707A (ja) デジタル−アナログ変換器およびこれを用いた液晶ディスプレイ装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee