KR100776500B1 - 시프트 레지스터 회로 - Google Patents

시프트 레지스터 회로 Download PDF

Info

Publication number
KR100776500B1
KR100776500B1 KR1020010024591A KR20010024591A KR100776500B1 KR 100776500 B1 KR100776500 B1 KR 100776500B1 KR 1020010024591 A KR1020010024591 A KR 1020010024591A KR 20010024591 A KR20010024591 A KR 20010024591A KR 100776500 B1 KR100776500 B1 KR 100776500B1
Authority
KR
South Korea
Prior art keywords
switching element
supplied
power supply
voltage
clock signal
Prior art date
Application number
KR1020010024591A
Other languages
English (en)
Other versions
KR20020085205A (ko
Inventor
박준규
이한상
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020010024591A priority Critical patent/KR100776500B1/ko
Publication of KR20020085205A publication Critical patent/KR20020085205A/ko
Application granted granted Critical
Publication of KR100776500B1 publication Critical patent/KR100776500B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정표시장치의 액정셀들을 구동하기 위한 시프트 레지스터에 관한 것이다.
본 발명의 시프트 레지스터 회로는 다수의 스테이지들 각각에 3개의 클럭신호를 공급하기 위하여 3개의 클럭신호를 생성하는 클럭신호 생성수단을 구비하며, 다수의 스테이지들 각각은, 소정의 전압을 공급하는 전원전압원 및 로우라인의 사이에 접속되어 로우라인에 전원전압원의 전압을 공급하기 위한 전원 공급부와, 전원공급부 및 기저전압원의 사이에 설치되어 로우라인에 공급되는 전원전압원의 전압의 공급여부를 제어하기 위한 제 1 스위칭소자와, 3개의 클럭신호 및 전원전압원과 접속되어 제 1 스위칭소자를 제어하기 위한 제 1 스위칭소자 제어부와, 제 1 스위칭소자 제어부와 기저전압원 사이에 설치되어 이전단의 출력신호 및 외부로부터 공급되는 스타트펄스 중 어느 하나에 의해 구동되는 제 2 스위칭소자를 구비한다.

Description

시프트 레지스터 회로{Shift Resistor Circuit}
도 1은 종래의 시프트 레지스터를 개략적으로 나타내는 도면.
도 2는 도 1에 도시된 스테이지를 상세히 나타내는 상세 회로도.
도 3은 도 2에 도시된 스테이지에 공급되는 파형도.
도 4는 본 발명의 실시예에 의한 시프트 레지스터를 나타내는 도면.
도 5는 도 4에 도시된 스테이지를 상세히 나타내는 상세 회로도.
도 6은 도 5에 도시된 스테이지에 공급되는 파형도.
도 7은 본 발명의 다른 실시예에 의한 스테이지를 상세히 나타내는 상세 회로도.
도 8은 도 7에 도시된 스테이지에 공급되는 파형도.
< 도면의 주요 부분에 대한 부호의 설명 >
21~2n,81~8n : 스테이지 41~4n,61~6n : 출력라인
10,12,14 : 입력단자
본 발명은 액티브 매트릭스 표시장치(Active Matrix Display Device)용 구동회로에 관한 것으로, 특히 액정표시장치의 액정셀들을 구동하기 위한 시프트 레지스터에 관한 것이다.
텔레비전(Television) 및 컴퓨터(Computer)의 표시장치로 사용되는 액정표시장치는 액정셀들이 데이터 라인들과 게이트라인들의 교차부에 배열되어진 액정 매트릭스를 구비한다. 이들 게이트라인들은 액정 매트릭스의 수평라인(로우라인)들로서 시프트 레지스터에 의해 선택된다.
도 1은 종래의 시프트 레지스터를 나타내는 도면이다.
도 1을 참조하면, 종래의 시프트 레지스터는 종속적으로 접속됨과 아울러 출력라인(41 내지 4n)을 경유하여 n개의 로우라인들(ROW1 내지 ROWn)에 각각 접속되어진 n 개의 스테이지들(21 내지 2n)을 구비한다.
제 1 스테이지(21)에는 스타트 펄스(SP)가 입력되고 제 2 내지 제 n 스테이지들(22 내지 2n)은 이전단의 출력신호(g1 내지 gn-1)와 4개의 클럭신호(C1,C2,C3,C4) 중 3개의 클럭신호에 의해 화소열에 접속된 로우라인들(Rowi)을 선택하게 된다.
각 스테이지들(21 내지 2n)은 도 2에 도시된 바와 같이 다수개의 스위칭소자 들을 포함한다. 도 2는 다수의 스테이지들(21 내지 2n) 중 i 번째 스테이지(2i)를 나타내는 도면이다.
도 2를 참조하면, 종래의 i 번째 스테이지들(2i)는 제 1 클럭신호(C1)와 기저전위(GND) 사이에 직렬로 접속되는 제 7 및 제 8 스위칭소자(T7,T8)와, 이전단의 출력신호((gi-1) 또는 스타트 펄스(SP))와 기저전위(GND) 사이에 직렬로 접속되는 제 1 스위칭소자(T1), 제 2 스위칭소자(T2) 및 제 1 캐패시터(Q1)와, 제 2 스위칭소자(T2)와 기저전위(GND) 사이에 병렬로 접속되는 제 3 및 제 4 스위칭소자(T3,T4)와, 고정전압원(Vcc)과 기저전위 사이에 직렬로 접속되는 제 5 및 제 6 스위칭소자(T5,T6)를 구비한다.
i 번째 스테이지(2i)에서 제 3 클럭신호(C3)는 제 5 스위칭소자(T5)의 게이트단자에 공급된다. 제 4 클럭신호(C4)는 제 2 스위칭소자(T2)의 게이트단자에 공급된다. 제 1 클럭신호(C1)는 제 7 스위칭소자(T7)의 소오스전극에 공급된다.
제 1 스위칭소자(T1)의 게이트단자는 제 6 스위칭소자(T6)의 게이트단자에 전기적으로 접속된다. 제 4 스위칭소자(T4)의 게이트단자는 제 8 스위칭소자(T8)의 게이트단자에 전기적으로 접속된다. 제 8 스위칭소자(T8)의 게이트단자와 기저전압원(GND)의 사이에는 제 2 캐패시터(Q2)가 설치된다. 제 2 스위칭소자(T2)의 드레인단자는 제 7 스위칭소자(T7)의 게이트단자에 전기적으로 접속된다. 제 7 스위칭소자(T7)의 게이트단자와 드레인단자의 사이에는 제 3 캐패시터(Q3)가 설치된다.
제 3 스위칭소자(T3)의 게이트단자는 외부 전압원(VTE)과 접속된다. 외부 전압원(VTE)으로 제 3 스위칭소자(T3)에 소정이 전압이 공급되면 게이트 드라이버가 초기화된다. 따라서, 정상적인 동작을 할때 외부 전압원(VTE)은 제 3 스위칭소자(T3)를 턴-오프시키기 위하여 기저전위를 공급한다.
스테이지의 동작과정을 도 3을 참조하여 상세히 설명하면, 먼저 제 4 클럭신호(C4)와 함께 스타트펄스로서 이전단의 출력신호(gi-1)가 공급된다. 제 4 클럭신호(C4)가 공급되면 제 2 스위칭소자(T2)가 턴-온된다. 또한, 이전단의 출력신호(gi-1)가 공급되면 제 1 스위칭소자(T1) 및 제 6 스위칭소자(T6)가 턴-온된다.
제 1 및 제 2 스위칭소자(T1,T2)가 턴-온되면 이전단의 출력신호(gi-1)가 제 1 노드점(P1)으로 공급된다. 이때, 제 1 캐패시터(Q1)는 소정의 전압을 충전한다. 제 6 스위칭소자(T6)가 턴-온되면 제 2 노드점(P2)이 기저전위(GND)와 접속된다. 따라서, 제 2 캐패시터(Q2)는 기저전위(GND)의 전압을 갖게된다.
이후, 제 4 클럭신호(C4) 및 이전단의 출력신호(gi-1)가 로우상태로 전환됨과 아울러 하이상태의 제 1 클럭신호(C1)가 공급된다. 제 4 클럭신호(C4)가 로우상태로 전환되면 제 2 스위칭소자(T2)가 턴-오프된다. 이전단의 출력신호(gi-1)가 로우상태로 전환되면 제 1 및 제 6 스위칭소자(T1,T6)가 턴-오프된다.
한편, 제 1 캐패시터(Q1)에 충전된 전압에 의해 제 7 스위칭소자(T7)는 턴-온된다. 이때, 안정된 동작을 위하여 추가된 제 3 캐패시터(Q3)는 충/방전 동작을 하게된다. 제 7 스위칭소자(T7)가 턴-온되었으므로 제 1 클럭신호(C1)는 출력라인(4i)으로 공급된다. 출력라인(4i)으로 공급된 제 1 클럭신호(C1)는 다음단의 스테이지(i+2) 및 i 번째 로우라인(Rowi)에 공급된다.
이후, 제 1 클럭신호(C1)가 로우상태로 전환됨과 아울러 하이상태의 제 3 클럭신호(C3)가 공급된다. 제 3 클럭신호(C3)가 턴-온되면 제 5 스위칭소자(T5)가 턴-온된다. 제 5 스위칭소자(T5)가 턴-온되면 제 2 캐패시터(Q2)에 소정의 전압이 충전된다. 제 2 캐패시터(Q2)에 소정의 전압이 충전된 후 제 5 캐패시터(T5)는 턴-오프된다. 이후 제 2 캐패시터(Q2)에 충전된 전압은 방전되어 제 4 및 제 8 스위칭소자(T4,T8)를 턴-온시킨다. 제 4 스위칭소자(T4)가 턴온되면 제 1 캐패시터(Q1) 및 제 3 캐패시터(Q3)가 기저전위(GND)와 접속된다. 따라서, 제 1 및 제 3 캐패시터(Q1,Q3)는 방전되어 초기상태를 유지한다. 제 8 스위칭소자(T4)가 턴-온되면 출력라인(4i)이 기저전위(GND)와 접속되어 초기화된다.
한편, i+1 번째 스테이지(i+1)에서는 제 5 스위칭소자(T5)의 게이트단자에 제 4 클럭신호(C4)가 공급된다. 제 2 스위칭소자(T2)의 게이트단자에는 제 1 클럭신호(C1)가 공급된다. 제 7 스위칭소자(T7)의 소오스전극에는 제 2 클럭신호(C2)가 공급된다.
i+2 번째 스테이지(i+2)에서는 제 5 스위칭소자(T5)의 게이트단자에 제 1 클럭신호(C1)가 공급된다. 제 2 스위칭소자(T2)의 게이트단자에는 제 2 클럭신호(C2)가 공급된다. 제 7 스위칭소자(T7)의 소오스전극에는 제 3 클럭신호(C3)가 공급된다.
i+3 번째 스테이지(i+3)에서는 제 5 스위칭소자(T5)의 게이트단자에 제 2 클 럭신호(C2)가 공급된다. 제 2 스위칭소자(T2)의 게이트단자에는 제 3 클럭신호(C3)가 공급된다. 제 7 스위칭소자(T7)의 소오스전극에는 제 4 클럭신호(C4)가 공급된다.
이와 같이 종래의 시프트 레지스터 회로는 스타트펄스를 한 클럭(Clock) 만큼 시프트시켜 출력라인(41 내지 4n)에 하이펄스를 공급하게 된다.
하지만, 종래의 시프트 레지스터 회로는 4개의 클럭신호가 필요하게 되면 스타트펄스까지 포함하여 외부에서 총 4개의 레벨 쉬프터(Level Shifter)가 필요하게 되어 많은 소비전력을 소모하게 된다. 또한, 이와 같이 4개의 레벨 쉬프터가 이용됨으로써 제조비용이 상승되게 된다. 아울러, 종래의 스테이지에는 3개의 캐패시터가 사용된다. 이와 같은 캐패시터는 소정크기 이상으로 형성되기 때문에 시프트 레지스터 회로는 넓은 면적을 갖게된다.
따라서, 본 발명의 목적은 액정표시장치의 액정셀들을 구동하기 위한 시프트 레지스터를 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명의 시프트 레지스터 회로는 다수의 스테이지들 각각에 3개의 클럭신호를 공급하기 위하여 3개의 클럭신호를 생성하는 클 럭신호 생성수단을 구비하며, 다수의 스테이지들 각각은, 소정의 전압을 공급하는 전원전압원 및 로우라인의 사이에 접속되어 로우라인에 전원전압원의 전압을 공급하기 위한 전원 공급부와, 전원공급부 및 기저전압원의 사이에 설치되어 로우라인에 공급되는 전원전압원의 전압의 공급여부를 제어하기 위한 제 1 스위칭소자와, 3개의 클럭신호 및 전원전압원과 접속되어 제 1 스위칭소자를 제어하기 위한 제 1 스위칭소자 제어부와, 제 1 스위칭소자 제어부와 기저전압원 사이에 설치되어 이전단의 출력신호 및 외부로부터 공급되는 스타트펄스 중 어느 하나에 의해 구동되는 제 2 스위칭소자를 구비한다.
상기 제 1 스위칭소자 제어부는, 제 2 스위칭소자에 접속됨과 아울러 3개의 클럭신호중 어느 하나의 클럭신호에 의해 구동되는 제 3 스위칭소자와, 제 3 스위칭소자 및 전원전압원의 사이에 설치됨과 아울러 3개의 클럭신호중 어느 하나의 클럭신호에 의해 구동되는 제 4 스위칭소자와, 제 3 및 제 4 스위칭소자와 제 1 스위칭소자의 사이에 설치됨과 아울러 3개의 클럭신호중 어느 하나의 클럭신호에 의해 구동되는 제 5 스위칭소자와, 전원공급부와 제 1 스위칭소자의 사이에 설치됨과 아울러 제 4 스위칭소자에 공급되는 클럭신호에 의해 구동되는 제 6 스위칭소자를 구비한다.
상기 전원 공급부는 전원전압원에 접속되어 항상 턴-온되는 제 7 스위칭소자와, 전원전압원에 접속됨과 아울러 제 7 스위칭소자로부터 공급되는 전원전압원의 전압에 의해 턴-온되는 제 8 스위칭소자와, 제 8 스위칭소자와 접속됨과 아울러 제 7 스위칭소자로부터 공급되는 전원전압원의 전압에 의해 턴-온되는 제 9 스위칭소 자를 구비한다.
상기 제 3 내지 제 5 스위칭소자와 기저전압원 사이에 접속되어 제 2 스위칭소자 및 제 3 스위칭소자가 턴-온될때 충전된 전압을 방전하고, 제 4 스위칭소자가 턴-온될때 전원전압원으로부터 전압을 공급받아 전압을 충전하는 제 1 캐패시터를 구비한다.
상기 제 1 스위칭소자, 제 5 스위칭소자 및 제 6 스위칭소자와 기저전압원 사이에 접속되어 제 6 스위칭소자가 턴-온될때 전원전압원의 전압을 충전하기 위한 제 2 캐패시터를 구비한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 도 4 내지 도 8을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 4는 본 발명의 시프트 레지스터를 나타내는 도면이다.
도 4를 참조하면, 본 발명의 시프트 레지스터는 종속적으로 접속됨과 아울러 출력라인(61 내지 6n)을 경유하여 n개의 로우라인들(ROW1 내지 ROWn)에 각각 접속되어진 n개의 스테이지들(81 내지 8n)을 구비한다. 제 1 스테이지(81)에는 스타트 펄스(SP)가 입력된다. 제 1 스테이지(81)는 스타트 펄스(SP) 및 3개의 클럭신호(C1,C2,C3)를 입력받아 제 1 로우라인(Row1)을 구동시킨다. 제 2 내지 제 n 스테이지들(82 내지 8n)은 이전단의 출력신호(g1 내지 gn-1) 및 3개의 클럭신호(C1,C2,C3)를 입력받아 제 2 내지 제 n 로우라인들(Row2 내지 Rown)을 순차적으로 구동시킨다.
각 스테이지들(81 내지 8n)은 도 5에 도시된 바와 같이 다수개의 스위칭소자들을 포함한다. 도 5는 다수의 스테이지들(81 내지 8n) 중 i 번째 스테이지(8i)를 나타내는 도면이다.
도 5를 참조하면, 본 발명의 실시예에 의한 i 번째 스테이지(8i)는 i 번째 로우라인(Rowi)과 접속되는 제 8 및 제 9 스위칭소자(T8,T9)와, 클럭신호(C1,C2,C3)가 입력되는 제 1 내지 제 3 입력단자(10,12,14)를 구비한다.
제 8 스위칭소자(T8)와 전원전압원(Vcc) 사이에는 제 7 스위칭소자(T7) 및 제 6 스위칭소자(T6)가 설치된다. 제 7 스위칭소자(T7)의 드레인전극은 제 8 스위칭소자(T8)의 소오스전극과 접속된다. 제 6 스위칭소자(T6)의 드레인전극은 제 8 스위칭소자(T8)의 게이트전극과 접속된다. 제 6 스위칭소자(T6)의 게이트전극 및 소오스전극은 전원전압원(Vcc)과 접속된다. 제 8 스위칭소자(T8)의 소오스전극 및 드레인전극은 전기적으로 접속된다. 이와 같은 제 8 스위칭소자(T8)는 제 7 스위칭소자(T7)로부터 공급되는 전압전압원(Vcc)을 문턱전압만큼 보상하여 제 9 스위칭소자 및 로우라인(Rowi)으로 공급한다.
제 9 스위칭소자(T9)와 전원전압원(Vcc) 사이에는 제 4 스위칭소자(T4)가 설치된다. 제 4 스위칭소자(T4)의 드레인전극은 제 9 스위칭소자(T9)의 게이트전극과 접속된다. 제 4 스위칭소자(T4)의 소오스전극은 전원전압원(Vcc)과 접속된다. 제 9 스위칭소자(T9)의 게이트전극과 기저전압원(GND) 사이에는 제 2 캐패시터(Q2)가 설치된다.
또한, 제 9 스위칭소자(T9)의 게이트전극은 제 5 스위칭소자(T5)의 드레인전극과 접속된다. 제 5 스위칭소자(T5)의 게이트전극은 제 3 입력단자(14)에 접속된다. 제 5 스위칭소자(T5)의 소오스전극은 제 1 스위칭소자(T1)의 드레인전극과 접속된다. 또한, 제 5 스위칭소자(T5)의 소오스전극과 기저전압원(GND) 사이에는 제 1 캐패시터(Q1)가 설치된다.
기저전압원(GND)과 전원전압원(Vcc) 사이에는 제 1 내지 제 3 스위칭소자(T1,T2,T3)가 설치된다. 제 1 스위칭소자(T1)의 소오스전극은 기저전압원(Vcc)과 접속된다. 제 1 스위칭소자(T1)의 드레인전극은 제 2 스위칭소자(T2)의 소오스전극과 접속된다. 제 2 스위칭소자(T2)의 드레인전극은 제 3 스위칭소자(T3)의 소오스전극과 접속된다. 제 3 스위칭소자(T3)의 드레인전극은 기저전압원(Vcc)과 접속된다. 제 1 스위칭소자(T1)의 게이트전극은 제 2 입력단자(12)에 접속된다. 제 2 스위칭소자(T2)의 게이트전극은 제 1 입력단자(10)에 접속된다. 제 3 스위칭소자(T3)의 게이트전극은 이전단의 출력신호(gi-1)를 입력받는다.
i 번째 스테이지(8i)에서 제 1 입력단자(10)는 제 1 클럭신호(C1)를 공급받는다. 제 2 입력단자(12)는 제 3 클럭신호(C3)를 공급받는다. 제 3 입력단자(C3)는 제 2 클럭신호(C2)를 공급받는다.
한편, 표 1과 같이 i+1 스테이지(8i+1)에서 제 1 입력단자(10)는 제 2 클럭 신호(C2)를 공급받는다. 제 2 입력단자(12)는 제 1 클럭신호(C1)를 공급받는다. 제 3 입력단자(14)는 제 3 클럭신호(C3)를 공급받는다.
또한, 표 1과 같이 i+2 스테이지(8i+2)에서 제 1 입력단자(10)는 제 3 클럭신호(C3)를 공급받는다. 제 2 입력단자(12)는 제 2 클럭신호(C2)를 공급받는다. 제 3 입력단자(14)는 제 3 클럭신호(C3)를 공급받는다.
i 스테이지 i+1 스테이지 i+2 스테이지
제 1 입력단자 C1 C2 C3
제 2 입력단자 C3 C1 C2
제 3 입력단자 C2 C3 C1
본 발명의 실시예에 의한 스테이지의 동작과정을 도 6을 참조하여 상세히 설명하기로 한다.
먼저, 제 6 내지 제 8 스위칭소자(T6,T7,T8)는 전원전압원(Vcc)에 의해 항상 턴-온된다. 즉, 전원전압원(Vcc)은 제 6 스위칭소자(T6)의 게이트전극에 접속되므로 제 6 스위칭소자(T6)는 항상 턴-온된다. 제 6 스위칭소자(T6)가 턴-온되면 전원전압원(Vcc)의 전압은 제 7 및 제 8 스위칭소자(T7,T8)로 공급된다. 제 7 및 제 8 스위칭소자(T7,T8)는 제 6 스위칭소자(T6)를 거쳐 공급되는 전원전압원(Vcc)의 전압에 의해 턴-온된다. 제 7 및 제 8 스위칭소자(T7,T8)가 턴-온되면 전원전압원(Vcc)의 전압은 제 9 스위칭소자(T9) 및 로우라인(Rowi)으로 공급된다. 이때, 제 9 스위칭소자(T9)가 턴-온되면 전원전압원(Vcc)의 전압은 기저전위(GND)로 공급되고, 제 9 스위칭소자(T9)가 턴-오프되면 전원전압원(Vcc)의 전압은 로우라인(Rowi)으로 공급된다.
한편, 제 1 클럭신호(C1)와 함께 스타트펄스로서 이전단의 출력신호(gi-1)가 공급된다. 제 1 클럭신호(C1) 및 이전단의 출력신호(gi-1)가 공급되면 제 2 및 제 3 스위칭소자(T2,T3)가 턴-온된다. 제 2 및 제 3 스위칭소자(T2,T3)가 턴-온되면 제 1 캐패시터(Q)가 기저전위(GND)와 접속된다. 이때, 제 1 캐패시터(Q1) 및 제 2 캐패시터(Q2)는 충전된 전압을 방전하게 된다. 제 1 캐패시터(Q1)는 기저전위(GND)에 접속되어 자신에게 충전된 전압을 방전한다. 제 2 캐패시터(Q2)는 자신에게 충전된 전압을 제 9 스위칭소자(T9)로 공급한다. 이때, 제 2 캐패시터(Q2)와 접속된 제 4 및 제 5 스위칭소자(T4,T5)는 턴-오프상태를 유지한다. 제 9 스위칭소자(T9)는 제 2 캐패시터(Q2)로부터 공급되는 전압에 의해 턴-온되어 전원전압원(Vcc)의 전압을 기저전위(GND)로 공급한다.
이후, 제 2 클럭신호(C2)가 제 5 스위칭소자(T5)로 공급된다. 제 2 클럭신호(C2)가 제 5 스위칭소자(T5)로 공급되면 제 5 스위칭소자(T5)가 턴-온된다. 제 5 스위칭소자(T5)가 턴-온되면 제 9 스위칭소자(T9)는 제 1 및 제 2 캐패시터(Q1,Q2)와 접속된다. 이때, 제 1 및 제 2 캐패시터(Q1,Q2)에는 전압이 충전되지 않았으므로(즉, 충전된 전압이 모두 방전되었으므로) 제 9 스위칭소자(T9)는 턴-오프된다. 제 9 스위칭소자(T9)가 턴-오프되면 전원전압원(Vcc)의 전압이 로우라인(Rowi)으로 공급된다.
이후, 제 3 클럭신호(C3)가 제 1 및 제 4 스위칭소자(T1,T4)로 공급된다. 제 3 클럭신호(C3)가 제 1 및 제 4 스위칭소자(T1,T4)로 공급되면 제 1 및 제 4 스위칭소자(T1,T4)가 턴-온된다. 제 4 스위칭소자(T1,T4)가 턴-온되면 전원전압원(Vcc)의 전압이 제 9 스위칭소자(T9)로 공급되어 제 9 스위칭소자(T9)가 턴-온된다. 제 9 스위칭소자(T9)가 턴-온되면 전원전압원(Vcc)의 전압이 기저전위(GND)로 공급된다. 제 1 스위칭소자(T1)가 턴-온되면 전원전압원(Vcc)의 전압이 캐패시터(Q)로 공급되어 캐패시터(Q)에 소정의 전압이 충전된다.
또한, 제 4 스위칭소자(T1,T4)가 턴-온되면 전원전압원(Vcc)의 전압이 제 2 캐패시터(Q2)로 공급된다. 이때, 제 2 캐패시터(Q2)는 소정의 전압을 충전한다.
이와 같은 본 발명의 실시예에서 스위칭소자들(T1 내지 T9)로 NMOS 트랜지스터들이 이용된다. 즉, 본 발명의 실시예에서는 NMOS 트랜지스터들을 이용하여 로우라인들(Row)에 순차적으로 정극성의 전압을 공급한다.
도 7은 본 발명의 다른 실시예에 의한 스테이지를 나타내는 도면이다. 본 발명의 다른 실시예에서는 PMOS 트랜지스터들을 이용하여 로우라인들(Row)에 순차적으로 부극성을 전압을 공급한다.
도 7에 도시된 바와 본 발명의 다른 실시예에 의한 스위칭소자들(T1 내지 T9)은 PMOS 트랜지스터들이 이용된다. 스위칭소자들(T1 내지 T9)의 접속위치 및 클럭신호(C1,C2,C3)의 인가순서는 도 5에 도시된 본 발명의 실시예와 동일하다.
본 발명의 다른 실시예에 의한 스테이지의 동작과정을 도 8을 참조하여 상세히 설명하기로 한다.
먼저, 제 6 내지 제 8 스위칭소자(T6,T7,T8)는 부극성의 전원전압원(Vcc)에 의해 항상 턴-온된다. 즉, 전원전압원(Vcc)은 제 6 스위칭소자(T6)의 게이트전극에 접속되므로 제 6 스위칭소자(T6)는 항상 턴-온된다. 제 6 스위칭소자(T6)가 턴-온되면 전원전압원(Vcc)의 전압은 제 7 및 제 8 스위칭소자(T7,T8)로 공급된다. 제 7 및 제 8 스위칭소자(T7,T8)는 제 6 스위칭소자(T6)를 거쳐 공급되는 전원전압원(Vcc)의 전압에 의해 턴-온된다. 제 7 및 제 8 스위칭소자(T7,T8)가 턴-온되면 전원전압원(Vcc)의 전압은 제 9 스위칭소자(T9) 및 로우라인(Rowi)으로 공급된다. 이때, 제 9 스위칭소자(T9)가 턴-온되면 전원전압원(Vcc)의 전압은 기저전위(GND)로 공급되고, 제 9 스위칭소자(T9)가 턴-오프되면 전원전압원(Vcc)의 전압은 로우라인(Rowi)으로 공급된다.
한편, 부극성의 제 1 클럭신호(C1)와 함께 스타트펄스로서 이전단의 부극성 출력신호(gi-1)가 공급된다. 제 1 클럭신호(C1) 및 이전단의 출력신호(gi-1)가 공급되면 제 2 및 제 3 스위칭소자(T2,T3)가 턴-온된다. 제 2 및 제 3 스위칭소자(T2,T3)가 턴-온되면 제 1 캐패시터(Q)가 기저전위(GND)와 접속된다. 이때, 제 1 캐패시터(Q1) 및 제 2 캐패시터(Q2)는 충전된 부극성의 전압을 방전하게 된다. 제 1 캐패시터(Q1)는 기저전위(GND)에 접속되어 자신에게 충전된 전압을 방전한다. 제 2 캐패시터(Q2)는 자신에게 충전된 전압을 제 9 스위칭소자(T9)로 공급한다. 이때, 제 2 캐패시터(Q2)와 접속된 제 4 및 제 5 스위칭소자(T4,T5)는 턴-오프상태를 유지한다. 제 9 스위칭소자(T9)는 제 2 캐패시터(Q2)로부터 공급되는 부극성의 전압에 의해 턴-온되어 전원전압원(Vcc)의 전압을 기저전위(GND)로 공급한다.
이후, 부극성의 제 2 클럭신호(C2)가 제 5 스위칭소자(T5)로 공급된다. 제 2 클럭신호(C2)가 제 5 스위칭소자(T5)로 공급되면 제 5 스위칭소자(T5)가 턴-온된 다. 제 5 스위칭소자(T5)가 턴-온되면 제 9 스위칭소자(T9)는 제 1 및 제 2 캐패시터(Q1,Q2)와 접속된다. 이때, 제 1 및 제 2 캐패시터(Q1,Q2)에는 전압이 충전되지 않았으므로(즉, 충전된 전압이 모두 방전되었으므로) 제 9 스위칭소자(T9)는 턴-오프된다. 제 9 스위칭소자(T9)가 턴-오프되면 전원전압원(Vcc)의 부극성 전압이 로우라인(Rowi)으로 공급된다.
이후, 부극성의 제 3 클럭신호(C3)가 제 1 및 제 4 스위칭소자(T1,T4)로 공급된다. 제 3 클럭신호(C3)가 제 1 및 제 4 스위칭소자(T1,T4)로 공급되면 제 1 및 제 4 스위칭소자(T1,T4)가 턴-온된다. 제 4 스위칭소자(T1,T4)가 턴-온되면 전원전압원(Vcc)의 전압이 제 9 스위칭소자(T9)로 공급되어 제 9 스위칭소자(T9)가 턴-온된다. 제 9 스위칭소자(T9)가 턴-온되면 전원전압원(Vcc)의 전압이 기저전위(GND)로 공급된다. 또한, 제 1 스위칭소자(T1)가 턴-온되면 전원전압원(Vcc)의 전압이 캐패시터(Q)로 공급되어 제 1 캐패시터(Q1)에 소정의 전압이 충전된다.
또한, 제 4 스위칭소자(T1,T4)가 턴-온되면 전원전압원(Vcc)의 전압이 제 2 캐패시터(Q2)로 공급된다. 이때, 제 2 캐패시터(Q2)는 소정의 전압을 충전한다.
이와 같이 본 발명의 다른 실시예에서는 스위칭소자들(T1 내지 T9)로 PMOS 트랜지스터들이 이용되어 로우라인들(Row)에 순차적으로 부극성의 전압을 공급한다.
상술한 바와 같이, 본 발명에 따른 시프트 레지스터 회로는 3상 클럭에 의해 구동되어 필요한 클럭공급라인 수가 줄어들게 되고 레벨 쉬프터의 수가 감소되는 등 외부제어회로가 단순화된다. 따라서, 액정표시장치의 소비전력을 최소화할 수 있다. 또한, 본 발명의 스테이지에는 2개의 캐패시터가 이용되기 때문에 시프트 레지스터 회로의 면적을 최소화할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (16)

  1. 다수의 로우라인들과 일대일로 대응되게 접속되고 이전단의 출력신호가 스타트신호로서 공급되는 다수의 스테이지들로 구비하며, 상기 로우라인들을 구동하기 위한 시프트 레지스터 회로에 있어서.
    상기 다수의 스테이지들에 공급하기 위한 3개의 클럭신호를 생성하여 상기 다수의 스테이지들에 공급하는 클럭신호 생성수단을 구비하며,
    상기 다수의 스테이지들 각각은,
    소정의 전압을 공급하는 전원전압원 및 상기 로우라인들 중 자신과 대응되는 로우라인 사이에 접속되며, 이 로우라인에 상기 전원전압원의 전압을 공급하기 위한 전원 공급부와,
    상기 전원공급부 및 기저전압원의 사이에 설치되며, 자신과 대응되는 로우라인에 공급되는 상기 전원전압원의 전압의 공급여부를 제어하기 위한 제 1 스위칭소자와,
    상기 전원전압원과 접속되어 상기 3개의 클럭신호에 따라 상기 제 1 스위칭소자의 스위칭을 제어하기 위한 제 1 스위칭소자 제어부와,
    상기 제 1 스위칭소자 제어부와 기저전압원 사이에 설치되며, 상기 이전단의 출력신호 및 외부로부터 공급되는 스타트펄스 중 어느 하나에 의해 구동되는 제 2 스위칭소자를 구비하는 것을 특징으로 하는 시프트 레지스터 회로.
  2. 제 1 항에 있어서,
    상기 제 1 스위칭소자 제어부는,
    상기 제 2 스위칭소자에 접속됨과 아울러 상기 3개의 클럭신호중 어느 하나의 클럭신호에 의해 구동되는 제 3 스위칭소자와,
    상기 제 3 스위칭소자 및 전원전압원의 사이에 설치됨과 아울러 상기 3개의 클럭신호중 어느 하나의 클럭신호에 의해 구동되는 제 4 스위칭소자와,
    상기 제 3 및 제 4 스위칭소자와 상기 제 1 스위칭소자의 사이에 설치됨과 아울러 상기 3개의 클럭신호중 어느 하나의 클럭신호에 의해 구동되는 제 5 스위칭소자와,
    상기 전원공급부와 상기 제 1 스위칭소자의 사이에 설치됨과 아울러 상기 제 4 스위칭소자에 공급되는 클럭신호에 의해 구동되는 제 6 스위칭소자를 구비하는 것을 특징으로 하는 것을 특징으로 하는 시프트 레지스터 회로.
  3. 제 2 항에 있어서,
    상기 i 번째 스테이지들(i는 1 이상의 정수)에서 상기 제 3 스위칭소자에는 제 1 클럭신호가 공급되고,
    상기 제 4 스위칭소자에는 제 3 클럭신호가 공급되고,
    상기 제 5 스위칭소자에는 제 2 클럭신호가 공급되는 것을 특징으로 하는 시프트 레지스터 회로.
  4. 제 2 항에 있어서,
    상기 i+1 번째 스테이지들(i는 1 이상의 정수)에서 상기 제 3 스위칭소자에 는 제 2 클럭신호가 공급되고,
    상기 제 4 스위칭소자에는 제 1 클럭신호가 공급되고,
    상기 제 5 스위칭소자에는 제 3 클럭신호가 공급되는 것을 특징으로 하는 시프트 레지스터 회로.
  5. 제 2 항에 있어서,
    상기 i+2 번째 스테이지들(i는 1 이상의 정수)에서 상기 제 3 스위칭소자에는 제 3클럭신호가 공급되고,
    상기 제 4 스위칭소자에는 제 2 클럭신호가 공급되고,
    상기 제 5 스위칭소자에는 제 1 클럭신호가 공급되는 것을 특징으로 하는 시프트 레지스터 회로.
  6. 제 3 항 내지 제 5 항중 어느 한 항에 있어서,
    상기 제 1 내지 제 3 클럭신호는 순차적으로 공급되는 것을 특징으로 하는 시프트 레지스터 회로.
  7. 제 6 항에 있어서,
    상기 제 2 스위칭소자에 공급되는 상기 이전단의 출력신호 또는 스타트펄스는 상기 제 3 스위칭소자에 공급되는 클럭신호와 동기되어 공급되는 것을 특징으로 하는 시프트 레지스터 회로.
  8. 제 6 항에 있어서,
    상기 전원 공급부는 상기 전원전압원에 접속되어 항상 턴-온되는 제 7 스위칭소자와,
    상기 전원전압원에 접속됨과 아울러 상기 제 7 스위칭소자로부터 공급되는 전원전압원의 전압에 의해 턴-온되는 제 8 스위칭소자와,
    상기 제 8 스위칭소자와 접속됨과 아울러 상기 제 7 스위칭소자로부터 공급되는 전원전압원의 전압에 의해 턴-온되는 제 9 스위칭소자를 구비하는 것을 특징으로 하는 시프트 레지스터 회로.
  9. 제 6 항에 있어서,
    상기 제 3 내지 제 5 스위칭소자와 상기 기저전압원 사이에 접속되어 상기 제 2 스위칭소자 및 제 3 스위칭소자가 턴-온될때 충전된 전압을 방전하고,
    상기 제 4 스위칭소자가 턴-온될때 상기 전원전압원으로부터 전압을 공급받아 충전하는 제 1 캐패시터를 구비하는 것을 특징으로 하는 시프트 레지스터 회로.
  10. 제 9 항에 있어서,
    상기 제 1 스위칭소자, 제 5 스위칭소자 및 제 6 스위칭소자와 상기 기저전압원 사이에 접속되며, 상기 제 6 스위칭소자가 턴-온될때 상기 전원전압원의 전압을 충전하기 위한 제 2 캐패시터를 구비하는 것을 특징으로 하는 시프트 레지스터 회로.
  11. 제 10 항에 있어서,
    상기 제 1 스위칭소자는 상기 제 3 스위칭소자 및 제 2 스위칭소자가 동시에 턴-온될때 상기 제 2 캐패시터로부터 전압을 공급받아 턴-온되어 상기 전원 공급부로부터의 전압을 기저전위로 공급하고,
    상기 제 5 스위칭소자에 클럭신호가 공급될때 기저전압을 유지하고 있는 상기 제 1 및 제 2 캐패시터와 접속되어 상기 전원 공급부로부터의 전압을 로우라인으로 공급하고,
    상기 제 4 스위칭소자에 클럭신호가 공급될때 상기 전원 공급부로부터의 전압을 공급받아 턴-온되어 상기 전원 공급부로부터의 전압을 기저전위로 공급하는 것을 특징으로 하는 시프트 레지스터 회로.
  12. 제 10 항에 있어서,
    상기 제 1 스위칭소자는 상기 제 3 스위칭소자가 턴-온될때 상기 제 2 캐패시터로부터 전압을 공급받아 턴-온되어 상기 전원 공급부로부터의 전압을 기저전위로 공급하고,
    상기 제 5 스위칭소자에 클럭신호가 공급될때 상기 제 1 캐패시터로부터 전압을 공급받아 턴-온되어 상기 전원 공급부로부터의 전압을 기저전위로 공급하고,
    상기 제 6 스위칭소자에 클럭신호가 공급될때 상기 전원 공급부로부터 전압을 공급받아 턴-온되어 상기 전원 공급부로부터의 전압을 기저전위로 공급하는 것을 특징으로 하는 시프트 레지스터 회로.
  13. 제 8 항에 있어서,
    상기 제 1 내지 제 9 스위칭소자는 엔모오스(NMOS) 트랜지스터인것을 특징으로 하는 시프트 레지스터 회로.
  14. 제 13 항에 있어서,
    상기 제 1 클럭신호, 제 2 클럭신호, 제 3 클럭신호는 정극성의 전압을 가짐과 아울러 상기 로우라인에는 정극성의 출력신호가 출력되는 것을 특징으로 하는 시프트 레지스터 회로.
  15. 제 8 항에 있어서,
    상기 제 1 내지 제 9 스위칭소자는 피모오스(PMOS) 트랜지스터인것을 특징으로 하는 시프트 레지스터 회로.
  16. 제 15 항에 있어서,
    상기 제 1 클럭신호, 제 2 클럭신호, 제 3 클럭신호는 부극성의 전압을 가짐과 아울러 상기 로우라인에는 부극성의 출력신호가 공급되는 것을 특징으로 하는 시프트 레지스터 회로.
KR1020010024591A 2001-05-07 2001-05-07 시프트 레지스터 회로 KR100776500B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010024591A KR100776500B1 (ko) 2001-05-07 2001-05-07 시프트 레지스터 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010024591A KR100776500B1 (ko) 2001-05-07 2001-05-07 시프트 레지스터 회로

Publications (2)

Publication Number Publication Date
KR20020085205A KR20020085205A (ko) 2002-11-16
KR100776500B1 true KR100776500B1 (ko) 2007-11-16

Family

ID=27703861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010024591A KR100776500B1 (ko) 2001-05-07 2001-05-07 시프트 레지스터 회로

Country Status (1)

Country Link
KR (1) KR100776500B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100973821B1 (ko) * 2003-11-24 2010-08-03 삼성전자주식회사 표시 장치의 구동 장치
KR101016739B1 (ko) * 2003-12-29 2011-02-25 엘지디스플레이 주식회사 쉬프트 레지스터
KR100776511B1 (ko) 2006-04-18 2007-11-16 삼성에스디아이 주식회사 주사구동회로 및 이를 이용한 유기발광표시장치
KR100776510B1 (ko) * 2006-04-18 2007-11-16 삼성에스디아이 주식회사 주사구동회로 및 이를 이용한 유기발광표시장치
KR100865395B1 (ko) 2007-03-02 2008-10-24 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그의 구동회로

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5517542A (en) * 1995-03-06 1996-05-14 Thomson Consumer Electronics, S.A. Shift register with a transistor operating in a low duty cycle
KR100186844B1 (ko) * 1994-08-12 1999-04-15 데니스 에취. 아일르베크 시프트 레지스터
KR100455014B1 (ko) * 1996-12-09 2004-11-06 톰슨 양방향 시프트 레지스터

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100186844B1 (ko) * 1994-08-12 1999-04-15 데니스 에취. 아일르베크 시프트 레지스터
US5517542A (en) * 1995-03-06 1996-05-14 Thomson Consumer Electronics, S.A. Shift register with a transistor operating in a low duty cycle
KR100455014B1 (ko) * 1996-12-09 2004-11-06 톰슨 양방향 시프트 레지스터

Also Published As

Publication number Publication date
KR20020085205A (ko) 2002-11-16

Similar Documents

Publication Publication Date Title
KR100698239B1 (ko) 쉬프트 레지스터 회로
KR100438525B1 (ko) 쉬프트 레지스터 회로
KR100242244B1 (ko) 스캐닝 회로
KR100805538B1 (ko) 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
KR101107714B1 (ko) 쉬프트 레지스터 및 이의 구동방법
KR101039268B1 (ko) 시프트 레지스터 및 그 게이트 구동기
KR100685307B1 (ko) 쉬프트 레지스터
US7639217B2 (en) Scan driving circuit and organic light emitting display device using the same
US6339631B1 (en) Shift register
KR101552408B1 (ko) 주사 신호선 구동 회로 및 주사 신호선 구동 방법
KR100759686B1 (ko) 쉬프트 레지스터 회로
US6191779B1 (en) Liquid crystal display device, device for controlling drive of liquid crystal display device and D/A converting semiconductor device
US20130016084A1 (en) Shift register
GB2343067A (en) A shift register for driving an LCD pixel row
KR20080111233A (ko) 액정 표시 장치의 구동 장치와 이를 포함하는 액정 표시장치
KR101129614B1 (ko) 표시장치를 구비한 전자장치
KR20070057410A (ko) 쉬프트 레지스터
CN111292664B (zh) 栅极驱动电路、显示面板及其显示方法
US6906706B2 (en) Driving method of display panel and display device
KR20050011849A (ko) 쉬프트 레지스터
KR100328537B1 (ko) 전압 레벨 컨버터
KR100776500B1 (ko) 시프트 레지스터 회로
KR20030051209A (ko) 레벨 쉬프터를 갖는 쉬프트 레지스터
US6317344B1 (en) Electrical device with booster circuit
KR100196027B1 (ko) 표시장치 주사회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee