CN101527170B

CN101527170B - 移位寄存器以及液晶显示器

Info

Publication number: CN101527170B
Application number: CN2008100821224A
Authority: CN
Inventors: 朱益男; 黄明伟; 彭信维
Original assignee: Chunghwa Picture Tubes Ltd
Current assignee: Chunghwa Picture Tubes Ltd
Priority date: 2008-03-03
Filing date: 2008-03-03
Publication date: 2011-05-11
Anticipated expiration: 2028-03-03
Also published as: CN101527170A

Abstract

本发明提供一种具有简单电路结构并且可以延长整体电路的使用期限的移位寄存器以及相关的液晶显示器。移位寄存器包含有多数个串接的移位寄存单元，其中至少一移位寄存单元包含有：一输出端点、一第一开关元件、一第二开关元件、一第三开关元件、一第四开关元件、一第五开关元件以及一第六开关元件。此外，液晶显示器包含有多数条栅极输出信号线以及上述的移位寄存器，移位寄存器中的多数个串接的移位寄存单元分别耦接于多数条栅极输出信号线。

Description

移位寄存器以及液晶显示器

技术领域

本发明涉及一种移位寄存器以及液晶显示器，特别涉及一种具有简单电路结构并且可以延长整体电路的使用期限的移位寄存器以及相关的液晶显示器。

背景技术

请参考图1以及图2，图1所示出的为美国第5,410,583号专利(`583号专利)中关于移位寄存器的电路结构示意图，并且图2为图1中各个信号的信号时序示意图。其中，当信号C3为高电压电平时，电压源VDD会对节点P2充电，以将晶体管17以及晶体管19开启，来进而对输出端点进行一放电操作，并且关闭晶体管16。然而，节点P2的电压电平只有在一开始当输入信号INPUT将晶体管21开启后会被拉到VSS，在此之后节点P2的电压电平几乎都会维持在高电压电平，因此在节点P2的工作频率(duty)接近直流。一般而言，当节点P2的工作频率愈接近直流，薄膜晶体管(TFT)的阈值电压Vth向上偏移的速度就会变得愈快，而Vth变大最终将会导致电路的损坏。

请参考图3以及图4，图3所示出的为美国第20060146978公告号专利(`978公告号专利)中关于移位寄存器的电路结构示意图，并且图4为图3中各个信号以及各个节点的电压电平的信号时序示意图。`978公告号专利使用4组时钟信号以及9个晶体管T1、T2、T3、T4、T5、T6、T7、T8、T9来达成对节点Q以及节点Qb的控制，以使得节点Qb的电压电平具有周期性的高低变化效果，因此可以解决上述`583号专利的问题。然而，`978公告号专利的电路结构非常复杂，在实作上比较不容易实现，并且具有合格率不佳的风险。

发明内容

有鉴于此，本发明的目的之一在于提供一种具有简单电路结构并且可以延长整体电路的使用期限的移位寄存器以及相关的液晶显示器，以解决上述的问题。

依据本发明的一方面，其揭露一种移位寄存器，移位寄存器包含有多数个串接的移位寄存单元，其中，至少一移位寄存单元包含有：一输出端点、一第一开关元件、一第二开关元件、一第三开关元件、一第四开关元件、一第五开关元件以及一第六开关元件。第一开关元件包含有：一控制端点，耦接于一第一时钟信号；一第一端点，耦接于一第一节点；以及一第二端点，耦接于前一级移位寄存单元的一输出端点；第二开关元件包含有：一控制端点，耦接于第一时钟信号；一第一端点，耦接于一第二节点；以及一第二端点，耦接于一第一电压源；第三开关元件包含有：一控制端点，耦接于一第二时钟信号；一第一端点，耦接于一第二电压源；以及一第二端点，耦接于第二节点；第四开关元件包含有：一控制端点，耦接于下一级移位寄存单元的一输出端点；一第一端点，耦接于第二电压源；以及一第二端点，耦接于第一节点；第五开关元件包含有：一控制端点，耦接于第一节点；一第一端点，耦接于输出端点；以及一第二端点，耦接于一第三时钟信号；以及第六开关元件包含有：一控制端点，耦接于第二节点；一第一端点，耦接于第二电压源；以及一第二端点，耦接于输出端点。

依据本发明的另一方面，其揭露一种液晶显示器，液晶显示器包含有多数条栅极输出信号线以及一移位寄存器，移位寄存器包含有多数个串接的移位寄存单元，分别耦接于多数条栅极输出信号线，其中，至少一移位寄存单元包含有：一输出端点、一第一开关元件、一第二开关元件、一第三开关元件、一第四开关元件、一第五开关元件以及一第六开关元件。输出端点耦接于多数条栅极输出信号线中与移位寄存单元相对应的一栅极输出信号线；第一开关元件包含有：一控制端点，耦接于一第一时钟信号；一第一端点，耦接于一第一节点；以及一第二端点，耦接于前一级移位寄存单元的一输出端点；第二开关元件包含有：一控制端点，耦接于第一时钟信号；一第一端点，耦接于一第二节点；以及一第二端点，耦接于一第一电压源；第三开关元件包含有：一控制端点，耦接于一第二时钟信号；一第一端点，耦接于一第二电压源；以及一第二端点，耦接于第二节点；第四开关元件包含有：一控制端点，耦接于下一级移位寄存单元的一输出端点；一第一端点，耦接于第二电压源；以及一第二端点，耦接于第一节点；第五开关元件包含有：一控制端点，耦接于第一节点；一第一端点，耦接于输出端点；以及一第二端点，耦接于一第三时钟信号；以及第六开关元件包含有：一控制端点，耦接于第二节点；一第一端点，耦接于第二电压源；以及一第二端点，耦接于输出端点。

附图说明

图1所示出的是美国第5,410,583号专利中关于移位寄存器的电路结构示意图。

图2为图1中各个信号的信号时序示意图。

图3所示出的是美国第20060146978公告号专利中关于移位寄存器的电路结构示意图。

图4为图3中各个信号以及各个节点的电压电平的信号时序示意图。

图5所示出的是依据本发明的一实施例的用于一液晶显示装置中的一移位寄存器与一时钟产生器的简化方块示意图。

图6所示出的为图5中的移位寄存器的第n级移位寄存单元SRn的电路结构示意图。

图7为图5以及图6中第一时钟信号CLK1、第二时钟信号CLK2、第三时钟信号CLK3、第四时钟信号CLK4、前一级移位寄存单元的输出端点O的输出信号OUT(n-1)(亦即启动信号VSTART)、输出端点O的输出信号OUTn、下一级移位寄存单元的输出端点O的输出信号OUT(n+1)、第一节点A的电压电平以及第二节点B的电压电平的信号时序示意图。

附图符号说明

16、17、18、19、20、21、25、T1、T2、T3、T4、T5、T6、T7、T8、T9：晶体管

200：移位寄存器

300：时钟产生器

GL1、GL2、GL 3、GL4、...、GLn-1、GLn：栅极输出信号线

SR1：第一级移位寄存单元

SR2：第二级移位寄存单元

SR3：第三级移位寄存单元

SR4：第四级移位寄存单元

SRn：第n级移位寄存单元

Q1：第一开关元件

Q2：第二开关元件

Q3：第三开关元件

Q4：第四开关元件

Q5：第五开关元件

Q6：第六开关元件

C：电容。

具体实施方式

在本说明书以及后续的申请专利范围当中使用了某些词汇来指称特定的元件，而所属领域中具有通常知识者应可理解，硬件制造商可能会用不同的名词来称呼同一个元件，本说明书及后续的申请专利范围并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则，在通篇说明书及后续的请求项当中所提及的「包含有」为一开放式的用语，故应解释成「包含有但不限定于」。此外，「耦接」一词在此包含有任何直接及间接的电气连接手段，因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可以直接电气连接于该第二装置，或透过其它装置或连接手段间接地电气连接至该第二装置。

请参考图5，图5所示出的为依据本发明的一实施例的用于一液晶显示装置(未显示)中的一移位寄存器200与一时钟产生器300的简化方块示意图，其中，该液晶显示装置包含有多数条栅极输出信号线GL1、GL2、GL3、GL4、...、GLn-1、GLn，并且时钟产生器300是用于提供一第一时钟信号CLK1、一第二时钟信号CLK2、一第三时钟信号CLK3以及一第四时钟信号CLK4。如图5所示，移位寄存器200包含有多数个串接的移位寄存单元SR1、SR2、SR3、SR4、...、SRn-1、SRn，分别耦接于该多数条栅极输出信号线GL1、GL2、GL3、GL4、...、GLn-1、GLn以及时钟产生器300。另外，请再参考图6，图6所示出的为图5中的移位寄存器200的第n级移位寄存单元SRn的电路结构示意图，如图6所示，第n级移位寄存单元SRn包含有：一输出端点O、一电容C、一第一开关元件Q1、一第二开关元件Q2、一第三开关元件Q3、一第四开关元件Q4、一第五开关元件Q5以及一第六开关元件Q6，其中，输出端点O耦接于栅极输出信号线GLn，并且电容C耦接于输出端点O以及一第一节点A之间。此外，在本实施例的电路结构中，第一开关元件Q1、第二开关元件Q2、第三开关元件Q3、第四开关元件Q4、第五开关元件Q5以及第六开关元件Q6均为N型场效晶体管(例如NMOS场效晶体管)，其中，第一开关元件Q1包含有：一控制端点(亦即栅极)耦接于第一时钟信号CLK1；一第一端点(亦即源极)耦接于第一节点A；以及一第二端点(亦即漏极)耦接于前一级移位寄存单元的输出端点的一输出信号OUT(n-1)(亦即一启动信号VSTART)。第二开关元件Q2包含有：一控制端点(亦即栅极)耦接于第一时钟信号CLK1；一第一端点(亦即源极)耦接于一第二节点B；以及一第二端点(亦即漏极)耦接于一第一电压源VDD；第三开关元件Q3包含有：一控制端点(亦即栅极)耦接于一第二时钟信号CLK2；一第一端点(亦即源极)耦接于一第二电压源VSS；以及一第二端点(亦即漏极)耦接于第二节点B；第四开关元件Q4包含有：一控制端点(亦即栅极)耦接于下一级移位寄存单元(亦即移位寄存单元SR2)的输出端点的一输出信号OUT(n+1)；一第一端点(亦即源极)耦接于第二电压源VSS；以及一第二端点(亦即漏极)耦接于第一节点A；第五开关元件Q5包含有：一控制端点(亦即栅极)耦接于第一节点A；一第一端点(亦即源极)耦接于输出端点O；以及一第二端点(亦即漏极)耦接于一第三时钟信号CLK3；以及第六开关元件Q6包含有：一控制端点(亦即栅极)耦接于第二节点B；一第一端点(亦即源极)耦接于第二电压源VSS；以及一第二端点(亦即漏极)耦接于输出端点O。

另外，在此请注意，图5中的移位寄存单元SR1、SR2、SR3、SR4、...、SRn-1的电路结构均与移位寄存单元SRn相同，其中移位寄存单元SR1与其它的移位寄存单元SR2、SR3、SR4、...、SRn-1、SRn之间的差别只在于移位寄存单元SR2、SR3、SR4、...、SRn-1、SRn中个别的第一开关元件Q1的第二端点(亦即漏极)分别耦接于前一级移位寄存单元的输出端点O的输出信号OUT(n-1)所作为的一启动信号VSTART，而移位寄存单元SR1中第一开关元件Q1的第二端点(亦即漏极)耦接于一启动信号VSTART，所以为了简洁起见，就不在此多加赘述移位寄存单元SR1、SR2、SR3、SR4、...、SRn-1的电路结构。此外，在偶数级的移位寄存单元(例如移位寄存单元SR2、SR4、SR6等)中，第三开关元件Q3的控制端点(亦即栅极)耦接于第四时钟信号CLK4，而在奇数级的移位寄存单元(例如移位寄存单元SR1、SR3、SR5等)中，第三开关元件Q3的控制端点(亦即栅极)耦接于第二时钟信号CLK2。

请参考图7，图7为图5以及图6中第一时钟信号CLK1、第二时钟信号CLK2、第三时钟信号CLK3、第四时钟信号CLK4、前一级移位寄存单元的输出端点O的输出信号OUT(n-1)(亦即启动信号VSTART)、输出端点O的输出信号OUTn、下一级移位寄存单元的输出端点O的输出信号OUT(n+1)、第一节点A的电压电平以及第二节点B的电压电平的信号时序示意图。如图7所示，在第一时段区间T1中，启动信号VSTART为低电压电平，此时第一开关元件Q1、第二开关元件Q2、第三开关元件Q3、第四开关元件Q4、第五开关元件Q5以及第六开关元件Q6均未被开启，并且第二节点B是维持在上一个时段区间的状态(亦即维持高电压电平)，而且此时输出端点O没有输出。

在第二时段区间T2中，启动信号VSTART转变为高电压电平，与此同时第一时钟信号CLK1为高电压电平并且第三时钟信号CLK3为低电压电平，因此第一开关元件Q1以及第二开关元件Q2就会被开启，而第一节点A则会开始充电，并且第二节点B是维持在高电压电平。

在第三时段区间T3中，第一节点A会受到电容C的靴带效应(bootstrapeffect)影响而充电至高电压电平，所以此时第五开关元件Q5就会被开启，而且输出端点O会输出第三时钟信号CLK3的高电压电平(亦即输出信号OUTn)，以将第n条栅极输出信号线GLn打开，并且同时将第三时钟信号CLK3的高电压电平输入至下一级移位寄存单元SR2中第一开关元件Q1的第二端点(亦即漏极)以作为移位寄存单元SR2的启动信号VSTART；与此同时，第二时钟信号CLK2的高电压电平会将第三开关元件Q3开启，使得第二节点B的电压电平会被拉到第二电压源VSS的电压电平(亦即低电压电平)，所以此时第六开关元件Q6会被关闭以确保输出端点O的输出信号OUTn不会受到第二电压源VSS的影响。

在第四时段区间T4中，第一时钟信号CLK1为高电压电平，所以第一开关元件Q1以及第二开关元件Q2就会被开启，而此时启动信号VSTART没有输入，并且第一电压源VDD会对第二节点B充电，以将第六开关元件Q6开启，与此同时，输出端点O的输出信号OUTn就会被拉到第二电压源VSS的电压电平(亦即低电压电平)，以将第一条栅极输出信号线GL1关闭，并且下一级的输出信号OUT(n+1)会将第四开关元件Q4开启，使得第一节点A的电压电平会被拉到第二电压源VSS的电压电平(亦即低电压电平)，以将第五开关元件Q5关闭。

在第五时段区间T5中，第一时钟信号CLK1以及第二时钟信号CLK2均为低电压电平，所以此时第一开关元件Q1、第二开关元件Q2、第三开关元件Q3、第四开关元件Q4、第五开关元件Q5以及第六开关元件Q6均未被开启，并且第二节点B是维持在上一个时段区间的状态(亦即维持高电压电平)，而且此时输出端点O没有输出。

如上所述，依此不断地重复第二时段区间T2、第三时段区间T3、第四时段区间T4以及第五时段区间T5的步骤，就可以对第二节点B作周期性充放电的操作，藉以释放累积电压来减缓薄膜晶体管(TFT)的阈值电压Vth的偏移曲线，以进而延长整体电路的使用期限。

综上所述，本发明所揭露的使用于液晶显示器中的移位寄存器具有简单电路结构并且可以延长整体电路的使用期限，因此能够解决现有技术的问题与缺点。

以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims

1.一种移位寄存器，包含有：

多数个串接的移位寄存单元，其中，至少一移位寄存单元包含有：

输出端点；

第一开关元件，包含有：

控制端点，耦接于一第一时钟信号；

第一端点，耦接于一第一节点；以及

第二端点，耦接于前一级移位寄存单元的一输出端点；

第二开关元件，包含有：

控制端点，耦接于该第一时钟信号；

第一端点，耦接于一第二节点；以及

第二端点，耦接于一第一电压源；

第三开关元件，包含有：

控制端点，耦接于一第二时钟信号；

第一端点，耦接于一第二电压源；以及

第二端点，耦接于该第二节点；

第四开关元件，包含有：

控制端点，耦接于下一级移位寄存单元的一输出端点；

第一端点，耦接于该第二电压源；以及

第二端点，耦接于该第一节点；

第五开关元件，包含有：

控制端点，耦接于该第一节点；

第一端点，耦接于本级的该输出端点；以及

第二端点，耦接于一第三时钟信号；以及

第六开关元件，包含有：

控制端点，耦接于该第二节点；

第一端点，耦接于该第二电压源；以及

第二端点，耦接于本级的该输出端点。

2.如权利要求1所述的移位寄存器，还包含有：

电容，耦接于本级的该输出端点与该第一节点之间。

3.如权利要求1所述的移位寄存器，其中，该第一开关元件、该第二开关元件、该第三开关元件、该第四开关元件、该第五开关元件以及该第六开关元件均为晶体管。

4.如权利要求3所述的移位寄存器，其中，该第一开关元件、该第二开关元件、该第三开关元件、该第四开关元件、该第五开关元件以及该第六开关元件均为N型场效晶体管。

5.如权利要求1所述的移位寄存器，其中，该第一或第三时钟信号具有相同周期但彼此反相，该第二时钟信号是与该第一、或第三时钟信号中特定时钟信号同步，以及该第二时钟信号的周期是该特定时钟信号的周期的两倍。

6.一种液晶显示器，包含有：

多数条栅极输出信号线；以及

移位寄存器，包含有多数个串接的移位寄存单元，分别耦接于该多数条栅极输出信号线，其中，至少一移位寄存单元包含有：

输出端点，耦接于该多数条栅极输出信号线中与该移位寄存单元相对应的一栅极输出信号线；

第一开关元件，包含有：

控制端点，耦接于一第一时钟信号；

第一端点，耦接于一第一节点；以及

第二端点，耦接于前一级移位寄存单元的一输出端点；

第二开关元件，包含有：

控制端点，耦接于该第一时钟信号；

第一端点，耦接于一第二节点；以及

第二端点，耦接于一第一电压源；

第三开关元件，包含有：

控制端点，耦接于一第二时钟信号；

第一端点，耦接于一第二电压源；以及

第二端点，耦接于该第二节点；

第四开关元件，包含有：

控制端点，耦接于下一级移位寄存单元的一输出端点；

第一端点，耦接于该第二电压源；以及

第二端点，耦接于该第一节点；

第五开关元件，包含有：

控制端点，耦接于该第一节点；

第一端点，耦接于本级的该输出端点；以及

第二端点，耦接于一第三时钟信号；以及

第六开关元件，包含有：

控制端点，耦接于该第二节点；

第一端点，耦接于该第二电压源；以及

第二端点，耦接于本级的该输出端点。

7.如权利要求6所述的液晶显示器，其中，该移位寄存器还包含有：

电容，耦接于本级的该输出端点与该第一节点之间。

8.如权利要求6所述的液晶显示器，其中，该第一开关元件、该第二开关元件、该第三开关元件、该第四开关元件、该第五开关元件以及该第六开关元件均为晶体管。

9.如权利要求8所述的液晶显示器，其中，该第一开关元件、该第二开关元件、该第三开关元件、该第四开关元件、该第五开关元件以及该第六开关元件均为N型场效晶体管。

10.如权利要求6所述的液晶显示器，其中，该第一时钟信号与该第三时钟信号具有相同周期但彼此反相，该第二时钟信号是与该第一、或第三时钟信号中特定时钟信号同步，以及该第二时钟信号的周期是该特定时钟信号的周期的两倍。