CN101409055B - 平面显示器及其驱动方法 - Google Patents

Abstract

本发明涉及一种平面显示器及其驱动方法，其中该平面显示器包括玻璃基板、第一栅极驱动器、第二栅极驱动器、第一信号产生器及第二信号产生器。玻璃基板包括多个像素。第一栅极驱动器位于玻璃基板的第一侧，且具有非晶硅栅极结构及N+1个移位寄存器，N为正整数。第二栅极驱动器位于玻璃基板的第二侧，且具有非晶硅栅极结构及N+1个移位寄存器。第一信号产生器用以在奇数序显示时序阶段控制第一栅极驱动器，使得第一栅极驱动器驱动多个像素。第二信号产生器用以在偶数序显示时序阶段控制第二栅极驱动器，使得第二栅极驱动器驱动多个像素。

Description

平面显示器及其驱动方法

技术领域

本发明涉及一种平面显示器及其驱动方法，且特别在涉及一种可以避免或解决移位寄存器发生问题的平面显示器及其驱动方法。 

背景技术

薄膜晶体管液晶显示器(TFT-LCD)的特性在于光源大都来自背面，需要使用玻璃作为基板。在应用领域为主动式液晶显示器时，必须在玻璃上使用半导体工艺制作晶体管作为开关。因此，易于大面积沉积且与玻璃有良好附着的非晶硅(Amorphous Si)，就常被使用在工艺中。请参照图1，其示出传统薄膜晶体管液晶显示器的示意图。薄膜晶体管液晶显示器10中，时序控制器(未示出在图1中)用以输出数据，其中，利用显示阵列电路的源极驱动器14来接收并写入数据，及利用非晶硅栅极驱动器12来选择写入数据所需的行列，以驱动玻璃基板16上相对应的像素。 

请参照图2，其是示出非晶硅栅极驱动器的方块图。非晶硅栅极驱动器12内具有多个移位寄存器11n(n＝1～N+1)。请参照图3，其是示出图2中移位寄存器11n的电路图。其中，n为1～N+1的正整数。在移位寄存器11n中，第三晶体管M3及第七晶体管M7长时间被导通。唯有当移位寄存器11n被上一级的移位寄存器11n-1触发以输出第n输出信号OUTn时，第三晶体管M3及第七晶体管M7才被截止。由于第三晶体管M3及第七晶体管M7长时间被导通，故第三晶体管M3及第七晶体管M7的临界电压会产生偏移。在长时间后，临界电压偏移过大的第三晶体管M3及第七晶体管M7 会导致移位寄存器11n产生功能失效(function fail)的问题。 

发明内容

本发明涉及一种平面显示器及其驱动方法，利用不同的栅极驱动器在不同的显示时序阶段驱动像素，并对晶体管进行补偿的动作，或利用附加修复线在平面显示器，以解决移位寄存器产生功能失效的问题。 

根据本发明的第一方面，提出一种平面显示器，包括： 

玻璃基板，包括多个像素； 

第一栅极驱动器，其位于所述玻璃基板的第一侧，且具有非晶硅栅极结构，所述第一栅极驱动器具有N+1个移位寄存器，N为正整数； 

第二栅极驱动器，其位于所述玻璃基板的第二侧，且具有所述非晶硅栅极结构，所述第二栅极驱动器具有N+1个移位寄存器； 

第一信号产生器，其用以在奇数序显示时序阶段控制所述第一栅极驱动器，使得所述第一栅极驱动器驱动该些多个像素；以及 

第二信号产生器，其用以在偶数序显示时序阶段控制所述第二栅极驱动器，使得所述第二栅极驱动器驱动该些多个像素， 

其中所述第一信号产生器输出高工作电压、低工作电压、第一起始信号、第一控制信号、第二控制信号及第三控制信号至所述第一栅极驱动器，所述第二信号产生器输出所述高工作电压、所述低工作电压、第二起始信号、第四控制信号、第五控制信号及第六控制信号至所述第二栅极驱动器，所述第二起始信号较所述第一起始信号慢半个周期， 

其中所述第一栅极驱动器的第n个移位寄存器包括： 

第一晶体管，其生成于所述玻璃基板上，所述第一 晶体管的控制端接收所述第一栅极驱动器的第n-1个移位寄存器的第n-1输出信号，所述第一晶体管的第一端耦合到所述第一晶体管的控制端； 

第二晶体管，生成于所述玻璃基板上，所述第二晶体管的控制端接收所述第一栅极驱动器的第n+1个移位寄存器的第n+1输出信号，所述第二晶体管的第一端耦合到所述第一晶体管的第二端，所述第二晶体管的第二端接收所述低工作电压； 

第三晶体管，其生成于所述玻璃基板上，所述第三晶体管的第二端耦合到所述第三控制信号； 

第四晶体管，其生成于所述玻璃基板上，所述第四晶体管的第一端接收所述高工作电压，所述第四晶体管的控制端耦合到所述第四晶体管的第一端； 

第五晶体管，其生成于所述玻璃基板上，所述第五晶体管的控制端耦合到所述第三晶体管的第一端，所述第五晶体管的第一端耦合到所述第四晶体管的第二端及所述第三晶体管的控制端，所述第五晶体管的第二端接收所述低工作电压； 

电容； 

第六晶体管，其生成于所述玻璃基板上，所述第六晶体管的控制端耦合到所述电容的第一端，所述第六晶体管的第一端接收第M时钟信号，所述第六晶体管的第二端耦合到所述电容的第二端，所述第六晶体管的控制端耦接至所述第三晶体管的第一端，其中，n为奇数时，M＝1，n为偶数时，M＝2，第一时钟信号与第二时钟信号互为反相； 

第七晶体管，其生成于所述玻璃基板上，所述第七晶体管的控制端耦合到所述第五晶体管的第一端，所述第七晶体管的第一端耦合到所述第六晶体管的第二端且输出第n输出信号，所述第七晶体管的第二端接收所述第三控制信号； 

第八晶体管，其生成于所述玻璃基板上，所述第八晶体管的控制端接收所述第二控制信号，所述第八晶体管的第一端耦合到所述第一晶体管的第二端，所述第八晶体管的第二端耦合到所述第三晶体管的第一端； 

第九晶体管，其生成于所述玻璃基板上，所述第九晶体管的控制端接收所述第一控制信号，所述第九晶体管的第一端接收所述低工作电压，所述第九晶体管的第二端耦合到所述第六晶体管的控制端；以及 

第十晶体管，其生成于所述玻璃基板上，所述第十晶体管的控制端接收所述第一控制信号，所述第十晶体管的第一端耦合到所述第七晶体管的控制端，所述第十晶体管的第二端接收所述低工作电压； 

其中，n为1～N+1的正整数； 

其中，在所述奇数序显示时序阶段，所述第一控制信号及所述第三控制信号的电压电平为所述低工作电压，所述第二控制信号的电压电平为所述高工作电压，所述第七晶体管的第一端输出所述第n输出信号以驱动相对应的像素；而在所述偶数序显示时序阶段，所述第一控制信号及所述第三控制信号的电压电平为所述高工作电压，所述第二控制信号的电压电平为所述低工作电压，所述第三晶体管及所述第七晶体管的第二端接收所述高工作电压，所述第三晶体管及所述第七晶体管的第一端接收所述低工作电压，所述第三晶体管及所述第七晶体管被补偿。 

根据本发明的第二方面，提出一种平面显示器，包括玻璃基板、栅极驱动器以及第一修复线。玻璃基板包括多个像素。栅极驱动器位于玻璃基板上，且具有非晶硅栅极结构。栅极驱动器具有N+1个移位寄存器，N为正整数。第n个移位寄存器具有输出端输出第n输出信号以驱动相对应的像素，n为1～N+1的正整数。其中，当第n个移位寄存器的功能失效，第n个移位寄存器的输出端与相对应的像素隔 离，第一修复线传送第三起始信号以驱动相对应的像素，第三起始信号相同于第n输出信号。 

根据本发明的第三方面，提出一种平面显示器驱动方法。所述平面显示器具有玻璃基板，所述玻璃基板包括多个像素、第一栅极驱动器与第二栅极驱动器，所述第一栅极驱动器与所述第二栅极驱动器具有非晶硅栅极架构，且各自具有N+1个移位寄存器，N为正整数，该些移位寄存器包括多个晶体管。所述平面显示器驱动方法包括： 

在奇数序显示时序阶段控制所述第一栅极驱动器，使得所述第一栅极驱动器驱动该些像素，并补偿所述第二栅极驱动器中移位寄存器的晶体管；以及 

在偶数序显示时序阶段控制所述第二栅极驱动器，使得所述第二栅极驱动器驱动该些像素，并补偿所述第一栅极驱动器中移位寄存器的晶体管， 

其中利用第一信号产生器在所述奇数序显示时序阶段控制所述第一栅极驱动器，且所述第一信号产生器输出高工作电压、低工作电压、第一起始信号、第一控制信号、第二控制信号及第三控制信号至所述第一栅极驱动器，并利用第二信号产生器在所述偶数序显示时序阶段控制所述第二栅极驱动器，所述第二信号产生器输出所述高工作电压、所述低工作电压、第二起始信号、第四控制信号、第五控制信号及第六控制信号至所述第二栅极驱动器，所述第二起始信号较所述第一起始信号慢半个周期， 

其中所述第一栅极驱动器的第n个移位寄存器包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、电容、第六晶体管、第七晶体管、第八晶体管、第九晶体管以及第十晶体管；所述第一晶体管生成于所述玻璃基板上，所述第一晶体管的控制端接收所述第一栅极驱动器的第n-1个移位寄存器的第n-1输出信号，所述第一晶体管的第一端耦合到所述第一晶体管的控制端；所述第二晶体管 生成于所述玻璃基板上，所述第二晶体管的控制端接收所述第一栅极驱动器的第n+1个移位寄存器的第n+1输出信号，所述第二晶体管的第一端耦合到所述第一晶体管的第二端，所述第二晶体管的第二端接收所述低工作电压；所述第三晶体管生成于所述玻璃基板上，所述第三晶体管的第二端耦合到所述第三控制信号；所述第四晶体管生成于所述玻璃基板上，所述第四晶体管的第一端接收所述高工作电压，所述第四晶体管的控制端耦合到所述第四晶体管的第一端；所述第五晶体管生成于所述玻璃基板上，所述第五晶体管的控制端耦合到所述第三晶体管的第一端，所述第五晶体管的第一端耦合到所述第四晶体管的第二端及所述第三晶体管的控制端，所述第五晶体管的第二端接收所述低工作电压；所述第六晶体管生成于所述玻璃基板上，所述第六晶体管的控制端耦合到所述电容的第一端，所述第六晶体管的第一端接收一第M时钟信号，所述第六晶体管的第二端耦合到所述电容的第二端，所述第六晶体管的控制端耦接至所述第三晶体管的第一端，其中，n为奇数时，M＝1，n为偶数时，M＝2，第一时钟信号与第二时钟信号互为反相；所述第七晶体管生成于所述玻璃基板上，所述第七晶体管的控制端耦合到所述第五晶体管的第一端，所述第七晶体管的第一端耦合到所述第六晶体管的第二端且输出第n输出信号，所述第七晶体管的第二端接收所述第三控制信号；所述第八晶体管生成于所述玻璃基板上，所述第八晶体管的控制端接收所述第二控制信号，所述第八晶体管的第一端耦合到所述第一晶体管的第二端，所述第八晶体管的第二端耦合到所述第三晶体管的第一端；所述第九晶体管生成于所述玻璃基板上，所述第九晶体管的控制端接收所述第一控制信号，所述第九晶体管的第一端接收所述低工作电压，所述第九晶体管的第二端耦合到所述第六晶体管的控制端；所述第十晶体管生成于所述玻璃基板上，所述第十晶体管的控制端接收所述第一控制信号， 所述第十晶体管的第一端耦合到所述第七晶体管的控制端，所述第十晶体管的第二端接收所述低工作电压；其中，n为1～N+1的正整数， 

其中，在所述奇数序显示时序阶段，所述第一控制信号及所述第三控制信号的电压电平为所述低工作电压，所述第二控制信号的电压电平为所述高工作电压，所述第七晶体管的第一端输出所述第n输出信号以驱动相对应的像素；而在所述偶数序显示时序阶段，所述第一控制信号及所述第三控制信号的电压电平为所述高工作电压，所述第二控制信号的电压电平为所述低工作电压，所述第三晶体管及所述第七晶体管的第二端接收所述高工作电压，所述第三晶体管及所述第七晶体管的第一端接收所述低工作电压，所述第三晶体管及所述第七晶体管被补偿。 

附图说明

图1示出传统薄膜晶体管液晶显示器的示意图； 

图2示出非晶硅栅极驱动器的方块图； 

图3示出图2中移位寄存器11n的电路图； 

图4示出依照本发明优选实施例的平面显示器的示意图； 

图5示出图4中第一栅极驱动器42的方块图； 

图6示出图4中第二栅极驱动器43的方块图； 

图7示出图5中的移位寄存器42x的电路图； 

图8示出图7中的移位寄存器42x的时序图； 

图9A示出依照本发明优选实施例的晶体管的电流-电压曲线图； 

图9B示出依照本发明优选实施例的晶体管的另一电流-电压曲线图； 

图10示出图6中的移位寄存器43y的电路图； 

图11示出依照本发明优选实施例的平面显示器的另一 例的示意图。 

具体实施方式

为让本发明的上述内容能更明显易懂，下文特举一优选实施例，并配合附图，作详细说明如下： 

本发明提出一种平面显示器及其驱动方法，在不同的显示时序阶段利用不同的栅极驱动器驱动像素，使得晶体管可以获得补偿，或利用附加修复线在平面显示器，以解决移位寄存器产生功能失效的问题。 

请参照图4，其示出依照本发明优选实施例的平面显示器的示意图。平面显示器40包括玻璃基板46、第一栅极驱动器42、第二栅极驱动器43、源极驱动器44、第一信号产生器48以及第二信号产生器49。玻璃基板46包括多个像素(未示出在图4中)。时序控制器(未示出在图4中)用以输出数据，其中，利用显示阵列电路的源极驱动器44来接收并写入数据，及利用第一栅极驱动器42及第二栅极驱动器43来选择写入数据的行列，以驱动玻璃基板46上相对应的像素。 

第一栅极驱动器42位于玻璃基板46的第一侧，例如为左侧。第一栅极驱动器42具有非晶硅栅极(Amorphous Silicon Gate，ASG)结构。第一栅极驱动器具有N+1个移位寄存器，N为正整数。第二栅极驱动器43位于玻璃基板46的第二侧，例如为右侧。第二栅极驱动器43亦具有非晶硅栅极结构，且第二栅极驱动器亦具有N+1个移位寄存器。第一信号产生器48用以在奇数序显示时序阶段控制第一栅极驱动器42，使得第一栅极驱动器42驱动玻璃基板46上相对应的像素。第二信号产生器49用以在偶数序显示时序阶段控制第二栅极驱动器43，使得第二栅极驱动器43驱动玻璃基板46上相对应的像素。 

请参照图5及图6，图5示出图4中第一栅极驱动器42 的方块图，图6示出图4中第二栅极驱动器43的方块图。第一栅极驱动器42及第二栅极驱动器43均为非晶硅栅极驱动器，其内的晶体管均生成在玻璃基板之上以节省成本。第一栅极驱动器42具有N+1个移位寄存器42x(x＝1～N+1)，N为正整数，第二栅极驱动器43亦具有N+1个移位寄存器43y(y＝1～N+1)。第一信号产生器48输出高工作电压VDD、低工作电压VSS、第一起始信号STV1、第一控制信号S1、第二控制信号S2及第三控制信号S3至第一栅极驱动器42。其中，高工作电压VDD约为21～29伏特，低工作电压约为-5～-6伏特。第二信号产生器49输出高工作电压VDD、低工作电压VSS、第二起始信号STV2、第四控制信号S4、第五控制信号S5及第六控制信号S6至第二栅极驱动器43。第二起始信号STV2较第一起始信号STV1慢半个周期。 

请参照图7，其示出图5中的移位寄存器42x的电路图。移位寄存器42x包括第一晶体管M1～第十晶体管M10以及电容C。第一晶体管M1生成于玻璃基板46上，第一晶体管M1的控制端接收第一栅极驱动器42的第x-1个移位寄存器42x-1的第x-1输出信号OUTx-1，第一晶体管M1的第一端耦合到第一晶体管M1的控制端。第二晶体管M2生成于玻璃基板46上，第二晶体管M2的控制端接收第一栅极驱动器42的第x+1个移位寄存器42x+1的第x+1输出信号OUTx+1，第二晶体管M2的第一端耦合到第一晶体管M1的第二端，第二晶体管M2的第二端接收低工作电压VSS。 

第三晶体管M3生成于玻璃基板46上，第三晶体管M3的第二端耦合到第三控制信号S3。第四晶体管M4生成于玻璃基板46上，第四晶体管M4的第一端接收高工作电压VDD，第四晶体管M4的控制端耦合到第四晶体管M4的第一端。第五晶体管M5生成于玻璃基板46上，第五晶体管M5的控制端耦合到第三晶体管M3的第一端，第五晶体管M5的第一端耦合到第四晶体管M4的第二端，第五晶体管M5的第二端接 收低工作电压VSS。 

第六晶体管M6生成于玻璃基板46上，第六晶体管M6的控制端耦合到电容C的第一端，第六晶体管M6的第一端接收第M时钟信号，第六晶体管M6的第二端耦合到电容C的第二端。其中，n为奇数时，第六晶体管M6的第一端接收第一时钟信号CK1，n为偶数时，第六晶体管M6的第一端接收第二时钟信号CK2。第一时钟信号CK1与第二时钟信号CK2互为反相。第七晶体管M7生成于玻璃基板46上，第七晶体管M7的控制端耦合到第五晶体管M5的第一端，第七晶体管M7的第一端耦合到第六晶体管M6的第二端且输出第x输出信号OUTx，第七晶体管M7的第二端接收第三控制信号S3。 

第八晶体管M8生成于玻璃基板46上，第八晶体管M8的控制端接收第二控制信号S2，第八晶体管M8的第一端耦合到第一晶体管M1的第二端，第八晶体管M8的第二端耦合到第三晶体管M3的第一端。第九晶体管M9生成于玻璃基板46上，第九晶体管M9的控制端接收第一控制信号S1，第九晶体管M9的第一端接收低工作电压VSS，第九晶体管M9的第二端耦合到第六晶体管M6的控制端。第十晶体管M10生成于玻璃基板46上，第十晶体管M10的控制端接收第一控制信号S1，第十晶体管M10的第一端耦合到第七晶体管M7的控制端，第十晶体管M10的第二端接收低工作电压VSS。相较于传统的移位寄存器11n，移位寄存器42x多了第八晶体管M8、第九晶体管M9及第十晶体管M10。 

请参照图8，其示出图7中的移位寄存器42x的时序图。在此，假设x为奇数。在奇数序显示时序阶段T_odd，第一控制信号S1及第三控制信号S3的电压电平为低工作电压VSS，第九晶体管M9及第十晶体管M10不导通。第二控制信号S2的电压电平为高工作电压VDD，第八晶体管M8导通。此时，移位寄存器42x的运作相同于传统的移位寄存器11n。 

当轮到移位寄存器42x被激活时，经由移位寄存器42x-1的第x-1输出信号OUTx-1触发，节点P1的电压电平为高工作电压VDD以导通第六晶体管M6，并且节点P1的电压电平更被推升以使得第六晶体管M6得以流通更大的电流，使得第一时钟信号CK1可以顺利地由第七晶体管M7的第一端输出为第x输出信号OUTx以驱动相对应的像素，节点P2的电压电平为低工作电压VSS。 

从图8中可以观察得知，在奇数序显示时序阶段T_odd，除了当移位寄存器42x被激活的时间外，节点P2的电压电平均为高工作电压VDD，第三晶体管M3及第七晶体管M7被长时间导通，其临界电压会产生偏移，而第三晶体管M3及第七晶体管M7的电流-电压曲线会往右漂移。请参照图9A，其示出依照本发明优选实施例的晶体管的电流-电压曲线图。在长时间之后，第三晶体管M3及第七晶体管M7会需要更大的栅极电压才能驱动相同的电流。 

在偶数序显示时序阶段T_even，第一控制信号S1及第三控制信号S3的电压电平转换为高工作电压VDD，第二控制信号S2的电压电平转换为低工作电压VSS。此时，第八晶体管M8截止，第x-1输出信号OUTx-1不再对移位寄存器42x产生影响。另外，因为第九晶体管M9及第十晶体管M10导通，节点P1的电压电平仍维持在低工作电压VSS，而节点P2的电压电平则转换为低工作电压VSS。此时，第三晶体管M3及第七晶体管M7的第二端接收高工作电压VDD，第三晶体管M3及第七晶体管M7的第一端接收低工作电压VSS。请参照图9B，其示出依照本发明优选实施例的晶体管的另一电流-电压曲线图。第三晶体管M3及第七晶体管M7的电流-电压曲线会往左漂移，因此在偶数序显示时序阶段T_even，第三晶体管M3及第七晶体管M7被补偿。 

请参照图10，其示出图6中的移位寄存器43y的电路图。移位寄存器43y的结构及操作原理相似于移位寄存器 42x，故在此不再重述。移位寄存器43y在偶数序显示时序阶段T_even输出第y输出信号OUTy以驱动相对应的像素，并且在奇数序显示时序阶段T_odd对第三晶体管M3及第七晶体管M7进行补偿的动作。 

本发明还公开一种平面显示器驱动方法，其应用在平面显示器，此平面显示器具有玻璃基板，玻璃基板包括多个像素、第一栅极驱动器与第二栅极驱动器。其中，第一栅极驱动器与第二栅极驱动器均具有非晶硅栅极架构，且各自具有N+1个移位寄存器，N为正整数。此些移位寄存器均包括多个晶体管。此平面显示器驱动方法包括，首先，在奇数序显示时序阶段控制第一栅极驱动器，使得第一栅极驱动器驱动像素，并补偿第二栅极驱动器中移位寄存器的晶体管。随后，在偶数序显示时序阶段控制第二栅极驱动器，使得第二栅极驱动器驱动像素，并补偿第一栅极驱动器中移位寄存器的晶体管。上述的平面显示器驱动方法，其详细运作原理已叙述在先前所述的平面显示器40中，故在此不再重述。 

此外，本发明还公开一种平面显示器，以解决当移位寄存器为功能失效时的问题。请参照图11，其示出依照本发明优选实施例的平面显示器的另一例的示意图。图11以两个移位寄存器发生功能失效为例做说明，但并不限于此。平面显示器1100包括玻璃基板1106、栅极驱动器1102、第一修复线RL1以及第二修复线RL2。玻璃基板1106包括多个像素(未示出在图11中)。栅极驱动器1102位于玻璃基板1106上，且具有非晶硅栅极结构。栅极驱动器1102具有N+1个移位寄存器1111～111N+1，N为正整数。第n个移位寄存器具有输出端，输出第n输出信号OUTn以驱动相对应的像素，n为1～N+1的正整数。 

当移位寄存器1112发生功能失效，则移位寄存器1112的输出端与相对应的像素隔离，亦即将A点烧断，再将B点烧熔。然后时序控制器(图中未示出)将会经由第一修复线 RL1传送第三起始信号STV3为第二输出信号OUT2，以驱动相对应的像素。同理，当移位寄存器111N发生功能失效，则移位寄存器111N的输出端与相对应的像素隔离，亦即将C点烧断，再将D点烧熔。然后时序控制器将会经由第二修复线RL2传送第四起始信号STV4为第N输出信号OUTN，以驱动相对应的像素。如此一来，平面显示器1100将不需更换玻璃基板1106，即可正常运作。 

本发明上述实施例所公开的平面显示器及其驱动方法，利用两个非晶硅栅极驱动器，在不同的显示时序阶段交互驱动像素并对晶体管进行补偿的动作，使得晶体管的电流-电压曲线不会产生偏移过多的问题，晶体管得以正常操作，移位寄存器不会发生功能失效的问题。此外，当移位寄存器发生功能失效时，则利用附加修复线在平面显示器，由时序控制器驱动在适当的时间相对应的像素，解决移位寄存器产生功能失效的问题。 

综上所述，虽然本发明已以优选实施例公开如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附的权利要求所定义的为准。 

Claims (4)

1.一种平面显示器，包括：

玻璃基板，包括多个像素；

第一栅极驱动器，其位于所述玻璃基板的第一侧，且具有非晶硅栅极结构，所述第一栅极驱动器具有N+1个移位寄存器，N为正整数；

第二栅极驱动器，其位于所述玻璃基板的第二侧，且具有所述非晶硅栅极结构，所述第二栅极驱动器具有N+1个移位寄存器；

第一信号产生器，其用以在奇数序显示时序阶段控制所述第一栅极驱动器，使得所述第一栅极驱动器驱动该些多个像素；以及

第二信号产生器，其用以在偶数序显示时序阶段控制所述第二栅极驱动器，使得所述第二栅极驱动器驱动该些多个像素，

其中所述第一信号产生器输出高工作电压、低工作电压、第一起始信号、第一控制信号、第二控制信号及第三控制信号至所述第一栅极驱动器，所述第二信号产生器输出所述高工作电压、所述低工作电压、第二起始信号、第四控制信号、第五控制信号及第六控制信号至所述第二栅极驱动器，所述第二起始信号较所述第一起始信号慢半个周期，

其中所述第一栅极驱动器的第n个移位寄存器包括：

第一晶体管，其生成于所述玻璃基板上，所述第一晶体管的控制端接收所述第一栅极驱动器的第n-1个移位寄存器的第n-1输出信号，所述第一晶体管的第一端耦合到所述第一晶体管的控制端；

第二晶体管，生成于所述玻璃基板上，所述第二晶体管的控制端接收所述第一栅极驱动器的第n+1个移位寄存器的第n+1输出信号，所述第二晶体管的第一端耦合到所述第一晶体管的第二端，所述第二晶体管的第二端接收所述低工作电压；

第三晶体管，其生成于所述玻璃基板上，所述第三晶体管的第二端耦合到所述第三控制信号；

第四晶体管，其生成于所述玻璃基板上，所述第四晶体管的第一端接收所述高工作电压，所述第四晶体管的控制端耦合到所述第四晶体管的第一端；

第五晶体管，其生成于所述玻璃基板上，所述第五晶体管的控制端耦合到所述第三晶体管的第一端，所述第五晶体管的第一端耦合到所述第四晶体管的第二端及所述第三晶体管的控制端，所述第五晶体管的第二端接收所述低工作电压；

电容；

第六晶体管，其生成于所述玻璃基板上，所述第六晶体管的控制端耦合到所述电容的第一端，所述第六晶体管的第一端接收第M时钟信号，所述第六晶体管的第二端耦合到所述电容的第二端，所述第六晶体管的控制端耦接至所述第三晶体管的第一端，其中，n为奇数时，M＝1，n为偶数时，M＝2，第一时钟信号与第二时钟信号互为反相；

第七晶体管，其生成于所述玻璃基板上，所述第七晶体管的控制端耦合到所述第五晶体管的第一端，所述第七晶体管的第一端耦合到所述第六晶体管的第二端且输出第n输出信号，所述第七晶体管的第二端接收所述第三控制信号；

第八晶体管，其生成于所述玻璃基板上，所述第八晶体管的控制端接收所述第二控制信号，所述第八晶体管的第一端耦合到所述第一晶体管的第二端，所述第八晶体管的第二端耦合到所述第三晶体管的第一端；

第九晶体管，其生成于所述玻璃基板上，所述第九晶体管的控制端接收所述第一控制信号，所述第九晶体管的第一端接收所述低工作电压，所述第九晶体管的第二端耦合到所述第六晶体管的控制端；以及

第十晶体管，其生成于所述玻璃基板上，所述第十晶体管的控制端接收所述第一控制信号，所述第十晶体管的第一端耦合到所述第七晶体管的控制端，所述第十晶体管的第二端接收所述低工作电压；

其中，n为1～N+1的正整数；

其中，在所述奇数序显示时序阶段，所述第一控制信号及所述第三控制信号的电压电平为所述低工作电压，所述第二控制信号的电压电平为所述高工作电压，所述第七晶体管的第一端输出所述第n输出信号以驱动相对应的像素；而在所述偶数序显示时序阶段，所述第一控制信号及所述第三控制信号的电压电平为所述高工作电压，所述第二控制信号的电压电平为所述低工作电压，所述第三晶体管及所述第七晶体管的第二端接收所述高工作电压，所述第三晶体管及所述第七晶体管的第一端接收所述低工作电压，所述第三晶体管及所述第七晶体管被补偿。

2.如权利要求1所述的平面显示器，其中所述第二栅极驱动器的第n个移位寄存器包括：

第一晶体管，其生成于所述玻璃基板上，所述第一晶体管的控制端接收所述第二栅极驱动器的第n-1个移位寄存器的第n-1输出信号，所述第一晶体管的第一端耦合到所述第一晶体管的控制端；

第二晶体管，其生成于所述玻璃基板上，所述第二晶体管的控制端接收所述第二栅极驱动器的第n+1个移位寄存器的第n+1输出信号，所述第二晶体管的第一端耦合到所述第一晶体管的第二端，所述第二晶体管的第二端接收所述低工作电压；

第三晶体管，其生成于所述玻璃基板上，所述第三晶体管的第二端耦合到所述第六控制信号；

第四晶体管，其生成于所述玻璃基板上，所述第四晶体管的第一端接收所述高工作电压，所述第四晶体管的控制端耦合到所述第四晶体管的第一端；

第五晶体管，其生成于所述玻璃基板上，所述第五晶体管的控制端耦合到所述第三晶体管的第一端，所述第五晶体管的第一端耦合到所述第四晶体管的第二端，所述第五晶体管的第二端接收所述低工作电压；

电容；

第六晶体管，其生成于所述玻璃基板上，所述第六晶体管的控制端耦合到所述电容的第一端，所述第六晶体管的第一端接收第M时钟信号，所述第六晶体管的第二端耦合到所述电容的第二端，其中，n为偶数时，M＝1，n为奇数时，M＝2；

第七晶体管，其生成于所述玻璃基板上，所述第七晶体管的控制端耦合到所述第五晶体管的第一端，所述第七晶体管的第一端耦合到所述第六晶体管的第二端且输出第n输出信号，所述第七晶体管的第二端接收所述第六控制信号；

第八晶体管，其生成于所述玻璃基板上，所述第八晶体管的控制端接收所述第五控制信号，所述第八晶体管的第一端耦合到所述第一晶体管的第二端，所述第八晶体管的第二端耦合到所述第三晶体管的第一端；

第九晶体管，其生成于所述玻璃基板上，所述第九晶体管的控制端接收所述第四控制信号，所述第九晶体管的第一端接收所述低工作电压，所述第九晶体管的第二端耦合到所述第六晶体管的控制端；以及

第十晶体管，其生成于所述玻璃基板上，所述第十晶体管的控制端接收所述第四控制信号，所述第十晶体管的第一端耦合到所述第七晶体管的控制端，所述第十晶体管的第二端接收所述低工作电压；

其中，n为1～N+1的正整数，

其中，在所述偶数序显示时序阶段，所述第四控制信号及所述第六控制信号的电压电平为所述低工作电压，所述第五控制信号的电压电平为所述高工作电压，所述第七晶体管的第一端输出所述第n输出信号以驱动相对应的像素；而在所述奇数序显示时序阶段，所述第四控制信号及所述第六控制信号的电压电平为所述高工作电压，所述第五控制信号的电压电平为所述低工作电压，所述第三晶体管及所述第七晶体管的第一端接收所述低工作电压，所述第三晶体管及所述第七晶体管被补偿。

3.一种平面显示器驱动方法，所述平面显示器具有玻璃基板，所述玻璃基板包括多个像素、第一栅极驱动器与第二栅极驱动器，所述第一栅极驱动器与所述第二栅极驱动器具有非晶硅栅极架构，且各自具有N+1个移位寄存器，N为正整数，该些移位寄存器包括多个晶体管，所述平面显示器驱动方法包括：

在奇数序显示时序阶段控制所述第一栅极驱动器，使得所述第一栅极驱动器驱动该些像素，并补偿所述第二栅极驱动器中移位寄存器的晶体管；以及

在偶数序显示时序阶段控制所述第二栅极驱动器，使得所述第二栅极驱动器驱动该些像素，并补偿所述第一栅极驱动器中移位寄存器的晶体管，

其中利用第一信号产生器在所述奇数序显示时序阶段控制所述第一栅极驱动器，且所述第一信号产生器输出高工作电压、低工作电压、第一起始信号、第一控制信号、第二控制信号及第三控制信号至所述第一栅极驱动器，并利用第二信号产生器在所述偶数序显示时序阶段控制所述第二栅极驱动器，所述第二信号产生器输出所述高工作电压、所述低工作电压、第二起始信号、第四控制信号、第五控制信号及第六控制信号至所述第二栅极驱动器，所述第二起始信号较所述第一起始信号慢半个周期，

其中所述第一栅极驱动器的第n个移位寄存器包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、电容、第六晶体管、第七晶体管、第八晶体管、第九晶体管以及第十晶体管；所述第一晶体管生成于所述玻璃基板上，所述第一晶体管的控制端接收所述第一栅极驱动器的第n-1个移位寄存器的第n-1输出信号，所述第一晶体管的第一端耦合到所述第一晶体管的控制端；所述第二晶体管生成于所述玻璃基板上，所述第二晶体管的控制端接收所述第一栅极驱动器的第n+1个移位寄存器的第n+1输出信号，所述第二晶体管的第一端耦合到所述第一晶体管的第二端，所述第二晶体管的第二端接收所述低工作电压；所述第三晶体管生成于所述玻璃基板上，所述第三晶体管的第二端耦合到所述第三控制信号；所述第四晶体管生成于所述玻璃基板上，所述第四晶体管的第一端接收所述高工作电压，所述第四晶体管的控制端耦合到所述第四晶体管的第一端；所述第五晶体管生成于所述玻璃基板上，所述第五晶体管的控制端耦合到所述第三晶体管的第一端，所述第五晶体管的第一端耦合到所述第四晶体管的第二端及所述第三晶体管的控制端，所述第五晶体管的第二端接收所述低工作电压；所述第六晶体管生成于所述玻璃基板上，所述第六晶体管的控制端耦合到所述电容的第一端，所述第六晶体管的第一端接收一第M时钟信号，所述第六晶体管的第二端耦合到所述电容的第二端，所述第六晶体管的控制端耦接至所述第三晶体管的第一端，其中，n为奇数时，M＝1，n为偶数时，M＝2，第一时钟信号与第二时钟信号互为反相；所述第七晶体管生成于所述玻璃基板上，所述第七晶体管的控制端耦合到所述第五晶体管的第一端，所述第七晶体管的第一端耦合到所述第六晶体管的第二端且输出第n输出信号，所述第七晶体管的第二端接收所述第三控制信号；所述第八晶体管生成于所述玻璃基板上，所述第八晶体管的控制端接收所述第二控制信号，所述第八晶体管的第一端耦合到所述第一晶体管的第二端，所述第八晶体管的第二端耦合到所述第三晶体管的第一端；所述第九晶体管生成于所述玻璃基板上，所述第九晶体管的控制端接收所述第一控制信号，所述第九晶体管的第一端接收所述低工作电压，所述第九晶体管的第二端耦合到所述第六晶体管的控制端；所述第十晶体管生成于所述玻璃基板上，所述第十晶体管的控制端接收所述第一控制信号，所述第十晶体管的第一端耦合到所述第七晶体管的控制端，所述第十晶体管的第二端接收所述低工作电压；其中，n为1～N+1的正整数，

其中，在所述奇数序显示时序阶段，所述第一控制信号及所述第三控制信号的电压电平为所述低工作电压，所述第二控制信号的电压电平为所述高工作电压，所述第七晶体管的第一端输出所述第n输出信号以驱动相对应的像素；而在所述偶数序显示时序阶段，所述第一控制信号及所述第三控制信号的电压电平为所述高工作电压，所述第二控制信号的电压电平为所述低工作电压，所述第三晶体管及所述第七晶体管的第二端接收所述高工作电压，所述第三晶体管及所述第七晶体管的第一端接收所述低工作电压，所述第三晶体管及所述第七晶体管被补偿。

4.如权利要求3所述的平面显示器驱动方法，其中所述第二栅极驱动器的第n个移位寄存器包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、电容、第六晶体管、第七晶体管、第八晶体管、第九晶体管以及第十晶体管；所述第一晶体管生成于所述玻璃基板上，所述第一晶体管的控制端接收所述第二栅极驱动器的第n-1个移位寄存器的第n-1输出信号，所述第一晶体管的第一端耦合到所述第一晶体管的控制端；所述第二晶体管生成于所述玻璃基板上，所述第二晶体管的控制端接收所述第二栅极驱动器的第n+1个移位寄存器的第n+1输出信号，所述第二晶体管的第一端耦合到所述第一晶体管的第二端，所述第二晶体管的第二端接收所述低工作电压；所述第三晶体管生成于所述玻璃基板上，所述第三晶体管的第二端耦合到所述第六控制信号；所述第四晶体管生成于所述玻璃基板上，所述第四晶体管的第一端接收所述高工作电压，所述第四晶体管的控制端耦合到所述第四晶体管的第一端；所述第五晶体管生成于所述玻璃基板上，所述第五晶体管的控制端耦合到所述第三晶体管的第一端，所述第五晶体管的第一端耦合到所述第四晶体管的第二端，所述第五晶体管的第二端接收所述低工作电压；所述第六晶体管生成于所述玻璃基板上，所述第六晶体管的控制端耦合到所述电容的第一端，所述第六晶体管的第一端接收第M时钟信号，所述第六晶体管的第二端耦合到所述电容的第二端，其中，n为偶数时，M＝1，n为奇数时，M＝2；所述第七晶体管生成于所述玻璃基板上，所述第七晶体管的控制端耦合到所述第五晶体管的第一端，所述第七晶体管的第一端耦合到所述第六晶体管的第二端且输出第n输出信号，所述第七晶体管的第二端接收所述第六控制信号；所述第八晶体管生成于所述玻璃基板上，所述第八晶体管的控制端接收所述第五控制信号，所述第八晶体管的第一端耦合到所述第一晶体管的第二端，所述第八晶体管的第二端耦合到所述第三晶体管的第一端；所述第九晶体管生成于所述玻璃基板上，所述第九晶体管的控制端接收所述第四控制信号，所述第九晶体管的第一端接收所述低工作电压，所述第九晶体管的第二端耦合到所述第六晶体管的控制端；所述第十晶体管，生成于所述玻璃基板上，所述第十晶体管的控制端接收所述第四控制信号，所述第十晶体管的第一端耦合到所述第七晶体管的控制端，所述第十晶体管的第二端接收所述低工作电压；其中，n为1～N+1的正整数，

其中，在所述偶数序显示时序阶段，所述第四控制信号及所述第六控制信号的电压电平为所述低工作电压，所述第五控制信号的电压电平为所述高工作电压，所述第七晶体管的第一端输出所述第n输出信号以驱动相对应的像素；而在所述奇数序显示时序阶段，所述第四控制信号及所述第六控制信号的电压电平为所述高工作电压，所述第五控制信号的电压电平为所述低工作电压，所述第三晶体管及所述第七晶体管的第一端接收所述低工作电压，所述第三晶体管及所述第七晶体管被补偿。

Images