JP2018501503A - 低温ポリシリコン半導体薄膜トランジスタに基づくｇｏａ回路 - Google Patents

低温ポリシリコン半導体薄膜トランジスタに基づくｇｏａ回路 Download PDF

Info

Publication number
JP2018501503A
JP2018501503A JP2017522817A JP2017522817A JP2018501503A JP 2018501503 A JP2018501503 A JP 2018501503A JP 2017522817 A JP2017522817 A JP 2017522817A JP 2017522817 A JP2017522817 A JP 2017522817A JP 2018501503 A JP2018501503 A JP 2018501503A
Authority
JP
Japan
Prior art keywords
electrically connected
transistor
node
electrode electrically
constant voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017522817A
Other languages
English (en)
Other versions
JP6440226B2 (ja
Inventor
肖軍城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd, TCL China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Publication of JP2018501503A publication Critical patent/JP2018501503A/ja
Application granted granted Critical
Publication of JP6440226B2 publication Critical patent/JP6440226B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0469—Details of the physics of pixel operation
    • G09G2300/0478—Details of the physics of pixel operation related to liquid crystal pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electronic Switches (AREA)
  • Shift Register Type Memory (AREA)

Abstract

【課題】低温ポリシリコン半導体薄膜トランジスタ自体の特性のＧＯＡ駆動回路への影響を解決するものであって、特に漏電問題のもたらすＧＯＡ回路の機能性の不良を改善し、プルダウンホールディング回路部分がオフ状態時に、第２ノードの電位が比較的高い電位にならないという問題を解決する低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路を提供する。【解決手段】 カスケード接続する複数のＧＯＡユニットを具え、Ｎを正の整数とし、第Ｎ段ＧＯＡユニットはプルアップ制御部分と、プルアップ部分と、第１プルダウン部分と、プルダウンホールディング回路部分と、トランファー部分とを含み、かつ該プルダウンホールディング回路部分は高低電位逆算設計を採用し、順に低くなる第１直流定電圧低電位、第２直流定電圧低電位、第３直流定電圧低電位と、直流定電圧高低電位とを設置する。【選択図】図１

Description

この発明は、表示技術に関し、特に低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路に関する
ＧＯＡ（Ｇａｔｅ Ｄｒｉｖｅ Ｏｎ Ａｒｒａｙ）は、薄膜トランジスタ（Ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）液晶ディスプレーのアレイ（Ａｒｒａｙ）製造工程を利用してゲート電極ドライバーを薄膜トランジスタのアレイ基板上に作成し、プログレッシブスキャンを達成する技術である。
ＧＯＡ回路は、主にプルアップ部分(Ｐｕｌｌ−ｕｐ ｐａｒｔ)と、プルアップコントロー部分（Ｐｕｌｌ−ｕｐ ｃｏｎｔｒｏｌ ｐａｒｔ)と、トランスファー部分（Ｔｒａｎｓｆｅｒ Ｐａｒｔ）と、プルダウン部分（Ｐｕｌｌ−ｄｏｗｎ ｐａｒｔ）と、プルダウンホールディング回路部分（Ｐｕｌｌ−ｄｏｗｎ Ｈｏｌｄｉｎｇ ｐａｒｔ）と、及び電位を上げるためのブースト部分（Ｂｏｏｓｔ ｐａｒｔ）とによって構成され、ブースト部分は一般にブーストラップコンデンサによって構成される。
低温ポリシリコン（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ-ｓｉｌｉｃｏｎ、ＬＴＰＳ）半導体薄膜トランジスタの発展にともない、ＬＴＰＳ-ＴＦＴ液晶表示装置もますます注目を浴びるようになってきた。ＬＴＰＳ-ＴＦＴＲ液晶表示装置は高い解像度を具え、反応速度が速く、高開口率を有するなどの長所を具える。低温ポリシリコンはアモルファスシリコン（ａ-Ｓｉ）に比して比較的配列に順序がある。温ポリシリコン半導体自身は極めて高い電子移動度を有し、アモルファスシリコン半導体に比して１００倍以上になる。よって、ＧＯＡ技術に採用することで、ゲート電極ドライバーを薄膜トランジスタアレイ基板に形成する上で、システム整合の目標を達成することができ、スペースの節約、ドライバー１Ｃのコスト節減を得ることができる。然しながら、従来の技術の低温ポリシリコン半導体薄膜トランジスタのＧＯＡ回路に対する開発は比較的少なく、特に低温ポリシリコン半導体薄膜トランジスタ自体がもたらす多くの問題については、これらを克服する必要がある。例えば、従来のアモルファス半導体薄膜トランジスタは電気学的特性から言えば閾電圧が一般に０Ｖより大きく、しかも閾値領域の電圧は電流の振幅に相対して比較的大きくなる。但し、低温ポリシリコン半導体薄膜トランジスタの閾値電圧値は比較的低い（一般には約０Ｖ前後）。しかも閾値領域の振幅は比較的小さく、ＧＯＡ回路がオフ状態にある場合、多くの素子の操作と閾電圧とが接近し、甚だしくは閾電圧より高くなる。係る状況は回路のＴＦＴの漏電と作動電流のドリフトを招き、ＬＴＰＳ ＧＯＡ回路の設計の難度を高くすることになり、アモルファスシリコン半導体に適用される多くのスキャンドライバーを低温シリコン半導体のスキャンドライバー回路に軽々しく応用することができなくなる。一部の機能性の問題が存在し、係る状況下ではＬＴＰＳ ＧＯＡが直接作動できなくなる。よって回路の設計には低温ポリシリコン半導体薄膜トランジスタ自体の特性がＧＯＡ回路に対する影響を考慮しなければならない。
この発明は、低温ポリシリコン半導体薄膜トランジスタ自体の特性のＧＯＡ駆動回路への影響を解決するものであって、特に漏電問題のもたらすＧＯＡ回路の機能性の不良を改善し、目下のポリシリコン半導体薄膜トランジスタにおけるプルダウンホールディング回路部分がオフ状態時に、第２ノードの電位が比較的高い電位にならないという問題を解決する低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路を提供することを課題とする。
上述する課題を解決するために、この発明の提供する低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路は、カスケード接続する複数のＧＯＡユニットを具え、Ｎを正の整数とし、第Ｎ段ＧＯＡユニットはプルアップ制御部分と、プルアップ部分と、第１プルダウン部分と、プルダウンホールディング回路部分と、トランファー部分とを含む。
該プルアップ制御部分は該第Ｎ段ＧＯＡユニットの前１段第Ｎ−１段ＧＯＡユニットの駆動出力端に電気的に接続するゲート電極と、該第Ｎ段ＧＯＡユニットの前１段第Ｎ−１ＧＯＡユニットの出力端に電気的に接続するソース電極と、第１ノードに電気的に接続するドレイン電極とを含む第１トランジスタを具える。
該プルアップ部分は、第１ノードに電気的に接続するゲート電極と、第１クロック駆動信号に電気的に接続するソース電極と、出力端に電気的に接続するドレイン電極とを含む第２トランジスタを具える。
該プルダウンホールディング回路部分は、第１ノードと、出力端と、直流定電圧高電位と、第１、第２、第３直流定電圧低電位とに電気的に接続する。
該プルダウンホールディング回路部分は高低電位逆算設計を採用し、かつ第３トランジスタと、第４トランジスタと、第５トランジスタと、第６トランジスタと、第８トランジスタと、第１０トランジスタと、第１２トランジスタと、第１３トランジスタとを含む。
該第３トランジスタはゲート電極とソース電極とがいずれも直流定電圧高電位に電気的に接続し、ドレイン電極が該第５トランジスタのソース電極に電気的に接続する。
該第４トランジスタはゲート電極が該第３トランジスタのドレイン電極に電気的に接続し、ソース電極が直流定電圧高電位に電気的に接続し、ドレイン電極が第２ノードに電気的に接続する。
該第５トランジスタは、ゲート電極が第１ノードに電気的に接続しソース電極が第３トランジスタのドレイン電極に電気的に接続し、ドレイン電極が第１直流定電圧低電位に電気的に接続する。
該第６トランジスタは、ゲート電極が第１ノードに電気的に接続し、ソース電極が、第２ノードに電気的に接続し、ドレイン電極が該第８トランジスタのソース電極に電気的に接続する。
該第８トランジスタは、ゲート電極が該第１ノードに電気的に接続し、ソース電極が該第６トランジスタのドレイン電極に電気的に接続し、ドレイン電極が第３直流定電圧低電位に電気的に接続する。
該第１０トランジスタは、ゲート電極が第２ノードに電気的に接続し、ソース電極が直流定電圧高電位に電気的に接続し、ドレイン電極が該第６トランジスタのドレイン電極に電気的に接続する。
該第１２トランジスタは、ゲート電極が第２ノードに電気的に接続し、ソース電極が第１ノードに電気的に接続し、ドレイン電極が第２直流定電圧低電位に電気的に接続する。
該第１３トランジスタは、ゲート電極が第２ノードに電気的に接続し、ソース電極が出力端に電気的に接続し、ドレイン電極が第１直流定電圧低電位に電気的に接続する。
該第３トランジスタと、該第４トランジスタと、該第５トランジスタと、該第６トランジスタとが順方向に高電位を提供して該第１２トランジスタの制御と該第１３トランジスタの開放に用いられ、該第８トランジスタが作動時間内の負電位の逆方向ブーストラップを構成し、作動時間において第２ノードに対してさらに低い電位を提供するために用いられ、直流定電圧高電位を利用して非作動時間において第２ノードに適宜な高電位を提供して第１ノードと出力端とに低電位を維持させる。
該第１プルダウン部分は該第１ノードと、第２クロック駆動信号と、第２直流定電圧低電位とに電気的に接続し、かつ該第１プルダウン部分は該第２クロック駆動信号に基づいて該第１ノードの電位を該第２直流定電圧停電に至るまでプルダウンする。
該第１プルダウン部分は、第２クロック駆動信号に電気的に接続するゲート電極と、第１ノードに電気的に接続するソース電極と、第２直流定電圧低電位に電気的に接続するドレイン電極とを含む第１４トランジスタを具える。
該トランファー部分は、第１ノードに電気的に接続するゲート電極と、第１クロック駆動信号に電気的に接続するソース電極と、駆動出力端に電気的に接続するドレイン電極とを含む第１５トランジスタを具える。
該第３直流定電圧低電位と、該第２直流定電圧低電位と、該第１直流定電圧低電位との関係が該第３直流定電圧低電位＜該第２直流定電圧低電位＜該第１直流定電圧低電位である。
前記第４トランジスタと第６トランジスタと第８トランジスタとは直列する。
該ＧＯＡユニットがさらにブースト部分を含み、該ブースト部分が該第１ノードと該出力端との間に電気的に接続して該第１ノードの電位をブーストするために用いられる。
該ブースト部分が、一端が該第１ノードに電気的に接続し、他端が出該力端に電気的気に接続する第１コンデンサを含む。
該第１クロック駆動信号と該第２クロック駆動信号の波形のデューティー比が、いずれも５０／５０より小さく、該第２クロック駆動信号の高電位時において該第１４トランジスタが第１ノードの電位を該第２直流定電圧低電位に至るまでプルダウンする。
該第１ノードの出力する信号の波形が、該第１クロック駆動信号と該第２クロック駆動信号の波形のデューティー比の変化に基づいて変化する。
前記第１ノードの出力する信号の波形が凸字形状を呈する。
該ＧＯＡユニットの第１段の接続関係において、該第１トランジスタのゲート電極とソース電極とが、いずれも回路の起動信号端に電気的に接続する。
この発明の提供する低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路はプルダウンホールディング回路部分に高低電位逆算設計を採用し、かつ順に低くなる第１、第２、第３直流定電圧低電位、及び直流定電圧高電位を設けることによって、低温ポリシリコン半導体薄膜トランジスタ自身の特性のＧＯＡ駆動回路に対する影響、特に漏電問題のもたらすＧＯＡ機能不良を解決し、同時に従来の低温ポリシリコン半導体薄膜トランジスタのＧＯＡ回路におけるプルダウンホールディング回路部分が非作動時において第２ノードの電位が比較的高い電位にならないという問題を解決し、第１ノードと出力端の低電位を効率よく維持する。
この発明による低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路の回路図である。 この発明による低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路の第１段の接続関係を示した回路図である。 この発明による低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路の第１種の波形の設置とキーポイントノードの出力波形図である。 この発明による低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路の第２種の波形の設置とキーポイントノードの出力波形図である。
この発明で採用する技術方式とその効果をさらに一歩進んで説明するために、優先的な実施例を挙げ図面を参照にして以下に詳述する。図１、２に、この発明による低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路の回路図を開示する。図１に開示する低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路は、カスケード接続する複数のＧＯＡユニットを具え、Ｎを正の整数とし、第Ｎ段ＧＯＡユニットはプルアップ制御部分１００と、プルアップ部分２００と、第１プルダウン部分４００と、プルダウンホールディング回路部分５００と、トランファー部分６００とを含み、さらにブースト部分３００を含む。
プルアップ制御部分１００は、第Ｎ段ＧＯＡユニットの前１段第Ｎ−１段ＧＯＡユニットの駆動出力端ＳＴ（Ｎ−１）に電気的に接続するゲート電極と、該第Ｎ段ＧＯＡユニットの前１段第Ｎ−１ＧＯＡユニットの出力端Ｇ（Ｎ−１）に電気的に接続するソース電極と、第１ノードＱ（Ｎ）に電気的に接続するドレイン電極とを含む第１トランジスタＴ１を具える。
プルアップ部分２００は、第１ノードＱ（Ｎ）に電気的に接続するゲート電極と、第１クロック駆動信号ＣＫＮに電気的に接続するソース電極と、出力端Ｇ（Ｎ）に電気的に接続するドレイン電極とを含む第２トランジスタＴ２を具える。
ブースト部分３００は、一端が第１ノードＱ（Ｎ）に電気的に接続し、他端が出力端Ｇ（Ｎ）に電気的に接続する第１コンデンサＣｂを含む。
プルダウンホールディング回路部分５００は、第１ノードＱ（Ｎ）と、出力端Ｇ（Ｎ）と、直流定電圧高電位Ｈと、第１、第２、第３直流定電圧低電位ＶＳＳ１、ＶＳＳ２、ＶＳＳ３とに電気的に接続する。具体的に述べると、プルダウンホールディング回路部分５００は、ゲート電極とソース電極とのいずれもが直流定電圧高電位Ｈに電気的に接続し、ドレイン電極が第５トランジスタＴ５のソース電極に電気的に接続する第３トランジスタＴ３と、第３トランジスタＴ３のドレイン電極に電気的に接続するゲート電極と、直流定電圧高電位Ｈに電気的に接続するソース電極と、第２ノードＰ（Ｎ）に電気的に接続するドレイン電極とを含む第４トランジスタＴ４と、第１ノードＱ（Ｎ）に電気的に接続するゲート電極と、第３トランジスタＴ３のドレイン電極に電気的に接続するソース電極と、第１直流定電圧低電位ＶＳＳ１に電気的に接続するドレイン電極とを含む第５トランジスタＴ５と、第１ノードＱ（Ｎ）に電気的に接続するゲート電極と、第２ノードＰ（Ｎ）に電気的に接続するソース電極と、第８トランジスタＴ８のソース電極に電気的に接続するドレイン電極とを含む第６トランジスタＴ６と、第１ノードＱ（Ｎ）に電気的に接続するゲート電極と、第６トランジスタＴ６のドレイン電極に電気的に接続するソース電極と、第３直流定電圧低電位ＶＳＳ３に電気的に接続する第８トランジスタＴ８と、第２ノードＱ（Ｎ）に電気的に接続するゲート電極と、直流定電圧高電位Ｈに電気的に接続するソース電極と、第６トランジスタＴ６のドレイン電極に電気的に接続するドレイン電極とを含む第１０トランジスタＴ１０と、第２ノードＰ（Ｎ）に電気的に接続するゲート電極と、第１ノードＱ（Ｎ）に電気的に接続するソース電極と、第２直流定電圧低電位ＶＳＳ２に電気的に接続するドレイン電極とを含む第１２トランジスタＴ１２と、第２ノードＰ（Ｎ）に電気的に接続するゲート電極と、出力端Ｇ（Ｎ）に電気的に接続するソース電極と、第１直流定電圧低電位ＶＳＳ１に電気的に接続するドレイン電極とを含む第１３トランジスタＴ１３と、を含む。
第１プルダウン部分４００は、第２クロック駆動信号ＸＣＫＮに電気的に接続するゲート電極と、第１ノードＱ（Ｎ）に電気的に接続するソース電極と、第２直流定電圧低電位ＶＳＳ２に電気的に接続するドレイン電極とを含む第１４トランジスタＴ１４を具える。
トランファー部分６００は、第１ノードＱ（Ｎ）に電気的に接続するゲート電極と、第１クロック駆動信号ＣＫＮに電気的に接続するソース電極と、駆動出力端ＳＴ（Ｎ）に電気的に接続するドレイン電極とを含む第１５トランジスタＴ１５を含む。
図２に開示するように、ＧＯＡ回路の第１段の接続関係において、第１トランジスタＴ１のゲート電極とソース電極とは、いずれも回路の起動信号端ＳＴＶに電気的に接続する。
ここで特筆すべきは、この発明の低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路は、直流定電圧高電位Ｈと、及び３つの直流定電圧低電位ＶＳＳ１、ＶＳＳ２、ＶＳＳ３とを設け、かつ３つの該直流定電圧低電位は順に低くなる点である。即ち、第３直流定電圧低電位ＶＳＳ３＜第２直流定電圧低電位ＶＳＳ２＜第１直流定電圧低電位ＶＳＳ１となり、この３つの直流定電圧低電位ＶＳＳ１、ＶＳＳ２、ＶＳＳ３は、異なる電位の調整の便宜を図るために、一般には分けて独立して制御する。
プルダウンホールディング回路部分５００は、高低電位逆算設計を採用する。第３トランジスタＴ３、第４トランジスタＴ４、第５トランジスタＴ５、第６トランジスタＴ６は順方向高電位を提供し、第１２トランジスタＴ１２の制御と第１３トランジスタＴ１３の開放に用いる。第８トランジスタＴ８は作動時間内の負電位の逆方向ブーストラップを構成し、作動時間において第２ノードＰ（Ｎ）を第３直流電圧低電位ＶＳＳ３に至るまでプルダウンするために用いる。非作動時間においては直流定電圧高電位Ｈを利用して第２ノードＰ（Ｎ）に適宜な高電位を提供して第１ノードＱ（Ｎ）と出力端Ｇ（Ｎ）とに低電位を維持させることで両者のリップル（Ｒｉｐｐｌｅ）電圧を消去する。第４トランジスタＴ４、第６トランジスタＴ６、第８トランジスタＴ８は直列することで漏電を防ぐことができる。上述する方式で設置したプルダウンホールディング回路５００はＴＦＴの数を減少し、レイアウト（ｌａｙｏｕｔ）のスペースを節減することができ、電位が高すぎて第１０トランジスタＴ１０に対する危害を防ぐことができる。
具体的に述べると、プルダウンホールディング回路部分５００の第３トランジスタＴ３、第４トランジスタＴ４は直流定電圧高電位Ｈによる制御を受けてオン状態になり、非作動時において、第５トランジスタＴ５、第６トランジスタＴ６に至るまで、第４トランジスタＴ４が第２ノードＰ（Ｎ）に直流定電圧高電位Ｈを提供して第２ノードＰ（Ｎ）が高電位になった場合、第１２トランジスタＴ１２、第１３トランジスタＴ１３は、いずれもオンとなり、第１２トランジスタＴ１２を介して第１ノードＱ（Ｎ）の電位を第２直流定電圧低電位ＶＳＳ２に至るまでプルダウンし、第１３トランジスタＴ１３を介して出力端Ｇ（Ｎ）の電位を第１直流定電圧低電位ＶＳＳ１に至るまでプルダウンする。作動時において、第５トランジスタＴ５、第６トランジスタＴ６、第８トランジスタＴ８のゲート電極は第１ノードＱ（Ｎ）から伝送される高電位であって、第５トランジスタＴ５、第６トランジスタＴ６、第８トランジスタＴ８はいずれもオンとなり、第５トランジスタＴ５を介して第４トランジスタＴ４のゲート電極の電位を第１直流定電圧低電位ＶＳＳ１に至るまでプルダウンし、第４トランジスタＴ４までとし、第２ノードＰ（Ｎ）直流低電圧高電位Ｈをさらに提供することはなく、かつ第６トランジスタＴ６と第８トランジスタＴ８とがオンとなり、第６トランジスタＴ６を介して第２ノードＰ（Ｎ）の電位をさらに低い第３直流定電圧低電位ＶＳＳ３に至るまでプルダウンする。
プルダウンホールディング回路部分５００は、直流低電圧高電位Ｈと、３つの直流低電圧低電位ＶＳＳ１、ＶＳＳ２、ＶＳＳ３とをマッチさせることで、低温ポリシリコン半導体薄膜トランジスタ自身の閾値が低く、閾値領域の振幅が比較的小さいなどの特性がＧＯＡ駆動回路に影響を与えるという問題、特に漏電問題がもたらすＧＯＡ回路の機能不良を解決することができる。同時に従来の低温ポリシリコン半導体薄膜トランジスタのＧＯＡ回路におけるプルダウンホールディング回路部分の非作動時に第２ノードの電位が比較的高い電位にならないという問題を解決し、第１ノードＱ（Ｎ）と出力端Ｇ（Ｎ）の低電位を効率よく維持することができる。
ブースト部分３００は、作動時において第１ノードＱ（Ｎ）の電位をブーストするために用いる。
第１プルダウン部分４００は、非作動時において第２クロック駆動信号ＸＣＫＮに基づいて第１ノードＱ（Ｎ）の電位を第２直流定電圧低電位ＶＳＳ２に至るまでプルダウンするために用いる。
ＧＯＡ回路は駆動出力端ＳＴ（Ｎ）の駆動出力信号を採用して前後段に信号を伝送し、第Ｎ段ＧＯＡユニットの前１段第Ｎ−１段ＧＯＡユニットの駆動出力端ＳＴ（Ｎ−１）と第Ｎ段ＧＯＡユニットの駆動出力端ＳＴ（Ｎ）とを以て前、後段への伝送を実行することで、第１ノードＱ（Ｎ）の漏電を防ぐことができる。しかんも、単独のトランスファー部分６００を追加することで出力端Ｇ（Ｎ）の抵抗容量の遅延を減衰させることができる・。
図３、４は、それぞれ２種類のこの発明による低温ポリシリコン半導体薄膜トランジスタのＧＯＡ回路の波形設置とキーポイントノードの出力波形図である。第１ノードＱ（Ｎ）の信号出力波形は、第１クロック駆動信号ＣＫＮと第２クロック駆動信号ＸＣＫＮの波形のデューティー比の変化によって変化する。図３に開示する第１クロック駆動信号ＣＫＮと第２クロック駆動信号ＸＣＫＮの波形のデューティー比は、図４に開示する第１クロック駆動信号ＣＫＮと第２クロック駆動信号ＸＣＫＮの波形のデューティー比と異なる。図３、図４におけるＣＫ１Ｎ、ＣＫ２Ｎは、それぞれ第１本目、第２本目の第１クロック駆動信号ＣＫＮとして表示し、ＸＣＫ１Ｎ、ＸＣＫ２Ｎは、それぞれ第１本目、第２本目の第２クロック駆動信号ＸＣＫＮとして表示する。第１クロック駆動信号ＣＫＮと第２クロック駆動信号ＸＣＫＮの波形のデューティー比は、いずれも５０／５０より小さい。図１を合わせ参照すると、第２クロック駆動信号ＸＣＫＮの高電位時において第１４トランジスタＴ１４は第１ノードＱ（Ｎ）の電位を第２直流定電圧低電位ＶＳＳ２に至るまでプルダウンする。第１ノードＱ（Ｎ）の信号出力波形は凸字形状を呈し、出力端Ｇ（Ｎ）は正常に出力する。
以上をまとめると、この発明による低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路は、プルダウンホールディング回路部分に高低電位逆算設計を採用し、かつ順に低くなる第１、第２、第３直流定電圧低電位、及び直流定電圧高電位を設けることによって、低温ポリシリコン半導体薄膜トランジスタ自身の特性のＧＯＡ駆動回路に対する影響、特に漏電問題のもたらすＧＯＡ機能不良を解決し、同時に従来の低温ポリシリコン半導体薄膜トランジスタのＧＯＡ回路におけるプルダウンホールディング回路部分が非作動時において第２ノードの電位が比較的高い電位にならないという問題を解決し、第１ノードと出力端の低電位を効率よく維持する。
以上述べたことについて、当業者の技術者がこの発明の技術プランと技術思想に基づいて各種の修正、変更を加えることは可能である。但し、これら修正、変更はいずれもこの発明の特許請求の範囲に含まれるものとする。
１００ プルアップ制御部分
２００ プルアップ部分
３００ ブースト部分
４００ 第１プルダウン部分
５００ プルダウンホールディング回路部分
６００ トランスファー回路
Ｃｂ 第１コンデンサ
ＣＫＮ 第１クロック駆動信号
Ｇ（Ｎ） 出力端
Ｈ 直流定電圧高電位
ＳＴ（Ｎ−１） 駆動出力端
ＳＴＶ 起動信号端
Ｔ１ 第１トランジスタ
Ｔ２ 第２トランジスタ
Ｔ３ 第３トランジスタ
Ｔ４ 第４トランジスタ
Ｔ５ 第５トランジスタ
Ｔ６ 第６トランジスタ
Ｔ８ 第８トランジスタ
Ｔ１０ 第１０トランジスタ
Ｔ１１ 第１１トランジスタ
Ｔ１２ 第１２トランジスタ
Ｔ１３ 第１３トランジスタ
Ｐ（Ｎ） 第２ノード
Ｑ（Ｎ） 第１ノード
ＶＳＳ１ 第１直流定電圧低電位
ＶＳＳ２ 第２直流定電圧低電位
ＶＳＳ３ 第３直流定電圧低電位
ＸＣＫＮ 第２クロック駆動信号

Claims (9)

  1. カスケード接続する複数のＧＯＡユニットを具え、Ｎを正の整数とし、第Ｎ段ＧＯＡユニットはプルアップ制御部分と、プルアップ部分と、第１プルダウン部分と、プルダウンホールディング回路部分と、トランファー部分とを含み、
    該プルアップ制御部分は該第Ｎ段ＧＯＡユニットの前１段第Ｎ−１段ＧＯＡユニットの駆動出力端に電気的に接続するゲート電極と、該第Ｎ段ＧＯＡユニットの前１段第Ｎ−１ＧＯＡユニットの出力端に電気的に接続するソース電極と、第１ノードに電気的に接続するドレイン電極とを含む第１トランジスタを具え、
    該プルアップ部分は、第１ノードに電気的に接続するゲート電極と、第１クロック駆動信号に電気的に接続するソース電極と、出力端に電気的に接続するドレイン電極とを含む第２トランジスタを具え、
    該プルダウンホールディング回路部分は、第１ノードと、出力端と、直流定電圧高電位と、第１、第２、第３直流定電圧低電位とに電気的に接続し、
    該プルダウンホールディング回路部分は高低電位逆算設計を採用し、かつ第３トランジスタと、第４トランジスタと、第５トランジスタと、第６トランジスタと、第８トランジスタと、第１０トランジスタと、第１２トランジスタと、第１３トランジスタとを含み、
    該第３トランジスタはゲート電極とソース電極とがいずれも直流定電圧高電位に電気的に接続し、ドレイン電極が該第５トランジスタのソース電極に電気的に接続し、
    該第４トランジスタはゲート電極が該第３トランジスタのドレイン電極に電気的に接続し、ソース電極が直流定電圧高電位に電気的に接続し、ドレイン電極が第２ノードに電気的に接続し、
    該第５トランジスタは、ゲート電極が第１ノードに電気的に接続しソース電極が第３トランジスタのドレイン電極に電気的に接続し、ドレイン電極が第１直流定電圧低電位に電気的に接続し、
    該第６トランジスタは、ゲート電極が第１ノードに電気的に接続し、ソース電極が、第２ノードに電気的に接続し、ドレイン電極が該第８トランジスタのソース電極に電気的に接続し、
    該第８トランジスタは、ゲート電極が該第１ノードに電気的に接続し、ソース電極が該第６トランジスタのドレイン電極に電気的に接続し、ドレイン電極が第３直流定電圧低電位に電気的に接続し、
    該第１０トランジスタは、ゲート電極が第２ノードに電気的に接続し、ソース電極が直流定電圧高電位に電気的に接続し、ドレイン電極が該第６トランジスタのドレイン電極に電気的に接続し、
    該第１２トランジスタは、ゲート電極が第２ノードに電気的に接続し、ソース電極が第１ノードに電気的に接続し、ドレイン電極が第２直流定電圧低電位に電気的に接続し、
    該第１３トランジスタは、ゲート電極が第２ノードに電気的に接続し、ソース電極が出力端に電気的に接続し、ドレイン電極が第１直流定電圧低電位に電気的に接続し、
    該第３トランジスタと、該第４トランジスタと、該第５トランジスタと、該第６トランジスタとが順方向に高電位を提供して該第１２トランジスタの制御と該第１３トランジスタの開放に用いられ、
    該第８トランジスタが作動時間内の負電位の逆方向ブーストラップを構成し、作動時間において第２ノードに対してさらに低い電位を提供するために用いられ、
    直流定電圧高電位を利用して非作動時間において第２ノードに適宜な高電位を提供して第１ノードと出力端とに低電位を維持させ、
    該第１プルダウン部分は該第１ノードと、第２クロック駆動信号と、第２直流定電圧低電位とに電気的に接続し、かつ該第１プルダウン部分は該第２クロック駆動信号に基づいて該第１ノードの電位を該第２直流定電圧停電に至るまでプルダウンし、
    該第１プルダウン部分は、第２クロック駆動信号に電気的に接続するゲート電極と、第１ノードに電気的に接続するソース電極と、第２直流定電圧低電位に電気的に接続するドレイン電極とを含む第１４トランジスタを具え、
    該トランファー部分は、第１ノードに電気的に接続するゲート電極と、第１クロック駆動信号に電気的に接続するソース電極と、駆動出力端に電気的に接続するドレイン電極とを含む第１５トランジスタを具え、
    該第３直流定電圧低電位と、該第２直流定電圧低電位と、該第１直流定電圧低電位との関係が該第３直流定電圧低電位＜該第２直流定電圧低電位＜該第１直流定電圧低電位であることを特徴とする低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路。
  2. 前記第４トランジスタと第６トランジスタと第８トランジスタとが直列することを特徴とする請求項１に記載の低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路。
  3. 前記ＧＯＡユニットがさらにブースト部分を含み、該ブースト部分が該第１ノードと該出力端との間に電気的に接続して該第１ノードの電位をブーストするために用いられることを特徴とする請求項１に記載の低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路。
  4. 前記ブースト部分が、一端が該第１ノードに電気的に接続し、他端が出力端に電気的に接続する第１コンデンサを含むことを特徴とする請求項３に記載の低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路。
  5. 前記第１クロック駆動信号と該第２クロック駆動信号の波形のデューティー比が、いずれも５０／５０より小さく、該第２クロック駆動信号の高電位時において該第１４トランジスタが第１ノードの電位を該第２直流定電圧低電位に至るまでプルダウンすることを特徴とする請求項１に記載の低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路。
  6. 前記第１ノードの出力する信号の波形が、該第１クロック駆動信号と該第２クロック駆動信号の波形のデューティー比の変化に基づいて変化することを特徴とする請求項３に記載の低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路。
  7. 前記第１ノードの出力する信号の波形が凸字形状を呈することを特徴とする請求項６に記載の低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路。
  8. 前記ＧＯＡユニットの第１段の接続関係において、該第１トランジスタのゲート電極とソース電極とが、いずれも回路の起動信号端に電気的に接続することを特徴とする請求項１に記載の低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路。
  9. カスケード接続する複数のＧＯＡユニットを具え、Ｎを正の整数とし、第Ｎ段ＧＯＡユニットはプルアップ制御部分と、プルアップ部分と、第１プルダウン部分と、プルダウンホールディング回路部分と、トランファー部分とを含み、
    該プルアップ制御部分は該第Ｎ段ＧＯＡユニットの前１段第Ｎ−１段ＧＯＡユニットの駆動出力端に電気的に接続するゲート電極と、該第Ｎ段ＧＯＡユニットの前１段第Ｎ−１ＧＯＡユニットの出力端に電気的に接続するソース電極と、第１ノードに電気的に接続するドレイン電極とを含む第１トランジスタを具え、
    該プルアップ部分は、第１ノードに電気的に接続するゲート電極と、第１クロック駆動信号に電気的に接続するソース電極と、出力端に電気的に接続するドレイン電極とを含む第２トランジスタを具え、
    該プルダウンホールディング回路部分は、第１ノードと、出力端と、直流定電圧高電位と、第１、第２、第３直流定電圧低電位とに電気的に接続し、
    該プルダウンホールディング回路部分は高低電位逆算設計を採用し、かつ第３トランジスタと、第４トランジスタと、第５トランジスタと、第６トランジスタと、第８トランジスタと、第１０トランジスタと、第１２トランジスタと、第１３トランジスタとを含み、
    該第３トランジスタはゲート電極とソース電極とがいずれも直流定電圧高電位に電気的に接続し、ドレイン電極が該第５トランジスタのソース電極に電気的に接続し、
    該第４トランジスタはゲート電極が該第３トランジスタのドレイン電極に電気的に接続し、ソース電極が直流定電圧高電位に電気的に接続し、ドレイン電極が第２ノードに電気的に接続し、
    該第５トランジスタは、ゲート電極が第１ノードに電気的に接続しソース電極が第３トランジスタのドレイン電極に電気的に接続し、ドレイン電極が第１直流定電圧低電位に電気的に接続し、
    該第６トランジスタは、ゲート電極が第１ノードに電気的に接続し、ソース電極が、第２ノードに電気的に接続し、ドレイン電極が該第８トランジスタのゲート電極に電気的に接続し、
    該第８トランジスタは、ゲート電極が該第１ノードに電気的に接続し、ソース電極が該第６トランジスタのドレイン電極に電気的に接続し、ドレイン電極が第３直流定電圧低電位に電気的に接続し、
    該第１０トランジスタは、ゲート電極が第２ノードに電気的に接続し、ソース電極が直流定電圧高電位に電気的に接続し、ドレイン電極が該第６トランジスタのドレイン電極に電気的に接続し、
    該第１２トランジスタは、ゲート電極が第２ノードに電気的に接続し、ソース電極が第１ノードに電気的に接続し、ドレイン電極が第２直流定電圧低電位に電気的に接続し、
    該第１３トランジスタは、ゲート電極が第２ノードに電気的に接続し、ソース電極が出力端に電気的に接続し、ドレイン電極が第１直流定電圧低電位に電気的に接続し、
    該第３トランジスタと、該第４トランジスタと、該第５トランジスタと、該第６トランジスタとが順方向に高電位を提供して該第１２トランジスタの制御と該第１３トランジスタの開放に用いられ、
    該第８トランジスタが作動時間内の負電位の逆方向ブーストラップを構成し、作動時間において第２ノードに対してさらに低い電位を提供するために用いられ、
    直流定電圧高電位を利用して非作動時間において第２ノードに適宜な高電位を提供して第１ノードと出力端とに低電位を維持させ、
    該第１プルダウン部分は該第１ノードと、第２クロック駆動信号と、第２直流定電圧低電位とに電気的に接続し、かつ該第１プルダウン部分は該第２クロック駆動信号に基づいて該第１ノードの電位を該第２直流定電圧停電に至るまでプルダウンし、
    該第１プルダウン部分は、第２クロック駆動信号に電気的に接続するゲート電極と、第１ノードに電気的に接続するソース電極と、第２直流定電圧低電位に電気的に接続するドレイン電極とを含む第１４トランジスタを具え、
    該トランファー部分は、第１ノードに電気的に接続するゲート電極と、第１クロック駆動信号に電気的に接続するソース電極と、駆動出力端に電気的に接続するドレイン電極とを含む第１５トランジスタを具え、
    該第３直流定電圧低電位と、該第２直流定電圧低電位と、該第１直流定電圧低電位との関係が該第３直流定電圧低電位＜該第２直流定電圧低電位＜該第１直流定電圧低電位であり、
    該ＧＯＡユニットがさらにブースト部分を含み、該ブースト部分が該第１ノードと該出力端との間に電気的に接続して該第１ノードの電位をブーストするために用いられ、
    該ブースト部分が、一端が該第１ノードに電気的に接続し、他端が出該力端に電気的気に接続する第１コンデンサを含み、
    該第１クロック駆動信号と該第２クロック駆動信号の波形のデューティー比が、いずれも５０／５０より小さく、該第２クロック駆動信号の高電位時において該第１４トランジスタが第１ノードの電位を該第２直流定電圧低電位に至るまでプルダウンし、
    該第１ノードの出力する信号の波形が凸字形状を呈することを特徴とする低温ポリシリコン半導体薄膜トランジスタに基づくＧＯＡ回路。
JP2017522817A 2014-11-03 2015-02-06 低温ポリシリコン半導体薄膜トランジスタに基づくｇｏａ回路 Expired - Fee Related JP6440226B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410613637.8A CN104464660B (zh) 2014-11-03 2014-11-03 基于低温多晶硅半导体薄膜晶体管的goa电路
CN201410613637.8 2014-11-03
PCT/CN2015/072356 WO2016070511A1 (zh) 2014-11-03 2015-02-06 基于低温多晶硅半导体薄膜晶体管的goa电路

Publications (2)

Publication Number Publication Date
JP2018501503A true JP2018501503A (ja) 2018-01-18
JP6440226B2 JP6440226B2 (ja) 2018-12-19

Family

ID=52910617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017522817A Expired - Fee Related JP6440226B2 (ja) 2014-11-03 2015-02-06 低温ポリシリコン半導体薄膜トランジスタに基づくｇｏａ回路

Country Status (5)

Country Link
JP (1) JP6440226B2 (ja)
KR (1) KR101933324B1 (ja)
CN (1) CN104464660B (ja)
GB (1) GB2544929B (ja)
WO (1) WO2016070511A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104795034B (zh) * 2015-04-17 2018-01-30 深圳市华星光电技术有限公司 一种goa电路及液晶显示器
CN106157914B (zh) * 2016-08-31 2019-05-03 深圳市华星光电技术有限公司 一种栅极驱动电路
CN106251816B (zh) * 2016-08-31 2018-10-12 深圳市华星光电技术有限公司 一种栅极驱动电路及液晶显示装置
CN106297704B (zh) * 2016-08-31 2019-06-11 深圳市华星光电技术有限公司 一种栅极驱动电路
CN106531109A (zh) * 2016-12-30 2017-03-22 深圳市华星光电技术有限公司 一种goa电路以及液晶显示器
CN106486078B (zh) * 2016-12-30 2019-05-03 深圳市华星光电技术有限公司 一种扫描驱动电路、驱动电路及显示装置
CN110070838A (zh) * 2019-04-04 2019-07-30 深圳市华星光电半导体显示技术有限公司 Goa电路结构及驱动方法
CN111710305B (zh) * 2020-06-09 2021-09-24 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005522734A (ja) * 2002-04-08 2005-07-28 サムスン　エレクトロニクス　カンパニー　リミテッド ゲート駆動回路及びこれを有する液晶表示装置
CN103400601A (zh) * 2013-05-28 2013-11-20 友达光电股份有限公司 移位寄存器电路
US20140103983A1 (en) * 2012-10-11 2014-04-17 Au Optronics Corp. Gate driving circuit
CN103745700A (zh) * 2013-12-27 2014-04-23 深圳市华星光电技术有限公司 自修复型栅极驱动电路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI229341B (en) * 2003-08-13 2005-03-11 Toppoly Optoelectronics Corp Shift register circuit and a signal-triggered circuit for low temperature poly silicon (LTPS) liquid crystal display
TWI278183B (en) * 2005-07-01 2007-04-01 Au Optronics Corp Shift register and level shifter thereof
JP2007048382A (ja) * 2005-08-10 2007-02-22 Mitsubishi Electric Corp シフトレジスタ
US7656376B2 (en) * 2006-07-07 2010-02-02 Himax Technologies Limited Gamma voltage generation circuit
US7817771B2 (en) * 2008-12-15 2010-10-19 Au Optronics Corporation Shift register
CN101963724B (zh) * 2009-07-22 2012-07-18 北京京东方光电科技有限公司 液晶显示驱动装置
US8068577B2 (en) * 2009-09-23 2011-11-29 Au Optronics Corporation Pull-down control circuit and shift register of using same
TWI424423B (zh) * 2010-10-20 2014-01-21 Chunghwa Picture Tubes Ltd 液晶顯示裝置及其驅動方法
CN102629463B (zh) * 2012-03-29 2013-10-09 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器电路、阵列基板及显示器件
CN103915052B (zh) * 2013-01-05 2017-05-10 北京京东方光电科技有限公司 一种栅极驱动电路、方法及显示装置
CN103700358B (zh) * 2013-12-31 2016-06-15 合肥京东方光电科技有限公司 一种gip型液晶显示装置
CN104078022B (zh) * 2014-07-17 2016-03-09 深圳市华星光电技术有限公司 具有自我补偿功能的栅极驱动电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005522734A (ja) * 2002-04-08 2005-07-28 サムスン　エレクトロニクス　カンパニー　リミテッド ゲート駆動回路及びこれを有する液晶表示装置
US20140103983A1 (en) * 2012-10-11 2014-04-17 Au Optronics Corp. Gate driving circuit
CN103400601A (zh) * 2013-05-28 2013-11-20 友达光电股份有限公司 移位寄存器电路
CN103745700A (zh) * 2013-12-27 2014-04-23 深圳市华星光电技术有限公司 自修复型栅极驱动电路

Also Published As

Publication number Publication date
CN104464660B (zh) 2017-05-03
GB2544929A8 (en) 2017-07-12
WO2016070511A1 (zh) 2016-05-12
JP6440226B2 (ja) 2018-12-19
KR20170042718A (ko) 2017-04-19
GB2544929A (en) 2017-05-31
KR101933324B1 (ko) 2019-03-15
GB2544929B (en) 2020-11-04
GB201703668D0 (en) 2017-04-19
CN104464660A (zh) 2015-03-25

Similar Documents

Publication Publication Date Title
JP6415713B2 (ja) 低温ポリシリコン半導体薄膜トランジスタに基づくｇｏａ回路
JP6434142B2 (ja) 低温ポリシリコン半導体薄膜トランジスタに基づくｇｏａ回路
JP6440226B2 (ja) 低温ポリシリコン半導体薄膜トランジスタに基づくｇｏａ回路
US9390674B2 (en) GOA circuit based on LTPS semiconductor TFT
JP6579668B2 (ja) 低温ポリシリコン半導体薄膜トランジスタに基づくｇｏａ回路
US9407260B2 (en) GOA circuit based on LTPS semiconductor TFT
WO2017107294A1 (zh) Goa电路及液晶显示装置
JP6317528B2 (ja) 低温ポリシリコン半導体薄膜トランジスタに基づくｇｏａ回路
JP6434141B2 (ja) 低温ポリシリコン半導体薄膜トランジスタに基づくｇｏａ回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181115

R150 Certificate of patent or registration of utility model

Ref document number: 6440226

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees