TWI387801B - 移位暫存裝置及其方法 - Google Patents

移位暫存裝置及其方法 Download PDF

Info

Publication number
TWI387801B
TWI387801B TW097124750A TW97124750A TWI387801B TW I387801 B TWI387801 B TW I387801B TW 097124750 A TW097124750 A TW 097124750A TW 97124750 A TW97124750 A TW 97124750A TW I387801 B TWI387801 B TW I387801B
Authority
TW
Taiwan
Prior art keywords
transistor
source
signal
shift register
voltage
Prior art date
Application number
TW097124750A
Other languages
English (en)
Other versions
TW201003182A (en
Inventor
Chih Jen Shih
Chun Yuan Hsu
Che Cheng Kuo
Chun Kuo Yu
Original Assignee
Chunghwa Picture Tubes Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chunghwa Picture Tubes Ltd filed Critical Chunghwa Picture Tubes Ltd
Priority to TW097124750A priority Critical patent/TWI387801B/zh
Priority to US12/187,384 priority patent/US7764761B2/en
Publication of TW201003182A publication Critical patent/TW201003182A/zh
Application granted granted Critical
Publication of TWI387801B publication Critical patent/TWI387801B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Description

移位暫存裝置及其方法
本發明是有關於一種移位暫存裝置及其方法，且特別是有關於一種能提升移位暫存器內部負責將其所輸出之掃描訊號的電壓準位拉降至低準位閘極電壓之NMOS電晶體的使用可靠度，且又能達到現今日益所重視之面板窄框化需求的移位暫存裝置及其方法。
近年來，隨著半導體科技蓬勃發展，攜帶型電子產品及平面顯示器產品也隨之興起。而在眾多平面顯示器的類型當中，液晶顯示器(Liquid Crystal Display,LCD)基於其低電壓操作、無輻射線散射、重量輕以及體積小等優點，隨即已成為各顯示器產品之主流。也亦因如此，無不驅使著各家廠商針對液晶顯示器的開發技術要朝向更微型化及低製作成本發展。
為了要降低液晶顯示器的製作成本，已有部份廠商研發出在液晶顯示面板採用非晶矽(amorphous silicon,a-Si)製程的條件下，可將原先配置於液晶顯示面板之掃描側所使用之掃描驅動IC內部的移位暫存器(shift register)轉移直接配置在液晶顯示面板的玻璃基板(glass substrate)上。因此，原先配置於液晶顯示面板之掃描側所使用的掃描驅動IC即可省略，藉以達到降低液晶顯示器之製作成本的目的。
圖1繪示為習知直接配置在液晶顯示面板之玻璃基板 上所慣用的移位暫存器100之電路方塊圖。圖2繪示為圖1之移位暫存器100的操作波形圖。請合併參照圖1及圖2，首先，於一個畫面(frame)期間內的第一期間t1，當控制單元101接收到時序控制器(timing controller，未繪示)所提供的起始脈衝STV，或者接收到來自前一級移位暫存器(未繪示)所輸出的掃描訊號G(n-1)時，控制單元101會產生兩個控制訊號CS1與CS2，以致使NMOS電晶體TA導通，而NMOS電晶體TB截止，所以電容器C於此第一期間t1會先儲存一個高準位閘極電壓VGH的電荷於其中。
接著，於同樣畫面期間內的第二期間t2，控制單元101還是會產生兩個控制訊號CS1與CS2，以致使NMOS電晶體TA導通，而NMOS電晶體TB截止，但由於電容器C於第一期間t1時已儲存了一個高準位閘極電壓VGH的電荷，所以控制單元101於第二期間t2所產生的控制訊號CS1之電壓準位會被提升至約兩倍的高準位閘極電壓VGH，如此可以使得移位暫存器100所輸出的掃描訊號Gn之電壓準位更容易達到高準位閘極電壓VGH。
緊接著，於同樣畫面期間內的第二期間t2之後，控制單元101所產生的控制訊號CS1與CS2會各別穩定處在低準位閘極電壓VGL與高準位閘極電壓VGH之電壓準位狀態，且必須等到下一個畫面期間的第一期間t1與第二期間t2時才會再次做改變。因此，根據上述描述內容可得知的是，NMOS電晶體TB僅會在每個畫面期間內的第一期間 t1與第二期間t2時才會截止，而其餘期間皆會導通，藉以負責將移位暫存器100所輸出的掃描訊號Gn之電壓準位拉降至低準位閘極電壓VGL。
故在此狀況下，NMOS電晶體TB很有可能在長時間的導通狀態下造成其快速老化，而造成其使用可靠度下降。再者，更會導致NMOS電晶體TB的載子捕捉效應(charge trapping effect)現象加惡，而使得NMOS電晶體TB的臨限電壓(threshold voltage,Vth)會隨著長時間的導通狀態下加速增加。如此，便會使得NMOS電晶體TB負責將移位暫存器100所輸出的掃描訊號Gn之電壓準位拉降至低準位閘極電壓VGL的能力出現問題。
也亦因如此，極有可能發生的問題就是會使得原本對應於掃描訊號Gn而開啟的畫素誤寫入下一級移位暫存器所輸出之掃描訊號G(n+1)而對應開啟之畫素所需的資料電壓，進而導致液晶顯示器所顯示的影像畫面發生異常。
而為了要改善上述所提及之問題，便有人提出將負責起移位暫存器所輸出的掃描訊號之電壓準位拉降至低準位閘極電壓的NMOS電晶體多增設幾顆，並且各自搭配一個控制單元，藉以致使同一時間僅有一顆NMOS電晶體負責將移位暫存器所輸出的掃描訊號之電壓準位拉降至低準位閘極電壓，藉此來解決上述所提及之問題。
圖3繪示為可以解決圖1所揭露之移位暫存器100缺點的移位暫存器300之電路方塊圖，其主要是當移位暫存 器300所輸出的掃描訊號Gn之電壓準位必須拉降至低準位閘極電壓VGL時，控制單元301a與301b會採取分工的運作模式，藉以於同一時間僅利用NMOS電晶體T2與T6其中之一，負責將移位暫存器300所輸出的掃描訊號Gn之電壓準位拉降至低準位閘極電壓VGL，如此即可解決移位暫存器100所衍生出的缺點。
圖4繪示為針對圖1之移位暫存器100之NMOS電晶體TB與圖3之移位暫存器300之NMOS電晶體T2、T6的應力(stress)測試圖。請參照圖4，圖4所揭露的應力測試圖之橫軸代表時間(小時)，而縱軸代表NMOS電晶體TB、T2、T6之臨限電壓(Vth)漂移量(電壓)，其中橫、縱軸皆採用對數單位(log scale)。另外，隨時間增加而攀升的實線401為移位暫存器100之NMOS電晶體TB的臨限電壓(Vth)漂移量，而隨時間增加而攀升的虛線402為移位暫存器300之NMOS電晶體T2、T6的臨限電壓(Vth)漂移量。
依據上述對於圖4解說的內容並搭配圖4可明顯看出，移位暫存器300之NMOS電晶體T2、T6的臨限電壓(Vth)漂移量較趨緩於移位暫存器100之NMOS電晶體TB的臨限電壓(Vth)漂移量。因此，NMOS電晶體T2、T6的使用可靠度便可提升，所以NMOS電晶體T2、T6負責將移位暫存器300所輸出的掃描訊號Gn之電壓準位拉降至低準位閘極電壓VGL的能力也會隨之增加。
雖然圖3所揭露的移位暫存器300可以克服移位暫存 器100所衍生出的缺點，但是負責將移位暫存器300所輸出的掃描訊號Gn之電壓準位拉降至低準位閘極電壓VGL的NMOS電晶體T2、T6，必須各自搭配一個控制單元301a與301b，如此便會使得移位暫存器300的佈局(layout)面積增加許多，而此現象並不利於現今日益所重視的面板窄框化之需求。
有鑑於此，為了要能達到現今日益所重視之面板窄框化需求之目的，且又能同時兼顧提升移位暫存器內部負責將其所輸出之掃描訊號的電壓準位拉降至低準位閘極電壓之NMOS電晶體的使用可靠度。因此，本發明提出一種直接配置在液晶顯示面板之玻璃基板上的移位暫存裝置，其具有多數個彼此串接在一起的移位暫存器，而每一個移位暫存器包括第一電晶體、第二電晶體、第三電晶體、儲能元件，以及控制單元。
於本發明的一實施例中，第一電晶體之第一汲/源極用以接收第一時脈訊號，第一電晶體之閘極用以接收第一控制訊號，而第一電晶體之第二汲/源極用以產生掃描訊號。第二電晶體之第一汲/源極電性連接第一電晶體之第二汲/源極，第二電晶體之閘極用以接收第二時脈訊號，而第二電晶體之第二汲/源極用以接收第一時脈訊號，其中第一時脈訊號與第二時脈訊號的相位差為180度。
第三電晶體之第一汲/源極電性連接第一電晶體之第二汲/源極，第三電晶體之閘極用以接收第二控制訊號，而 第三電晶體之第二汲/源極用以接收低準位閘極電壓。儲能元件電性連接於第一電晶體之閘極與第二汲/源極之間。控制單元會依據第一時脈訊號、第二時脈訊號、低準位閘極電壓及起始訊號，而產生第一控制訊號與第二控制訊號。
於本發明的一實施例中，本發明所提出的移位暫存器會於一畫面期間利用第一電晶體將所述掃描訊號的電壓準位拉升至高準位閘極電壓，並且利用第二電晶體與第三電晶體分時將所述掃描訊號的電壓準位拉降至低準位閘極電壓。
於本發明的一實施例中，控制單元包括第四電晶體、第五電晶體、第六電晶體，以及第七電晶體。其中，第四電晶體之第一汲/源極用以接收起始訊號，第四電晶體之閘極用以接收第二時脈訊號，而第四電晶體之第二汲/源極電性連接第一電晶體之閘極，用以產生第一控制訊號。第五電晶體之閘極電性連接第四電晶體之第二汲/源極，第五電晶體之第一汲/源極用以接收低準位閘極電壓，而第五電晶體之第二汲/源極電性連接第三電晶體之閘極，用以產生第二控制訊號。
第六電晶體之閘極電性連接第五電晶體之第二汲/源極，第六電晶體之第一汲/源極電性連接第四電晶體之第二汲/源極，而第六電晶體之第二汲/源極用以接收低準位閘極電壓。第七電晶體之閘極與第一汲/源極彼此電性連接在一起，並用以接收第一時脈訊號，而第七電晶體之第二汲/ 源極電性連接第五電晶體之第二汲/源極。
於本發明的一實施例中，上述液晶顯示面板採用非晶矽製程方式製作而成。因此，上述第一電晶體、上述第二電晶體、上述第三電晶體、上述第四電晶體、上述第五電晶體、上述第六電晶體及上述第七電晶體為NMOS電晶體。
從另一觀點來看，本發明提供一種具有上述本發明所提出之移位暫存裝置的液晶顯示面板，以及具有此液晶顯示面板的液晶顯示器。
再從另一觀點來看，本發明提出一種移位暫存方法，其適用於如上述本發明所提出的移位暫存裝置。本發明所提出的移位暫存方法包括下列步驟：首先，於所述畫面期間內的第一期間，當起始訊號與第二時脈訊號同時致能時，致使控制單元所產生的第一控制訊號與第二控制訊號各別為致能與消能，藉以利用第二電晶體將掃描訊號的電壓準位拉降至低準位閘極電壓。接著，於所述畫面期間內的第二期間，當起始訊號與第二時脈訊號同時消能時，致使控制單元所產生的第一控制訊號與第二控制訊號各別為致能與消能，藉以利用第一電晶體將掃描訊號的電壓準位拉升至高準位閘極電壓。
之後，於所述畫面期間內的第三期間，當起始訊號與第二時脈訊號分別為消能與致能時，致使控制單元所產生的第一控制訊號與第二控制訊號同時消能，藉以利用第二 電晶體將掃描訊號的電壓準位拉降至低準位閘極電壓。最後，於所述畫面期間內的第四期間，當起始訊號與第二時脈訊號同時消能時，致使控制單元所產生的第一控制訊號與第二控制訊號各別為消能與致能，藉以利用第三電晶體將掃描訊號的電壓準位拉降至低準位閘極電壓。
本發明所提出的移位暫存裝置及其方法，其主要是將負責起移位暫存器所輸出的掃描訊號之電壓準位拉降至低準位閘極電壓的NMOS電晶體增設為二顆，其中一個NMOS電晶體是透過控制單元來控制其導通狀態，另一個NMOS電晶體是透過原先提供至移位暫存器所需的時脈訊號或其反相過後的時脈訊號來控制其導通狀態。
因此，負責起移位暫存器所輸出的掃描訊號之電壓準位拉降至低準位閘極電壓的這兩個NMOS電晶體之臨限電壓漂移量會更為趨緩，藉此即可大大地提升其使用可靠度。另外，由於每一個移位暫存器暫存器內部僅設置一個控制單元，所以本發明所提出的移位暫存裝置整體的佈局面積便會減少，藉此即可達到現今日益所重視的面板窄框化之需求。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
本發明所欲達成的技術功效，主要為提升移位暫存器內部負責將其所輸出之掃描訊號的電壓準位拉降至低準位 閘極電壓之NMOS電晶體的使用可靠度，且更可達到現今日益所重視之面板窄框化的需求。而以下內容將針對本案之技術特徵來做一詳加描述，以提供給本發明領域具有通常知識者參詳。
圖5繪示為本發明一實施例之移位暫存裝置500的電路方塊圖。請參照圖5，本實施例之移位暫存裝置500為直接配製在液晶顯示面板(未繪示)之玻璃基板(glass substrate)上，且其內具有多數個與液晶顯示面板內之掃描線數目相符的移位暫存器，用以依序產生掃描訊號至對應的掃描線上，藉以開啟或關閉耦接至掃描線上的畫素。
另外，上述之液晶顯示面板是採用非晶矽(a-Si)製程方式製作而成。而為了要方便說明本發明所欲闡述的精神，於此先假設液晶顯示面板內的掃描線總共有3條，因此本實施例之移位暫存裝置500則具有3個移位暫存器SR1~SR3，但本發明並不限制於此。
於本實施例中，移位暫存器SR1包括控制單元501a、電晶體T1’~T3’，以及儲能元件C1。其中，控制單元501a會依據時脈訊號CKB、時脈訊號CK、低準位閘極電壓VGL及時序控制器(timing controller，未繪示)所提供的起始脈衝STV，而產生控制訊號CS1與控制訊號CS2，其中時脈訊號CKB與時脈訊號CK的相位差為180度，且亦可由時序控制器來提供。
另外，電晶體T1’之第一汲/源極用以接收時脈訊號 CK，電晶體T1’之閘極用以接收控制訊號CS1，而電晶體T1’之第二汲/源極用以產生掃描訊號G1。電晶體T2’之第一汲/源極電性連接電晶體T1之第二汲/源極，電晶體T2’之閘極用以接收時脈訊號CKB，而電晶體T2’之第二汲/源極用以接收時脈訊號CK。電晶體T3’之第一汲/源極電性連接電晶體T1’之第二汲/源極，電晶體T3’之閘極用以接收控制訊號CS2，而電晶體T3’之第二汲/源極用以接收低準位閘極電壓VGL。儲能元件C1電性連接於電晶體T1’之閘極與第二汲/源極之間，且可以利用電容器(capacitor)來實現。
再者，移位暫存器SR1於一個畫面期間會利用電晶體T1’將其所產生的掃描訊號G1之電壓準位拉升至高準位閘極電壓(VGH)，並利用電晶體T2’與電晶體T3’分時將其所產生的掃描訊號G1之電壓準位拉降至低準位閘極電壓(VGL)。
於本實施例中，移位暫存器SR2包括控制單元501b、電晶體T4’~T6’，以及儲能元件C2。其中，控制單元501b會依據時脈訊號CKB、時脈訊號CK、低準位閘極電壓VGL及移位暫存器SR1所輸出的掃描訊號G1，而產生控制訊號CS3與控制訊號CS4。
另外，電晶體T4’之第一汲/源極用以接收時脈訊號CKB，電晶體T4’之閘極用以接收控制訊號CS3，而電晶體T4’之第二汲/源極用以產生掃描訊號G2。電晶體T5’之第一汲/源極電性連接電晶體T4’之第二汲/源極，電晶體T5’之 閘極用以接收時脈訊號CK，而電晶體T5’之第二汲/源極用以接收時脈訊號CKB。電晶體T6’之第一汲/源極電性連接電晶體T4’之第二汲/源極，電晶體T6’之閘極用以接收控制訊號CS4，而電晶體T6’之第二汲/源極用以接收低準位閘極電壓VGL。儲能元件C2電性連接於電晶體T4’之閘極與第二汲/源極之間，且同樣可以利用電容器來實現。
再者，移位暫存器SR2於一個畫面期間會利用電晶體T4’將其所產生的掃描訊號G2之電壓準位拉升至高準位閘極電壓(VGH)，並利用電晶體T5’與電晶體T6’分時將其所產生的掃描訊號G2之電壓準位拉降至低準位閘極電壓(VGL)。
於本實施例中，移位暫存器SR3包括控制單元501c、電晶體T7’~T9’，以及儲能元件C3。其中，控制單元501c會依據時脈訊號CKB、時脈訊號CK、低準位閘極電壓VGL及移位暫存器SR2所輸出的掃描訊號G3，而產生控制訊號CS5與控制訊號CS6。
另外，電晶體T7’之第一汲/源極用以接收時脈訊號CK，電晶體T7’之閘極用以接收控制訊號CS5，而電晶體T7’之第二汲/源極用以產生掃描訊號G3。電晶體T8’之第一汲/源極電性連接電晶體T7’之第二汲/源極，電晶體T8’之閘極用以接收時脈訊號CKB，而電晶體T8’之第二汲/源極用以接收時脈訊號CK。電晶體T9’之第一汲/源極電性連接電晶體T7’之第二汲/源極，電晶體T9’之閘極用以接收控制 訊號CS6，而電晶體T9’之第二汲/源極用以接收低準位閘極電壓VGL。儲能元件C3電性連接於電晶體T7’之閘極與第二汲/源極之間，且同樣可以利用電容器來實現。
再者，移位暫存器SR3於一個畫面期間會利用電晶體T7’將其所產生的掃描訊號G3之電壓準位拉升至高準位閘極電壓(VGH)，並利用電晶體T8’與電晶體T9’分時將其所產生的掃描訊號G3之電壓準位拉降至低準位閘極電壓(VGL)。
圖6繪示為移位暫存裝置500內部之每一個移位暫存器SR1~SR3更詳細的電路圖。請合併參照圖5及圖6，於本實施例中，控制單元501a~501c都是由電晶體T10”~T13”所構成的。其中，電晶體T10”之第一汲/源極用以對應的接收起始脈衝STV/掃描訊號G1/掃描訊號G2，電晶體T10”之閘極用以對應的接收時脈訊號CKB/CK，而電晶體T10”之第二汲/源極會對應的電性連接至電晶體T1’/T4’/T7’的閘極，並用以對應的產生控制訊號CS1/CS3/CS5。
電晶體T11”之閘極電性連接電晶體T10”之第二汲/源極，電晶體T11”之第一汲/源極用以接收低準位閘極電壓VGL，而電晶體T11”之第二汲/源極會對應的電性連接至電晶體T3’/T6’/T9’的閘極，並用以對應的產生控制訊號CS2/CS4/CS6。電晶體T12”之閘極電性連接電晶體T11”之第二汲/源極，電晶體T12”之第一汲/源極電性連接電晶體T10”之該第二汲/源極，而電晶體T12”之第二汲/源極用以 接收低準位閘極電壓VGL。電晶體T13”之閘極與第一汲/源極彼此電性連接在一起，用以對應的接收時脈訊號CKB/CK，而電晶體T13”之第二汲/源極電性連接電晶體T11”之第二汲/源極。
而在此先值得一提的是，由於液晶顯示面板是採用非晶矽(a-Si)製程方式製作而成的，所以上述電晶體T1’~T9’及T10”~T13”皆為NMOS電晶體。此外，為了要能清楚地說明本實施例之移位暫存裝置500可以達到既定的技術功效，以下將搭配移位暫存裝置500的操作時序圖來做進一步地說明，藉以讓本發明領域之技術人員知曉本發明所欲闡述的精神。
圖7繪示為圖5之移位暫存裝置500的操作時序圖。請合併參照圖5~圖7，首先值得一提的是，本實施例之時脈訊號CKB與時脈訊號CK的邏輯高電壓準位設定為可以將畫素開啟的高準位閘極電壓VGH，而時脈訊號CKB與時脈訊號CK的邏輯低電壓準位設定為可以將畫素關閉的低準位閘極電壓VGL。
因此，於一個畫面期間(frame period)F1內的第一期間t1’開始，由於移位暫存器SR1所接收的起始脈衝STV與時脈訊號CKB會同時致能，所以移位暫存器SR1內部控制單元501a所產生的控制訊號CS1與控制訊號CS2會分別為致能與消能。藉此，電晶體T2’會負責將掃描訊號G1之電壓準位拉降至低準位閘極電壓VGL，且使得儲能元件C1於此 第一期間t1’會先儲存一個高準位閘極電壓VGH的電荷於其中。
接著，於相同畫面期間F1內的第二期間t2’，由於移位暫存器SR1所接收的起始脈衝STV與時脈訊號CKB會同時消能，所以移位暫存器SR1內部控制單元501a所產生的控制訊號CS1與控制訊號CS2會分別為致能與消能，但由於儲能元件C1於第一期間t1’時已儲存了一個高準位閘極電壓VGH的電荷於其中，所以控制單元501a於第二期間t2’所產生的控制訊號CS1之電壓準位會被提升至約兩倍的高準位閘極電壓VGH，以提供至電晶體T1’的閘極。藉此，電晶體T1’會負責將移位暫存器SR1所輸出的掃描訊號G1之電壓準位拉升至高準位閘極電壓VGH。
之後，於相同畫面期間F1內的第三期間t3’，由於移位暫存器SR1所接收的起始脈衝STV與時脈訊號CKB分別為消能與致能，所以移位暫存器SR1內部控制單元501a所產生的控制訊號CS1與控制訊號CS2會同時消能。藉此，電晶體T2’會負責將掃描訊號G1之電壓準位拉降至低準位閘極電壓VGL。
最後，於相同畫面期間F1內的第四期間t4’，由於移位暫存器SR1所接收的起始脈衝STV與時脈訊號CKB會同時消能，所以移位暫存器SR1內部控制單元501a所產生的控制訊號CS1與控制訊號CS2會分別為消能與致能。藉此，電晶體T3’會負責將掃描訊號G1之電壓準位拉降至低 準位閘極電壓VGL。
故依據上述可知，於一個畫面期間F1內，負責將移位暫存器SR1所輸出的掃描訊號G1之電壓準位拉降至低準位閘極電壓VGL的元件會分配至NMOS電晶體T2’與T3’。因此，隨著移位暫存器SR1的運作時間持續增加時，NMOS電晶體T2’與T3’的臨限電壓漂移量就會比較趨緩。
另外，由於NMOS電晶體T2’之第二汲/源極為接收時脈訊號CK，所以會致使NMOS電晶體T2’的載子捕捉效應(charge trapping effect)現象改善許多，而使得NMOS電晶體T2’的臨限電壓漂移量比較不會隨著長時間的導通狀態下加速增加，所以NMOS電晶體T2’的使用可靠度便可大大地提升。
同時間，於相同畫面期間F1內的第一期間t1’，由於移位暫存器SR2所接收的掃描訊號G1與時脈訊號CK會同時消能，所以移位暫存器SR2內部控制單元501b所產生的控制訊號CS3與控制訊號CS4會分別為消能與致能。藉此，電晶體T6’會負責將掃描訊號G2之電壓準位拉降至低準位閘極電壓VGL。
接著，於相同畫面期間F1內的第二期間t2’，由於移位暫存器SR2所接收的掃描訊號G1與時脈訊號CK會同時致能，所以移位暫存器SR2內部控制單元501b所產生的控制訊號CS3與控制訊號CS4會分別為致能與消能。藉此，電晶體T5’會負責將掃描訊號G2之電壓準位拉降至低準位 閘極電壓VGL，且使得儲能元件C2於此第二期間t2’會先儲存一個高準位閘極電壓VGH的電荷於其中。
之後，於相同畫面期間F1內的第三期間t3’，由於移位暫存器SR2所接收的掃描訊號G1與時脈訊號CK同時消能時，所以移位暫存器SR2內部控制單元501b所產生的控制訊號CS3與控制訊號CS4會分別為致能與消能，但由於儲能元件C2於第二期間t2’時已儲存了一個高準位閘極電壓VGH的電荷於其中，所以控制單元501b於第三期間t3’所產生的控制訊號CS3之電壓準位會被提升至約兩倍的高準位閘極電壓VGH，以提供至電晶體T4’的閘極。藉此，電晶體T4’會負責將掃描訊號G2之電壓準位拉升至高準位閘極電壓VGH。
最後，於相同畫面期間F1內的第四期間t4’，由於移位暫存器SR2所接收的掃描訊號G1與時脈訊號CK分別為消能與致能，所以移位暫存器SR2內部控制單元501b所產生的控制訊號CS3與控制訊號CS4會同時消能。藉此，電晶體T5’會負責將掃描訊號G2之電壓準位拉降至低準位閘極電壓VGL。
故依據上述可知，於一個畫面期間F1內，負責將移位暫存器SR2所輸出的掃描訊號G2之電壓準位拉降至低準位閘極電壓VGL的元件會分配至NMOS電晶體T5’與T6’。因此，隨著移位暫存器SR2的運作時間持續增加時，NMOS電晶體T5’與T6’的臨限電壓漂移量就會比較趨緩。
另外，由於NMOS電晶體T5’之第二汲/源極為接收時脈訊號CKB，所以會致使NMOS電晶體T5’的載子捕捉效應(charge trapping effect)現象改善許多，而使得NMOS電晶體T5’的臨限電壓漂移量比較不會隨著長時間的導通狀態下加速增加，所以NMOS電晶體T5’的使用可靠度便可大大地提升。
同時間，於相同畫面期間F1內的第一期間t1’，由於移位暫存器SR3所接收的掃描訊號G2與時脈訊號CKB分別為消能與致能時，所以移位暫存器SR3內部控制單元501c所產生的控制訊號CS5與控制訊號CS6會同時消能。藉此，電晶體T8’會負責將掃描訊號G3之電壓準位拉降至低準位閘極電壓VGL。
接著，於相同畫面期間F1內的第二期間t2’，由於移位暫存器SR3所接收的掃描訊號G2與時脈訊號CKB會同時消能，所以移位暫存器SR3內部控制單元501c所產生的控制訊號CS5與控制訊號CS6會分別為消能與致能。藉此，電晶體T9’會負責將掃描訊號G3之電壓準位拉降至低準位閘極電壓VGL。
之後，於相同畫面期間F1內的第三期間t3’，由於移位暫存器SR3所接收的掃描訊號G2與時脈訊號CKB會同時致能，所以移位暫存器SR3內部控制單元501c所產生的控制訊號CS5與控制訊號CS6分別為致能與消能。藉此，電晶體T8’會負責將掃描訊號G3之電壓準位拉降至低準位 閘極電壓VGL，且使得儲能元件C3於此第三期間t3’會先儲存一個高準位閘極電壓VGH的電荷於其中。
最後，於相同畫面期間F1內的第四期間t4’，由於移位暫存器SR3所接收的掃描訊號G2與時脈訊號CKB會同時消能，所以移位暫存器SR3內部控制單元501c所產生的控制訊號CS5與控制訊號CS6會分別為致能與消能，但由於儲能元件C3於第三期間t3’時已儲存了一個高準位閘極電壓VGH的電荷於其中，所以控制單元501c於第四期間t4’所產生的控制訊號CS5之電壓準位會被提升至約兩倍的高準位閘極電壓VGH，以提供至電晶體T7’的閘極。藉此，電晶體T7’會負責將掃描訊號G3之電壓準位拉升至高準位閘極電壓VGH。
故依據上述可知，於一個畫面期間F1內，負責將移位暫存器SR3所輸出的掃描訊號G3之電壓準位拉降至低準位閘極電壓VGL的元件會分配至NMOS電晶體T8’與T9’。因此，隨著移位暫存器SR3的運作時間持續增加時，NMOS電晶體T8’與T9’的臨限電壓漂移量就會比較趨緩。
另外，由於NMOS電晶體T8’之第二汲/源極為接收時脈訊號CK，所以會致使NMOS電晶體T8’的載子捕捉效應(charge trapping effect)現象改善許多，而使得NMOS電晶體T8’的臨限電壓漂移量比較不會隨著長時間的導通狀態下加速增加，所以NMOS電晶體T8’的使用可靠度便可大大地提升。
除此之外，由於控制單元501a~501c內的電晶體T13”接成二極體連接(Diode connected)的型式，所以可以使得控制訊號CS2、CS4與CS6之電壓準位會低於高準位閘極電壓VGH的電壓準位，如此即可致使NMOS電晶體T3’、T6’與T9’的使用壽命延長。
再者，更值得一提的是，依據本發明之精神並不限制NMOS電晶體T2’、T5’與T8’之第二汲/源極一定要接收時脈訊號CKB/CK。更清楚來說，上述實施例之NMOS電晶體T2’、T5’與T8’之第二汲/源極亦可接收低準位閘極電壓VGL，而同樣可以致使移位暫存裝置500可以達到既定的技術功效。
圖8繪示為針對圖6之移位暫存器SR1~SR4之NMOS電晶體T2’、T5’與T8’在其第二汲/源極各別為接收時脈訊號CKB/CK及低準位閘極電壓VGL的應力(stress)測試圖。請參照圖8，圖8所揭露的應力測試圖之橫軸代表時間(小時)，而縱軸代表NMOS電晶體T2’、T5’與T8’之臨限電壓(Vth)漂移量(電壓)。其中，隨時間增加而攀升的實線801為NMOS電晶體T2’、T5’與T8’之第二汲/源極在接收時脈訊號CKB/CK的條件下所量測出的臨限電壓(Vth)漂移量，而隨時間增加而攀升的虛線802為NMOS電晶體T2’、T5’與T8’之第二汲/源極在接收低準位閘極電壓VGL的條件下所量測出的臨限電壓(Vth)漂移量。
故依據上述對於圖8解說的內容並搭配圖8可明顯看 出，NMOS電晶體T2’、T5’與T8’之第二汲/源極在接收時脈訊號CKB/CK的條件下所量測出的臨限電壓(Vth)漂移量較低於NMOS電晶體T2’、T5’與T8’之第二汲/源極在接收低準位閘極電壓VGL的條件下所量測出的臨限電壓(Vth)漂移量。
因此，本發明所提出的移位暫存器若與先前技術所揭露的移位暫存器相比較的話，本發明所提出的移位暫存器之使用可靠度及使用壽命皆會比先前技術所揭露的移位暫存器來的好及長。再者，由於本發明所提出的移位暫存器內部僅需配置一個控制單元，所以本發明所提出的移位暫存裝置整體的佈局面積便會減少，藉此即可達到現今日益所重視的面板窄框化之需求。據此，若將本發明所提出的移位暫存裝置直接配置在液晶顯示面板之玻璃基板的液晶顯示面板及其液晶顯示器即屬本發明所欲保護的範疇。
除了上述實施例的移位暫存裝置以外，本發明另外還提出一種移位暫存方法。此移位暫存方法的細節皆已包含於上述的移位暫存裝置之實施例中，因此，在本發明相關技術領域中具有通常知識者看過前面的說明之後，應當能輕易實施本移位暫存方法，所以本移位暫存驅動方法的細節就不在此贅述。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。
100、300、SR1~SR3‧‧‧移位暫存器
101、301a、301b、501a~501c‧‧‧控制單元
500‧‧‧移位暫存裝置
401‧‧‧移位暫存器100之NMOS電晶體TB的臨限電壓(Vth)漂移量
402‧‧‧移位暫存器300之NMOS電晶體T2、T6的臨限電壓(Vth)漂移量
801‧‧‧移位暫存器SR1~SR4之NMOS電晶體T2’、T5’、與T8’之第二汲/源極在接收時脈訊號CKB/CK的條件下所量測出的臨限電壓(Vth)漂移量
802‧‧‧移位暫存器SR1~SR4之NMOS電晶體T2’、T5’、與T8’之第二汲/源極在接收低準位閘極電壓VGL的條件下所量測出的臨限電壓(Vth)漂移量
STV‧‧‧起始脈衝
G(n-1)、Gn、G(n+1)、G1~G3‧‧‧掃描訊號
CS1~CS6‧‧‧控制訊號
TA、TB、T1~T6、T1’~T9’、T10”~T13”‧‧‧NMOS電晶體
C、C1~C3‧‧‧電容器、儲能元件
VGH‧‧‧高準位閘極電壓
VGL‧‧‧低準位閘極電壓
F1、F2‧‧‧畫面期間
t1~t4、t1’~t4’‧‧‧第一至第四期間
CK、CKB‧‧‧時脈訊號
圖1繪示為習知直接配置在液晶顯示面板之玻璃基板上所慣用的移位暫存器100之電路方塊圖。
圖2繪示為圖1之移位暫存器100的操作波形圖。
圖3繪示為可以解決圖1所揭露之移位暫存器100缺點的移位暫存器300之電路方塊圖。
圖4繪示為針對圖1之移位暫存器100之NMOS電晶體TB與圖3之移位暫存器300之NMOS電晶體T2、T6的應力測試圖。
圖5繪示為本發明一實施例之移位暫存裝置500的電路方塊圖。
圖6繪示為移位暫存裝置500內部之每一個移位暫存器SR1~SR3更詳細的電路圖。
圖7繪示為圖5之移位暫存裝置500的操作時序圖。
圖8繪示為針對圖6之移位暫存器SR1~SR3之NMOS電晶體T2’、T5’與T8’在其第二汲/源極各別為接收時脈訊號CKB/CK及低準位閘極電壓VGL的應力(stress)測試圖。
SR1~SR3‧‧‧移位暫存器
501a~501c‧‧‧控制單元
STV‧‧‧起始脈衝
G1~G3‧‧‧掃描訊號
CS1~CS6‧‧‧控制訊號
T1’~T9’、T10”~T13”‧‧‧NMOS電晶體
C1~C3‧‧‧儲能元件
VGL‧‧‧低準位閘極電壓
CK、CKB‧‧‧時脈訊號

Claims (8)

  1. 一種移位暫存裝置，配置於一液晶顯示面板的一玻璃基板上，而該移位暫存裝置包括：多數個移位暫存器，彼此串接在一起，而每一個移位暫存器包括：一第一電晶體，該第一電晶體之第一汲/源極用以接收一第一時脈訊號，該第一電晶體之閘極用以接收一第一控制訊號，而該第一電晶體之第二汲/源極用以產生一掃描訊號；一第二電晶體，該第二電晶體之第一汲/源極電性連接該第一電晶體之第二汲/源極，該第二電晶體之閘極用以接收一第二時脈訊號，而該第二電晶體之第二汲/源極用以接收該第一時脈訊號，其中該第一時脈訊號與該第二時脈訊號的相位差為180度；一第三電晶體，該第三電晶體之第一汲/源極電性連接該第一電晶體之第二汲/源極，該第三電晶體之閘極用以接收一第二控制訊號，而該第三電晶體之第二汲/源極用以接收一低準位閘極電壓；一儲能元件，具有第一端與第二端，其第一端電性連接該第一電晶體之閘極，且其第二端電性連接該第一電晶體之第二汲/源極、該第二電晶體之第一汲/源極以及該第三電晶體之第一汲/源極；以及一控制單元，用以依據該第一時脈訊號、該第二時脈訊號、該低準位閘極電壓及一起始訊號，而產生該第 一控制訊號與該第二控制訊號，其中，該移位暫存器於一畫面期間利用該第一電晶體將該掃描訊號的電壓準位拉升至一高準位閘極電壓，並利用該第二電晶體與該第三電晶體分時將該掃描訊號的電壓準位拉降至該低準位閘極電壓。
  2. 如申請專利範圍第1項所述之移位暫存裝置，其中該控制單元包括：一第四電晶體，該第四電晶體之第一汲/源極用以接收該起始訊號，該第四電晶體之閘極用以接收該第二時脈訊號，而該第四電晶體之第二汲/源極電性連接該第一電晶體之閘極，用以產生該第一控制訊號；一第五電晶體，該第五電晶體之閘極電性連接該第四電晶體之第二汲/源極，該第五電晶體之第一汲/源極用以接收該低準位閘極電壓，而該第五電晶體之第二汲/源極電性連接該第三電晶體之閘極，用以產生該第二控制訊號；一第六電晶體，該第六電晶體之閘極電性連接該第五電晶體之第二汲/源極，該第六電晶體之第一汲/源極電性連接該第四電晶體之第二汲/源極，而該第六電晶體之第二汲/源極用以接收該低準位閘極電壓；以及一第七電晶體，該第七電晶體之閘極與第一汲/源極彼此電性連接在一起，並用以接收該第一時脈訊號，而該第七電晶體之第二汲/源極電性連接該第五電晶體之第二汲/源極。
  3. 如申請專利範圍第2項所述之移位暫存裝置，其中該液晶顯示面板採用非晶矽製程方式製作而成。
  4. 如申請專利範圍第3項所述之移位暫存裝置，其中該第一電晶體、該第二電晶體、該第三電晶體、該第四電晶體、該第五電晶體、該第六電晶體及該第七電晶體為NMOS電晶體。
  5. 如申請專利範圍第1項所述之移位暫存裝置，其中該儲能元件包括一電容器。
  6. 一種具有如申請專利範圍第1項所述之移位暫存裝置的液晶顯示面板。
  7. 一種具有如申請專利範圍第6項所述之液晶顯示面板的液晶顯示器。
  8. 一種移位暫存方法，其適用於如申請專利範圍第2項所述之移位暫存裝置，而該移位暫存方法包括下列步驟：於該畫面期間內的一第一期間，當該起始訊號與該第二時脈訊號同時致能時，致使該控制單元所產生的該第一控制訊號與該第二控制訊號各別為致能與消能，藉以利用該第二電晶體將該掃描訊號的電壓準位拉降至該低準位閘極電壓；於該畫面期間內的一第二期間，當該起始訊號與該第二時脈訊號同時消能時，致使該控制單元所產生的該第一控制訊號與該第二控制訊號各別為致能與消能，藉以利用該第一電晶體將該掃描訊號的電壓準位拉升至一高準位閘 極電壓；於該畫面期間內的一第三期間，當該起始訊號與該第二時脈訊號分別為消能與致能時，致使該控制單元所產生的該第一控制訊號與該第二控制訊號同時消能，藉以利用該第二電晶體將該掃描訊號的電壓準位拉降至該低準位閘極電壓；以及於該畫面期間內的一第四期間，當該起始訊號與該第二時脈訊號同時消能時，致使該控制單元所產生的該第一控制訊號與該第二控制訊號各別為消能與致能，藉以利用該第三電晶體將該掃描訊號的電壓準位拉降至該低準位閘極電壓。
TW097124750A 2008-07-01 2008-07-01 移位暫存裝置及其方法 TWI387801B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW097124750A TWI387801B (zh) 2008-07-01 2008-07-01 移位暫存裝置及其方法
US12/187,384 US7764761B2 (en) 2008-07-01 2008-08-07 Shift register apparatus and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097124750A TWI387801B (zh) 2008-07-01 2008-07-01 移位暫存裝置及其方法

Publications (2)

Publication Number Publication Date
TW201003182A TW201003182A (en) 2010-01-16
TWI387801B true TWI387801B (zh) 2013-03-01

Family

ID=41464410

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097124750A TWI387801B (zh) 2008-07-01 2008-07-01 移位暫存裝置及其方法

Country Status (2)

Country Link
US (1) US7764761B2 (zh)
TW (1) TWI387801B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9697909B2 (en) 2014-11-19 2017-07-04 Au Optronics Corp. Shift register
US9711079B2 (en) 2015-03-19 2017-07-18 Au Optronics Corp. Shift register pulling control signals according to display mode

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8023611B2 (en) * 2008-09-17 2011-09-20 Au Optronics Corporation Shift register with embedded bidirectional scanning function
TWI404029B (zh) * 2008-10-08 2013-08-01 Au Optronics Corp 具低漏電流控制機制之閘極驅動電路
TWI404007B (zh) * 2008-10-15 2013-08-01 Au Optronics Corp 移位暫存裝置及其移位暫存器
KR101407307B1 (ko) * 2008-12-20 2014-06-16 엘지디스플레이 주식회사 쉬프트 레지스터
US9373414B2 (en) * 2009-09-10 2016-06-21 Beijing Boe Optoelectronics Technology Co., Ltd. Shift register unit and gate drive device for liquid crystal display
JP5435481B2 (ja) * 2010-02-26 2014-03-05 株式会社ジャパンディスプレイ シフトレジスタ、走査線駆動回路、電気光学装置および電子機器
KR101065322B1 (ko) * 2010-03-16 2011-09-16 삼성모바일디스플레이주식회사 스캔 드라이버 및 이를 이용한 유기 발광 표시 장치
CN102237029B (zh) * 2010-04-23 2013-05-29 北京京东方光电科技有限公司 移位寄存器、液晶显示器栅极驱动装置和数据线驱动装置
TWI397259B (zh) * 2010-05-10 2013-05-21 Au Optronics Corp 移位暫存器電路
CN102646387B (zh) * 2011-05-19 2014-09-17 京东方科技集团股份有限公司 移位寄存器及行扫描驱动电路
CN102654984B (zh) * 2011-10-21 2014-03-26 京东方科技集团股份有限公司 移位寄存器单元以及栅极驱动电路
TWI452560B (zh) * 2012-03-26 2014-09-11 Innocom Tech Shenzhen Co Ltd 移位暫存裝置及顯示系統
KR101924624B1 (ko) * 2012-05-21 2019-02-27 엘지디스플레이 주식회사 표시장치
KR101953250B1 (ko) * 2012-07-12 2019-02-28 엘지디스플레이 주식회사 터치 스크린 일체형 표시장치 및 그 구동 방법
CN102945650B (zh) * 2012-10-30 2015-04-22 合肥京东方光电科技有限公司 一种移位寄存器及阵列基板栅极驱动装置
CN103151010B (zh) * 2013-02-27 2014-12-10 京东方科技集团股份有限公司 一种移位寄存器和显示装置
CN103151011B (zh) * 2013-02-28 2016-04-27 北京京东方光电科技有限公司 一种移位寄存器单元及栅极驱动电路
CN103198783B (zh) * 2013-04-01 2015-04-29 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器和显示装置
JP2017528453A (ja) * 2014-09-26 2017-09-28 ディーエスエム アイピー アセッツ ビー．ブイ． Ｏ／ｗエマルジョン
CN104391600B (zh) 2014-11-06 2017-11-10 京东方科技集团股份有限公司 一种内嵌式触摸屏及显示装置
CN104485085B (zh) * 2015-01-04 2017-07-21 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN105185290B (zh) * 2015-09-06 2017-10-10 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN105096836A (zh) * 2015-09-09 2015-11-25 上海和辉光电有限公司 显示屏驱动装置及包括该驱动装置的amold显示屏
CN105427825B (zh) * 2016-01-05 2018-02-16 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法及栅极驱动电路
US20180277232A1 (en) * 2017-03-27 2018-09-27 Int Tech Co., Ltd. Shift register
CN108257568B (zh) * 2018-02-01 2020-06-12 京东方科技集团股份有限公司 移位寄存器、栅极集成驱动电路、显示面板及显示装置
CN108511025B (zh) * 2018-04-12 2020-06-16 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
CN111341261B (zh) * 2020-04-14 2022-06-17 合肥京东方显示技术有限公司 移位寄存器及其驱动方法、信号驱动电路及显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003104879A2 (en) * 2002-06-01 2003-12-18 Samsung Electronics Co., Ltd. Shift register, liquid crystal display device having the shift register and method of driving scan lines using the same
US7203264B2 (en) * 2005-06-28 2007-04-10 Wintek Corporation High-stability shift circuit using amorphous silicon thin film transistors
US7286627B2 (en) * 2005-07-22 2007-10-23 Wintek Corporation Shift register circuit with high stability
JP5128102B2 (ja) * 2006-02-23 2013-01-23 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
JP2007317288A (ja) * 2006-05-25 2007-12-06 Mitsubishi Electric Corp シフトレジスタ回路およびそれを備える画像表示装置
JP4990034B2 (ja) * 2006-10-03 2012-08-01 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
JP5090008B2 (ja) * 2007-02-07 2012-12-05 三菱電機株式会社 半導体装置およびシフトレジスタ回路
JP4912186B2 (ja) * 2007-03-05 2012-04-11 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9697909B2 (en) 2014-11-19 2017-07-04 Au Optronics Corp. Shift register
US9711079B2 (en) 2015-03-19 2017-07-18 Au Optronics Corp. Shift register pulling control signals according to display mode

Also Published As

Publication number Publication date
US20100002827A1 (en) 2010-01-07
US7764761B2 (en) 2010-07-27
TW201003182A (en) 2010-01-16

Similar Documents

Publication Publication Date Title
TWI387801B (zh) 移位暫存裝置及其方法
US8289261B2 (en) Gate driving circuit and display device having the same
US9734918B2 (en) Shift register and the driving method thereof, gate driving apparatus and display apparatus
US9042509B2 (en) Liquid crystal display and bidirectional shift register device thereof
US9495930B2 (en) Shift register, method for driving the same, and display device
US8605029B2 (en) Shift register, display device provided with same, and method of driving shift register
US9064466B2 (en) Liquid crystal display and shift register device thereof
US8957882B2 (en) Gate drive circuit and display apparatus having the same
US8243058B2 (en) Gate driving circuit and display device having the gate driving circuit
JP6099659B2 (ja) 液晶表示装置およびその駆動方法
US20120068994A1 (en) Display device
CN107909971B (zh) Goa电路
US20100109996A1 (en) Method of driving a gate line, gate drive circuit for performing the method and display apparatus having the gate drive circuit
US10403219B2 (en) Gate driver on array circuit based on low temperature poly-silicon semiconductor thin film transistor
JP2004078172A (ja) シフトレジスタ駆動方法並びにシフトレジスタ及びこれを備える液晶表示装置
WO2013152604A1 (zh) 移位寄存器单元及其驱动方法、移位寄存器和显示装置
US20140071035A1 (en) Liquid crystal display and shift register device thereof
JP6153530B2 (ja) 液晶表示装置およびその駆動方法
TWI482136B (zh) 閘極驅動電路結構及其顯示裝置
US11600242B2 (en) Single-stage gate driving circuit with multiple outputs and gate driving device
KR20130036909A (ko) 표시 장치의 구동 방법
US9805683B2 (en) Gate driver on array circuit for different resolutions, driving method thereof, and display device including the same
TWI439998B (zh) 訊號控制電路及方法及液晶顯示器
JP2021504757A (ja) 液晶表示パネル及びそのｅｏａモジュール
CN101727804B (zh) 移位暂存装置及其方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees