CN107749281B - 一种栅极驱动电路 - Google Patents

一种栅极驱动电路 Download PDF

Info

Publication number
CN107749281B
CN107749281B CN201711069557.0A CN201711069557A CN107749281B CN 107749281 B CN107749281 B CN 107749281B CN 201711069557 A CN201711069557 A CN 201711069557A CN 107749281 B CN107749281 B CN 107749281B
Authority
CN
China
Prior art keywords
thin film
film transistor
signal
pull
gate driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711069557.0A
Other languages
English (en)
Other versions
CN107749281A (zh
Inventor
肖军城
戴荣磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201711069557.0A priority Critical patent/CN107749281B/zh
Priority to EP18872371.2A priority patent/EP3706111B1/en
Priority to PCT/CN2018/071660 priority patent/WO2019085266A1/zh
Priority to KR1020207014488A priority patent/KR102341620B1/ko
Priority to JP2020522379A priority patent/JP6925524B2/ja
Publication of CN107749281A publication Critical patent/CN107749281A/zh
Priority to US15/969,129 priority patent/US10490151B2/en
Application granted granted Critical
Publication of CN107749281B publication Critical patent/CN107749281B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/027—Arrangements or methods related to powering off a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2354/00—Aspects of interface with display user

Abstract

本发明实施例公开了一种栅极驱动电路，包括：上拉控制模块，用于在断电时产生第一控制信号；上拉输出模块，用于在所述第一控制信号的控制下输出高电平；下拉控制模块，用于在断电时产生第二控制信号；下拉输出模块，用于在所述第二控制信号的控制下输出低电平，其中，所述上拉输出模块的输出端和所述下拉输出模块的输出端连接所述第N级栅极驱动单元的输出端，在断电时，所述上拉输出模块和所述下拉输出模块使所述第N级栅极驱动单元的输出端输出高电平。通过实施本发明实施例能够在使用液晶屏过程中突然发生断电的情况下，迅速清除屏幕上的影像，避免显示器出现之前显示画面的残影。

Description

一种栅极驱动电路
技术领域
本发明涉及显示技术领域，尤其涉及一种栅极驱动电路。
背景技术
薄膜晶体管液晶显示器(Thin film transistor liquid crystal display，TFT-LCD)现已成为市场上主流的显示器，其基本原理是显示器中的液晶在电压的驱动下发生偏转，改变光的传播方向从而使显示器显示不同的颜色。阵列基板栅极驱动(Gate Driver OnArray，GOA)电路，是将栅极驱动电路集成在液晶显示面板的阵列基板上，以实现对栅线逐行扫描的一项技术。在实际的使用中，在液晶显示断电后，液晶屏由于像素电容中可能会残留电平，从而导致残影现象。现有技术中，缺乏行之有效的机制来防止该现象的产生。
发明内容
本发明实施例所要解决的技术问题在于，提供一种栅极驱动电路，实现了。
本发明提供了一种栅极驱动电路，所述栅极驱动电路包括多级栅极驱动单元，其中，第N级栅极驱动单元包括：
上拉控制模块，用于在断电时产生第一控制信号；
上拉输出模块，用于在所述第一控制信号的控制下输出高电平；
下拉控制模块，用于在断电时产生第二控制信号；
下拉输出模块，用于在所述第二控制信号的控制下关闭，无信号输出到输出端；
其中，所述上拉输出模块的输出端和所述下拉输出模块的输出端连接所述第N级栅极驱动单元的输出端，在断电时，所述上拉输出模块和所述下拉输出模块使所述第N级栅极驱动单元的输出端输出高电平。
其中，所述上拉控制模块包括第一薄膜晶体管NT1、第二薄膜晶体管NT2、第五薄膜晶体管(NT5)和第七薄膜晶体管NT7，其中，所述第一薄膜晶体管NT1的栅极接入第N-2级栅极驱动电路的输出信号，源极接入正向扫描信号，漏接连接所述第二薄膜晶体管NT2的漏极；所述第二薄膜晶体管NT2的栅极接入第N+2级栅极驱动电路的输出信号，源极接入反向扫描信号；所述第五薄膜晶体管NT5的栅极连接所诉下拉控制模块的输出端，源极连接所述第一薄膜晶体管NT1的漏级，漏极接入一低电平信号；所述第七薄膜晶体管NT7的栅极接入一高电平信号，源极连接所述第一薄膜晶体管NT1的漏级，漏极连接所述上拉控制模块的输出端；其中，所述上拉控制模块用于在断电时输出高电平的第一控制信号，所述第一控制信号用于使所述上拉输出模块导通。
所述上拉输出模块包括：第九薄膜晶体管NT9，所述第九薄膜晶体管NT9栅极连接所述第七薄膜晶体管NT7的漏极，源极接入第一时钟信号，漏接接所述第N级栅极驱动单元的输出端。
所述下拉控制模块包括第三薄膜晶体管NT3、第四薄膜晶体管NT4、第六薄膜晶体管NT6和第八薄膜晶体管NT8，其中，所述第三薄膜晶体管(NT3)的栅极接入所述正向扫描信号，源极接入第N+1级时钟信号，漏接连接所述第八薄膜晶体管(NT8)的栅极；所述第四薄膜晶体管(NT4)的栅极接入所述反向扫描信号，源极接入第N-1级时钟信号，漏接连接所述第八薄膜晶体管(NT8)的栅极；所述第六薄膜晶体管(NT6)的栅极连接所述第二薄膜晶体管(NT2)的漏极，源极连接第八薄膜晶体管(NT8)的漏级，漏极接入一低电平信号；所述第八薄膜晶体管(NT8)的源极接入第一全局控制信号，漏极连接所述下拉控制模块的输出端。其中，所述下拉控制模块用于在断电时输出低电平的第二控制信号，所述第二控制信号用于使所述下拉输出模块关闭。
所述下拉输出模块包括第十薄膜晶体管NT10，其中，所述第十薄膜晶体管(NT10)的栅极连接所述第八薄膜晶体管(NT8)的漏极，源极接入一低电平信号，漏极连接所述第N级栅极驱动单元的输出端，其中，所述下拉输出模块在所述第二控制信号的控制下关闭，无信号输出。
可选地，所述第N级栅极驱动电路还包括复位电路，所述第N级栅极驱动单元还包括复位电路，所述复位电路包括第十一薄膜晶体管(NT11)，所述第十一薄膜晶体管(NT11)的栅极与源极接入复位信号，漏极连接所述第八薄膜晶体管(NT8)的漏极。
可选地，所述第N级栅极驱动单元还包括全局控制模块，所述控制模块包括第十二薄膜晶体管(NT12)，其栅极接入第二全局控制信号，源极接入一低电平信号，漏极连接所述第N级栅极驱动单元的输出端。
可选地，所述第N级栅极驱动单元还包括电位保持模块，所述电位保持模块包括第一电容和第二电容，其中，所述第一电容一端连接所述第一薄膜晶体管(NT1)的漏极，另一端接入一低电平信号；所述第二电容一端连接所述第五薄膜晶体管(NT5)的栅极，另一端接入一低电平信号。
可选地，所述栅极驱动单元正常工作正向扫描时，所述正向扫描信号恒为高电平，所述反向扫描信号恒为低电平；反向扫描时，所述反向扫描信号恒为高电平，所述正向扫描信号恒为低电平。
可选地，所述栅极驱动电路的第一级栅极驱动单元和第二级栅极驱动单元中，所述第一薄膜晶体管(NT1)的栅极均接入启动信号；所述栅极驱动电路的倒数第二级栅极驱动单元和最后一级栅极驱动单元中，所述第二薄膜晶体管(NT2)的栅极均接入所述启动信号。
通过实施本发明实施例，在液晶显示器断电时，所述上拉控制模块产生高电平的第一控制信号，控制所述上拉输出模块导通输出高电平，同时所述下拉控制模块产生低电平的第二控制信号，控制所述下拉输出模块关闭不输出信号，从而使与所述上拉输出模块和下拉输出模块相连的所述第N级栅极驱动电路输出端输出通过上拉输出模块输出的高电平信号。通过实施本发明实施例能够在使用液晶屏过程中突然发生断电的情况下断电时的栅线全开(All Gate On)功能，使液晶屏在发生断电的情况下，迅速清除显示器上的影像，避免显示器出现之前显示画面的残影。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明第一实施例提供的栅极驱动单元的功能模块示意图；
图2是本发明第二实施例提供的栅极驱动单元的电路图；
图3是本发明第二实施例中的栅极驱动单元的信号时序图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
本发明的说明书和权利要求书及上述附图中的术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。
需要说明的是，下面详细描述本发明的实施例，以及在所述实施例的附图中，其中相同或类似的标号表示相同或类似的元件，或者相同或类似的信号，又或者表示具有相同或类似功能的元件或信号。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。
在本发明的描述中，需要说明的是，除非另有规定和限定，术语“安装”、“相连”、“连接”、“接”应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
本发明第一实施例提供一种栅极驱动电路，所述栅极驱动电路包括多级相同的栅极驱动单元，设定N为正整数，第N级栅极驱动单元请参阅图1，图1是本发明实施例提供的栅极驱动单元的功能模块示意图，如图1所示，本发明实施例中的所述栅极驱动单元包括以下模块：上拉控制模块101、上拉输出模块102、下拉控制模块103和下拉输出模块104；
其中，所述上拉控制模块101，用于在栅极驱动电路断电时，产生第一控制信号，其中，所述第一控制信号为高电平信号，用于控制所述上拉输出模块102导通；
所述上拉输出模块102，用于在所述栅极驱动电路断电时，在所述第一控制信号的作用下输出高电平至所述第N级栅极驱动单元的输出端；
所述下拉控制模块103，用于在所述栅极驱动电路断电时，产生第二控制信号，其中，所述第二控制信号为低电平信号，用于控制所述下拉输出模块103关闭；
所述下拉输出模块104，用于在所述栅极驱动电路断电时，在所述第二控制信号的作用下关闭，无信号输出至所述第N栅极驱动单元的输出端。
其中，所述上拉控制模块101与所述下拉控制模块103、所述上拉输出模块102连接，所述上拉输出模块102与所述下拉输出模块104连接，所述下拉控制模块103与所述下拉输出模块104连接，所述上拉输出模块与所述下拉输出模块的输出端连接所述第N级栅极驱动单元的输出端。
其中，所述第N级的上拉控制模块101的输入信号包括正向扫描信号U2D、反向扫描信号D2U、第N-2级栅极驱动电路的输出信号G(n-2)、第N+2级栅极驱动电路的输出信号G(n+2)以及一高电平信号VGH；所述上拉输出模块102的输入信号包括所述第一控制信号以及第N级时钟信号CK(n)；所述下拉控制模块103的输入信号包括所述正向扫描信号U2D、所述反向扫描信号D2U、第N+1级时钟信号CK(n+1)、第N-1级时钟信号CK(n-1)、第一全局控制信号GAS1以及一低电平信号VGL；所述下拉输出模块104的输入信号包括所述下拉控制模块103的输出的所述第二控制信号以及所述低电平信号VGL。
若显示器正常显示画面，所述第N级栅极驱动电路在正向扫描时，所述正向扫描信号U2D恒为高电平信号，所述反向扫描信号D2U和时钟信号CK(包括第N级时钟信号CK(n)，第N+1级时钟信号CK(n+1)和第N-1级时钟信号CK(n-1))恒为低电平信号，由于在显示器正常显示时，所述栅极驱动电路的启动信号(Start Vertical，STV)信号恒为低电平信号，使得所述栅极驱动电路的每一级栅极驱动单元都输出低电平信号，其中，所述STV信号用于在所述栅极驱动电路断电时，转换为高电平信号，启动所述栅极驱动电路，所述STV信号相当于第0级栅极驱动单元的输出信号，输入到第一级栅极驱动单元的第一上拉控制模块和第二级栅极驱动单元的第一上拉控制模块。
当所述显示器在正常显示时出现断电，此时所述STV信号由低电平信号转换为高电平信号，启动所述栅极驱动电路，所述正向扫描信号U2D保持高电平信号，所述反向扫描信号D2U和所述时钟信号CK由低电平信号转换为高电平信号，所述第一控制信号GAS1由高电平信号转换为低电平信号。
在上述断电情况下，由上述信号高低电平的变化，使所述上拉控制模块101在所述正向扫描信号U2D、所述第N-2级栅极驱动电路的输出信号G(n-2)、所述第N+2级栅极驱动电路的输出信号G(n+2)以及所述高电平信号VGH的作用下输出高电平的所述第一控制信号。所述下拉控制模块103在所述正向扫描信号U2D、所述反向扫描信号D2U、所述第N+1级时钟信号CK(n+1)、所述第N-1级时钟信号CK(n-1)、所述第一全局控制信号GAS1以及所述低电平信号VGL的作用下输出低电平的所述第二控制信号。所述上拉输出模块102在所述第一控制信号作用下导通，使高电平的所述第N级时钟信号CK(n)输出到所述第N级栅极驱动电路的输出端，所述下拉输出模块104在所述第二控制信号作用下关闭，使低电平信号VGL无法输出到所述第N级栅极驱动电路的输出端，从而使第N级栅极驱动电路的输出端输出高电平的信号G(n)。同理，所述栅极驱动电路的各级栅极驱动单元均输出高电平信号，从而实现栅线全开(All Gate On)功能，是所述显示器避免出现残影现象。
可以看出，通过实施本发明实施例，在液晶显示器断电时，所述上拉控制模块产生高电平的第一控制信号，控制所述上拉输出模块导通输出高电平，同时所述下拉控制模块产生低电平的第二控制信号，控制所述下拉输出模块关闭不输出信号，从而使与所述上拉输出模块和下拉输出模块相连的所述第N级栅极驱动电路输出端输出通过上拉输出模块输出的高电平信号。通过实施本发明实施例能够在使用液晶屏过程中突然发生断电的情况下实现All Gate On功能，迅速清除显示器上的影像，避免显示器出现之前显示画面的残影。
本发明第二实施例提供一种栅极驱动电路，所述栅极驱动电路包括多级相同的栅极驱动单元，设定N为正整数，图2是本发明第二实施例提供的栅极驱动单元的电路图，如图2所示，所述第N级栅极驱动单元包括：上拉控制模块201、上拉输出模块202、下拉控制模块203、下拉输出模块204、复位模块205、全局控制模块206和电位保持模块207。
其中，所述上拉控制模块201，用于在栅极驱动电路断电时，产生第一控制信号，其中，所述第一控制信号为高电平信号，用于控制所述上拉输出模块202在断电时导通；
所述上拉输出模块202，用于在所述栅极驱动电路断电时，在所述第一控制信号的作用下输出高电平至所述第N级栅极驱动单元的输出端；
所述下拉控制模块203，用于在所述栅极驱动电路断电时，产生第二控制信号，其中，所述第二控制信号为低电平信号，用于控制所述下拉输出模块203在断电时关闭；
所述下拉输出模块204，用于在所述栅极驱动电路断电时，在所述第二控制信号的作用下关闭，无信号输出至所述第N栅极驱动单元的输出端；
所述复位模块205，用于在所述复位信号Reset的作用下，控制所述下拉输出模块204的导通和关闭；
所述全局控制模块206，用于在所述第二全局控制信号GAS2的作用下，控制所述第N级栅极驱动电路的输出信号；
所述电位保持模块207，用于保持所述第N级栅极驱动电路的P点和Q点的电位。
其中，所述上拉控制模块201、所述上拉输出模块202、所述下拉控制模块203和所述电位保持模块207连接于Q点，所述上拉控制模块201、所述下拉控制模块203、所述下拉输出模块204、所述复位模块205和所述电位保持模块207连接于P点，所述上拉输出模块202、所述下拉输出模块203以及所述全局控制模块206的输出端连接于所述第N级栅极驱动单元的输出端。
所述第N级的上拉控制模块201的输入信号包括正向扫描信号U2D、反向扫描信号D2U、第N-2级栅极驱动电路的输出信号G(n-2)、第N+2级栅极驱动电路的输出信号G(n+2)以及一高电平信号VGH；所述上拉输出模块202的输入信号包括所述第一控制信号以及第N级时钟信号CK(n)；所述下拉控制模块203的输入信号包括所述正向扫描信号U2D、所述反向扫描信号D2U、第N+1级时钟信号CK(n+1)、第N-1级时钟信号CK(n-1)、第一全局控制信号GAS1以及一低电平信号VGL；所述下拉输出模块204的输入信号包括所述下拉控制模块203的输出的所述第二控制信号以及所述低电平信号VGL；所述复位控制模块205的输入信号包括所述复位信号Reset；所述全局控制模块206的输入信号包括所述第二全局控制信号GAS2和所述低电平信号VGL；所述电位保持模块的输入限号包括所述低电平信号VGL。
若显示器正常显示画面，所述第N级栅极驱动电路在正向扫描时，所述正向扫描信号U2D和所述第一全局控制信号GAS1恒为高电平信号，所述反向扫描信号D2U和时钟信号CK(包括第N级时钟信号CK(n)，第N+1级时钟信号CK(n+1)和第N-1级时钟信号CK(n-1))、所述第二全局控制信号GAS2和所述复位信号Reset恒为低电平信号，由于在显示器正常显示时，所述栅极驱动电路的启动信号(Start Vertical，STV)信号恒为低电平信号，使得所述栅极驱动电路的每一级栅极驱动单元都输出低电平信号，其中，所述STV信号用于在所述栅极驱动电路断电时，转换为高电平信号，启动所述栅极驱动电路，所述STV信号相当于第0级栅极驱动单元的输出信号，输入到第一级栅极驱动单元的第一上拉控制模块和第二级栅极驱动单元的第一上拉控制模块。
当所述显示器在正常显示时出现断电，此时所述STV信号由低电平信号转换为高电平信号，启动所述栅极驱动电路，所述正向扫描信号U2D保持高电平信号，所述第二全局控制信号GAS2和所述复位信号Reset保持低电平，所述反向扫描信号D2U和所述时钟信号CK由低电平信号转换为高电平信号，所述第一控制信号GAS1由高电平信号转换为低电平信号。
在上述断电情况下，由上述信号高低电平的变化，使所述上拉控制模块101在所述正向扫描信号U2D、所述第N-2级栅极驱动电路的输出信号G(n-2)、所述第N+2级栅极驱动电路的输出信号G(n+2)以及所述高电平信号VGH的作用下输出高电平的所述第一控制信号。所述下拉控制模块103在所述正向扫描信号U2D、所述反向扫描信号D2U、所述第N+1级时钟信号CK(n+1)、所述第N-1级时钟信号CK(n-1)、所述第一全局控制信号GAS1以及所述低电平信号VGL的作用下输出低电平的所述第二控制信号。所述上拉输出模块102在所述第一控制信号作用下导通，使高电平的所述第N级时钟信号CK(n)输出到所述第N级栅极驱动电路的输出端，所述下拉输出模块104在所述第二控制信号作用下关闭，使低电平信号VGL无法输出到所述第N级栅极驱动电路的输出端，从而使第N级栅极驱动电路的输出端输出高电平的信号G(n)。同理，所述栅极驱动电路的各级栅极驱动单元均输出高电平信号，从而实现栅线全开(All Gate On)功能，使液晶屏在发生断电的情况下，迅速清除显示器上的影像，避免显示器出现之前显示画面的残影。
下面结合图2对所述第N级栅极驱动单元及其各模块进行具体介绍。
具体的，所述上拉控制模块201包括第一薄膜晶体管NT1、第二薄膜晶体管NT2、第五薄膜晶体管NT5和第七薄膜晶体管NT7，其中，所述第七薄膜晶体管NT7的漏极为所述上拉控制模块201的输出端。
其中，所述第一薄膜晶体管NT1的栅极接入第N-2级栅极驱动电路的输出信号(G(n-2))，源极接入正向扫描信号(U2D)，漏接连接所述第二薄膜晶体管NT2的漏极；所述第二薄膜晶体管NT2的栅极接入第N+2级栅极驱动电路的输出信号(G(n+2))，源极接入反向扫描信号(D2U)；所述第五薄膜晶体管NT5的栅极连接所述下拉控制模块的输出端，源极连接所述第一薄膜晶体管NT1的漏级，漏极接入所述低电平信号(VGL)；所述第七薄膜晶体管NT7的栅极接入一高电平信号(VGH)，源极连接所述第一薄膜晶体管NT1的漏级，漏极连接所述上拉控制模块的输出端。
所述上拉输出模块202包括：第九薄膜晶体管NT9。所述第九薄膜晶体管NT9栅极连接所述上拉输出模块的输出端，源极接入所述第一时钟信号CK(n)，漏接接所述第N级栅极驱动电路的输出端。
所述下拉控制模块203包括第三薄膜晶体管NT3、第四薄膜晶体管NT4、第六薄膜晶体管NT6和第八薄膜晶体管NT8，其中，所述第六薄膜晶体管NT6和所述第八薄膜晶体管NT8的漏接相连作为所述下拉控制模块203的输出端。所述第三薄膜晶体管NT3的栅极接入所述正向扫描信号(U2D)，源极接入第N+1级的时钟信号(CK(n+1))，漏接连接所述第八薄膜晶体管NT8的栅极；所述第四薄膜晶体管NT4的栅极接入所述反向扫描信号(D2U)，源极接入第N-1级的时钟信号(CK(n-1))，漏接连接所述第八薄膜晶体管NT8的栅极；所述第六薄膜晶体管NT6的栅极连接所述第二薄膜晶体管NT2的漏极，源极连接第八薄膜晶体管NT8的漏级，漏极接入以低电平信号(VGL)；所述第八薄膜晶体管NT8的栅极连接所述第三薄膜晶体管NT3和所述第四薄膜晶体管NT4的漏极，源极接入第一全局控制信号(GAS1)，漏极连接所述第六薄膜晶体管NT6的漏极。
所述下拉输出模块包括第十薄膜晶体管NT10，其中，所述第十薄膜晶体管NT10的栅极连接所述第六薄膜晶体管NT6和所述第八薄膜晶体管NT8的漏接，源极接入所述低电平信号(VGL)，漏极连接所述第N级栅极驱动电路的输出端。
所述复位模块205包括第十一薄膜晶体管NT11，其中，所述第十一薄膜晶体管NT11的栅极和源极接入所述复位信号Reset，漏极接所述第十薄膜晶体管NT10的栅极。
所述全局控制模块206包括第十二薄膜晶体管NT12，其中，所述第十二薄膜晶体管NT12的源极接入所述第二全局控制信号GAS2，源极接入所述低电平信号VGL，漏接连接所述第N级栅极驱动电路的输出端。
所述电位保持模块207包括第一电容C1和所述第二电容C2，其中，所述第一电容C1一端接所述第一薄膜晶体管NT1的漏极，另一端接入所述低电平信号VGL；所述第二电容C2一端接所述第8薄膜晶体管(NT8)的漏极，另一端接所述低电平信号VGL。
结合图2所示的第N级栅极驱动单元的具体接线图，以及图3所示的本发明第二实施例中的栅极驱动单元的信号时序图，对所述第N级栅极驱动单元在所述信号时序控制作用下的运行过程进行介绍。
在图3所示的第一时序阶段，显示器正常工作显示画面，所述栅极驱动电路的启动信号(Start Vertical，STV)、所述反向扫描信号D2U、时钟信号CK(包括第N级时钟信号CK(n)，第N+1级时钟信号CK(n+1)和第N-1级时钟信号CK(n-1))、所述第二全局控制信号GAS2和所述复位信号Reset恒为低电平信号恒为低电平，其中，所述STV信号接入第一级栅极驱动单元和第二级栅极驱动单元中第一薄膜晶体管NT1的栅极。由于所述STV信号为低电平，则在所述第一级栅极驱动单元和所述第二级栅极单元的中，所述第一薄膜晶体管NT1为关闭状态，则所述第一级栅极驱动单元和所述第二级栅极单元中对应的上拉控制单元无电平信号输出，使所述第一级栅极驱动单元和所述第二级栅极单元的中对应的上拉输出单元为关闭状态，无信号输出到所述第一级栅极驱动单元和所述第二级栅极单元的输出端。
可以理解的是，显示器正常工作显示画面时，由于所述时钟信号CK和所述复位信号Reset为低电平，所述则所述第一级栅极驱动单元和所述第二级栅极单元中第八薄膜晶体管NT8和薄膜晶体管11(NT8)为关闭状态，则所述第一级栅极驱动单元和所述第二级栅极单元中对应的下拉拉控制单元无电平信号输出，使所述第一级栅极驱动单元和所述第二级栅极单元的中对应的下拉输出单元为关闭状态，无信号输出到所述第一级栅极驱动单元和所述第二级栅极单元的输出端。从而所述第一级栅极驱动单元和所述第二级栅极单元的输出端无信号输出，因此推导在所述显示器正常工作显示画面时，所述第N级栅极驱动单元中的所述第一薄膜晶体管NT1的栅极输入信号G(n-2)为零，则所述第N级栅极驱动单元无输出信号。
在所述显示器正常显示画面时发生断电，由图3所示的第二时序阶段可知，所述STV信号由低电平信号转换为高电平信号，启动所述栅极驱动电路，所述正向扫描信号U2D保持高电平信号，所述第二全局控制信号GAS2和所述复位信号Reset保持低电平，所述反向扫描信号D2U和所述时钟信号CK由低电平信号转换为高电平信号，所述第一控制信号GAS1由高电平信号转换为低电平信号。则在所述第一级栅极驱动单元和所述第二级栅极单元中，所述第一薄膜晶体管NT1为导通状态，第七薄膜晶体管NT7在所述VGH限号下也处于导通状态，则高电平的所述正向扫描信号U2D通过所述第一薄膜晶体管NT1和所述第七薄膜晶体管NT7流入第九薄膜晶体管NT9的栅极，使所述第九薄膜晶体管NT9导通，进而使所述高电平的时序信号CK信号通过所述第九薄膜晶体管NT9流入所述第一级栅极驱动单元和所述第二级栅极单元的输出端。
可以理解的是，由于所述反向扫描信号D2U转换为高电平，则所述第一级栅极驱动单元和所述第二级栅极单元中的第三薄膜晶体管NT3和第四薄膜晶体管NT4导通，所述高电平的时序信号CK通过所述第三薄膜晶体管NT3和第四薄膜晶体管NT4流入第八薄膜晶体管NT8的栅极，使所述第八薄膜晶体管NT8导通，进而使低电平的所述第一全局控制信号GAS1流入所述第十薄膜晶体管NT10的栅极，使所述第十薄膜晶体管NT10的处于关闭状态，无信号输出到所述第一级栅极驱动单元和所述第二级栅极单元的输出端。又由于所述第二全局控制信号GAS2保持低电平信号，所述薄膜晶体管(NT12)保持关闭状态，无信号输出到所述第一级栅极驱动单元和所述第二级栅极单元的输出端。因此，在所述第一级栅极驱动单元和所述第二级栅极单元中，只有所述高电平的时序信号CK通过所述第九薄膜晶体管NT9流入所述第一级栅极驱动单元和所述第二级栅极单元的输出端，使所述第一级栅极驱动单元和所述第二级栅极单元输出高电平信号。
可以理解的是，通过上述在所述显示器正常显示画面发生断电时的时序变化和栅极驱动单元输出信号的变化，可以得到所述第N级栅极驱动电路中的所述第一薄膜晶体管NT1的栅极输入信号G(N-2)为高电平，则所述第一薄膜晶体管NT1为导通状态，第七薄膜晶体管NT7在所述VGH限号下也处于导通状态，使高电平的所述正向扫描信号U2D通过所述第一薄膜晶体管NT1和所述第七薄膜晶体管NT7流入第九薄膜晶体管NT9的栅极，使所述第九薄膜晶体管NT9导通，进而使所述高电平的时序信号CK信号通过所述第九薄膜晶体管NT9流入所述第一级栅极驱动单元和所述第二级栅极单元的输出端。同样分析可知，由于所述反向扫描信号D2U转换为高电平，则所述第N级栅极驱动单元中的第三薄膜晶体管NT3和第四薄膜晶体管NT4导通，所述高电平的时序信号CK通过所述第三薄膜晶体管NT3和第四薄膜晶体管NT4流入第八薄膜晶体管NT8的栅极，使所述第八薄膜晶体管NT8导通，进而使低电平的所述第一全局控制信号GAS1流入所述第十薄膜晶体管NT10的栅极，使所述第十薄膜晶体管NT10的处于关闭状态，无信号输出到所述第N级栅极驱动单元的输出端。又由于所述第二全局控制信号GAS2保持低电平信号，所述薄膜晶体管(NT12)保持关闭状态，无信号输出到所述第N级栅极驱动单元的输出端。因此，在所述第N级栅极驱动单元中，只有所述高电平的时序信号CK(n)通过所述第九薄膜晶体管NT9流入所述第N级栅极驱动单元的输出端，使所述第N级栅极驱动单元输出高电平信号。
由上述的推导过程可知，在断电时，所述栅极驱动电路中的每一级栅极驱动单元均输出高电平信号，从而实现断电时的All Gate On功能。
通过实施本发明实施例，在液晶显示器断电时，所述上拉控制模块产生高电平的第一控制信号，控制所述上拉输出模块导通输出高电平，同时所述下拉控制模块产生低电平的第二控制信号，控制所述下拉输出模块关闭不输出信号，从而使与所述上拉输出模块和下拉输出模块相连的所述第N级栅极驱动电路输出端输出通过上拉输出模块输出的高电平信号，从而实现断电时的All Gate On功能，使液晶屏在发生断电的情况下，迅速清除显示器上的影像，避免显示器出现之前显示画面的残影。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random AccessMemory，RAM)等。
以上所揭露的仅为本发明的较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。

Claims (9)

1.一种栅极驱动电路，其特征在于，所述栅极驱动电路包括多级栅极驱动单元，其中，第N级栅极驱动单元包括：
上拉控制模块，用于在断电时产生第一控制信号；
上拉输出模块，用于在所述第一控制信号的控制下输出高电平；
下拉控制模块，用于在断电时产生第二控制信号；
下拉输出模块，用于在所述第二控制信号的控制下关闭，无信号输出到输出端；
其中，所述上拉输出模块的输出端和所述下拉输出模块的输出端连接所述第N级栅极驱动单元的输出端，在断电时，所述上拉输出模块和所述下拉输出模块使所述第N级栅极驱动单元的输出端输出高电平；
所述上拉控制模块包括第一薄膜晶体管(NT1)、第二薄膜晶体管(NT2)、第五薄膜晶体管(NT5)和第七薄膜晶体管(NT7)，其中，
所述第一薄膜晶体管(NT1)的栅极接入第N-2级栅极驱动单元的输出信号，源极接入正向扫描信号，漏接连接所述第二薄膜晶体管(NT2)的漏极；
所述第二薄膜晶体管(NT2)的栅极接入第N+2级栅极驱动单元的输出信号，源极接入反向扫描信号；
所述第五薄膜晶体管(NT5)的栅极连接所述下拉控制模块的输出端，源极连接所述第一薄膜晶体管(NT1)的漏级，漏极接入一低电平信号；
所述第七薄膜晶体管(NT7)的栅极接入一高电平信号，源极连接所述第一薄膜晶体管(NT1)的漏级，漏极连接所述上拉控制模块的输出端；
其中，所述上拉控制模块用于在断电时输出高电平的第一控制信号，所述第一控制信号用于使所述上拉输出模块导通。
2.根据权利要求1所述的栅极驱动电路，其特征在于，所述上拉输出模块包括：第九薄膜晶体管(NT9)，所述第九薄膜晶体管(NT9)的栅极连接所述上拉输出模块的输出端，源极接入第一时钟信号，漏接接所述第N级栅极驱动单元的输出端。
3.根据权利要求1所述的栅极驱动电路，其特征在于，所述下拉控制模块包括第三薄膜晶体管(NT3)、第四薄膜晶体管(NT4)、第六薄膜晶体管(NT6)和第八薄膜晶体管(NT8)，其中，
所述第三薄膜晶体管(NT3)的栅极接入所述正向扫描信号，源极接入第N+1级时钟信号，漏接连接所述第八薄膜晶体管(NT8)的栅极；
所述第四薄膜晶体管(NT4)的栅极接入所述反向扫描信号，源极接入第N-1级时钟信号，漏接连接所述第八薄膜晶体管(NT8)的栅极；
所述第六薄膜晶体管(NT6)的栅极连接所述第二薄膜晶体管(NT2)的漏极，源极连接第八薄膜晶体管(NT8)的漏级，漏极接入一低电平信号；
所述第八薄膜晶体管(NT8)的源极接入第一全局控制信号，漏极连接所述下拉控制模块的输出端；
其中，所述下拉控制模块用于在断电时输出低电平的第二控制信号，所述第二控制信号用于使所述下拉输出模块关闭。
4.根据权利要求1所述的栅极驱动电路，其特征在于，所述下拉输出模块包括第十薄膜晶体管(NT10)，其中，所述第十薄膜晶体管(NT10)的栅极连接所述第八薄膜晶体管(NT8)的漏极，源极接入一低电平信号，漏极连接所述第N级栅极驱动单元的输出端。
5.根据权利要求4所述的栅极驱动电路，其特征在于，所述第N级栅极驱动单元还包括复位模块，所述复位模块包括第十一薄膜晶体管(NT11)，所述第十一薄膜晶体管(NT11)的栅极与源极接入复位信号，漏极连接所述第八薄膜晶体管(NT8)的漏极。
6.根据权利要求5所述的栅极驱动电路，其特征在于，所述第N级栅极驱动单元还包括全局控制模块，所述控制模块包括第十二薄膜晶体管(NT12)，其栅极接入第二全局控制信号，源极接入一低电平信号，漏极连接所述第N级栅极驱动单元的输出端。
7.根据权利要求6所述的栅极驱动电路，其特征在于，所述第N级栅极驱动单元还包括电位保持模块，所述电位保持模块包括第一电容和第二电容，其中，所述第一电容一端连接所述第一薄膜晶体管(NT1)的漏极，另一端接入一低电平信号；所述第二电容一端连接所述第五薄膜晶体管(NT5)的栅极，另一端接入一低电平信号。
8.根据权利要求7所述的栅极驱动电路，其特征在于，所述栅极驱动单元正常工作正向扫描时，所述正向扫描信号恒为高电平，所述反向扫描信号恒为低电平；反向扫描时，所述反向扫描信号恒为高电平，所述正向扫描信号恒为低电平。
9.根据权利要求1所述的栅极驱动电路，其特征在于，所述栅极驱动电路的第一级栅极驱动单元和第二级栅极驱动单元中，所述第一薄膜晶体管(NT1)的栅极均接入启动信号；所述栅极驱动电路的倒数第二级栅极驱动单元和最后一级栅极驱动单元中，所述第二薄膜晶体管(NT2)的栅极均接入所述启动信号。
CN201711069557.0A 2017-10-31 2017-10-31 一种栅极驱动电路 Active CN107749281B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201711069557.0A CN107749281B (zh) 2017-10-31 2017-10-31 一种栅极驱动电路
EP18872371.2A EP3706111B1 (en) 2017-10-31 2018-01-05 Gate drive circuit
PCT/CN2018/071660 WO2019085266A1 (zh) 2017-10-31 2018-01-05 一种栅极驱动电路
KR1020207014488A KR102341620B1 (ko) 2017-10-31 2018-01-05 게이트 구동회로
JP2020522379A JP6925524B2 (ja) 2017-10-31 2018-01-05 ゲート駆動回路
US15/969,129 US10490151B2 (en) 2017-10-31 2018-05-02 Gate driving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711069557.0A CN107749281B (zh) 2017-10-31 2017-10-31 一种栅极驱动电路

Publications (2)

Publication Number Publication Date
CN107749281A CN107749281A (zh) 2018-03-02
CN107749281B true CN107749281B (zh) 2020-05-05

Family

ID=61254414

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711069557.0A Active CN107749281B (zh) 2017-10-31 2017-10-31 一种栅极驱动电路

Country Status (5)

Country Link
EP (1) EP3706111B1 (zh)
JP (1) JP6925524B2 (zh)
KR (1) KR102341620B1 (zh)
CN (1) CN107749281B (zh)
WO (1) WO2019085266A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109036303A (zh) * 2018-07-24 2018-12-18 武汉华星光电技术有限公司 Goa电路及显示装置
CN108962168A (zh) * 2018-07-24 2018-12-07 武汉华星光电技术有限公司 单型goa电路
US10839764B2 (en) 2018-07-24 2020-11-17 Wuhan China Star Optoelectronics Technology Co., Ltd. GOA circuit and display device
CN108877721B (zh) * 2018-07-26 2020-07-24 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
CN109360533B (zh) * 2018-11-28 2020-09-01 武汉华星光电技术有限公司 液晶面板及其栅极驱动电路
CN109584780B (zh) 2019-01-30 2020-11-06 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN110675836B (zh) * 2019-10-18 2021-08-27 合肥维信诺科技有限公司 一种扫描电路及其驱动方法和显示面板
CN111312177B (zh) * 2020-03-03 2021-04-02 武汉华星光电技术有限公司 Goa驱动电路、显示面板及显示装置
CN111681626A (zh) * 2020-06-24 2020-09-18 武汉华星光电技术有限公司 一种集成栅极驱动电路和显示装置
CN112185316A (zh) * 2020-10-23 2021-01-05 武汉华星光电技术有限公司 Goa电路及显示面板
CN112289275B (zh) 2020-11-03 2022-02-22 武汉华星光电技术有限公司 Goa电路及其驱动方法、显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102831867A (zh) * 2012-07-26 2012-12-19 北京大学深圳研究生院 栅极驱动单元电路及其栅极驱动电路和一种显示器
CN104464666A (zh) * 2014-12-09 2015-03-25 昆山龙腾光电有限公司 一种栅极驱动电路及其显示装置
CN105575357A (zh) * 2016-03-22 2016-05-11 京东方科技集团股份有限公司 移位寄存器、栅线集成驱动电路、其驱动方法及显示装置
CN105957480A (zh) * 2016-06-13 2016-09-21 深圳市华星光电技术有限公司 栅极驱动电路及液晶显示装置
CN106486085A (zh) * 2017-01-03 2017-03-08 京东方科技集团股份有限公司 移位寄存器电路、驱动方法、goa电路和显示装置
CN106504720A (zh) * 2017-01-04 2017-03-15 合肥鑫晟光电科技有限公司 移位寄存器单元及其驱动方法、栅极驱动装置和显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7289594B2 (en) * 2004-03-31 2007-10-30 Lg.Philips Lcd Co., Ltd. Shift registrer and driving method thereof
KR101752834B1 (ko) * 2009-12-29 2017-07-03 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시장치
KR101773136B1 (ko) * 2010-12-24 2017-08-31 삼성디스플레이 주식회사 게이트 구동회로 및 이를 구비한 표시 장치
CN103703507B (zh) * 2011-08-10 2016-04-27 夏普株式会社 液晶显示装置及其驱动方法
CN103927998A (zh) * 2013-12-27 2014-07-16 上海天马微电子有限公司 驱动单元、移位寄存器电路、阵列基板及残影清零方法
TWI521495B (zh) * 2014-02-07 2016-02-11 友達光電股份有限公司 顯示面板、閘極驅動器與控制方法
CN105047172A (zh) * 2015-09-15 2015-11-11 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路、显示屏及其驱动方法
CN105206244B (zh) * 2015-10-29 2017-10-17 武汉华星光电技术有限公司 一种goa电路及液晶显示器
CN105206246B (zh) * 2015-10-31 2018-05-11 武汉华星光电技术有限公司 扫描驱动电路及具有该电路的液晶显示装置
CN105513550B (zh) * 2016-01-04 2019-02-01 武汉华星光电技术有限公司 Goa驱动电路
CN105489180B (zh) * 2016-01-04 2018-06-01 武汉华星光电技术有限公司 Goa电路
CN107610670B (zh) * 2017-10-31 2019-12-03 武汉华星光电技术有限公司 一种goa驱动电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102831867A (zh) * 2012-07-26 2012-12-19 北京大学深圳研究生院 栅极驱动单元电路及其栅极驱动电路和一种显示器
CN104464666A (zh) * 2014-12-09 2015-03-25 昆山龙腾光电有限公司 一种栅极驱动电路及其显示装置
CN105575357A (zh) * 2016-03-22 2016-05-11 京东方科技集团股份有限公司 移位寄存器、栅线集成驱动电路、其驱动方法及显示装置
CN105957480A (zh) * 2016-06-13 2016-09-21 深圳市华星光电技术有限公司 栅极驱动电路及液晶显示装置
CN106486085A (zh) * 2017-01-03 2017-03-08 京东方科技集团股份有限公司 移位寄存器电路、驱动方法、goa电路和显示装置
CN106504720A (zh) * 2017-01-04 2017-03-15 合肥鑫晟光电科技有限公司 移位寄存器单元及其驱动方法、栅极驱动装置和显示装置

Also Published As

Publication number Publication date
KR20200066724A (ko) 2020-06-10
KR102341620B1 (ko) 2021-12-21
EP3706111B1 (en) 2024-03-06
JP6925524B2 (ja) 2021-08-25
JP2021502586A (ja) 2021-01-28
EP3706111A1 (en) 2020-09-09
WO2019085266A1 (zh) 2019-05-09
CN107749281A (zh) 2018-03-02
EP3706111A4 (en) 2021-08-04

Similar Documents

Publication Publication Date Title
CN107749281B (zh) 一种栅极驱动电路
CN108010495B (zh) 一种goa电路
US7310402B2 (en) Gate line drivers for active matrix displays
US10490151B2 (en) Gate driving circuit
US9666140B2 (en) Display device and method for driving same
KR101182770B1 (ko) 게이트 구동회로 및 이를 갖는 표시장치
KR101375863B1 (ko) 표시장치 및 이의 구동방법
JP4083581B2 (ja) シフトレジスタ及びこれを利用した液晶表示装置
KR101448910B1 (ko) 게이트 구동회로 및 이를 갖는 표시장치
US8344991B2 (en) Display device and driving method thereof
US7283603B1 (en) Shift register with four phase clocks
US10431178B2 (en) GOA driving circuit
KR101607510B1 (ko) 게이트 구동 방법 및 회로와, 이를 갖는 표시장치
CN109493816B (zh) 一种goa电路、显示面板及显示装置
KR20100083370A (ko) 게이트 구동회로 및 이를 갖는 표시장치
KR20100048103A (ko) 게이트 라인 구동 방법, 이를 수행하기 위한 게이트 구동회로 및 이를 구비한 표시 장치
KR20100006063A (ko) 게이트 드라이버 및 이를 갖는 표시장치
CN108694903B (zh) 阵列基板行驱动电路
US20180261178A1 (en) Shift Register with Fault Tolerance Mechanism and Driving Method Thereof, and Gate Driving Circuit
KR20080048686A (ko) 액정표시장치 및 이의 구동방법
KR102309625B1 (ko) 게이트 구동 회로, 게이트 구동 회로의 구동방법 및 이를 이용한 표시장치
WO2019085268A1 (zh) 一种goa驱动电路
US20190147824A1 (en) Gate driving circuit and display device having the same
KR20080056781A (ko) 게이트 구동 회로 및 그것을 사용하는 액정 표시 장치
CN112086076B (zh) Goa电路及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant