CN112086076B - Goa电路及显示面板 - Google Patents

Abstract

本申请公开了一种GOA电路及显示面板。通过在下拉维持模块增加薄膜晶体管，使得下拉维持模块电性连接于第一节点、第二节点以及输出模块的输出端，并接收恒压高电平，可以实现拉高第二节点的电平、维持第一节点的低电平和输出模块的输出端的低电平；且有效减少正反向扫描控制模块所需薄膜晶体管以及时钟信号，以及减少全局信号及相应薄膜晶体管的设置，利于显示面板更窄边框的实现。

Description

GOA电路及显示面板

技术领域

本申请涉及显示技术领域，尤其涉及一种GOA电路及显示面板。

背景技术

薄膜晶体管液晶显示器(Thin film transistor liquid crystal display，简称TFT-LCD)现已成为市场上主流的显示器，其基本原理是显示器中的液晶在电压的驱动下发生偏转，改变光的传播方向从而使显示器显示不同的颜色。阵列基板栅极驱动(GateDriver On Array，简称GOA)技术，是利用现有薄膜晶体管液晶显示器阵列(Array)制程将栅极驱动电路制作在液晶显示面板的阵列基板上，实现对栅极线(Gate)逐行扫描的驱动方式的一项技术。

请一并参阅图1A-图1C，其中，图1A为现有GOA电路的电路图，图1B为图1A所示GOA电路的正向扫描驱动时序图，图1C为图1A所示GOA电路的反向扫描驱动时序图。

如图1A所示，现有GOA电路包括第一～第十三薄膜晶体管NT1～NT13、以及第一电容C1与第二电容C2。现有GOA电路中，一般存在2个关键节点：Q点、P点。其中Q点的主要作用是在像素充电阶段维持一个更高电平，从而可以根据第n级时钟信号CKn对应的高/低电平，控制第n级栅极驱动信号Gn输出电平的高/低；P点的主要作用是在像素维持(PixelHolding)阶段维持高电平，从而保证Q点及第n级栅极驱动信号Gn输出低电平。Q、P两点基本处于一个相互牵制的过程中：Q点电位高，P点电位基本上就是低；P点电位高，Q点电位基本上就是一个低点位。对应的时序如图1B、图1C所示。其它阶段：栅极线全开阶段：全局信号GAS1为高电平，所述GOA电路的每一级GOA单元均输出高电平的栅极驱动信号；栅极线全关阶段：全局信号GAS2为高，所述GOA电路的每一级GOA单元均输出低电平的栅极驱动信号。

在现有GOA电路中，由于每一级GOA单元所需薄膜晶体管以及时钟信号过多，并需要设置全局信号及相应薄膜晶体管，不利于显示面板窄边框的实现。

发明内容

本申请实施例提供一种GOA电路及显示面板，可以在实现GOA电路正常功能的情况下，减少薄膜晶体管数量，以利于实现更窄边框，提高产品竞争力。

本申请实施例提供了一种GOA电路，包括级联的多个GOA单元；第n级GOA单元包括：一正反向扫描控制模块，电性连接于一第一节点，用于响应第n-m级栅极驱动信号，根据正向扫描直流控制信号拉高或拉低所述第一节点的电平，或响应第n+m级栅极驱动信号，根据反向扫描直流控制信号拉高或拉低所述第一节点的电平，其中，n、m均为自然数，且n>m；一输出控制模块，电性连接于所述第一节点，用于在所述GOA电路进行正向扫描或反向扫描期间，存储并传送所述第一节点的电平；一输出模块，电性连接于所述输出控制模块，用于在所述GOA电路进行正向扫描或反向扫描期间，响应所述第一节点的电平，根据第n级时钟信号输出第n级栅极驱动信号；一下拉模块，电性连接于所述第一节点以及一第二节点，用于在所述第一节点为高电平时拉低所述第二节点的电平；一下拉维持模块，电性连接于所述第一节点、所述第二节点以及所述输出模块的输出端，用于在所述第一节点为低电平时拉高所述第二节点的电平，进而维持所述第一节点的低电平和所述第n级栅极驱动信号的低电平。

本申请实施例还提供了一种显示面板，包括：一阵列基板，所述阵列基板包括本申请所述的GOA电路。

本申请的优点在于：本申请GOA电路，在实现GOA电路各阶段的功能的基础上，有效减少正反向扫描控制模块所需薄膜晶体管以及时钟信号，以及减少全局信号及相应薄膜晶体管的设置，利于显示面板更窄边框的实现，可以提高产品竞争力。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1A为现有GOA电路的电路图；

图1B为图1A所示GOA电路的正向扫描驱动时序图；

图1C为图1A所示GOA电路的反向扫描驱动时序图；

图2为本申请GOA电路的结构框图；

图3为本申请GOA电路一实施例的电路图；

图4为图3所示GOA电路的正向扫描驱动时序图；

图5为图3所示GOA电路的反向扫描驱动时序图；

图6为本申请显示面板架构示意图。

具体实施方式

下面详细描述本申请的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的组件或具有相同或类似功能的组件。本申请的说明书和权利要求书以及附图中的术语“第一”、“第二”、“第三”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应当理解，这样描述的对象在适当情况下可以互换。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。此外，术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排它的包含。应当理解，当称元件“耦接于”另一元件时，存在中间元件。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

本申请提出一种新型GOA电路，在下拉维持模块增加接收恒压高电平的薄膜晶体管，可以实现拉高第二节点的电平、维持第一节点的低电平和输出模块的输出端的低电平；且有效减少正反向扫描控制模块所需薄膜晶体管以及时钟信号，以及减少全局信号及相应薄膜晶体管的设置，利于显示面板更窄边框的实现，可以提高产品竞争力。

请参阅图2，本申请GOA电路的结构框图。本申请GOA电路，包括级联的多个GOA单元。如图2所示，第n级GOA单元包括：一正反向扫描控制模块21、一输出控制模块22、一输出模块23、一下拉模块24以及一下拉维持模块25。

所述正反向扫描控制模块21用于响应第n-m级栅极驱动信号G(n-m)，根据正向扫描直流控制信号U2D拉高或拉低第一节点Q的电平；或响应第n+m级栅极驱动信号G(n+m)，根据反向扫描直流控制信号D2U拉高或拉低所述第一节点Q的电平。其中，n、m均为自然数，且n>m。

具体地，在所述GOA电路进行正向扫描期间，所述正反向扫描控制模块21响应第n-m级栅极驱动信号G(n-m)，根据高电平的所述正向扫描直流控制信号U2D先对所述第一节点Q进行预充电，拉高所述第一节点Q的电平；后续响应第n+m级栅极驱动信号G(n+m)，根据低电平的所述反向扫描直流控制信号D2U拉低所述第一节点Q的电平。在所述GOA电路进行反向扫描期间，所述正反向扫描控制模块21响应第n+m级栅极驱动信号G(n+m)，根据高电平的所述反向扫描直流控制信号D2U先对所述第一节点Q进行预充电，拉高所述第一节点Q的电平；后续响应第n-m级栅极驱动信号G(n-m)，根据低电平的所述正向扫描直流控制信号U2D拉低所述第一节点Q的电平。

所述输出控制模块22电性连接于所述第一节点Q，用于在所述GOA电路进行正向扫描或反向扫描期间，存储并传送所述第一节点Q的电平。具体地，所述输出控制模块22将所述第一节点Q的高/低电平信号传送至所述输出模块23，且所述输出控制模块22对所述第一节点Q的高电平具有一定的保持作用。

所述输出模块23电性连接于所述输出控制模块22，用于在所述GOA电路进行正向扫描或反向扫描期间，响应所述输出控制模块22传送的所述第一节点的电平，根据第n级时钟信号CKn输出第n级栅极驱动信号Gn。具体地，所述输出模块23在所述第一节点Q的高电平的控制下，将高/低电平的所述第n级时钟信号CKn传输出去。

所述下拉模块24电性连接于所述第一节点Q以及所述第二节点P，用于在所述第一节点Q为高电平时拉低所述第二节点P的电平。

所述下拉维持模块25电性连接于所述第一节点Q、所述第二节点P以及所述输出模块23的输出端，用于在所述第一节点Q为低电平时拉高所述第二节点P的电平，进而维持所述第一节点Q的低电平和所述第n级栅极驱动信号Gn的低电平。

具体地，在所述下拉模块24与所述下拉维持模块25的控制下，所述第一节点Q与所述第二节点P基本处于一个相互牵制的过程中，所述第一节点Q的电平高，所述第二节点P的电平基本上就是低；所述第一节点Q的电平低，所述第二节点P的电平基本上就是高。

进一步的实施例中，第1级GOA单元、第2级GOA单元、……、第m级GOA单元，接入的是初始信号STV；倒数第1级GOA单元、倒数第2级GOA单元、……、倒数第m级GOA单元，接入的也是初始信号STV。即，由于所述GOA电路的前m级以及后m级GOA单元无相应的栅极驱动信号接入，因此，需接入初始信号STV；其中，初始信号STV为高电平信号。

进一步的实施例中，当接入所述GOA电路的初始信号STV、所述正向扫描直流控制信号U2D、所述反向扫描直流控制信号D2U、以及所有时钟信号CK均为高电平时，每一级GOA单元的所述正反向扫描控制模块21拉高所述第一节点Q的电平，进而控制所述输出模块23输出高电平的栅极驱动信号，使得所述GOA电路进入栅极线全开(All Gate On)阶段；当接入所述GOA电路的初始信号STV、所述正向扫描直流控制信号U2D、以及所述反向扫描直流控制信号D2U均为高电平、所有时钟信号CK均为低电平时，每一级GOA单元的所述下拉维持模块25拉高所述第二节点P的电平，进而控制所述输出模块23输出低电平的栅极驱动信号，使得所述GOA电路进入栅极线全关(All Gate Off)阶段。

在本实施例中，所述第n级GOA单元还包括：一复位模块26。所述复位模块26电性连接于所述第二节点P，用于响应复位信号RST，拉高所述第二节点P的电平，进而使得所述第一节点Q的电平和所述输出模块23的输出端的电平(即第n级栅极驱动信号的电平)被复位。也即，本实施例所述第n级GOA单元的运行阶段中，新增了复位阶段；从而可以在电路进入运行时，先将所述第一节点Q的电平和所述输出模块23的输出端的电平复位，避免上一周期运行结果对本周期的影响。

本申请GOA电路，在实现GOA电路各阶段的功能的基础上，有效减少正反向扫描控制模块所需薄膜晶体管以及时钟信号，以及减少全局信号及相应薄膜晶体管的设置，利于显示面板更窄边框的实现，可以提高产品竞争力。

请一并参阅图2、图3-图5，其中，图3为本申请GOA电路一实施例的电路图，图4为图3所示GOA电路的正向扫描驱动时序图，图5为图3所示GOA电路的反向扫描驱动时序图。在本实施例中m的值取2。应注意，本实施例的m值仅为示例性，不可理解为对本申请的限制。

如图3所示，所述正反向扫描控制模块21包括：第一薄膜晶体管NT1以及第二薄膜晶体管NT2。所述第一薄膜晶体管NT1的第一端接收所述正向扫描直流控制信号U2D，其控制端接收第n-2级栅极驱动信号G(n-2)(其中，n>2)，其第二端接入第一节点Q。所述第二薄膜晶体管NT2的第一端接收所述反向扫描直流控制信号D2U，其控制端接收第n+2级栅极驱动信号G(n+2)，其第二端接入所述第一节点Q。

所述输出控制模块22包括第三薄膜晶体管NT3以及第一电容C1。所述第三薄膜晶体管NT3的第一端接入所述第一节点Q，其控制端接收恒压高电平VGH，其第二端接入第三节点Qa。所述第一电容C1的一端接入所述第一节点Q，另一端接收恒压低电平VGL。

所述输出模块23包括：第九薄膜晶体管NT9。所述第九薄膜晶体管NT9的第一端接收所述第n级时钟信号CKn，其控制端接入所述第三节点Qa，其第二端作为所述输出模块23的输出端，用于根据所述第n级时钟信号CKn输出第n级栅极驱动信号Gn。

所述下拉模块24包括：第四薄膜晶体管NT4。所述第四薄膜晶体管NT4的第一端接入所述第二节点P，其控制端接入所述第一节点Q，其第二端接收恒压低电平VGL。

所述下拉维持模块25包括：第五薄膜晶体管NT5、第六薄膜晶体管NT6、第七薄膜晶体管NT7、第八薄膜晶体管NT8、第十薄膜晶体管NT10以及第二电容C2。所述第五薄膜晶体管NT5的第一端接入所述第一节点Q，其控制端接入所述第二节点P，其第二端接收恒压低电平VGL。所述第六薄膜晶体管NT6的第一端和其控制端相连后接收恒压高电平VGH，其第二端接入第四节点Pa。所述第七薄膜晶体管NT7的第一端接入所述第四节点Pa，其控制端接入所述第一节点Q，其第二端接收恒压低电平VGL。所述第八薄膜晶体管NT8的第一端接收所述恒压高电平VGH，其控制端接入所述第四节点Pa，其第二端接入所述第二节点P。所述第十薄膜晶体管NT10的第一端接入所述输出模块23的输出端，其控制端接入所述第二节点P，其第二端接收恒压低电平VGL。所述第二电容C2的一端接入所述第二节点P，另一端接收恒压低电平VGL。所述下拉维持模块25的薄膜晶体管设置及连接方式，可以在GOA电路正常运行阶段，在所述第一节点Q为低电平时，拉高所述第二节点P的电平，进而维持所述第一节点Q的低电平和所述第n级栅极驱动信号的低电平；还可以在接入所述GOA电路的初始信号、所述正向扫描直流控制信号U2D、所述反向扫描直流控制信号D2U均为高电平、所有时钟信号CK均为低电平时，拉高所述第二节点P的电平，进而控制所述输出模块23输出低电平的栅极驱动信号，使得所述GOA电路进入栅极线全关阶段。

所述复位模块26包括：第十一薄膜晶体管NT11。所述第十一薄膜晶体管NT11的第一端和其控制端相连后接收复位信号RST，其第二端接入所述第二节点P。当所述第十一薄膜晶体管NT11响应所述复位信号RST导通时，拉高所述第二节点P的电平，进而使得所述第一节点Q的电平和所述输出模块23的输出端的电平被复位。

以下结合图3、图4，对本申请GOA电路正向扫描的工作原理作进一步解释说明。图4中，U2D为高电平的正向扫描直流控制信号，D2U为低电平的反向扫描直流控制信号，RST为复位信号，CKn为第n级时钟信号(为交流电)，G(n-2)、Gn、G(n+2)为相应的栅极驱动信号的波形，Q、P示意相应节点的波形。

所述第n级GOA单元的正向扫描具体工作原理如下：

复位阶段：RST信号为高，晶体管NT11导通，使得P点被拉高；晶体管NT5、NT10均处于导通的状态，使得Q点被拉低到恒压低电平VGL、Gn信号被拉低到恒压低电平VGL。

预充电阶段：G(n-2)与U2D信号同时为高电平，晶体管NT1导通，Q点被预充电；晶体管NT3处于导通状态，Qa点输出高电平，晶体管NT9导通；当Q点为高电平时，晶体管NT4、NT7、NT9导通，P点被拉低到恒压低电平VGL。

Gn输出高电平阶段：CKn信号跳变为高电平，由于Q点被预充电，且电容C1对电荷具有一定的保持作用，晶体管NT9仍处于导通状态，Gn输出CKn对应的高电平。

Gn输出低电平阶段：CKn信号跳变为低电平，由于电容C1对Q点的高电平具有保持作用，晶体管NT9仍处于导通状态，Gn输出CKn对应的低电平。

Q点电平下拉阶段：当G(n+2)信号跳变为高时，晶体管NT2导通；由于D2U为低电平，Q点电平被拉低到恒压低电平VGL，使得晶体管NT9截止。

Q点低电平及Gn输出低电平维持阶段：当Q点变为低电平后，晶体管NT4、NT7截止；由于晶体管NT6、NT8导通，P点被充电，使得晶体管NT5、NT10导通，可以保证Q点低电平及Gn输出低电平的稳定；同时电容C2对P点的高电平具有一定的保持作用。

其它阶段：栅极线全开阶段：初始信号STV为高、U2D、D2U信号为高、VGH信号为高、CKn信号为高，所述GOA电路的每一级GOA单元的Q点为高电平，使得晶体管NT9处于导通状态，Gn输出CKn对应的高电平。栅极线全关阶段：初始信号STV为高、U2D、D2U信号为高、VGH信号为高、CKn信号为低，所述GOA电路的每一级GOA单元的Q点为低电平，使得晶体管NT9截止；所述GOA电路的每一级GOA单元的P点为高电平，使得所述GOA电路的每一级GOA单元均输出低电平信号。

以下结合图3、图5，对本申请GOA电路反向扫描的工作原理作进一步解释说明。图5中，U2D为低电平的正向扫描直流控制信号，D2U为高电平的反向扫描直流控制信号，RST为复位信号，CKn为第n级时钟信号(为交流电)，G(n-2)、Gn、G(n+2)为相应的栅极驱动信号的波形，Q、P示意相应节点的波形。

所述第n级GOA单元的反向扫描具体工作原理如下：

复位阶段：RST信号为高，晶体管NT11导通，使得P点被拉高；晶体管NT5、NT10均处于导通的状态，使得Q点被拉低到恒压低电平VGL、Gn信号被拉低到恒压低电平VGL。

预充电阶段：G(n+2)与D2U信号同时为高电平，晶体管NT2导通，Q点被预充电；晶体管NT3处于导通状态，Qa点输出高电平，晶体管NT9导通；当Q点为高电平时，晶体管NT4、NT7，P点被拉低到恒压低电平VGL。

Gn输出高电平阶段：CKn信号跳变为高电平，由于Q点被预充电，且电容C1对电荷具有一定的保持作用，晶体管NT9仍处于导通状态，Gn输出CKn对应的高电平。

Gn输出低电平阶段：CKn信号跳变为低电平，由于电容C1对Q点的高电平具有保持作用，晶体管NT9仍处于导通状态，Gn输出CKn对应的低电平。

Q点电平下拉阶段：当G(n-2)跳变为高时，晶体管NT2导通；由于U2D为低电平，Q点电平被拉低到恒压低电平VGL，使得晶体管NT9截止。

Q点低电平及Gn输出低电平维持阶段：当Q点变为低电平后，晶体管NT4、NT7截止；由于晶体管NT6、NT8导通，P点被充电，使得晶体管NT5、NT10导通，可以保证Q点低电平及Gn输出低电平的稳定；同时电容C2对P点的高电平具有一定的保持作用。

其它阶段：栅极线全开阶段：初始信号STV为高、U2D、D2U信号为高、VGH信号为高、CKn信号为高，所述GOA电路的每一级GOA单元的Q点为高电平，使得晶体管NT9处于导通状态，Gn输出CKn对应的高电平。栅极线全关阶段：初始信号STV为高、U2D、D2U信号为高、VGH信号为高、CKn信号为低，所述GOA电路的每一级GOA单元的Q点为低电平，使得晶体管NT9截止；所述GOA电路的每一级GOA单元的P点为高电平，使得所述GOA电路的每一级GOA单元均输出低电平信号。

基于同一发明构思，本申请还提供了一种显示面板。

请参阅图6，本申请显示面板架构示意图。所述显示面板60包括阵列基板61，所述阵列基板61包括GOA电路611。所述GOA电路611采用本申请图2或图3所述的GOA电路。所述GOA电路611的电路组件连接方式及工作原理已详述于前，此处不再赘述。

所述显示面板60可以为液晶显示面板、OLED显示面板或AMOLED显示面板。

采用本申请GOA电路的显示面板，可以在实现GOA电路各阶段的功能的基础上，有效减少正反向扫描控制模块所需薄膜晶体管以及时钟信号，以及减少全局信号及相应薄膜晶体管的设置，利于显示面板更窄边框的实现，可以提高产品竞争力。

以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (9)

1.一种GOA电路，包括级联的多个GOA单元；其特征在于，第n级GOA单元包括：

一正反向扫描控制模块，电性连接于一第一节点，用于响应第n-m级栅极驱动信号，根据正向扫描直流控制信号拉高或拉低所述第一节点的电平，或响应第n+m级栅极驱动信号，根据反向扫描直流控制信号拉高或拉低所述第一节点的电平，其中，n、m均为自然数，且n>m；

一输出控制模块，电性连接于所述第一节点，用于在所述GOA电路进行正向扫描或反向扫描期间，存储并传送所述第一节点的电平；

一输出模块，电性连接于所述输出控制模块，用于在所述GOA电路进行正向扫描或反向扫描期间，响应所述第一节点的电平，根据第n级时钟信号输出第n级栅极驱动信号；

一下拉模块，电性连接于所述第一节点以及一第二节点，用于在所述第一节点为高电平时拉低所述第二节点的电平；

一下拉维持模块，电性连接于所述第一节点、所述第二节点以及所述输出模块的输出端，用于在所述第一节点为低电平时拉高所述第二节点的电平，进而维持所述第一节点的低电平和所述第n级栅极驱动信号的低电平；

当接入所述GOA电路的初始信号、所述正向扫描直流控制信号、所述反向扫描直流控制信号、以及所有时钟信号均为高电平时，每一级GOA单元的所述正反向扫描控制模块拉高所述第一节点的电平，进而控制所述输出模块输出高电平的栅极驱动信号，使得所述GOA电路进入栅极线全开阶段；

当接入所述GOA电路的初始信号、所述正向扫描直流控制信号、所述反向扫描直流控制信号均为高电平、所有时钟信号均为低电平时，每一级GOA单元的所述下拉维持模块拉高所述第二节点的电平，进而控制所述输出模块输出低电平的栅极驱动信号，使得所述GOA电路进入栅极线全关阶段。

2.如权利要求1所述的GOA电路，其特征在于，所述正反向扫描控制模块包括：第一薄膜晶体管以及第二薄膜晶体管；所述输出控制模块包括第三薄膜晶体管以及第一电容；所述输出模块包括：第九薄膜晶体管；

所述第一薄膜晶体管的第一端接收所述正向扫描直流控制信号，其控制端接收所述第n-m级栅极驱动信号，其第二端接入所述第一节点；

所述第二薄膜晶体管的第一端接收所述反向扫描直流控制信号，其控制端接收所述第n+m级栅极驱动信号，其第二端接入所述第一节点；

所述第三薄膜晶体管的第一端接入所述第一节点，其控制端接收恒压高电平，其第二端接入一第三节点；

所述第一电容的一端接入所述第一节点，另一端接收恒压低电平；

所述第九薄膜晶体管的第一端接收所述第n级时钟信号，其控制端接入所述第三节点，其第二端作为所述输出模块的输出端。

3.如权利要求2所述的GOA电路，其特征在于，当接入所述GOA电路的初始信号、所述正向扫描直流控制信号、所述反向扫描直流控制信号、以及所有时钟信号均为高电平时，每一级GOA单元的所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管以及所述第九薄膜晶体管均导通，拉高所述第一节点的电平，所述第九薄膜晶体管的第二端输出高电平的栅极驱动信号，使得所述GOA电路进入栅极线全开阶段。

4.如权利要求1所述的GOA电路，其特征在于，所述下拉模块包括：第四薄膜晶体管；所述第四薄膜晶体管的第一端接入所述第二节点，其控制端接入所述第一节点，其第二端接收恒压低电平。

5.如权利要求1所述的GOA电路，其特征在于，所述下拉维持模块包括：第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管、第十薄膜晶体管以及第二电容；

所述第五薄膜晶体管的第一端接入所述第一节点，其控制端接入所述第二节点，其第二端接收恒压低电平；

所述第六薄膜晶体管的第一端和其控制端相连后接收恒压高电平，其第二端接入第四节点；

所述第七薄膜晶体管的第一端接入所述第四节点，其控制端接入所述第一节点，其第二端接收恒压低电平；

所述第八薄膜晶体管的第一端接收所述恒压高电平，其控制端接入所述第四节点，其第二端接入所述第二节点；

所述第十薄膜晶体管的第一端接入所述输出模块的输出端，其控制端接入所述第二节点，其第二端接收所述恒压低电平；

所述第二电容的一端接入所述第二节点，另一端接收所述恒压低电平。

6.如权利要求5所述的GOA电路，其特征在于，当接入所述GOA电路的初始信号、所述正向扫描直流控制信号、所述反向扫描直流控制信号均为高电平、所有时钟信号均为低电平时，每一级GOA单元的所述第七薄膜晶体管截止，所述第六薄膜晶体管、所述第八薄膜晶体管均导通，拉高所述第二节点的电平，进而控制所述输出模块输出低电平的栅极驱动信号，使得所述GOA电路进入栅极线全关阶段。

7.如权利要求1所述的GOA电路，其特征在于，所述第n级GOA单元进一步包括：一复位模块；所述复位模块电性连接于所述第二节点，用于响应复位信号拉高所述第二节点的电平，进而使得所述第一节点的电平和所述输出模块的输出端的电平被复位。

8.如权利要求7所述的GOA电路，其特征在于，所述复位模块包括：第十一薄膜晶体管；所述第十一薄膜晶体管的第一端和其控制端相连后接收所述复位信号，其第二端接入所述第二节点。

9.一种显示面板，其特征在于，包括：一阵列基板，所述阵列基板包括如权利要求1-8任一项所述的GOA电路。

Images