CN107610737A - 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置 - Google Patents

移位寄存器单元及其驱动方法、栅极驱动电路及显示装置 Download PDF

Info

Publication number
CN107610737A
CN107610737A CN201711022194.5A CN201711022194A CN107610737A CN 107610737 A CN107610737 A CN 107610737A CN 201711022194 A CN201711022194 A CN 201711022194A CN 107610737 A CN107610737 A CN 107610737A
Authority
CN
China
Prior art keywords
current potential
transistor
control
node
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711022194.5A
Other languages
English (en)
Other versions
CN107610737B (zh
Inventor
黄飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201711022194.5A priority Critical patent/CN107610737B/zh
Publication of CN107610737A publication Critical patent/CN107610737A/zh
Priority to PCT/CN2018/101500 priority patent/WO2019080619A1/zh
Priority to US16/345,354 priority patent/US11302277B2/en
Application granted granted Critical
Publication of CN107610737B publication Critical patent/CN107610737B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
    • G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Shift Register Type Memory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明公开了一种移位寄存器单元及其驱动方法、栅极驱动电路及显示装置，属于显示技术领域。该移位寄存器单元包括：输入模块、复位模块、传输模块和输出控制模块；其中，传输模块分别与第一节点、第二节点、时钟信号端和第二电源端连接，用于在第一节点的电位、时钟信号端的电位以及第二电源端的控制下控制第二节点的电位，输出控制模块在该第二节点的电位的控制下，控制输出信号端输出信号的电位。本发明通过采用一个时钟信号端即可控制移位寄存器单元输出信号端输出信号的电位，从而有效降低了移位寄存器单元的功耗。

Description

移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
技术领域
本申请涉及显示技术领域，特别涉及一种移位寄存器单元及其驱动方法、栅极驱动电路及显示装置。
背景技术
显示装置在显示图像时，需要利用移位寄存器(即栅极驱动电路)对像素单元进行扫描，移位寄存器包括多个移位寄存器单元，每个移位寄存器单元对应一行像素单元，由多个移位寄存器单元实现对显示面板中各行像素单元的逐行扫描驱动，以显示图像。
相关技术中的移位寄存器单元结构较为复杂，功耗较高。
发明内容
本发明提供了一种移位寄存器单元及其驱动方法、栅极驱动电路及显示装置，可以解决相关技术中移位寄存器单元结构较为复杂，功耗较高的问题，所述技术方案如下：
第一方面，提供了一种移位寄存器单元，所述移位寄存器单元包括：输入模块、复位模块、传输模块和输出控制模块；
所述输入模块分别与输入信号端、第一控制信号端、第二控制信号端、第一节点和第二节点连接，用于在所述输入信号端、所述第一控制信号端、所述第二控制信号端和所述第二节点的控制下，控制所述第一节点的电位；
所述复位模块分别与复位信号端、第一电源端和所述第一节点连接，用于在所述复位信号端和所述第一电源端的控制下，控制所述第一节点的电位；
所述传输模块分别与所述第一节点、所述第二节点、时钟信号端和第二电源端连接，用于在所述第一节点、所述第二节点、所述时钟信号端和所述第二电源端的控制下，控制所述第二节点的电位；
所述输出控制模块分别与所述第二节点和输出信号端连接，用于在所述第二节点的控制下，控制所述输出信号端的电位。
可选的，所述输出控制模块包括：控制子模块和输出子模块；
所述控制子模块分别与所述第二节点和第三节点连接，用于在所述第二节点的电位为第一电位时，控制所述第三节点的电位为第一电位，以及在所述第二节点的电位为第二电位时，控制所述第三节点的电位为第二电位；
所述输出子模块分别与所述第三节点和所述输出信号端连接，用于在所述第三节点的电位为第一电位时，控制所述输出信号端的电位为第二电位，以及在所述第三节点的电位为第二电位时，控制所述输出信号端的电位为第一电位。
可选的，所述输入模块包括：第一传输门以及或非门；
所述第一传输门的第一控制端与所述第一控制信号端连接，所述第一传输门的第二控制端与所述第二控制信号端连接，所述第一传输门的输入端与所述输入信号端连接，所述第一传输门的输出端与所述或非门的第一输入端连接；
所述或非门的第二输入端与所述第二节点连接，所述或非门的输出端与所述第一节点连接。
可选的，所述复位模块包括：第一晶体管；
所述第一晶体管的栅极与所述复位信号端连接，所述第一晶体管的第一极与所述第一电源端连接，所述第一晶体管的第二极与所述第一节点连接。
可选的，所述传输模块包括：第一反相器、第二传输门、第二晶体管以及第二反相器；
所述第一反相器的输入端与所述第一节点连接，所述第一反相器的输出端与所述第二传输门的第一控制端连接；
所述第二传输门的第二控制端与所述第一节点连接，所述第二传输门的输入端与所述时钟信号端连接，所述第二传输门的输出端与所述第二反相器的输入端连接；
所述第二晶体管的栅极与所述第一节点连接，所述第二晶体管的第一极与所述第二电源端连接，所述第二晶体管的第二极与所述第二反相器的输入端连接；
所述第二反相器的输出端与所述第二节点连接。
可选的，所述控制子模块还分别与所述第一电源端和所述第二电源端连接，所述控制子模块，包括：第三反相器、第三晶体管、第四晶体管、第五晶体管以及第六晶体管，其中所述第三晶体管与所述第四晶体管的极性相同，所述第五晶体管与所述第六晶体管的极性相同，所述第三晶体管与所述第五晶体管的极性相反；
所述第三反相器的输入端与所述第二节点连接，所述第三反相器的输出端与所述第六晶体管的栅极连接；
所述第三晶体管的栅极与所述第三节点连接，所述第三晶体管的第一极与所述第五晶体管的第二极连接，所述第三晶体管的第二极与所述第一电源端连接；
所述第四晶体管的栅极与所述第五晶体管的第二极连接，所述第四晶体管的第一极与所述第一电源端连接，所述第四晶体管的第二极与所述第三节点连接；
所述第五晶体管的栅极与所述第二节点连接，所述第五晶体管的第一极与所述第二电源端连接；
所述第六晶体管的第一极与所述第三节点连接，所述第六晶体管的第二极与所述第二电源端连接。
可选的，所述输出子模块还分别与所述第一电源端和所述第二电源端连接，所述输出子模块，包括：第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管以及第十四晶体管；其中，所述第七晶体管、所述第九晶体管、所述第十二晶体管的极性相同，所述第八晶体管、所述第十晶体管、所述第十一晶体管、所述第十三晶体管与所述第十四晶体管极性相同，所述第七晶体管与所述第八晶体管极性相反；
所述第七晶体管的栅极与所述第三节点连接，所述第七晶体管的第一极与所述第一电源端连接，所述第七晶体管的第二极与第四节点连接；
所述第八晶体管的栅极与所述第三节点连接，所述第八晶体管的第一极与所述第二电源端连接，所述第八晶体管的第二极与所述第四节点连接；
所述第九晶体管的栅极与所述第三节点连接，所述第九晶体管的第一极与所述第一电源端连接，所述第九晶体管的第二极与所述输出信号端连接；
所述第十晶体管的栅极与所述第三节点连接，所述第十晶体管的第一极与所述第十一晶体管的第二极连接，所述第十晶体管的第二极与所述输出信号端连接；
所述第十一晶体管的栅极分别与所述第十二晶体管的第二极以及所述第十三晶体管的第二极连接，所述第十一晶体管的第一极与所述第二电源端连接；
所述第十二晶体管的栅极与第四节点连接，所述第十二晶体管的第一极与所述第一电源端连接；
所述第十三晶体管的栅极与所述第四节点连接，所述第十三晶体管的第一极与所述第十四晶体管的第二极连接；
所述第十四晶体管的栅极与所述输出信号端连接，所述第十四晶体管的第一极与所述第二电源端连接。
可选的，所述控制子模块，包括：第三反相器和第三传输门；
所述第三反相器的输入端与所述第二节点连接，所述第三反相器的输出端与所述第三传输门的第二控制端连接；
所述第三传输门的第一控制端与所述第二节点连接，所述第三传输门的输入端与所述第二节点连接，所述第三传输门的输出端与所述第三节点连接。
可选的，所述输出子模块，包括：第四反相器；
所述第四反相器的输入端与所述第三节点连接，所述第四反相器的输出端与所述输出信号端连接。
可选的，所述输入信号端包括：第一输入信号端和第二输入信号端；
所述输入模块包括：第一传输门、第四传输门以及或非门；
所述第一传输门的第一控制端与所述第一控制信号端连接，所述第一传输门的第二控制端与所述第二控制信号端连接，所述第一传输门的输入端与所述第一输入信号端连接，所述第一传输门的输出端与所述或非门的第一输入端连接；
所述第四传输门的第一控制端与所述第二控制信号端连接，所述第四传输门的第二控制端与所述第一控制信号端连接，所述第四传输门的输入端与所述第二输入信号端连接，所述第四传输门的输出端与所述或非门的第一输入端连接。
第二方面，提供了一种移位寄存器单元的驱动方法，用于驱动如第一方面任一所述的移位寄存器单元，所述驱动方法包括：
输入阶段，输入信号端输入的输入信号的电位为第一电位，时钟信号端输入的时钟信号的电位为第二电位，所述输入模块控制第一节点的电位为第二电位，所述传输模块在所述第一节点和所述时钟信号的控制下，控制第二节点的电位为第一电位，所述输出控制模块在所述第二节点的控制下，控制输出信号端的电位为第二电位；
输出阶段，所述输入信号的电位为第二电位，所述时钟信号的电位为第一电位，所述输入模块控制第一节点的电位为第二电位，所述传输模块在所述第一节点和所述时钟信号的控制下，控制第二节点的电位为第二电位，所述输出控制模块在所述第二节点的控制下，控制输出信号端的电位为第一电位；
第一复位阶段，所述输入信号的电位为第二电位，所述输入模块在所述输入信号和所述第二节点的控制下，控制第一节点的电位为第一电位，所述传输模块在所述第一节点的控制下，控制所述第二节点的电位为第一电位，所述输出控制模块在所述第二节点的控制下，控制输出信号端的电位为第二电位；
第二复位阶段，复位信号端输入的复位信号的电位为第一电位，所述复位模块控制所述第一节点的电位为第一电位，所述传输模块在所述第一节点的控制下，控制所述第二节点的电位为第一电位，所述输出控制模块在所述第二节点的控制下，控制输出信号端的电位为第二电位。
可选的，所述输出控制模块包括：控制子模块和输出子模块；
在所述输入阶段、所述第一复位阶段和所述第二复位阶段中，所述第二节点的电位为第一电位，所述控制子模块在所述第二节点的控制下，控制所述第三节点的电位为第一电位，所述输出子模块在所述第三节点的控制下，控制所述输出信号端的电位为第二电位；
在所述输出阶段中，所述第二节点的电位为第二电位，所述控制子模块在所述第二节点的控制下，控制所述第三节点的电位为第二电位，所述输出子模块在所述第三节点的控制下，控制所述输出信号端的电位为第一电位。
可选的，所述传输模块包括：第一反相器、第二传输门、第二晶体管以及第二反相器；
在所述输入阶段中，所述第一节点的电位为第二电位，所述时钟信号的电位为第二电位，所述第二晶体管关断，所述第一反相器控制所述第二传输门的第一控制端的电位为第一电位，所述第二传输门开启，所述时钟信号端向所述第二反相器的输入端输出处于第二电位的时钟信号，所述第二反相器控制所述第二节点的电位为第一电位；
在所述输出阶段中，所述第一节点的电位为第二电位，所述时钟信号的电位为第一电位，所述第二晶体管关断，所述第一反相器控制所述第二传输门的第一控制端的电位为第一电位，所述第二传输门开启，所述时钟信号端向所述第二反相器的输入端输出处于第一电位的时钟信号，所述第二反相器控制所述第二节点的电位为第二电位；
在所述第一复位阶段和所述第二复位阶段中，所述第一节点的电位为第一电位，所述第二晶体管开启，所述第一反相器控制所述第二传输门的第一控制端的电位为第二电位，所述第二传输门关断，所述第二晶体管向所述第二反相器的输入端输出处于第二电位的第二电源信号，所述第二反相器控制所述第二节点的电位为第一电位。
第三方面，提供了一种栅极驱动电路，所述栅极驱动电路包括：
至少两个级联的如第一方面任一所述的移位寄存器单元。
第四方面，提供了一种显示装置，所述显示装置包括：如第三方面所述的栅极驱动电路。
本发明提供的技术方案带来的有益效果是：
综上所述，本发明实施例提供的移位寄存器单元及其驱动方法、栅极驱动电路及显示装置，包括输入模块、复位模块、传输模块和输出控制模块，该移位寄存器单元只需要通过传输模块的一个时钟信号端提供的时钟信号即可以控制输出信号端的输出信号，从而有效降低了移位寄存器单元的功耗。并且，本发明实施例提供的移位寄存器单元结构较为简单，占用面积较小。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种移位寄存器单元的结构示意图；
图2是本发明实施例提供的另一种移位寄存器单元的结构示意图；
图3是本发明实施例提供的又一种移位寄存器单元的结构示意图；
图4是本发明实施例提供的一种移位寄存器单元的驱动方法的流程图；
图5是本发明实施例提供的一种移位寄存器单元的驱动过程的时序图；
图6是本发明实施例提供的一种栅极驱动电路的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件，根据在电路中的作用本发明的实施例所采用的晶体管主要为开关晶体管。由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本发明实施例中，为区分晶体管除栅极之外的两极，将其中源极称为第一极，漏极称为第二极，因此，晶体管的栅极也可以称为第三极。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。本发明实施例所采用的开关晶体管可以为N型开关晶体管和P型开关晶体管，N型开关晶体管为在栅极为高电位时导通，在栅极为低电位时截止，P型开关晶体管为在栅极为高电位时截止，在栅极为低电位时导通，此外，本发明各个实施例中的多个信号都对应有第一电位和第二电位，第一电位和第二电位仅代表该信号的电位有2个状态量，不代表全文中第一电位或第二电位具有特定的数值。
图1是本发明实施例提供的一种移位寄存器单元的结构示意图，参考图1，该移位寄存器单元可以包括：
输入模块10、复位模块20、传输模块30和输出控制模块40。
该输入模块10分别与输入信号端IN、第一控制信号端CN、第二控制信号端CNB、第一节点P1和第二节点P2连接，用于在输入信号端IN、第一控制信号端CN、第二控制信号端CNB和第二节点P2的控制下，控制该第一节点P1的电位。
示例的，当第一控制信号端CN输出的第一控制信号为第一电位，第二控制信号端CNB输出的第二控制信号为第二电位时，该输入模块10可以在输入信号端IN输出的输入信号的电位为第一电位，和/或第二节点P2的电位为第一电位时，控制该第一节点P1的电位为第二电位；以及，在该输入信号的电位和第二节点P2的电位均为第二电位时，控制该第一节点P1的电位为第一电位。
该复位模块20分别与复位信号端EN、第一电源端VGH和第一节点P1连接，用于在该复位信号端EN和该第一电源端VGH的控制下，控制第一节点P1的电位。
示例的，该复位模块20可以在复位信号端EN输出的复位信号为第一电位时，向该第一节点P1输出来自第一电源端VGH的第一电源信号，该第一电源信号为第一电位。
该传输模块30分别与第一节点P1、第二节点P2、时钟信号端CK和第二电源端VGL连接，用于在该第一节点P1、第二节点P2、时钟信号端CK和第二电源端VGL的控制下，控制第二节点P2的电位。
示例的，当第一节点P1的电位为第一电位时，该传输模块20可以在该第二电源端VGL的控制下，控制该第二节点P2的电位为第一电位；当第一节点P1的电位为第二电位时，该传输模块20可以对该时钟信号端CK输出的时钟信号进行反相后输出至该第二节点P2的电位。
该输出控制模块40分别与第二节点P2和输出信号端OUT连接，用于在第二节点P2的控制下，控制输出信号端OUT的电位。
示例的，当第二节点P2的电位为第一电位时，该输出控制模块40可以控制输出信号端OUT的电位为第二电位；当第二节点P2的电位为第二电位时，该输出控制模块40可以控制输出信号端OUT的电位为第一电位。
综上所述，本发明实施例提供的移位寄存器单元，包括输入模块、复位模块、传输模块和输出控制模块，该移位寄存器单元只需要传输模块中的一个时钟信号端提供的时钟信号即可以控制输出信号端的输出信号，相对于相关技术中采用两个时钟信号端进行控制的移位寄存器单元，其功耗较低，结构较为简单，占用面积较小。并且，相对于相关技术中采用三态门的移位寄存器单元，可以避免由于三态门的输出状态不稳定而造成的误输出的问题，提高了移位寄存器单元的输出稳定性。
图2是本发明实施例提供的另一种移位寄存器单元的结构示意图，如图2所示，该输出控制模块40具体可以包括：控制子模块401和输出子模块402。
该控制子模块401分别与第二节点P2和第三节点P3连接，用于在该第二节点P2的电位为第一电位时，控制该第三节点P3的电位为第一电位，以及在该第二节点P2的电位为第二电位时，控制该第三节点P3的电位为第二电位。
该输出子模块402分别与第三节点P3和输出信号端OUT连接，用于在该第三节点的P3电位为第一电位时，控制该输出信号端OUT的电位为第二电位，以及在该第三节点P3的电位为第二电位时，控制该输出信号端OUT的电位为第一电位。
在本发明实施例一种可选的实现方式中，该控制子模块401还可以分别与第一电源端VGH和第二电源端VGL连接，该控制子模块401可以在该第二节点P2的电位为第一电位时，向该第三节点P3输出来自第一电源端VGH的第一电源信号，以及在该第二节点P2的电位为第二电位时，向该第三节点P3输出来自第二电源端VGL的第二电源信号。该第一电源信号为第一电位，该第二电源信号为第二电位，且该第一电位相对于该第二电位可以为高电位。
参考图2，该控制子模块401具体可以包括：第三反相器F3、第三晶体管M3、第四晶体管M4、第五晶体管M5以及第六晶体管M6。该第三晶体管M3与该第四晶体管M4的极性相同，该第五晶体管M5与该第六晶体管M6的极性相同，该第三晶体管M3与该第五晶体管M5的极性相反。例如，该第三晶体管M3与该第四晶体管M4可以为P型晶体管，该第五晶体管M5和该第六晶体管M6可以为N型晶体管；相应的，该第一电位相对于该第二电位可以为高电位。
其中，该第三反相器F3的输入端与第二节点P2连接，该第三反相器F3的输出端与第六晶体管M6的栅极连接。
该第三晶体管M3的栅极与第三节点P3连接，该第三晶体管M3的第一极与第五晶体管M5的第二极连接，该第三晶体管M3的第二极与第一电源端VGH连接。
该第四晶体管M4的栅极与第五晶体管M5的第二极连接，该第四晶体管M4的第一极与第一电源端VGH连接，该第四晶体管M4的第二极与第三节点P3连接。
该第五晶体管M5的栅极与第二节点P2连接，该第五晶体管M5的第一极与第二电源端VGL连接。
该第六晶体管M6的第一极与第三节点P3连接，该第六晶体管M6的第二极与第二电源端VGL连接。
在该实现方式中，该控制子模块401在第二节点P2的控制下可以向第三节点P3输出第一电源端VGH提供的第一电源信号或者第二电源端VGL提供的第二电源信号，由于第一电源端VGH和第二电源端VGL提供的电源信号的电位高低可以适应性的调节，从而有效提高了移位寄存器单元工作时的灵活性。并且该控制子模块401由四个晶体管组成，可以提高控制子模块401的驱动能力，从而使得控制子模块401向第三节点P3输出的信号更加稳定。
在本发明实施例另一种可选的实现方式中，参考图3，该控制子模块401具体可以包括：第三反相器F3和第三传输门T3。
该第三反相器F3的输入端与第二节点P2连接，该第三反相器F3的输出端与第三传输门T3的第二控制端连接。
该第三传输门T3的第一控制端与第二节点P2连接，第三传输门T3的输入端与第二节点P2连接，第三传输门T3的输出端与第三节点P3连接。
进一步的，在本发明实施例一种可选的实现方式中，该输出子模块402还可以分别与第一电源端VGH和第二电源端VGL连接，该输出子模块402可以在该第三节点的P3电位为第一电源信号的电位时，向输出信号端OUT输出第二电源信号，以及在该第三节点P3的电位为第二电源信号的电位时，向输出信号端OUT输出第一电源信号。该第一电源信号为第一电位，该第二电源信号为第二电位，且该第一电位相对于该第二电位可以为高电位。
参考图2，该输出子模块402具体可以包括：第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管M10、第十一晶体管M11、第十二晶体管M12、第十三晶体管M13以及第十四晶体管M14；该第七晶体管M7、第九晶体管M9、第十二晶体管M12的极性相同，该第八晶体管M8、第十晶体管M10、第十一晶体管M11、第十三晶体管M13与第十四晶体管M14极性相同，该第七晶体管M7与第八晶体管M8极性相反。例如，该第八晶体管M8、第十晶体管M10、第十一晶体管M11、第十三晶体管M13与该第十四晶体管M14可以为N型晶体管，该第七晶体管M7、第九晶体管M9和该第十二晶体管M12可以为P型晶体管。
其中，该第七晶体管M7的栅极与第三节点P3连接，该第七晶体管M7的第一极与第一电源端VGH连接，第七晶体管M7的第二极与第四节点P4连接。
该第八晶体管M8的栅极与第三节点P3连接，该第八晶体管M8的第一极与第二电源端VGL连接，该第八晶体管M8的第二极与第四节点P4连接。
该第九晶体管M9的栅极与第三节点P3连接，第九晶体管M9的第一极与第一电源端VGH连接，该第九晶体管M9的第二极与输出信号端OUT连接。
该第十晶体管M10的栅极与第三节点P3连接，该第十晶体管M10的第一极与第十一晶体管M11的第二极连接，该第十晶体管M10的第二极与输出信号端OUT连接。
该第十一晶体管M11的栅极分别与第十二晶体管M12的第二极以及第十三晶体管M13的第二极连接，该第十一晶体管M11的第一极与第二电源端VGL连接。
该第十二晶体管M12的栅极与第四节点P4连接，该第十二晶体管M12的第一极与第一电源端VGH连接。
该第十三晶体管M13的栅极与第四节点P4连接，该第十三晶体管M13的第一极与第十四晶体管M14的第二极连接。
该第十四晶体管M14的栅极与输出信号端OUT连接，该第十四晶体管M14的第一极与第二电源端VGL连接。
在该实现方式中，该输出子模块402在第三节点P3的控制下可以向输出信号端OUT输出第一电源端VGH提供的第一电源信号或者第二电源端VGL提供的第二电源信号，由于该第一电源端VGH和该第二电源端VGL提供的电源信号的电位高低可以适应性的调节，从而有效提高了移位寄存器单元工作时的灵活性。并且该输出子模块402由八个晶体管组成，可以提高输出子模块402的驱动能力，从而使得输出子模块402向输出信号端OUT输出的信号更加稳定。
在本发明实施例另一种可选的实现方式中，参考图3，该输出子模块402具体可以包括：第四反相器F4。
该第四反相器F4的输入端与第三节点P3连接，该第四反相器F4的输出端与输出信号端OUT连接。
进一步的，参考图2，该输入模块10具体可以包括：第一传输门T1以及或非门N1。
该第一传输门T1的第一控制端与第一控制信号端CN连接，该第一传输门T1的第二控制端与第二控制信号端CNB连接，该第一传输门T1的输入端与第一输入信号端STV_N-1连接，该第一传输门T1的输出端与或非门N1的第一输入端连接。
该或非门N1的第二输入端与第二节点P2连接，该或非门N1的输出端与第一节点P1连接。
进一步的，参考图2，该复位模块20具体可以包括：第一晶体管M1。
该第一晶体管M1的栅极与复位信号端EN连接，该第一晶体管M1的第一极与第一电源端VGH连接，该第一晶体管M1的第二极与第一节点P1连接。
进一步的，参考图2，该传输模块30具体可以包括：第一反相器F1、第二传输门T2、第二晶体管M2以及第二反相器F2。
该第一反相器F1的输入端与第一节点P1连接，该第一反相器F1的输出端与第二传输门T2的第一控制端连接。
该第二传输门T2的第二控制端与第一节点P1连接，该第二传输门T2的输入端与时钟信号端CK连接，该第二传输门T2的输出端与第二反相器F2的输入端连接。
该第二晶体管M2的栅极与第一节点P1连接，该第二晶体管M2的第一极与第二电源端VGL连接，该第二晶体管M2的第二极与第二反相器F2的输入端连接。
该第二反相器F2的输出端与第二节点P2连接。
进一步的，参考图2，该输入模块10的输入信号端IN可以包括：第一输入信号端STV_N-1和第二输入信号端STV_N+1。该输入模块10可以包括：第一传输门T1、第四传输门T4以及或非门N1。
该第一传输门T1的第一控制端与第一控制信号端CN连接，该第一传输门T1的第二控制端与第二控制信号端CNB连接，该第一传输门T1的输入端与第一输入信号端STV_N-1连接，该第一传输门T1的输出端与或非门N1的第一输入端连接。
该第四传输门T4的第一控制端与第二控制信号端CNB连接，该第四传输门T4的第二控制端与第一控制信号端CN连接，该第四传输门T4的输入端与第二输入信号端STV_N+1连接，该第四传输门T4的输出端与或非门N1的第一输入端连接。
其中，该第一输入信号端STV_N-1可以与上一级移位寄存器单元的输出端OUT连接，该第二输入信号端STV_N+1可以与下一级移位寄存器单元的输出端OUT连接。
因此，当第一控制信号端CN提供的第一控制信号为第一电位，且该第二控制信号端CNB提供的第二控制信号为第二电位时，第一传输门T1开启，第四传输门T4关断，每一级移位寄存器单元的输入模块10在该第一输入信号端STV_N-1(也即是上一级移位寄存器单元的输出端)的驱动下开始工作，因此可以实现对显示装置中的各行像素单元的正向扫描。
当第一控制信号端CN提供的第一控制信号为第二电位，且该第二控制信号端CNB提供的第二控制信号为第一电位时，第一传输门T1关断，第四传输门T4开启，每一级移位寄存器单元的输入模块10在该第二输入信号端STV_N+1(也即是下一级移位寄存器单元的输出端)的驱动下开始工作，因此可以实现对显示装置中的各行像素单元的反相扫描。
综上所述，本发明实施例提供的移位寄存器单元，包括输入模块、复位模块、传输模块和输出控制模块，该移位寄存器单元只需要传输模块中的一个时钟信号端提供的时钟信号即可以控制输出信号端的输出信号，相对于相关技术中采用两个时钟信号端进行控制的移位寄存器单元，其功耗较低，结构较为简单，占用面积较小。并且，相对于相关技术中采用三态门的移位寄存器单元，可以避免由于三态门的输出状态不稳定而造成的误输出的问题，提高了移位寄存器单元的输出稳定性。
图4是本发明实施例提供的一种移位寄存器单元的驱动方法的流程图，该驱动方法可以用于驱动如图1至3任一所述的移位寄存器单元，参考图1，该移位寄存器单元可以包括：输入模块10、复位模块20、传输模块30和输出控制模块40，参考图4，该驱动方法可以包括：
步骤501、输入阶段，输入信号端IN输入的输入信号的电位为第一电位，时钟信号端CK输入的时钟信号的电位为第二电位，输入模块10控制第一节点P1的电位为第二电位，传输模块20在第一节点P1和时钟信号端CK的控制下，控制第二节点P2的电位为第一电位，输出控制模块40在第二节点P2的控制下，控制输出信号端OUT的电位为第二电位。
步骤502、输出阶段，输入信号的电位为第二电位，时钟信号端CK的电位为第一电位，输入模块10控制第一节点P1的电位为第二电位，传输模块30在第一节点P1和时钟信号端CK的控制下，控制第二节点P2的电位为第二电位，输出控制模块40在第二节点P2的控制下，控制输出信号端OUT的电位为第一电位。
步骤503、第一复位阶段，输入信号的电位为第二电位，输入模块10在输入信号和第二节点P2的控制下，控制第一节点P1的电位为第一电位，该传输模块10在第一节点P1的控制下，控制第二节点P2的电位为第一电位，输出控制模块40在第二节点P2的控制下，控制输出信号端OUT的电位为第二电位。
步骤504、第二复位阶段，复位信号端EN输入的复位信号的电位为第一电位，复位模块20控制第一节点P1的电位为第一电位，传输模块30在第一节点P1的控制下，控制第二节点P2的电位为第一电位，输出控制模块40在第二节点P2的控制下，控制输出信号端OUT的电位为第二电位。
综上所述，本发明实施例提供的移位寄存器单元的驱动方法，通过传输模块中的一个时钟信号端提供的时钟信号即可以控制输出信号端的输出信号，相对于相关技术中采用两个时钟信号端控制移位寄存器单元的驱动方法，其驱动功耗较低。
参考图2和图3，该输出控制模块40可以包括：控制子模块401和输出子模块402。
在输入阶段、第一复位阶段和第二复位阶段中，该第二节点P2的电位为第一电位，该控制子模块401在该第二节点P2的控制下，可以控制第三节点P3的电位为第一电位，该输出子模块402在该第三节点P3的控制下，可以控制输出信号端OUT的电位为第二电位。
在输出阶段中，该第二节点P2的电位为第二电位，该控制子模块401在第二节点P2的控制下，可以控制第三节点P3的电位为第二电位，该输出子模块402在该第三节点P3的控制下，可以控制输出信号端OUT的电位为第一电位。
可选的，参考图2和图3，该传输模块30可以包括：第一反相器F1、第二传输门T2、第二晶体管M2以及第二反相器F2。
在输入阶段中，该第一节点P1的电位为第二电位，第二晶体管M2关断，时钟信号端CK提供的时钟信号的电位为第二电位，第一反相器F1控制第二传输门T2的第一控制端的电位为第一电位，使得该第二传输门T2开启，该时钟信号端CK向该第二反相器F2的输入端输出处于第二电位的时钟信号，该第二反相器F2控制第二节点P2的电位为第一电位。
在输出阶段中，该第一节点P1的电位为第二电位，第二晶体管M2关断，时钟信号端CK提供的时钟信号的电位为第一电位，第一反相器F1控制第二传输门T2的第一控制端的电位为第一电位，使得该第二传输门T2开启，该时钟信号端CK向该第二反相器F2的输入端输出处于第一电位的时钟信号，该第二反相器F2控制该第二节点P2的电位为第二电位。
在第一复位阶段和第二复位阶段中，该第一节点P1的电位为第一电位，第二晶体管M2开启，该第一反相器F1控制第二传输门T2的第一控制端的电位为第二电位，该第二传输门T2关断，该第二晶体管M2向该第二反相器F2的输入端输出处于第二电位的第二电源信号，该第二反相器F2控制该第二节点P2的电位为第一电位。
进一步的，图5是本发明实施例提供的一种移位寄存器单元驱动过程中各信号端的时序图，以图2所示的移位寄存器单元为例，并以第一控制信号端CN输出的第一控制信号为第一电位，第二控制信号端CNB输出的第二控制信号为第二电位，且第一电位相对于第二电位为高电位为例，详细介绍本发明实施例提供的移位寄存器单元的驱动原理。
如图5所示，在输入阶段t1中，第一输入信号端STV_N-1输出的输入信号的电位为第一电位，该时钟信号端CK输出的时钟信号的电位为第二电位，该复位信号端EN提供的复位信号为第二电位，该第一晶体管M1关断，第一控制信号为第一电位，第二控制信号为第二电位，第一传输门T1开启，第四传输门T4关断，第一输入信号端STV_N-1向或非门N1的第一输入端输出该处于第一电位的输入信号，该或非门N1控制该第一节点P1的电位为第二电位，使得该第二晶体管M2关断。该第一反相器F1在该第一节点P1的控制下，控制该第二传输门T2的第一控制端的电位为第一电位，该第二传输门T2开启，该时钟信号端CK向该第二反相器F2的输入端输出处于第二电位的时钟信号，因此，该第二反相器F2可以控制该第二节点P2的电位为第一电位。
进一步的，该第二节点P2可以控制第五晶体管M5开启，第三晶体管M3关断，第三反相器F3将第二节点P2的电位反相后输出至第六晶体管M6的栅极，使得该第六晶体管M6关断。第二电源端VGL可以通过该第五晶体管M5向第四晶体管M4的栅极输出第二电源信号，该第四晶体管M4开启，第一电源端VGH通过该第四晶体管M4向第三节点P3输出处于第一电位的第一电源信号。进一步的，该第三节点P3可以控制第七晶体管M7和第九晶体管M9关断，并且控制该第八晶体管M8和该第十晶体管M10开启，第二电源端VGL通过该第八晶体管M8向该第四节点P4输出处于第二电位的第二电源信号，使得该第十二晶体管M12开启，该第十三晶体管M13关断，第一电源端VGH通过该第十二晶体管M12向该第十一晶体管M11的栅极输出处于第一电位的第一电源信号，使得该第十一晶体管M11开启，第二电源端VGL进而可以通过该第十一晶体管M11和第十晶体管M10向输出信号端OUT输出处于第二电位的第二电源信号，该第十四晶体管M14关断。
在输出阶段t2中，该第一输入信号端STV_N-1输出的输入信号的电位为第二电位，该时钟信号端CK输出的时钟信号的电位为第一电位，该复位信号端EN提供的复位信号为第二电位，该第一晶体管M1关断，第一传输门T1开启，第四传输门T4关断，第一输入信号端STV_N-1向或非门N1的第一输入端输出该处于第二电位的输入信号，由于第二节点P2的电位为第一电位，因此该或非门N1可以控制该第一节点P1的电位继续保持第二电位，使得该第二晶体管M2关断。该第一反相器F1在该第一节点P1的控制下，控制该第二传输门T2的第一控制端的电位为第一电位，该第二传输门T2开启，该时钟信号端CK向该第二反相器F2的输入端输出处于第一电位的时钟信号，因此，该第二反相器F2可以控制该第二节点P2的电位为第二电位。
进一步的，该第二节点P2可以控制第三晶体管M3开启，第五晶体管M5关断，第四晶体管M4关断，第三反相器F3将第二节点P2的电位反相后输出至第六晶体管M6的栅极，使得该第六晶体管M6开启，第二电源端VGL通过该第六晶体管M6向第三节点P3输出处于第二电位的第二电源信号。进一步的，该该第三节点P3可以控制第七晶体管M7和第九晶体管M9开启，并且控制该第八晶体管M8和该第十晶体管M10关断，第一电源端VGH通过该第七晶体管M7向该第四节点P4输出处于第一电位的第一电源信号，使得该第十二晶体管M12关断，该第十三晶体管M13开启；同时，该第一电源端VGH可以通过该第九晶体管M9向该输出信号端OUT输出处于第一电位的第一电源信号；并且可以通过该第九晶体管M9向该第十四晶体管M14的栅极输出处于第一电位的第一电源信号，使得该第十四晶体管M14开启，该第二电源端VGL通过该第十四晶体管M14和第十三晶体管M13向该第十一晶体管M11输出处于第二电位的第二电源信号，使得该第十一晶体管M11关断。
在第一复位阶段t3中，第一输入端STV_N-1输出的输入信号和时钟信号端CK输出的时钟信号的电位为第二电位，第一控制信号为第一电位，第二控制信号为第二电位，第一传输门T1开启，第四传输门T4关断，第一输入信号端STV_N-1向或非门N1的第一输入端输出该处于第二电位的输入信号，由于第二节点P2的电位为第二电位，因此该或非门N1可以控制该第一节点P1的电位为第一电位；此时，该第二晶体管M2开启，该第二传输门T2关断，该第二电源端VGL通过第二晶体管M2向该第二反相器F2的输入端输出处于第二电位的第二电源信号，该第二反相器F2可以控制该第二节点P2的电位为第一电位。
进一步的，该第二节点P2可以控制第五晶体管M5开启，第三晶体管M3关断，第三反相器F3将第二节点P2的电位反相后输出至第六晶体管M6的栅极，使得该第六晶体管M6关断。第二电源端VGL可以通过该第五晶体管M5向第四晶体管M4的栅极输出第二电源信号，该第四晶体管M4开启，第一电源端VGH通过该第四晶体管M4向第三节点P3输出处于第一电位的第一电源信号。进一步的，该第三节点P3可以控制第七晶体管M7和第九晶体管M9关断，并且控制该第八晶体管M8和该第十晶体管M10开启，第二电源端VGL通过该第八晶体管M8向该第四节点P4输出处于第二电位的第二电源信号，使得该第十二晶体管M12开启，该第十三晶体管M13关断，第一电源端VGH通过该第十二晶体管M12向该第十一晶体管M11的栅极输出处于第一电位的第一电源信号，使得该第十一晶体管M11开启，第二电源端VGL进而可以通过该第十一晶体管M11和第十晶体管M10向输出信号端OUT输出处于第二电位的第二电源信号，该第十四晶体管M14关断。
需要说明的是，该第一复位阶段t3可以持续至第一输入信号端STV_N-1输出的输入信号再次跳变至第一电位为止。在该第一复位阶段t3中，当第二反相器F2控制该第二节点P2的电位为第一电位时，或非门N1在该第二节点P2和第一输入信号的控制下，会控制第一节点P1的电位为第二电位，使得第二晶体管M2关断，第二传输门T2开启，由于此时该时钟信号端CK输出的时钟信号的电位为第二电位，因此该第二反相器F2可以继续控制该第二节点P2的电位为第一电位。在后续时刻，当时钟信号端CK输出的时钟信号为第一电位时，第二反相器F2可以控制第二节点P2的电位为第二电位，此时该或非门N1可以再次控制该第一节点P1的电位为第一电位，从而使得第二晶体管M2开启，第二反相器F2可以再次将第二节点P2的电位调整至第一电位。由此可以保证输出信号端OUT的电位持续为第二电位。
进一步的，在本发明实施例中，在每一帧图像扫描开始之前，或者每一帧图像扫描完成之后，还可以驱动移位寄存器单元执行第二复位阶段t4，在该第二复位阶段t4中，复位信号端EN提供的复位信号的电位为第一电位，第一晶体管M1开启，第一电源端VGH可以通过该第一晶体管M1向第一节点P1输出处于第一电位的第一电源信号，以控制该第一节点P1的电位持续为第一电位；相应的，传输模块30和输出控制模块40可以在该第一节点P1的控制下，控制输出信号端OUT的电位持续为第二电位。由于该复位信号端EN可以使得栅极驱动电路中各级移位寄存器单元中的第一晶体管均打开，可以控制显示面板上的所有行像素均处于暗态，实现对显示面板的放电。
可选的，参考图5，当第一控制信号端CN提供的第一控制信号为第二电位，且该第二控制信号端CNB提供的第二控制信号为第一电位时，该第四传输门T4开启，第一传输门T1关断，该移位寄存器单元可以在该第二输入信号端STV_N+1的控制下，控制输出信号端OUT的电位，其驱动原理与上述驱动原理相同，本发明实施例在此不再赘述。
综上所述，本发明实施例提供的移位寄存器单元的驱动方法，通过传输模块中的一个时钟信号端提供的时钟信号即可以控制输出信号端的输出信号，相对于相关技术中采用两个时钟信号端控制移位寄存器单元的驱动方法，其驱动功耗较低。
图6是本发明实施例提供的一种栅极驱动电路的结构示意图，如图6所示，该栅极驱动电路可以包括至少两个级联的移位寄存器单元，其中每个移位寄存器单元可以为如图1至图3任一所示的移位寄存器单元。
从图6中可以看出，每一级移位寄存器单元的第一输入信号端STV_N-1与上一级移位寄存器单元的输出信号端OUT相连；每一级移位寄存器单元的第二输入信号端STV_N+1与下一级移位寄存器单元的输出信号端OUT相连。从图6中还可以看出，该栅极驱动电路中，第一极移位寄存器单元的第一输入信号端STV_N-1可以与开启信号端STV端相连。
通过对该第一控制信号端CN和第二控制信号端CNB的控制，可以使得该栅极驱动电路中的各个移位寄存器单元实现对显示装置的正反双向扫描。
例如，当第一控制信号端CN输出处于第一电位的第一控制信号，第二控制信号端CNB输出处于第二电位的第二控制信号时，可以使得该栅极驱动电路中的各个移位寄存器单元从第一级移位寄存器单元开始依次启动，由此可以实现对显示装置的正向扫描。当第一控制信号端CN输出处于第二电位的第一控制信号，第二控制信号端CNB输出处于第一电位的第二控制信号时，可以使得该栅极驱动电路中的各个移位寄存器单元从最后一级移位寄存器单元开始依次启动，由此可以实现对显示装置的反向扫描。
还需要说明的是，参考图6，该栅极驱动电路可以与两个时钟信号端CK和CKB相连，并且，相邻的两级移位寄存器单元可以分别与其中一个时钟信号端相连。例如在图6所示的电路中，第一级移位寄存器单元与时钟信号端CK相连，第二级移位寄存器单元与时钟信号端CKB相连。
进一步的，参考图5可以看出，该两个时钟信号端CK和CKB输出的时钟信号的频率相同，相位相反。
另外，本发明实施例还提供一种显示装置，该显示装置可以包括如图6所示的栅极驱动电路。该显示装置可以为：液晶面板、电子纸、OLED面板、AMOLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的移位寄存器单元和各模块的具体工作过程，可以参考方法实施例中的对应过程，在此不再赘述。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (15)

1.一种移位寄存器单元，其特征在于，所述移位寄存器单元包括：输入模块、复位模块、传输模块和输出控制模块；
所述输入模块分别与输入信号端、第一控制信号端、第二控制信号端、第一节点和第二节点连接，用于在所述输入信号端、所述第一控制信号端、所述第二控制信号端和所述第二节点的控制下，控制所述第一节点的电位；
所述复位模块分别与复位信号端、第一电源端和所述第一节点连接，用于在所述复位信号端和所述第一电源端的控制下，控制所述第一节点的电位；
所述传输模块分别与所述第一节点、所述第二节点、时钟信号端和第二电源端连接，用于在所述第一节点、所述第二节点、所述时钟信号端和所述第二电源端的控制下，控制所述第二节点的电位；
所述输出控制模块分别与所述第二节点和输出信号端连接，用于在所述第二节点的控制下，控制所述输出信号端的电位。
2.根据权利要求1所述的移位寄存器单元，其特征在于，所述输出控制模块包括：控制子模块和输出子模块；
所述控制子模块分别与所述第二节点和第三节点连接，用于在所述第二节点的电位为第一电位时，控制所述第三节点的电位为第一电位，以及在所述第二节点的电位为第二电位时，控制所述第三节点的电位为第二电位；
所述输出子模块分别与所述第三节点和所述输出信号端连接，用于在所述第三节点的电位为第一电位时，控制所述输出信号端的电位为第二电位，以及在所述第三节点的电位为第二电位时，控制所述输出信号端的电位为第一电位。
3.根据权利要求1所述的移位寄存器单元，其特征在于，所述输入模块包括：第一传输门以及或非门；
所述第一传输门的第一控制端与所述第一控制信号端连接，所述第一传输门的第二控制端与所述第二控制信号端连接，所述第一传输门的输入端与所述输入信号端连接，所述第一传输门的输出端与所述或非门的第一输入端连接；
所述或非门的第二输入端与所述第二节点连接，所述或非门的输出端与所述第一节点连接。
4.根据权利要求1所述的移位寄存器单元，其特征在于，所述复位模块包括：第一晶体管；
所述第一晶体管的栅极与所述复位信号端连接，所述第一晶体管的第一极与所述第一电源端连接，所述第一晶体管的第二极与所述第一节点连接。
5.根据权利要求1所述的移位寄存器单元，其特征在于，所述传输模块包括：第一反相器、第二传输门、第二晶体管以及第二反相器；
所述第一反相器的输入端与所述第一节点连接，所述第一反相器的输出端与所述第二传输门的第一控制端连接；
所述第二传输门的第二控制端与所述第一节点连接，所述第二传输门的输入端与所述时钟信号端连接，所述第二传输门的输出端与所述第二反相器的输入端连接；
所述第二晶体管的栅极与所述第一节点连接，所述第二晶体管的第一极与所述第二电源端连接，所述第二晶体管的第二极与所述第二反相器的输入端连接；
所述第二反相器的输出端与所述第二节点连接。
6.根据权利要求2所述的移位寄存器单元，其特征在于，所述控制子模块还分别与所述第一电源端和所述第二电源端连接，所述控制子模块，包括：第三反相器、第三晶体管、第四晶体管、第五晶体管以及第六晶体管，其中所述第三晶体管与所述第四晶体管的极性相同，所述第五晶体管与所述第六晶体管的极性相同，所述第三晶体管与所述第五晶体管的极性相反；
所述第三反相器的输入端与所述第二节点连接，所述第三反相器的输出端与所述第六晶体管的栅极连接；
所述第三晶体管的栅极与所述第三节点连接，所述第三晶体管的第一极与所述第五晶体管的第二极连接，所述第三晶体管的第二极与所述第一电源端连接；
所述第四晶体管的栅极与所述第五晶体管的第二极连接，所述第四晶体管的第一极与所述第一电源端连接，所述第四晶体管的第二极与所述第三节点连接；
所述第五晶体管的栅极与所述第二节点连接，所述第五晶体管的第一极与所述第二电源端连接；
所述第六晶体管的第一极与所述第三节点连接，所述第六晶体管的第二极与所述第二电源端连接。
7.根据权利要求2所述的移位寄存器单元，其特征在于，所述输出子模块还分别与所述第一电源端和所述第二电源端连接，所述输出子模块，包括：第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管以及第十四晶体管；其中，所述第七晶体管、所述第九晶体管、所述第十二晶体管的极性相同，所述第八晶体管、所述第十晶体管、所述第十一晶体管、所述第十三晶体管与所述第十四晶体管极性相同，所述第七晶体管与所述第八晶体管极性相反；
所述第七晶体管的栅极与所述第三节点连接，所述第七晶体管的第一极与所述第一电源端连接，所述第七晶体管的第二极与第四节点连接；
所述第八晶体管的栅极与所述第三节点连接，所述第八晶体管的第一极与所述第二电源端连接，所述第八晶体管的第二极与所述第四节点连接；
所述第九晶体管的栅极与所述第三节点连接，所述第九晶体管的第一极与所述第一电源端连接，所述第九晶体管的第二极与所述输出信号端连接；
所述第十晶体管的栅极与所述第三节点连接，所述第十晶体管的第一极与所述第十一晶体管的第二极连接，所述第十晶体管的第二极与所述输出信号端连接；
所述第十一晶体管的栅极分别与所述第十二晶体管的第二极以及所述第十三晶体管的第二极连接，所述第十一晶体管的第一极与所述第二电源端连接；
所述第十二晶体管的栅极与第四节点连接，所述第十二晶体管的第一极与所述第一电源端连接；
所述第十三晶体管的栅极与所述第四节点连接，所述第十三晶体管的第一极与所述第十四晶体管的第二极连接；
所述第十四晶体管的栅极与所述输出信号端连接，所述第十四晶体管的第一极与所述第二电源端连接。
8.根据权利要求2所述的移位寄存器单元，其特征在于，所述控制子模块，包括：第三反相器和第三传输门；
所述第三反相器的输入端与所述第二节点连接，所述第三反相器的输出端与所述第三传输门的第二控制端连接；
所述第三传输门的第一控制端与所述第二节点连接，所述第三传输门的输入端与所述第二节点连接，所述第三传输门的输出端与所述第三节点连接。
9.根据权利要求2所述的移位寄存器单元，其特征在于，所述输出子模块，包括：第四反相器；
所述第四反相器的输入端与所述第三节点连接，所述第四反相器的输出端与所述输出信号端连接。
10.根据权利要求1所述的移位寄存器单元，其特征在于，所述输入信号端包括：第一输入信号端和第二输入信号端；
所述输入模块包括：第一传输门、第四传输门以及或非门；
所述第一传输门的第一控制端与所述第一控制信号端连接，所述第一传输门的第二控制端与所述第二控制信号端连接，所述第一传输门的输入端与所述第一输入信号端连接，所述第一传输门的输出端与所述或非门的第一输入端连接；
所述第四传输门的第一控制端与所述第二控制信号端连接，所述第四传输门的第二控制端与所述第一控制信号端连接，所述第四传输门的输入端与所述第二输入信号端连接，所述第四传输门的输出端与所述或非门的第一输入端连接。
11.一种移位寄存器单元的驱动方法，其特征在于，用于驱动如权利要求1至10任一所述的移位寄存器单元，所述驱动方法包括：
输入阶段，输入信号端输入的输入信号的电位为第一电位，时钟信号端输入的时钟信号的电位为第二电位，所述输入模块控制第一节点的电位为第二电位，所述传输模块在所述第一节点和所述时钟信号的控制下，控制第二节点的电位为第一电位，所述输出控制模块在所述第二节点的控制下，控制输出信号端的电位为第二电位；
输出阶段，所述输入信号的电位为第二电位，所述时钟信号的电位为第一电位，所述输入模块控制第一节点的电位为第二电位，所述传输模块在所述第一节点和所述时钟信号的控制下，控制第二节点的电位为第二电位，所述输出控制模块在所述第二节点的控制下，控制输出信号端的电位为第一电位；
第一复位阶段，所述输入信号的电位为第二电位，所述输入模块在所述输入信号和所述第二节点的控制下，控制第一节点的电位为第一电位，所述传输模块在所述第一节点的控制下，控制所述第二节点的电位为第一电位，所述输出控制模块在所述第二节点的控制下，控制输出信号端的电位为第二电位；
第二复位阶段，复位信号端输入的复位信号的电位为第一电位，所述复位模块控制所述第一节点的电位为第一电位，所述传输模块在所述第一节点的控制下，控制所述第二节点的电位为第一电位，所述输出控制模块在所述第二节点的控制下，控制输出信号端的电位为第二电位。
12.根据权利要求11所述的方法，其特征在于，所述输出控制模块包括：控制子模块和输出子模块；
在所述输入阶段、所述第一复位阶段和所述第二复位阶段中，所述第二节点的电位为第一电位，所述控制子模块在所述第二节点的控制下，控制所述第三节点的电位为第一电位，所述输出子模块在所述第三节点的控制下，控制所述输出信号端的电位为第二电位；
在所述输出阶段中，所述第二节点的电位为第二电位，所述控制子模块在所述第二节点的控制下，控制所述第三节点的电位为第二电位，所述输出子模块在所述第三节点的控制下，控制所述输出信号端的电位为第一电位。
13.根据权利要求11所述的方法，其特征在于，所述传输模块包括：第一反相器、第二传输门、第二晶体管以及第二反相器；
在所述输入阶段中，所述第一节点的电位为第二电位，所述时钟信号的电位为第二电位，所述第二晶体管关断，所述第一反相器控制所述第二传输门的第一控制端的电位为第一电位，所述第二传输门开启，所述时钟信号端向所述第二反相器的输入端输出处于第二电位的时钟信号，所述第二反相器控制所述第二节点的电位为第一电位；
在所述输出阶段中，所述第一节点的电位为第二电位，所述时钟信号的电位为第一电位，所述第二晶体管关断，所述第一反相器控制所述第二传输门的第一控制端的电位为第一电位，所述第二传输门开启，所述时钟信号端向所述第二反相器的输入端输出处于第一电位的时钟信号，所述第二反相器控制所述第二节点的电位为第二电位；
在所述第一复位阶段和所述第二复位阶段中，所述第一节点的电位为第一电位，所述第二晶体管开启，所述第一反相器控制所述第二传输门的第一控制端的电位为第二电位，所述第二传输门关断，所述第二晶体管向所述第二反相器的输入端输出处于第二电位的第二电源信号，所述第二反相器控制所述第二节点的电位为第一电位。
14.一种栅极驱动电路，其特征在于，所述栅极驱动电路包括：
至少两个级联的如权利要求1至10任一所述的移位寄存器单元。
15.一种显示装置，其特征在于，所述显示装置包括：如权利要求14所述的栅极驱动电路。
CN201711022194.5A 2017-10-26 2017-10-26 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置 Active CN107610737B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201711022194.5A CN107610737B (zh) 2017-10-26 2017-10-26 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
PCT/CN2018/101500 WO2019080619A1 (zh) 2017-10-26 2018-08-21 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
US16/345,354 US11302277B2 (en) 2017-10-26 2018-08-21 Shift register unit and driving method thereof, gate driving circuit and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711022194.5A CN107610737B (zh) 2017-10-26 2017-10-26 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置

Publications (2)

Publication Number Publication Date
CN107610737A true CN107610737A (zh) 2018-01-19
CN107610737B CN107610737B (zh) 2023-07-21

Family

ID=61079591

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711022194.5A Active CN107610737B (zh) 2017-10-26 2017-10-26 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置

Country Status (3)

Country Link
US (1) US11302277B2 (zh)
CN (1) CN107610737B (zh)
WO (1) WO2019080619A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108389559A (zh) * 2018-05-03 2018-08-10 京东方科技集团股份有限公司 移位寄存器模块及驱动方法、栅极驱动电路和显示装置
WO2019080619A1 (zh) * 2017-10-26 2019-05-02 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN111681700A (zh) * 2020-06-24 2020-09-18 厦门天马微电子有限公司 一种移位寄存器、栅极驱动电路、显示面板以及驱动方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111445878B (zh) * 2020-04-29 2022-03-08 Tcl华星光电技术有限公司 显示面板及显示装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004127509A (ja) * 1996-05-23 2004-04-22 Sharp Corp シフトレジスタ回路および画像表示装置
US20040239608A1 (en) * 2001-10-16 2004-12-02 Woo-Suk Chung Shift register and liquid crystal display having the same
CN104732951A (zh) * 2015-04-21 2015-06-24 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动装置、显示面板
US20160307641A1 (en) * 2015-04-14 2016-10-20 Boe Technology Group Co., Ltd. Shift register, gate driving circuit and display device
CN106228927A (zh) * 2016-07-13 2016-12-14 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
US20170031477A1 (en) * 2015-07-28 2017-02-02 Apple Inc. Displays with Gate Driver Circuitry for Discharging Display Pixels
CN106409207A (zh) * 2016-10-27 2017-02-15 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106782285A (zh) * 2017-03-03 2017-05-31 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN207319701U (zh) * 2017-10-26 2018-05-04 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4439761B2 (ja) * 2001-05-11 2010-03-24 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
TW582005B (en) * 2001-05-29 2004-04-01 Semiconductor Energy Lab Pulse output circuit, shift register, and display device
GB2397710A (en) * 2003-01-25 2004-07-28 Sharp Kk A shift register for an LCD driver, comprising reset-dominant RS flip-flops
US9741309B2 (en) * 2009-01-22 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device including first to fourth switches
CN104700806B (zh) 2015-03-26 2017-01-25 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路、显示面板及显示装置
CN104992661B (zh) * 2015-07-29 2017-09-19 京东方科技集团股份有限公司 移位寄存电路及其驱动方法、栅极驱动电路及显示装置
CN105652534B (zh) * 2016-01-21 2018-10-19 武汉华星光电技术有限公司 一种栅极驱动电路及其液晶显示器
JP6933515B2 (ja) * 2017-07-10 2021-09-08 株式会社ジャパンディスプレイ 表示装置
CN107610737B (zh) * 2017-10-26 2023-07-21 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004127509A (ja) * 1996-05-23 2004-04-22 Sharp Corp シフトレジスタ回路および画像表示装置
US20040239608A1 (en) * 2001-10-16 2004-12-02 Woo-Suk Chung Shift register and liquid crystal display having the same
US20160307641A1 (en) * 2015-04-14 2016-10-20 Boe Technology Group Co., Ltd. Shift register, gate driving circuit and display device
CN104732951A (zh) * 2015-04-21 2015-06-24 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动装置、显示面板
US20170031477A1 (en) * 2015-07-28 2017-02-02 Apple Inc. Displays with Gate Driver Circuitry for Discharging Display Pixels
CN106228927A (zh) * 2016-07-13 2016-12-14 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106409207A (zh) * 2016-10-27 2017-02-15 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106782285A (zh) * 2017-03-03 2017-05-31 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN207319701U (zh) * 2017-10-26 2018-05-04 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019080619A1 (zh) * 2017-10-26 2019-05-02 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
US11302277B2 (en) 2017-10-26 2022-04-12 Ordos Yuansheng Optoelectronics Co., Ltd. Shift register unit and driving method thereof, gate driving circuit and display apparatus
CN108389559A (zh) * 2018-05-03 2018-08-10 京东方科技集团股份有限公司 移位寄存器模块及驱动方法、栅极驱动电路和显示装置
CN111681700A (zh) * 2020-06-24 2020-09-18 厦门天马微电子有限公司 一种移位寄存器、栅极驱动电路、显示面板以及驱动方法

Also Published As

Publication number Publication date
US20210335252A1 (en) 2021-10-28
WO2019080619A1 (zh) 2019-05-02
US11302277B2 (en) 2022-04-12
CN107610737B (zh) 2023-07-21

Similar Documents

Publication Publication Date Title
CN104715734B (zh) 移位寄存器、栅极驱动电路及显示装置
CN106205461B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN105513531B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
US9865211B2 (en) Shift register unit, gate driving circuit and display device
CN107958649B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN108346405B (zh) 移位寄存器单元、栅极驱动电路、显示面板及显示装置
CN105609072B (zh) 栅极驱动电路和使用栅极驱动电路的液晶显示器
CN104867438B (zh) 移位寄存器单元及其驱动方法、移位寄存器和显示装置
CN106251804B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106409207A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN108389539A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN108288451B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106157874A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106782285A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN109243351B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN105489189A (zh) 栅极驱动单元、栅极驱动电路及其驱动方法和显示装置
CN107610737A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN107464519A (zh) 移位寄存单元、移位寄存器、驱动方法、显示面板和装置
CN108597430A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN110264948B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN107146568A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN106057116A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN111933083B (zh) 移位寄存器单元、驱动方法和显示装置
CN108389545A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN103915074A (zh) 一种移位寄存器单元、栅极驱动装置和显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant