CN111933083B - 移位寄存器单元、驱动方法和显示装置 - Google Patents

移位寄存器单元、驱动方法和显示装置 Download PDF

Info

Publication number
CN111933083B
CN111933083B CN202010848987.8A CN202010848987A CN111933083B CN 111933083 B CN111933083 B CN 111933083B CN 202010848987 A CN202010848987 A CN 202010848987A CN 111933083 B CN111933083 B CN 111933083B
Authority
CN
China
Prior art keywords
node
control
potential
voltage
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010848987.8A
Other languages
English (en)
Other versions
CN111933083A (zh
Inventor
杨波
陈义鹏
曾科文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010848987.8A priority Critical patent/CN111933083B/zh
Publication of CN111933083A publication Critical patent/CN111933083A/zh
Application granted granted Critical
Publication of CN111933083B publication Critical patent/CN111933083B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)

Abstract

本发明提供一种移位寄存器单元、驱动方法和显示装置。移位寄存器单元包括输出电路、第一节点控制电路、第二节点控制电路、第三节点控制电路、第一控制节点控制电路和第一储能电路；第一节点控制电路控制第一节点的电位；第二节点控制电路控制第二节点的电位；第一控制节点控制电路在第一节点的电位的控制下，控制将第二电压信号写入第一控制节点，并在第一时钟信号和第三节点的电位的控制下，将第一电压信号写入所述第一控制节点；第三节点控制电路用于在第二时钟信号的控制下，将输入信号写入所述第三节点。本发明减少采用的时钟信号的个数和采用的晶体管的数目。

Description

移位寄存器单元、驱动方法和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种移位寄存器单元、驱动方法和显示装置。
背景技术
AMOLED(Active-matrix organic light-emitting diode，有源矩阵有机发光二极管)显示器存在低PPI(Pixels Per Inch，像素密度)条件下颗粒感非常严重的情况，存在不同子像素的老化程度不同、白画面下耗电量比较大以及存在屏幕边框大等问题。现有的向像素电路包括的N型晶体管提供栅极驱动信号的栅极驱动单元包含的薄膜晶体管和时钟信号端的数量多，容易导致输出的电压信号大小不一，容易造成显示屏幕在发光阶段电压衰减的情况，并占用面积大，不利于实现窄边框。
发明内容
本发明的主要目的在于提供一种移位寄存器单元、驱动方法和显示装置，解决现有的向像素电路包括的N型晶体管提供栅极驱动信号的栅极驱动单元包含的薄膜晶体管和时钟信号端的数量多，不利于实现窄边框的问题。
为了达到上述目的，本发明提供了一种移位寄存器单元，包括输入端、第一时钟信号端、第二时钟信号端、栅极驱动信号输出端、输出电路、第一节点控制电路、第二节点控制电路、第三节点控制电路、第一控制节点控制电路和第一储能电路；所述输入端用于提供输入信号，所述第一时钟信号端用于提供第一时钟信号，所述第二时钟信号端用于提供第二时钟信号；
所述第一节点控制电路用于在第二时钟信号和第三节点的电位的控制下，控制第一节点的电位；
所述第二节点控制电路用于在第一节点的电位、第一时钟信号和所述第三节点的电位的控制下，根据第一时钟信号和第二时钟信号控制第二节点的电位；
所述输出电路用于在所述第二节点的电位的控制下，控制将第二时钟信号写入所述栅极驱动信号输出端，并在所述第三节点的电位的控制下，控制将第一电压端提供的第一电压信号写入所述栅极驱动信号输出端；
所述第一控制节点控制电路用于在第一节点的电位的控制下，控制将第二电压端提供的第二电压信号写入第一控制节点，并在所述第一时钟信号和所述第三节点的电位的控制下，将第一电压信号写入所述第一控制节点；
所述第一储能电路的第一端与所述第一控制节点电连接，所述第一储能电路的第二端与所述第三节点电连接，所述第一储能电路用于储存电能；
所述第三节点控制电路用于在所述第二时钟信号的控制下，将所述输入信号写入所述第三节点。
可选的，所述第三节点控制电路包括输入晶体管；
所述输入晶体管的控制极与所述第二时钟信号端电连接，所述输入晶体管的第一极与所述输入端电连接，所述输入晶体管的第二极与所述第三节点电连接。
可选的，所述第一控制节点控制电路包括第一控制子电路、第二控制子电路和第三控制子电路；
所述第一控制子电路用于在第一节点的电位的控制下，将第二电压信号写入所述第一控制节点；
所述第二控制子电路用于在所述第一时钟信号的控制下，将所述第一电压信号写入第二控制节点；
所述第三控制子电路用于在所述第三节点的电位的控制下，控制所述第二控制节点与所述第一控制节点之间连通。
可选的，所述第一控制子电路包括第一控制晶体管，所述第二控制子电路包括第二控制晶体管，所述第三控制子电路包括第三控制晶体管；
所述第一控制晶体管的控制极与所述第一节点电连接，所述第一控制晶体管的第一极与第二电压端电连接，所述第一控制晶体管的第二极与所述第一控制节点电连接；
所述第二控制晶体管的控制极与所述第一时钟信号端电连接，所述第二控制晶体管的第一极与所述第一电压端电连接，所述第二控制晶体管的第二极与所述第二控制节点电连接；
所述第三控制晶体管的控制极与所述第三节点电连接，所述第三控制晶体管的第一极与所述第二控制节点电连接，所述第三控制晶体管的第二极与所述第一控制节点电连接。
可选的，所述输出电路包括第一输出晶体管和第二输出晶体管；
所述第一输出晶体管的控制极与所述第二节点电连接，所述第一输出晶体管的第一极与所述第二时钟信号端电连接，所述第一输出晶体管的第二极与所述栅极驱动信号输出端电连接；
所述第二输出晶体管的控制极与所述第三节点电连接，所述第二输出晶体管的第一极与所述栅极驱动信号输出端电连接，所述第二输出晶体管的第二极与所述第一电压端电连接。
可选的，所述第一储能电路包括第一电容；所述第一电容的第一端与所述第一控制节点电连接，所述第一电容的第二端与所述第三节点电连接。
可选的，所述第一节点控制电路具体用于在第二时钟信号的控制下，将第一电压信号写入第一节点，在第三节点的电位的控制下，将第二时钟信号写入所述第一节点；
所述第二节点控制电路具体用于根据所述第一节点的电位控制第三控制节点的电位，在第一节点的电位的控制下，将第一时钟信号写入第三控制节点，在所述第一时钟信号的控制下，控制所述第三控制节点与所述第二节点之间连通，并在第三节点的电位的控制下，控制所述第二节点与所述第二时钟信号端之间连通，并用于维持所述第二节点的电位。
可选的，所述第一节点控制电路包括第四控制晶体管和第五控制晶体管，其中，
所述第四控制晶体管的控制极与所述第二时钟信号端电连接，所述第四控制晶体管的第一极与所述第一电压端电连接，所述第四控制晶体管的第二极与所述第一节点电连接；
所述第五控制晶体管的控制极与所述第三节点电连接，所述第五控制晶体管的第一极与所述第二时钟信号端电连接，所述第五控制晶体管的第二极与所述第一节点电连接。
可选的，所述第二节点控制电路包括第二电容、第六控制晶体管、第七控制晶体管、第八控制晶体管和第三电容，其中，
所述第二电容的第一端与所述第一节点电连接，所述第二电容的第二端与所述第三控制节点电连接；
所述第六控制晶体管的控制极与所述第一节点电连接，所述第六控制晶体管的第一极与所述第一时钟信号端电连接，所述第六控制晶体管的第二极与所述第三控制节点电连接；
所述第七控制晶体管的控制极与所述第一时钟信号端电连接，所述第七控制晶体管的第一极与所述第三控制节点电连接，所述第七控制晶体管的第二极与所述第二节点电连接；
所述第八控制晶体管的控制极与所述第三节点电连接，所述第八控制晶体管的第一极与所述第二时钟信号端电连接，所述第八控制晶体管的第二极与所述第二节点电连接；
所述第三电容的第一端与所述第二电压端电连接，所述第三电容的第二端与所述第二节点电连接。
本发明还提供了一种驱动方法，应用于上述的移位寄存器单元，驱动周期包括依次设置的第一初始化阶段、第二初始化阶段、输入阶段和输出阶段；所述驱动方法包括：
在所述第一初始化阶段，输入信号的电位为第一电压，第一时钟信号的电位为第二电压，第二时钟信号的电位为第一电压，第三节点控制电路在第二时钟信号的控制下，控制将输入信号写入第三节点；第二节点控制电路在第一节点的电位、第一时钟信号和所述第三节点的电位的控制下，控制第二节点的电位为第一电压；输出电路在所述第二节点的电位的控制下，控制将第二时钟信号写入栅极驱动信号输出端，并在所述第三节点的电位的控制下，控制将第一电压端提供的第一电压信号写入所述栅极驱动信号输出端，以使得所述栅极驱动信号输出端输出第一电压；
在所述第二初始化阶段，输入信号的电位为第一电压，第一时钟信号的电位为第一电压，第二时钟信号的电位为第二电压，第一节点控制电路在第二时钟信号和第三节点的电位的控制下，控制第一节点的电位为第二电压，所述第二节点控制电路在第一节点的电位、第一时钟信号和所述第三节点的电位的控制下，控制第二节点的电位为第二电压，第一控制节点控制电路在第一时钟信号和第三节点的电位的控制下，将第一电压信号写入所述第一控制节点，第一储能电路控制拉低第三节点的电位，输出电路在所述第三节点的电位的控制下，控制将第一电压端提供的第一电压信号写入所述栅极驱动信号输出端，以使得所述栅极驱动信号输出端输出第一电压；
在所述输入阶段，输入信号的电位为第二电压，第一时钟信号的电位为第二电压，第二时钟信号的电位为第一电压，第一节点在第二时钟信号和第三节点的电位的控制下，控制第一节点的电位为第二电压；第二节点控制电路用于在第一节点的电位、第一时钟信号和所述第三节点的电位的控制下，控制第二节点的电位维持为第二电压，第三节点控制电路在所述第二时钟信号的控制下，将所述输入信号写入所述第三节点，以控制第三节点的电位为第二电压，所述输出电路在所述第二节点的电位和第三节点的电位的控制下，控制所述栅极驱动信号输出端继续输出第一电压；
在所述输出阶段，输入信号的电位为第一电压，第一时钟信号的电位为第一电压，第二时钟信号的电位为第二电压，第一节点在第二时钟信号和第三节点的电位的控制下，控制第一节点的电位维持为第一电压，第二节点控制电路在第一节点的电位、第一时钟信号和所述第三节点的电位的控制下，控制第二节点的电位为第一电压，第一控制节点控制电路在第一节点的电位的控制下，控制将第二电压信号写入第一控制节点，以维持第三节点的电位为第一电压，所述输出电路在所述第二节点的电位的控制下，控制将第二时钟信号写入所述栅极驱动信号输出端。
可选的，驱动周期还包括依次设置于所述输出阶段之后的第一复位阶段和第二复位阶段，所述驱动方法还包括：在所述第一复位阶段，输入信号的电位为第一电压，第一时钟信号的电位为第二电压，第二时钟信号的电位为第一电压，所述第三节点控制电路用于在所述第二时钟信号的控制下，将所述输入信号写入所述第三节点；第一节点控制电路在第二时钟信号和第三节点的电位的控制下，控制第一节点的电位为第一电压，所述第二节点控制电路在第一节点的电位、第一时钟信号和所述第三节点的电位的控制下，控制第二节点的电位为第一电压，所述第一控制节点控制电路在第一节点的电位的控制下，控制将第二电压端提供的第二电压信号写入第一控制节点，输出电路在所述第二节点的电位的控制下，控制将第二时钟信号写入所述栅极驱动信号输出端，输出电路在所述第三节点的电位的控制下，控制将第一电压信号写入所述栅极驱动信号输出端；
在第二复位阶段，输入信号的电位为第一电压，第一时钟信号的电位为第一电压，第二时钟信号的电位为第二电压，第二节点控制电路在第一节点的电位、第一时钟信号和所述第三节点的电位的控制下，控制第二节点的电位为第二电压，第一控制节点控制电路在所述第一时钟信号和所述第三节点的电位的控制下，将第一电压信号写入所述第一控制节点，所述第一储能电路相应改变第三节点的电位，使得所述第三节点的电位为第一电压，输出电路在所述第三节点的电位的控制下，控制将第一电压信号写入所述栅极驱动信号输出端。
本发明还提供了一种显示装置，包括上述的移位寄存器单元。
本发明实施例所述的移位寄存器单元、驱动方法和显示装置采用的时钟信号的个数和采用的晶体管的数目减少，增加驱动能力，并减少占用面积，利于实现窄边框，并能够解决现有技术中移位寄存器输出的电压信号大小不一，容易造成显示屏幕在发光阶段电压衰减的情况出现的问题。
附图说明
图1是本发明实施例所述的移位寄存器单元的结构图；
图2是本发明另一实施例所述的移位寄存器单元的结构图；
图3是本发明所述的移位寄存器单元的一具体实施例的电路图；
图4是本发明所述的移位寄存器单元的该具体实施例的工作时序图；
图5A是本发明所述的移位寄存器单元的该具体实施例在第一初始化阶段t1的工作状态示意图；
图5B是本发明所述的移位寄存器单元的该具体实施例在第二初始化阶段t2的工作状态示意图；
图5C是本发明所述的移位寄存器单元的该具体实施例在输入阶段t3的工作状态示意图；
图5D是本发明所述的移位寄存器单元的该具体实施例在输入阶段t4的工作状态示意图；
图5E是本发明所述的移位寄存器单元的该具体实施例在第一复位阶段t5的工作状态示意图；
图5F是本发明所述的移位寄存器单元的该具体实施例在第二复位阶段t6的工作状态示意图；
图5G是本发明所述的移位寄存器单元的该具体实施例在第三复位阶段t7的工作状态示意图；
图6和图7是本发明所述的移位寄存器单元的该具体实施例的仿真时序图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明所有实施例中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。
在实际操作时，当所述晶体管为三极管时，所述控制极可以为基极，所述第一极可以为集电极，所述第二极可以发射极；或者，所述控制极可以为基极，所述第一极可以为发射极，所述第二极可以集电极。
在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述控制极可以为栅极，所述第一极可以为漏极，所述第二极可以为源极；或者，所述控制极可以为栅极，所述第一极可以为源极，所述第二极可以为漏极。
如图1所示，本发明实施例所述的移位寄存器单元包括输入端GSTV、第一时钟信号端CK1、第二时钟信号端CK2、栅极驱动信号输出端Gout、输出电路10、第一节点控制电路11、第二节点控制电路12、第三节点控制电路13、第一控制节点控制电路14和第一储能电路15；所述输入端GSTV用于提供输入信号，所述第一时钟信号端CK1用于提供第一时钟信号，所述第二时钟信号端CK2用于提供第二时钟信号；
所述第一节点控制电路11分别与第二时钟信号端CK2、第一节点N1和第三节点N3电连接，用于在所述第二时钟信号和所述第三节点N3的电位的控制下，控制所述第一节点的电位；
所述第二节点控制电路12分别与所述第一节点N1、所述第一时钟信号端CK1、第二时钟信号端CK2、第三节点N3和第二节点N2电连接，用于在所述第一节点N1的电位、第一时钟信号和所述第三节点N3的电位的控制下，根据第一时钟信号和第二时钟信号控制第二节点的电位，控制所述第二节点N2的电位；
所述输出电路10分别与所述第二节点N2、所述第二时钟信号端CK2、所述栅极驱动信号输出端Gout、第一电压端V1和第三节点N3电连接，用于在所述第二节点N2的电位的控制下，控制将第二时钟信号写入所述栅极驱动信号输出端Gout，并在所述第三节点N3的电位的控制下，控制将第一电压端V1提供的第一电压信号写入所述栅极驱动信号输出端Gout；
所述第一控制节点控制电路14分别与第一节点N1、第二电压端V2、第一时钟信号端CK1、第三节点N3、第一电压信号端V1和第一控制节点N11电连接，用于在第一节点N1的电位的控制下，控制将第二电压端V2提供的第二电压信号写入第一控制节点N11，并在所述第一时钟信号和所述第三节点N3的电位的控制下，将第一电压信号写入所述第一控制节点N11；
所述第一储能电路15的第一端与所述第一控制节点N11电连接，所述第一储能电路15的第二端与所述第三节点N3电连接，所述第一储能电路15用于储存电能；
所述第三节点控制电路13分别与第二时钟信号端CK2、所述输入端GSTV和第三节点N3电连接，用于在所述第二时钟信号的控制下，将所述输入信号写入所述第三节点N3。
在本发明实施例中，所述第一电压端可以为低电压端，第一电压信号可以为低电压信号，但不以此为限；所述第二电压端可以为高电压端，第二电压信号可以为高电压信号，但不以此为限。
与现有的移位寄存器单元相比，本发明实施例所述的移位寄存器单元采用的时钟信号的个数和采用的晶体管的数目减少，增加驱动能力，并减少占用面积，利于实现窄边框，并能够解决现有技术中移位寄存器输出的电压信号大小不一，容易造成显示屏幕在发光阶段电压衰减的情况出现的问题。
在本发明实施例中，所述移位寄存器单元可以为向像素电路包括的N型晶体管提供栅极驱动信号的栅极驱动单元，但不以此为限。
本发明实施例能够有效将上一行栅极驱动信号(也即输入信号)转换为本行栅极驱动信号，并能够减少采用的时钟信号的个数和采用的晶体管的数目。
在相关技术中，栅极驱动电路的输出电压主要与其采用的晶体管的数量、宽长比和工艺稳定性相关，尤其是与晶体管的数量有关。
在本发明实施例中，减少移位寄存器单元采用的晶体管的数目，减少电路中的损耗，并减少边框宽度，实现窄边框；并减少移位寄存器单元采用的时钟信号端的数目，有效减少显示面板设计走线。
本发明实施例所述的移位寄存器单元在工作时，驱动周期可以依次包括第一初始化阶段、第二初始化阶段、输入阶段、输出阶段、第一复位阶段和第二复位阶段；
在所述第一初始化阶段，输入信号的电位为第一电压，第一时钟信号的电位为第二电压，第二时钟信号的电位为第一电压，第三节点控制电路在第二时钟信号的控制下，控制将输入信号写入第三节点；第二节点控制电路在第一节点的电位、第一时钟信号和所述第三节点的电位的控制下，控制第二节点的电位为第一电压；输出电路在所述第二节点的电位的控制下，控制将第二时钟信号写入栅极驱动信号输出端，并在所述第三节点的电位的控制下，控制将第一电压端提供的第一电压信号写入所述栅极驱动信号输出端，以使得所述栅极驱动信号输出端输出第一电压；
在所述第二初始化阶段，输入信号的电位为第一电压，第一时钟信号的电位为第一电压，第二时钟信号的电位为第二电压，第一节点控制电路在第二时钟信号和第三节点的电位的控制下，控制第一节点的电位为第二电压，所述第二节点控制电路在第一节点的电位、第一时钟信号和所述第三节点的电位的控制下，控制第二节点的电位为第二电压，第一控制节点控制电路在第一时钟信号和第三节点的电位的控制下，将第一电压信号写入所述第一控制节点，第一储能电路控制拉低第三节点的电位，输出电路在所述第三节点的电位的控制下，控制将第一电压端提供的第一电压信号写入所述栅极驱动信号输出端，以使得所述栅极驱动信号输出端输出第一电压；
在所述输入阶段，输入信号的电位为第二电压，第一时钟信号的电位为第二电压，第二时钟信号的电位为第一电压，第一节点在第二时钟信号和第三节点的电位的控制下，控制第一节点的电位为第二电压；第二节点控制电路用于在第一节点的电位、第一时钟信号和所述第三节点的电位的控制下，控制第二节点的电位维持为第二电压，第三节点控制电路在所述第二时钟信号的控制下，将所述输入信号写入所述第三节点，以控制第三节点的电位为第二电压，所述输出电路在所述第二节点的电位和第三节点的电位的控制下，控制所述栅极驱动信号输出端继续输出第一电压；
在所述输出阶段，输入信号的电位为第一电压，第一时钟信号的电位为第一电压，第二时钟信号的电位为第二电压，第一节点在第二时钟信号和第三节点的电位的控制下，控制第一节点的电位维持为第一电压，第二节点控制电路在第一节点的电位、第一时钟信号和所述第三节点的电位的控制下，控制第二节点的电位为第一电压，第一控制节点控制电路在第一节点的电位的控制下，控制将第二电压信号写入第一控制节点，以维持第三节点的电位为第一电压，所述输出电路在所述第二节点的电位的控制下，控制将第二时钟信号写入所述栅极驱动信号输出端；
在所述第一复位阶段，输入信号的电位为第一电压，第一时钟信号的电位为第二电压，第二时钟信号的电位为第一电压，所述第三节点控制电路用于在所述第二时钟信号的控制下，将所述输入信号写入所述第三节点；第一节点控制电路在第二时钟信号和第三节点的电位的控制下，控制第一节点的电位为第一电压，所述第二节点控制电路在第一节点的电位、第一时钟信号和所述第三节点的电位的控制下，控制第二节点的电位为第一电压，所述第一控制节点控制电路在第一节点的电位的控制下，控制将第二电压端提供的第二电压信号写入第一控制节点，输出电路在所述第二节点的电位的控制下，控制将第二时钟信号写入所述栅极驱动信号输出端，输出电路在所述第三节点的电位的控制下，控制将第一电压信号写入所述栅极驱动信号输出端；
在所述第二复位阶段，输入信号的电位为第一电压，第一时钟信号的电位为第一电压，第二时钟信号的电位为第二电压，第二节点控制电路在第一节点的电位、第一时钟信号和所述第三节点的电位的控制下，控制第二节点的电位为第二电压，第一控制节点控制电路在所述第一时钟信号和所述第三节点的电位的控制下，将第一电压信号写入所述第一控制节点，所述第一储能电路相应改变第三节点的电位，使得所述第三节点的电位为第一电压，输出电路在所述第三节点的电位的控制下，控制将第一电压信号写入所述栅极驱动信号输出端。
可选的，所述第三节点控制电路包括输入晶体管；
所述输入晶体管的控制极与所述第二时钟信号端电连接，所述输入晶体管的第一极与所述输入端电连接，所述输入晶体管的第二极与所述第三节点电连接。
在具体实施时，如图2所示，在图1所示的移位寄存器单元的实施例的基础上，所述第一控制节点控制电路14可以包括第一控制子电路141、第二控制子电路142和第三控制子电路143；
所述第一控制子电路141分别与第一节点N1、第二电压端V2和第一控制节点N11电连接，用于在第一节点N1的电位的控制下，将第二电压信号写入所述第一控制节点N11；
所述第二控制子电路142分别与所述第一时钟信号端CK1、所述第一电压端V1和第二控制节点N12电连接，用于在所述第一时钟信号的控制下，将所述第一电压信号写入第二控制节点N12；
所述第三控制子电路143分别与所述第三节点N3、所述第二控制节点N12和第一控制节点N11电连接，用于在所述第三节点N3的电位的控制下，控制所述第二控制节点N12与所述第一控制节点N11之间连通。
在图2所示的移位寄存器单元的实施例在工作时，第一控制子电路141在N1的电位的控制下，控制将第二电压信号写入N11，第二控制子电路142在第一时钟信号的控制下，将第一电压信号写入N12，第三控制子电路143在N3的电位的控制下，控制N12与N11之间连通。
在具体实施时，所述第一控制子电路包括第一控制晶体管，所述第二控制子电路包括第二控制晶体管，所述第三控制子电路包括第三控制晶体管；
所述第一控制晶体管的控制极与所述第一节点电连接，所述第一控制晶体管的第一极与第二电压端电连接，所述第一控制晶体管的第二极与所述第一控制节点电连接；
所述第二控制晶体管的控制极与所述第一时钟信号端电连接，所述第二控制晶体管的第一极与所述第一电压端电连接，所述第二控制晶体管的第二极与所述第二控制节点电连接；
所述第三控制晶体管的控制极与所述第三节点电连接，所述第三控制晶体管的第一极与所述第二控制节点电连接，所述第三控制晶体管的第二极与所述第一控制节点电连接。
可选的，所述输出电路包括第一输出晶体管和第二输出晶体管；
所述第一输出晶体管的控制极与所述第二节点电连接，所述第一输出晶体管的第一极与所述第二时钟信号端电连接，所述第一输出晶体管的第二极与所述栅极驱动信号输出端电连接；
所述第二输出晶体管的控制极与所述第三节点电连接，所述第二输出晶体管的第一极与所述栅极驱动信号输出端电连接，所述第二输出晶体管的第二极与所述第一电压端电连接。
可选的，所述第一储能电路包括第一电容；所述第一电容的第一端与所述第一控制节点电连接，所述第一电容的第二端与所述第三节点电连接。
在具体实施时，所述第一节点控制电路可以具体用于在第二时钟信号的控制下，将第一电压信号写入第一节点，在第三节点的电位的控制下，将第二时钟信号写入所述第一节点；
所述第二节点控制电路还与第三控制节点电连接，具体用于根据所述第一节点的电位控制第三控制节点的电位，在第一节点的电位的控制下，将第一时钟信号写入第三控制节点，在所述第一时钟信号的控制下，控制所述第三控制节点与所述第二节点之间连通，并在第三节点的电位的控制下，控制所述第二节点与所述第二时钟信号端之间连通，并用于维持所述第二节点的电位。
在本发明实施例中，所述第一节点控制电路可以包括第四控制晶体管和第五控制晶体管，其中，
所述第四控制晶体管的控制极与所述第二时钟信号端电连接，所述第四控制晶体管的第一极与所述第一电压端电连接，所述第四控制晶体管的第二极与所述第一节点电连接；
所述第五控制晶体管的控制极与所述第三节点电连接，所述第五控制晶体管的第一极与所述第二时钟信号端电连接，所述第五控制晶体管的第二极与所述第一节点电连接。
在具体实施时，所述第二节点控制电路可以包括第二电容、第六控制晶体管、第七控制晶体管、第八控制晶体管和第三电容，其中，
所述第二电容的第一端与所述第一节点电连接，所述第二电容的第二端与所述第三控制节点电连接；
所述第六控制晶体管的控制极与所述第一节点电连接，所述第六控制晶体管的第一极与所述第一时钟信号端电连接，所述第六控制晶体管的第二极与所述第三控制节点电连接；
所述第七控制晶体管的控制极与所述第一时钟信号端电连接，所述第七控制晶体管的第一极与所述第三控制节点电连接，所述第七控制晶体管的第二极与所述第二节点电连接；
所述第八控制晶体管的控制极与所述第三节点电连接，所述第八控制晶体管的第一极与所述第二时钟信号端电连接，所述第八控制晶体管的第二极与所述第二节点电连接；
所述第三电容的第一端与所述第二电压端电连接，所述第三电容的第二端与所述第二节点电连接。
如图3所示，在图2所示的移位寄存器单元的实施例的基础上，所述第一控制子电路141包括第一控制晶体管T4，所述第二控制子电路142包括第二控制晶体管T6，所述第三控制子电路143包括第三控制晶体管T5；所述第三节点控制电路13包括输入晶体管T2；
所述输入晶体管T2的栅极与所述第二时钟信号端CK2电连接，所述输入晶体管T2的源极与所述输入端GSTV电连接，所述输入晶体管T2的漏极与所述第三节点N3电连接；
所述第一控制晶体管T4的栅极与所述第一节点N1电连接，所述第一控制晶体管T4的源极与高电压端电连接，所述第一控制晶体管的漏极与所述第一控制节点N11电连接；所述高电压端用于提供高电压VGH；
所述第二控制晶体管T6的栅极与所述第一时钟信号端CK1电连接，所述第二控制晶体管T6的源极与低电压端电连接，所述第二控制晶体管T6的漏极与所述第二控制节点N12电连接；所述低电压端用于提供低电压VGL；
所述第三控制晶体管T5的栅极与所述第三节点N3电连接，所述第三控制晶体管T5的源极与所述第二控制节点N12电连接，所述第三控制晶体管T5的漏极与所述第一控制节点N11电连接；
所述输出电路10包括第一输出晶体管T10和第二输出晶体管T11；
所述第一输出晶体管T10的栅极与所述第二节点N2电连接，所述第一输出晶体管T10的源极与所述第二时钟信号端CK2，所述第一输出晶体管T10的漏极与所述栅极驱动信号输出端Gout电连接；
所述第二输出晶体管T11的栅极与所述第三节点N3电连接，所述第二输出晶体管T11的源极与所述栅极驱动信号输出端Gout电连接，所述第二输出晶体管T11的漏极与所述低电压端电连接；
所述第一储能电路15包括第一电容C1；所述第一电容C1的第一端与所述第一控制节点N11电连接，所述第一电容C1的第二端与所述第三节点N3电连接；
所述第一节点控制电路11包括第四控制晶体管T1和第五控制晶体管T3，其中，
所述第四控制晶体管T1的栅极与所述第二时钟信号端CK2电连接，所述第四控制晶体管T1的源极与所述低电压端电连接，所述第四控制晶体管T1的漏极与所述第一节点N1电连接；
所述第五控制晶体管T3的栅极与所述第三节点N3电连接，所述第五控制晶体管T3的源极与所述第二时钟信号端CK2电连接，所述第五控制晶体管T3的漏极与所述第一节点N1电连接；
所述第二节点控制电路12包括第二电容C2、第六控制晶体管T7、第七控制晶体管T8、第八控制晶体管T9和第三电容C3，其中，
所述第二电容C2的第一端与所述第一节点N1电连接，所述第二电容C2的第二端与所述第三控制节点N13电连接；
所述第六控制晶体管T7的栅极与所述第一节点N1电连接，所述第六控制晶体管T7的源极与所述第一时钟信号端CK1电连接，所述第六控制晶体管T7的漏极与所述第三控制节点N13电连接；
所述第七控制晶体管T8的栅极与所述第一时钟信号端CK1电连接，所述第七控制晶体管T8的源极与所述第三控制节点N13电连接，所述第七控制晶体管T8的漏极与所述第二节点N2电连接；
所述第八控制晶体管T9的栅极与所述第三节点N3电连接，所述第八控制晶体管T9的源极与所述第二时钟信号端CK2电连接，所述第八控制晶体管T9的第二极与所述第二节点N2电连接；
所述第三电容C3的第一端与所述高电压端电连接，所述第三电容C3的第二端与所述第二节点N2电连接。
在图3所示的移位寄存器单元的具体实施例中，所有的晶体管都为P型薄膜晶体管，但不以此为限。
本发明图3所示的移位寄存器单元的实施例仅采用了两个时钟信号端，减少了采用的时钟信号端和晶体管的数目，增加驱动能力，并减少占用面积，利于实现窄边框，并能够解决现有技术中移位寄存器输出的电压信号大小不一，容易造成显示屏幕在发光阶段电压衰减的情况出现的问题。
本发明如图3所示的移位寄存器单元的具体实施示例在工作时，如图4所示，驱动周期可以依次包括第一初始化阶段t1、第二初始化阶段t2、输入阶段t3、输出阶段t4、第一复位阶段t5、第二复位阶段t6和第三复位阶段t7；
在第一初始化阶段t1，GSTV提供低电压信号，CK2提供低电压信号，CK1提供高电压信号，如图5A所示，T1打开，N1的电位为低电压，T7打开，T8关断，N13的电位变为高电压，T8关断，T2打开，T4打开，T6关断，T5打开，N3的电位为低电压，T9打开，N2的电位为低电压，T10和T11都打开，Gout输出低电压信号；
在第二初始化阶段t2，GSTV提供低电压信号，CK2提供高电压信号，CK1提供低电压信号，如图5B所示，T1和T2关断，N3的电位维持为低电压，T3打开，以将N1的电位变为高电压，T7关断，T8打开，T9打开，N2的电位为高电压，T6和T5都打开，T4关断，进一步将N3的电位置为低电压，T10关断，T11打开，Gout输出低电压信号；
在输入阶段t3，GSTV提供高电压信号，CK2提供低电压信号，CK1提供高电压信号，如图5C所示，T1打开，T2打开，N3的电位变为高电压，T3关断，N1的电位为低电压，T7打开，N13的电位变为高电压，T8关断，T9关断，T5和T6关断，T4开，T10和T11都关断，Gout继续输出低电压信号；
在输出阶段t4，GSTV提供低电压信号，CK2提供高电压信号，CK1提供低电压信号，如图5D所示，T1和T2都关断，T6打开，T5关断，T4打开，N3的电位维持为高电压，T8打开，N1的电位维持为低电压，T7打开，N13的电位变为低电压，T8打开，N2的电位变为低电压，T10打开，T11关断，Gout输出高电压信号；
在第一复位阶段t5，GSTV提供低电压信号，CK2提供低电压信号，CK1提供高电压信号，如图5E所示，T1和T2都打开，N1的电位为低电压，N2的电位为低电压，T7打开，N13的电位为高电压，T8关断；T3打开，T4打开，T6关断，T5打开，N3的电位为低电压，T9打开，N2的电位为低电压，T10和T11关断，Gout输出低电压信号；
在第二复位阶段t6，GSTV提供低电压信号，CK2提供高电压信号，CK1提供低电压信号，如图5F所示，T1和T2都关断，T6和T5都导通，T4打开，N3的电位为低电压，T9打开，N2的电位为高电压，T10关断，T11打开，Gout输出低电压信号；
在第二复位阶段t6，N3的电位为低电压，T3打开，T7的栅极与CK2电连接，T7的栅极电位为高电压，T7关断；
在第三复位阶段t7，GSTV提供低电压信号，CK2提供低电压信号，CK1提供高电压信号，如图5G所示，T1和T2都打开，N1的电位为低电压，N2的电位为低电压，T7打开，N13的电位为高电压，T8关断；T3打开，T4打开，T6关断，T5打开，N3的电位为低电压，T9打开，N2的电位为低电压，T10和T11关断，Gout输出低电压信号。
本发明如图3所示的移位寄存器单元的具体实施示例在工作时，在第三复位阶段的工作过程，与在第一复位阶段的工作过程相同，在输出阶段结束后，交替进行第一复位阶段的工作过程，以及，第二复位阶段的工作过程。
图6和图7是本发明如图3所示的移位寄存器单元的具体实施示例的仿真时序图。
本发明实施例所述的驱动方法，应用于上述的移位寄存器单元，驱动周期包括依次设置的第一初始化阶段、第二初始化阶段、输入阶段和输出阶段；所述驱动方法包括：
在所述第一初始化阶段，输入信号的电位为第一电压，第一时钟信号的电位为第二电压，第二时钟信号的电位为第一电压，第三节点控制电路在第二时钟信号的控制下，控制将输入信号写入第三节点；第二节点控制电路在第一节点的电位、第一时钟信号和所述第三节点的电位的控制下，控制第二节点的电位为第一电压；输出电路在所述第二节点的电位的控制下，控制将第二时钟信号写入栅极驱动信号输出端，并在所述第三节点的电位的控制下，控制将第一电压端提供的第一电压信号写入所述栅极驱动信号输出端，以使得所述栅极驱动信号输出端输出第一电压；
在所述第二初始化阶段，输入信号的电位为第一电压，第一时钟信号的电位为第一电压，第二时钟信号的电位为第二电压，第一节点控制电路在第二时钟信号和第三节点的电位的控制下，控制第一节点的电位为第二电压，所述第二节点控制电路在第一节点的电位、第一时钟信号和所述第三节点的电位的控制下，控制第二节点的电位为第二电压，第一控制节点控制电路在第一时钟信号和第三节点的电位的控制下，将第一电压信号写入所述第一控制节点，第一储能电路控制拉低第三节点的电位，输出电路在所述第三节点的电位的控制下，控制将第一电压端提供的第一电压信号写入所述栅极驱动信号输出端，以使得所述栅极驱动信号输出端输出第一电压；
在所述输入阶段，输入信号的电位为第二电压，第一时钟信号的电位为第二电压，第二时钟信号的电位为第一电压，第一节点在第二时钟信号和第三节点的电位的控制下，控制第一节点的电位为第二电压；第二节点控制电路用于在第一节点的电位、第一时钟信号和所述第三节点的电位的控制下，控制第二节点的电位维持为第二电压，第三节点控制电路在所述第二时钟信号的控制下，将所述输入信号写入所述第三节点，以控制第三节点的电位为第二电压，所述输出电路在所述第二节点的电位和第三节点的电位的控制下，控制所述栅极驱动信号输出端继续输出第一电压；
在所述输出阶段，输入信号的电位为第一电压，第一时钟信号的电位为第一电压，第二时钟信号的电位为第二电压，第一节点在第二时钟信号和第三节点的电位的控制下，控制第一节点的电位维持为第一电压，第二节点控制电路在第一节点的电位、第一时钟信号和所述第三节点的电位的控制下，控制第二节点的电位为第一电压，第一控制节点控制电路在第一节点的电位的控制下，控制将第二电压信号写入第一控制节点，以维持第三节点的电位为第一电压，所述输出电路在所述第二节点的电位的控制下，控制将第二时钟信号写入所述栅极驱动信号输出端。
在本发明实施例中，驱动周期还包括依次设置于所述输出阶段之后的第一复位阶段和第二复位阶段，所述驱动方法还包括：在所述第一复位阶段，输入信号的电位为第一电压，第一时钟信号的电位为第二电压，第二时钟信号的电位为第一电压，所述第三节点控制电路用于在所述第二时钟信号的控制下，将所述输入信号写入所述第三节点；第一节点控制电路在第二时钟信号和第三节点的电位的控制下，控制第一节点的电位为第一电压，所述第二节点控制电路在第一节点的电位、第一时钟信号和所述第三节点的电位的控制下，控制第二节点的电位为第一电压，所述第一控制节点控制电路在第一节点的电位的控制下，控制将第二电压端提供的第二电压信号写入第一控制节点，输出电路在所述第二节点的电位的控制下，控制将第二时钟信号写入所述栅极驱动信号输出端，输出电路在所述第三节点的电位的控制下，控制将第一电压信号写入所述栅极驱动信号输出端；
在第二复位阶段，输入信号的电位为第一电压，第一时钟信号的电位为第一电压，第二时钟信号的电位为第二电压，第二节点控制电路在第一节点的电位、第一时钟信号和所述第三节点的电位的控制下，控制第二节点的电位为第二电压，第一控制节点控制电路在所述第一时钟信号和所述第三节点的电位的控制下，将第一电压信号写入所述第一控制节点，所述第一储能电路相应改变第三节点的电位，使得所述第三节点的电位为第一电压，输出电路在所述第三节点的电位的控制下，控制将第一电压信号写入所述栅极驱动信号输出端。
本发明实施例所述的显示装置包括上述的移位寄存器单元。
本发明实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (12)

1.一种移位寄存器单元，其特征在于，包括输入端、第一时钟信号端、第二时钟信号端、栅极驱动信号输出端、输出电路、第一节点控制电路、第二节点控制电路、第三节点控制电路、第一控制节点控制电路和第一储能电路；所述输入端用于提供输入信号，所述第一时钟信号端用于提供第一时钟信号，所述第二时钟信号端用于提供第二时钟信号；
所述第一节点控制电路用于在第二时钟信号和第三节点的电位的控制下，控制第一节点的电位；
所述第二节点控制电路用于在第一节点的电位、第一时钟信号和所述第三节点的电位的控制下，根据第一时钟信号和第二时钟信号控制第二节点的电位；
所述输出电路用于在所述第二节点的电位的控制下，控制将第二时钟信号写入所述栅极驱动信号输出端，并在所述第三节点的电位的控制下，控制将第一电压端提供的第一电压信号写入所述栅极驱动信号输出端；
所述第一控制节点控制电路用于在第一节点的电位的控制下，控制将第二电压端提供的第二电压信号写入第一控制节点，并在所述第一时钟信号和所述第三节点的电位的控制下，将第一电压信号写入所述第一控制节点；
所述第一储能电路的第一端与所述第一控制节点电连接，所述第一储能电路的第二端与所述第三节点电连接，所述第一储能电路用于储存电能；
所述第三节点控制电路用于在所述第二时钟信号的控制下，将所述输入信号写入所述第三节点。
2.如权利要求1所述的移位寄存器单元，其特征在于，所述第三节点控制电路包括输入晶体管；
所述输入晶体管的控制极与所述第二时钟信号端电连接，所述输入晶体管的第一极与所述输入端电连接，所述输入晶体管的第二极与所述第三节点电连接。
3.如权利要求1或2所述的移位寄存器单元，其特征在于，所述第一控制节点控制电路包括第一控制子电路、第二控制子电路和第三控制子电路；
所述第一控制子电路用于在第一节点的电位的控制下，将第二电压信号写入所述第一控制节点；
所述第二控制子电路用于在所述第一时钟信号的控制下，将所述第一电压信号写入第二控制节点；
所述第三控制子电路用于在所述第三节点的电位的控制下，控制所述第二控制节点与所述第一控制节点之间连通。
4.如权利要求3所述的移位寄存器单元，其特征在于，所述第一控制子电路包括第一控制晶体管，所述第二控制子电路包括第二控制晶体管，所述第三控制子电路包括第三控制晶体管；
所述第一控制晶体管的控制极与所述第一节点电连接，所述第一控制晶体管的第一极与第二电压端电连接，所述第一控制晶体管的第二极与所述第一控制节点电连接；
所述第二控制晶体管的控制极与所述第一时钟信号端电连接，所述第二控制晶体管的第一极与所述第一电压端电连接，所述第二控制晶体管的第二极与所述第二控制节点电连接；
所述第三控制晶体管的控制极与所述第三节点电连接，所述第三控制晶体管的第一极与所述第二控制节点电连接，所述第三控制晶体管的第二极与所述第一控制节点电连接。
5.如权利要求1或2所述的移位寄存器单元，其特征在于，所述输出电路包括第一输出晶体管和第二输出晶体管；
所述第一输出晶体管的控制极与所述第二节点电连接，所述第一输出晶体管的第一极与所述第二时钟信号端电连接，所述第一输出晶体管的第二极与所述栅极驱动信号输出端电连接；
所述第二输出晶体管的控制极与所述第三节点电连接，所述第二输出晶体管的第一极与所述栅极驱动信号输出端电连接，所述第二输出晶体管的第二极与所述第一电压端电连接。
6.如权利要求1或2所述的移位寄存器单元，其特征在于，所述第一储能电路包括第一电容；所述第一电容的第一端与所述第一控制节点电连接，所述第一电容的第二端与所述第三节点电连接。
7.如权利要求1或2所述的移位寄存器单元，其特征在于，所述第一节点控制电路具体用于在第二时钟信号的控制下，将第一电压信号写入第一节点，在第三节点的电位的控制下，将第二时钟信号写入所述第一节点；
所述第二节点控制电路具体用于根据所述第一节点的电位控制第三控制节点的电位，在第一节点的电位的控制下，将第一时钟信号写入第三控制节点，在所述第一时钟信号的控制下，控制所述第三控制节点与所述第二节点之间连通，并在第三节点的电位的控制下，控制所述第二节点与所述第二时钟信号端之间连通，并用于维持所述第二节点的电位。
8.如权利要求7所述的移位寄存器单元，其特征在于，所述第一节点控制电路包括第四控制晶体管和第五控制晶体管，其中，
所述第四控制晶体管的控制极与所述第二时钟信号端电连接，所述第四控制晶体管的第一极与所述第一电压端电连接，所述第四控制晶体管的第二极与所述第一节点电连接；
所述第五控制晶体管的控制极与所述第三节点电连接，所述第五控制晶体管的第一极与所述第二时钟信号端电连接，所述第五控制晶体管的第二极与所述第一节点电连接。
9.如权利要求7所述的移位寄存器单元，其特征在于，所述第二节点控制电路包括第二电容、第六控制晶体管、第七控制晶体管、第八控制晶体管和第三电容，其中，
所述第二电容的第一端与所述第一节点电连接，所述第二电容的第二端与所述第三控制节点电连接；
所述第六控制晶体管的控制极与所述第一节点电连接，所述第六控制晶体管的第一极与所述第一时钟信号端电连接，所述第六控制晶体管的第二极与所述第三控制节点电连接；
所述第七控制晶体管的控制极与所述第一时钟信号端电连接，所述第七控制晶体管的第一极与所述第三控制节点电连接，所述第七控制晶体管的第二极与所述第二节点电连接；
所述第八控制晶体管的控制极与所述第三节点电连接，所述第八控制晶体管的第一极与所述第二时钟信号端电连接，所述第八控制晶体管的第二极与所述第二节点电连接；
所述第三电容的第一端与所述第二电压端电连接，所述第三电容的第二端与所述第二节点电连接。
10.一种驱动方法，应用于如权利要求1至9中任一权利要求所述的移位寄存器单元，其特征在于，驱动周期包括依次设置的第一初始化阶段、第二初始化阶段、输入阶段和输出阶段；所述驱动方法包括：
在所述第一初始化阶段，输入信号的电位为第一电压，第一时钟信号的电位为第二电压，第二时钟信号的电位为第一电压，第三节点控制电路在第二时钟信号的控制下，控制将输入信号写入第三节点；第二节点控制电路在第一节点的电位、第一时钟信号和所述第三节点的电位的控制下，控制第二节点的电位为第一电压；输出电路在所述第二节点的电位的控制下，控制将第二时钟信号写入栅极驱动信号输出端，并在所述第三节点的电位的控制下，控制将第一电压端提供的第一电压信号写入所述栅极驱动信号输出端，以使得所述栅极驱动信号输出端输出第一电压；
在所述第二初始化阶段，输入信号的电位为第一电压，第一时钟信号的电位为第一电压，第二时钟信号的电位为第二电压，第一节点控制电路在第二时钟信号和第三节点的电位的控制下，控制第一节点的电位为第二电压，所述第二节点控制电路在第一节点的电位、第一时钟信号和所述第三节点的电位的控制下，控制第二节点的电位为第二电压，第一控制节点控制电路在第一时钟信号和第三节点的电位的控制下，将第一电压信号写入所述第一控制节点，第一储能电路控制拉低第三节点的电位，输出电路在所述第三节点的电位的控制下，控制将第一电压端提供的第一电压信号写入所述栅极驱动信号输出端，以使得所述栅极驱动信号输出端输出第一电压；
在所述输入阶段，输入信号的电位为第二电压，第一时钟信号的电位为第二电压，第二时钟信号的电位为第一电压，第一节点在第二时钟信号和第三节点的电位的控制下，控制第一节点的电位为第二电压；第二节点控制电路用于在第一节点的电位、第一时钟信号和所述第三节点的电位的控制下，控制第二节点的电位维持为第二电压，第三节点控制电路在所述第二时钟信号的控制下，将所述输入信号写入所述第三节点，以控制第三节点的电位为第二电压，所述输出电路在所述第二节点的电位和第三节点的电位的控制下，控制所述栅极驱动信号输出端继续输出第一电压；
在所述输出阶段，输入信号的电位为第一电压，第一时钟信号的电位为第一电压，第二时钟信号的电位为第二电压，第一节点在第二时钟信号和第三节点的电位的控制下，控制第一节点的电位维持为第一电压，第二节点控制电路在第一节点的电位、第一时钟信号和所述第三节点的电位的控制下，控制第二节点的电位为第一电压，第一控制节点控制电路在第一节点的电位的控制下，控制将第二电压信号写入第一控制节点，以维持第三节点的电位为第一电压，所述输出电路在所述第二节点的电位的控制下，控制将第二时钟信号写入所述栅极驱动信号输出端。
11.如权利要求10所述的驱动方法，其特征在于，驱动周期还包括依次设置于所述输出阶段之后的第一复位阶段和第二复位阶段，所述驱动方法还包括：在所述第一复位阶段，输入信号的电位为第一电压，第一时钟信号的电位为第二电压，第二时钟信号的电位为第一电压，所述第三节点控制电路用于在所述第二时钟信号的控制下，将所述输入信号写入所述第三节点；第一节点控制电路在第二时钟信号和第三节点的电位的控制下，控制第一节点的电位为第一电压，所述第二节点控制电路在第一节点的电位、第一时钟信号和所述第三节点的电位的控制下，控制第一节点的电位为第二电压，所述第一控制节点控制电路在第一节点的电位的控制下，控制将第二电压端提供的第二电压信号写入第一控制节点，输出电路在所述第二节点的电位的控制下，控制将第二时钟信号写入所述栅极驱动信号输出端，输出电路在所述第三节点的电位的控制下，控制将第一电压信号写入所述栅极驱动信号输出端；
在第二复位阶段，输入信号的电位为第一电压，第一时钟信号的电位为第一电压，第二时钟信号的电位为第二电压，第二节点控制电路在第一节点的电位、第一时钟信号和所述第三节点的电位的控制下，控制第二节点的电位为第二电压，第一控制节点控制电路在所述第一时钟信号和所述第三节点的电位的控制下，将第一电压信号写入所述第一控制节点，所述第一储能电路相应改变第三节点的电位，使得所述第三节点的电位为第一电压，输出电路在所述第三节点的电位的控制下，控制将第一电压信号写入所述栅极驱动信号输出端。
12.一种显示装置，其特征在于，包括如权利要求1至9中任一权利要求所述的移位寄存器单元。
CN202010848987.8A 2020-08-21 2020-08-21 移位寄存器单元、驱动方法和显示装置 Active CN111933083B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010848987.8A CN111933083B (zh) 2020-08-21 2020-08-21 移位寄存器单元、驱动方法和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010848987.8A CN111933083B (zh) 2020-08-21 2020-08-21 移位寄存器单元、驱动方法和显示装置

Publications (2)

Publication Number Publication Date
CN111933083A CN111933083A (zh) 2020-11-13
CN111933083B true CN111933083B (zh) 2023-04-07

Family

ID=73305047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010848987.8A Active CN111933083B (zh) 2020-08-21 2020-08-21 移位寄存器单元、驱动方法和显示装置

Country Status (1)

Country Link
CN (1) CN111933083B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113053317B (zh) * 2021-03-15 2022-07-29 京东方科技集团股份有限公司 驱动电路、驱动方法和显示装置
CN113421528B (zh) * 2021-06-22 2022-08-30 京东方科技集团股份有限公司 驱动电路、驱动方法和显示装置
CN113362768B (zh) * 2021-06-29 2023-02-28 京东方科技集团股份有限公司 显示装置、栅极驱动电路、移位寄存单元及其驱动方法
CN118103901A (zh) * 2022-07-29 2024-05-28 京东方科技集团股份有限公司 驱动信号生成电路、方法、模组和显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007317288A (ja) * 2006-05-25 2007-12-06 Mitsubishi Electric Corp シフトレジスタ回路およびそれを備える画像表示装置
US7817771B2 (en) * 2008-12-15 2010-10-19 Au Optronics Corporation Shift register
JP5484109B2 (ja) * 2009-02-09 2014-05-07 三菱電機株式会社 電気光学装置
US9030237B2 (en) * 2010-09-02 2015-05-12 Sharp Kabushiki Kaisha Transistor circuit, flip-flop, signal processing circuit, driver circuit, and display device
CN105047130B (zh) * 2015-06-23 2017-05-31 上海天马有机发光显示技术有限公司 一种移位寄存单元及其驱动方法、栅极驱动电路
CN107154234B (zh) * 2017-07-20 2020-01-21 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN108831385B (zh) * 2018-06-25 2020-04-28 上海天马有机发光显示技术有限公司 扫描驱动电路、显示装置和驱动方法
CN110164352B (zh) * 2019-04-28 2021-03-23 京东方科技集团股份有限公司 移位寄存器电路及其驱动方法、栅极驱动电路和显示面板
CN110956919A (zh) * 2019-12-19 2020-04-03 京东方科技集团股份有限公司 移位寄存器电路及其驱动方法、栅极驱动电路和显示面板
CN111445833B (zh) * 2020-05-09 2022-09-13 合肥京东方卓印科技有限公司 移位寄存器单元及其控制方法、和栅极驱动电路

Also Published As

Publication number Publication date
CN111933083A (zh) 2020-11-13

Similar Documents

Publication Publication Date Title
CN111933083B (zh) 移位寄存器单元、驱动方法和显示装置
CN102831860B (zh) 移位寄存器及其驱动方法、栅极驱动器及显示装置
US11011088B2 (en) Shift register unit, driving method, gate drive circuit, and display device
CN102708795B (zh) 阵列基板行驱动单元、阵列基板行驱动电路以及显示装置
CN102831861B (zh) 移位寄存器及其驱动方法、栅极驱动器及显示装置
WO2017118136A1 (zh) 移位寄存器及其驱动方法、栅极驱动电路以及显示装置
CN107958649B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN109285504B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路
CN108288451B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN111243650A (zh) 一种移位寄存器及其驱动方法、栅极驱动电路
CN112216249B (zh) 栅极驱动电路及显示装置
CN103971628A (zh) 移位寄存器单元、栅极驱动电路和显示装置
CN107622746B (zh) 移位寄存单元、其驱动方法、显示面板及显示装置
US20200266809A1 (en) Shift Register and Driving Method Thereof, Cascade Driving Circuit and Display Device
CN113436585B (zh) 驱动电路、驱动方法和显示装置
CN107578751B (zh) 数据电压存储电路、驱动方法、液晶显示面板及显示装置
CN110264948B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN108766377B (zh) 显示面板和显示装置
CN202771772U (zh) 移位寄存器、栅极驱动器及显示装置
US11423823B2 (en) Shift register and driving method thereof, gate driving circuit and display device capabling reset the output terminal
CN113299223A (zh) 一种显示面板和显示装置
CN110942742B (zh) 栅极驱动单元及驱动方法、栅极驱动电路和显示装置
CN106683617B (zh) 移位寄存器单元、阵列基板和显示装置
CN202736453U (zh) 移位寄存器、栅极驱动器及显示装置
CN114999557A (zh) 移位寄存器及其驱动方法、栅极驱动电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant