CN113362768B - 显示装置、栅极驱动电路、移位寄存单元及其驱动方法 - Google Patents

显示装置、栅极驱动电路、移位寄存单元及其驱动方法 Download PDF

Info

Publication number
CN113362768B
CN113362768B CN202110726711.7A CN202110726711A CN113362768B CN 113362768 B CN113362768 B CN 113362768B CN 202110726711 A CN202110726711 A CN 202110726711A CN 113362768 B CN113362768 B CN 113362768B
Authority
CN
China
Prior art keywords
node
control
transistor
electrode
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110726711.7A
Other languages
English (en)
Other versions
CN113362768A (zh
Inventor
张竞文
肖云升
郭永林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110726711.7A priority Critical patent/CN113362768B/zh
Publication of CN113362768A publication Critical patent/CN113362768A/zh
Application granted granted Critical
Publication of CN113362768B publication Critical patent/CN113362768B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Abstract

本公开提供一种显示装置、栅极驱动电路、移位寄存单元及其驱动方法。该移位寄存单元包括：输入子电路，与信号输入端、第一时钟信号端以及第一节点连接；第一控制子电路，与第一电源信号端、所述第一时钟信号端、所述第一节点以及第二节点连接；第二控制子电路，与所述第一节点、第三节点以及第二时钟信号端连接；第三控制子电路，与第二电源信号端、所述第二节点以及所述第三节点连接；输出子电路，与所述第一电源信号端、所述第二电源信号端、所述第二节点、所述第三节点以及信号输出端连接。本公开能够提高亮度均一性。

Description

显示装置、栅极驱动电路、移位寄存单元及其驱动方法
技术领域
本公开涉及显示技术领域，尤其涉及一种显示装置、栅极驱动电路、移位寄存单元及其驱动方法。
背景技术
栅极驱动电路是有源矩阵有机发光二极体(Active Matrix Organic Light-Emitting Diode，AMOLED)显示中一种重要的辅助电路。现有的栅极驱动电路包括多个级联的移位寄存单元。然而，设有该栅极驱动电路的显示装置的亮度均一性较差。
发明内容
本公开的目的在于提供一种显示装置、栅极驱动电路、移位寄存单元及其驱动方法，能够提高亮度均一性。
根据本公开的一个方面，提供一种移位寄存单元，包括：
输入子电路，与信号输入端、第一时钟信号端以及第一节点连接，用于在所述第一时钟信号端的电位控制下控制信号输入端与第一节点连接；
第一控制子电路，与第一电源信号端、所述第一时钟信号端、所述第一节点以及第二节点连接，用于在所述第一节点的电位的控制下控制所述第一时钟信号端与所述第二节点连接，还用于在所述第一时钟信号端的电位控制下控制所述第一电源端与所述第二节点连接；
第二控制子电路，与所述第一节点、第三节点以及第二时钟信号端连接，用于在所述第二时钟信号端的控制下根据所述第一节点的电位控制所述第三节点的电位；
第三控制子电路，与第二电源信号端、所述第二节点以及所述第三节点连接，用于在所述第二节点的电位的控制下根据所述第二电源信号端的电位控制所述第三节点的电位；
输出子电路，与所述第一电源信号端、所述第二电源信号端、所述第二节点、所述第三节点以及信号输出端连接，用于在所述第二节点的电位的控制下控制所述第二电源信号端与所述信号输出端连接，还用于在所述第三节点的电位控制下控制所述第一电源端与所述信号输出端连接。
进一步地，所述第二控制子电路与所述第一电源信号端、所述第二时钟信号端、所述第一节点、第三节点以及第四节点连接，用于在所述第一电源信号端的电位的控制下控制所述第一节点与所述第四节点连接，并用于在所述第二时钟信号端的电位以及所述第四节点的电位的控制下控制所述第四节点与所述第三节点连接。
进一步地，第二控制子电路包括：
第一晶体管，所述第一晶体管的控制极与所述第一电源信号端连接，所述第一晶体管的第一极与所述第一节点连接，所述第一晶体管的第二极与所述第四节点连接；
第二晶体管，所述第二晶体管的控制极与所述第二时钟信号端连接，所述第二晶体管的第一极与所述第四节点连接；
第三晶体管，所述第三晶体管的控制极与所述第二晶体管的第二极连接，所述第三晶体管的第一极与所述第四节点连接，所述第三晶体管的第二极与所述第三节点连接。
进一步地，所述移位寄存单元还包括：
第四控制子电路，与所述第四节点连接，用于拉低所述第四节点的电位。
进一步地，所述第四控制子电路包括：
第四晶体管，所述第四晶体管的控制极与所述第四节点连接，所述第四晶体管的第一极与所述第二时钟信号端连接；
第一电容，所述第一电容的第一极与所述第四节点连接，所述第一电容的第二极与所述第四晶体管的第二极连接。
进一步地，所述第三控制子电路包括：
第五晶体管，所述第五晶体管的控制极与所述第二节点连接，所述第五晶体管的第一极与所述第二电源信号端连接；
第六晶体管，所述第六晶体管的控制极与所述第一电源信号端连接，所述第六晶体管的第一极与所述第五晶体管的第二极连接，所述第六晶体管的第二极与所述第三节点连接。
进一步地，所述输出子电路包括：
第七晶体管，所述第七晶体管的控制极与所述第二节点连接，所述第七晶体管的第一极与所述第二电源信号端连接，所述第七晶体管的第二极与所述信号输出端连接；
第八晶体管，所述第八晶体管的控制极与所述第三节点连接，所述第八晶体管的第一极与所述第一电源信号端连接，所述第八晶体管的第二极与所述信号输出端连接。
进一步地，所述输出子电路包括：
储能元件，连接于所述第二节点与所述第二电源信号端之间。
进一步地，所述第一控制子电路包括：
上拉电路，与所述第一节点、所述第一时钟信号端以及所述第二节点连接，用于在所述第一节点的电位的控制下控制所述第一时钟信号端与所述第二节点连接；
下拉电路，与所述第一电源信号端、所述第一时钟信号端以及所述第二节点连接，用于在所述第一时钟信号端的控制下控制所述第一电源信号端与所述第二节点连接。
进一步地，所述上拉电路包括：
第九晶体管，所述第九晶体管的控制极与所述第一节点连接，所述第九晶体管的第一极与所述第一时钟信号端连接，所述第九晶体管的第二极与所述第二节点连接。
进一步地，所述下拉电路包括：
第十晶体管，所述第十晶体管的控制极与所述第一时钟信号端连接，所述第十晶体管的第一极与所述第一电源信号端连接，所述第十晶体管的第二极与所述第二节点连接。
根据本公开的一个方面，提供一种栅极驱动电路，包括多个级联的上述的移位寄存单元。
根据本公开的一个方面，提供一种显示装置，包括上述的栅极驱动电路。
根据本公开的一个方面，提供一种移位寄存单元的驱动方法，所述驱动方法采用上述的移位寄存单元，所述驱动方法包括：
使所述输入子电路在所述第一时钟信号端的电位控制下控制信号输入端与第一节点连接；
使所述第一控制子电路在所述第一节点的电位的控制下控制所述第一时钟信号端与所述第二节点连接，并在所述第一时钟信号端的电位控制下控制所述第一电源端与所述第二节点连接；
使所述第二控制子电路在所述第二时钟信号端的控制下根据所述第一节点的电位控制所述第三节点的电位；
使所述第三控制子电路在所述第二节点的电位的控制下根据所述第二电源信号端的电位控制所述第三节点的电位；
使所述输出子电路在所述第二节点的电位的控制下控制所述第二电源信号端与所述信号输出端连接，并在所述第三节点的电位控制下控制所述第一电源端与所述信号输出端连接。
本公开的显示装置、栅极驱动电路、移位寄存单元及其驱动方法，在使用过程中，信号输出端输出的高电平信号由第二电源信号端提供，信号输出端输出的低电平信号由第一电源信号端提供，解决了相关技术中由于不同行像素对应的第一时钟信号端和/或第二时钟信号端的上升时间/下降时间不同所导致的亮度均一性差的问题。
附图说明
图1是相关技术中移位寄存单元的电路图。
图2是本公开实施方式的移位寄存单元的框图。
图3是本公开实施方式的移位寄存单元的电路图。
图4-8是本公开实施方式中像素电路在不同阶段的等效电路图。
图9是本公开实施方式的移位寄存单元的工作时序图。
图10是本公开实施方式的移位寄存单元的仿真图。
图11是相关技术中移位寄存单元的工作时序图。
附图标记说明：
输入子电路1
第一控制子电路2
上拉电路201
下拉电路202
第二控制子电路3
第三控制子电路4
输出子电路5
第四控制子电路6
信号输入端GSTV
信号输出端GOUT
第一电源信号端VGL
第二电源信号端VGH
第一时钟信号端GCK
第二时钟信号端GCB
具体实施方式
这里将详细地对示例性实施方式进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施方式中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置的例子。
在本公开使用的术语是仅仅出于描述特定实施方式的目的，而非旨在限制本公开。除非另作定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开说明书以及权利要求书中使用的“第一”“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“多个”或者“若干”表示两个及两个以上。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。在本公开说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
本公开中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本公开实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。
在实际操作时，当所述晶体管为三极管时，所述控制极可以为基极，所述第一极可以为集电极，所述第二极可以发射极；或者，所述控制极可以为基极，所述第一极可以为发射极，所述第二极可以集电极。
在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述控制极可以为栅极，所述第一极可以为漏极，所述第二极可以为源极；或者，所述控制极可以为栅极，所述第一极可以为源极，所述第二极可以为漏极。
相关技术中，由于像素电路具有阈值电压(Vth)补偿功能，使像素电路需要发光控制信号(Emission)，数据写入控制信号(Gate)，复位控制信号(Reset)对像素电路进行时序控制才能正常工作。这些信号在不同行的开启时刻不同，一般通过显示面板(panel)上的栅极驱动电路(EM GOA与Gate GOA)实现。在LTPS电路中，Gate GOA一般输出低电平脉冲信号作为数据写入控制信号(Gate)及复位控制信号(Reset)。
图1为相关技术中构成Gate GOA的移位寄存单元的示意图，根据图11所示的工作时序图，该移位寄存单元的工作过程包括：在第一阶段L1，第一时钟信号端GCK为低电平，第二时钟信号端GCB为高电平，晶体管M1、晶体管M2以及晶体管M3打开，信号输出端GOUT输出高电平信号；在第二阶段L2，第一时钟信号端GCK为高电平，第二时钟信号端GCB为低电平，第五节点N5保持低电平状态，移位寄存单元通过晶体管M3输出低电平信号，晶体管M4打开，第六节点N6为低电平，晶体管M5关闭；在移位寄存单元不需要输出低电平的时间段，信号输入端GSTV为高电平，第一时钟信号端GCK每半个周期将M6开启，低电平通过M6写入到电容C3中，从而使得M5、M7保持常开状态。
在使用现有像素(Pixel)及Gate GOA的OLED面板中，因pixel输出亮度对数据写入控制信号(Gate)及复位控制信号(Reset)的上升时间/下降时间(tr/tf)较为敏感，而数据写入控制信号(Gate)及复位控制信号(Reset)是第一时钟信号端GCK和第二时钟信号端GCB的移位输出，第一时钟信号端GCK和第二时钟信号端GCB的负载(loading)会直接影响第一时钟信号端GCK和第二时钟信号端GCB的上升时间/下降时间(tr/tf)，且由于屏幕异形区中不同行像素对应的第一时钟信号端GCK和第二时钟信号端GCB的负载(loading)不同，进而使不同行像素对应的第一时钟信号端GCK和第二时钟信号端GCB的上升时间/下降时间(tr/tf)不同，从而使不同行像素的发光亮度不同，降低了显示均一性。
本公开实施方式提供一种移位寄存单元。如图2所示，该移位寄存单元可以包括输入子电路1、第一控制子电路2、第二控制子电路3、第三控制子电路4以及输出子电路5，其中：
该输入子电路1与信号输入端GSTV、第一时钟信号端GCK以及第一节点N1连接，用于在第一时钟信号端GCK的电位的控制下控制信号输入端GSTV与第一节点N1连接。该第一控制子电路2与第一电源信号端VGL、第一时钟信号端GCK、第一节点N1以及第二节点N2连接，用于在第一节点N1的电位的控制下控制第一时钟信号端GCK与第二节点N2连接，还用于在第一时钟信号端GCK的电位控制下控制第一电源端与第二节点N2连接。该第二控制子电路3与第一节点N1、第三节点N3以及第二时钟信号端GCB连接，用于在第二时钟信号端GCB的控制下根据第一节点N1的电位控制第三节点N3的电位。该第三控制子电路4与第二电源信号端VGH、第二节点N2以及第三节点N3连接，用于在第二节点N2的电位的控制下根据第二电源信号端VGH的电位控制第三节点N3的电位。该输出子电路5与所述第一电源信号端VGL、第二电源信号端VGH、第二节点N2、第三节点N3以及信号输出端GOUT连接，用于在第二节点N2的电位的控制下控制第二电源信号端VGH与信号输出端GOUT连接，还用于在第三节点N3的电位控制下控制第一电源端与信号输出端GOUT连接。
本公开实施方式的移位寄存单元，在使用过程中，信号输出端GOUT输出的高电平信号由第二电源信号端VGH提供，信号输出端GOUT输出的低电平信号由第一电源信号端VGL提供，解决了相关技术中由于不同行像素对应的第一时钟信号端GCK和第二时钟信号端GCB的上升时间/下降时间(tr/tf)不同所导致的亮度均一性差的问题。
下面对本公开实施方式的移位寄存单元的各部分进行详细说明：
如图2和图3所示，该输入子电路1与信号输入端GSTV、第一时钟信号端GCK以及第一节点N1连接，用于在第一时钟信号端GCK的电位控制下控制信号输入端GSTV与第一节点N1连接。举例而言，该输入子电路1可以包括第十一晶体管T11。该第十一晶体管T11的控制极与第一时钟信号端GCK连接，该第十一晶体管T11的第一极与信号输入端GSTV连接，该第十一晶体管T11的第二极与第一节点N1连接。
如图2和图3所示，该第一控制子电路2可以包括上拉电路201和下拉电路202，以控制第二节点N2的电位。该上拉电路201与第一节点N1、第一时钟信号端GCK以及第二节点N2连接，用于在第一节点N1的电位的控制下控制第一时钟信号端GCK与第二节点N2连接。举例而言，该上拉电路201可以包括第九晶体管T9。该第九晶体管T9的控制极与第一节点N1连接，第九晶体管T9的第一极与第一时钟信号端GCK连接，第九晶体管T9的第二极与第二节点N2连接。该下拉电路202与第一电源信号端VGL、第一时钟信号端GCK以及第二节点N2连接，用于在第一时钟信号端GCK的控制下控制第一电源信号端VGL与第二节点N2连接。举例而言，该下拉电路202可以包括第十晶体管T10。该第十晶体管T10的控制极与第一时钟信号端GCK连接，第十晶体管T10的第一极与第一电源信号端VGL连接，第十晶体管T10的第二极与第二节点N2连接。其中，该第一电源信号端VGL能够恒定输出低电压。
如图2和图3所示，该第二控制子电路3可以与第一电源信号端VGL、第二时钟信号端GCB、第一节点N1、第三节点N3以及第四节点N4连接，用于在第一电源信号端VGL的电位的控制下控制第一节点N1与第四节点N4连接，并用于在第二时钟信号端GCB的电位以及第四节点N4的电位的控制下控制第四节点N4与第三节点N3连接。举例而言，该第二控制子电路3可以包括第一晶体管T1、第二晶体管T2以及第三晶体管T3。该第一晶体管T1的控制极与第一电源信号端VGL连接，第一晶体管T1的第一极与第一节点N1连接，第一晶体管T1的第二极与第四节点N4连接。该第二晶体管T2的控制极与第二时钟信号端GCB连接，该第二晶体管T2的第一极与第四节点N4连接。该第三晶体管T3的控制极与第二晶体管T2的第二极连接，第三晶体管T3的第一极与第四节点N4连接，第三晶体管T3的第二极与第三节点N3连接。
如图2和图3所示，该第三控制子电路4包括第五晶体管T5以及第六晶体管T6。该第五晶体管T5的控制极与第二节点N2连接，第五晶体管T5的第一极与第二电源信号端VGH连接。该第六晶体管T6的控制极与第一电源信号端VGL连接，第六晶体管T6的第一极与第五晶体管T5的第二极连接，第六晶体管T6的第二极与第三节点N3连接。其中，该第二电源信号端VGH能够恒定输出高电压。
如图2和图3所示，本公开的移位寄存单元还可以包括第四控制子电路6。该第四控制子电路6与第四节点N4连接，用于拉低第四节点N4的电位。该第四控制子电路6可以包括第四晶体管T4和第一电容C1。该第四晶体管T4的控制极与第四节点N4连接，该第四晶体管T4的第一极与第二时钟信号端GCB连接。该第一电容C1的第一极与第四节点N4连接，第一电容C1的第二极与第四晶体管T4的第二极连接。
如图2和图3所示，该输出子电路5可以包括第七晶体管T7和第八晶体管T8。该第七晶体管T7的控制极与第二节点N2连接，第七晶体管T7的第一极与第二电源信号端VGH连接，第七晶体管T7的第二极与信号输出端GOUT连接。该第八晶体管T8的控制极与第三节点N3连接，第八晶体管T8的第一极与第一电源信号端VGL连接，第八晶体管T8的第二极与信号输出端GOUT连接。此外，该输出子电路5还可以包括储能元件。该储能元件可以连接于第二节点N2与第二电源信号端VGH之间。其中，该储能元件可以为第二电容C2。该第二电容C2的第一极与第二节点N2连接，该第二电容C2的第二极与第二电源信号端VGH连接。
下面结合图9所示的移位寄存单元的工作时序图对图2中的移位寄存单元的工作过程加以详细的说明，以上述所有晶体管均为P型薄膜晶体管为例，所有晶体管的导通电平均为低电平。
如图3和图4所示，在第一阶段S1，信号输入端GSTV输出低电平，第一时钟信号端GCK输出低电平，第二时钟信号端GCB输出高电平。第十晶体管T10开启，第一电源信号端VGL与第二节点N2连接，第二节点N2写入低电平，以使第七晶体管T7开启，第二电源信号端VGH与信号输出端GOUT连接，第二电源信号端VGH的信号写入信号输出端GOUT，信号输出端GOUT输出高电平。第十一晶体管T11开启，信号输入端GSTV与第一节点N1连接，第一节点N1写入低电平，第一晶体管T1处于常开状态，第一节点N1与第四节点N4连接，第四节点N4写入低电平，第四晶体管T4开启；第二晶体管T2，第三晶体管T3的控制极保持之前的高电平状态(第三晶体管T3的控制极之前的电平状态在后续说明)，第三晶体管T3关闭，第五晶体管T5和第六晶体管T6开启，第二电源端与第三节点N3连接，第二电源端的高电平信号写入第三节点N3，使第八晶体管T8关闭，进而使第一电源信号端VGL输出的低电平信号无法写入信号输出端GOUT。
如图3和图5所示，在第二阶段S2，信号输入端GSTV输出高电平，第一时钟信号端GCK输出高电平，第二时钟信号端GCB输出低电平。第一节点N1保持低电平状态，第九晶体管T9处于开启状态，第一时钟信号端GCK与第二节点N2连接，第一时钟信号端GCK输出的高电平信号写入第二节点N2，第七晶体管T7关闭，使第二电源端输出的高电平信号无法写入信号输出端GOUT。第四节点N4保护低电平状态，第四晶体管T4保持开启状态，第二时钟信号端GCB输出的低电平信号写入第一电容C1的第二极，以拉低第四节点N4的电位；第二晶体管T2开启，第四节点N4与第三晶体管T3的控制极连接，第三晶体管T3的控制极写入低电平，第三晶体管T3开启，使第四节点N4与第三节点N3连接，此时，通过第三晶体管T3的控制极和第二极之间的电容(Cgd)作用，第三晶体管T3的控制极的电位被拉低，使第三晶体管T3处于完全开启状态，从而使第四节点N4的低电平写入第三节点N3，第八晶体管T8开启，第一电源信号端VGL与信号输出端GOUT连接，信号输出端GOUT输出低电平信号。
如图3和图6所示，在第三阶段S3，信号输入端GSTV输出高电平，第一时钟信号端GCK输出低电平，第二时钟信号端GCB输出高电平。第十晶体管T10开启，第一电源信号端VGL与第二节点N2连接，第二节点N2写入低电平，以使第七晶体管T7开启，第二电源信号端VGH与信号输出端GOUT连接，信号输出端GOUT输出高电平；第五晶体管T5和第六晶体管T6开启，第二电源端与第三节点N3连接，第二电源端的高电平信号写入第三节点N3，使第八晶体管T8关闭，进而使第一电源信号端VGL输出的低电平信号无法写入信号输出端GOUT。第十一晶体管T11开启，信号输入端GSTV与第一节点N1连接，第一节点N1为高电平，第九晶体管T9关闭，第一晶体管T1处于常开状态，第一节点N1与第四节点N4连接，第四节点N4为高电平，第四晶体管T4关闭；第二晶体管T2关闭，第三晶体管T3的控制极浮接(Floating)。
如图3和图7所示，在第四阶段S4，信号输入端GSTV输出高电平，第一时钟信号端GCK输出高电平，第二时钟信号端GCB输出低电平。第十一晶体管T11关闭，第一节点N1保持高电平状态，第九晶体管T9关闭，第十晶体管T10关闭，第二节点N2保持低电平状态，第七晶体管T7处于开启状态，第七晶体管T7开启，使第二电源端输出的高电平信号与信号输出端GOUT连接，信号输出端GOUT输出高电平；第五晶体管T5和第六晶体管T6开启，第二电源端与第三节点N3连接，第二电源端的高电平信号写入第三节点N3，使第八晶体管T8关闭，进而使第一电源信号端VGL输出的低电平信号无法写入信号输出端GOUT。第四节点N4保持高电平状态，第四晶体管T4关闭，第二晶体管T2开启，第四节点N4与第三晶体管T3的控制极连接，第三晶体管T3关闭。
如图3和图8所示，在第五阶段S5，信号输入端GSTV输出高电平，第一时钟信号端GCK输出低电平，第二时钟信号端GCB输出高电平。第十晶体管T10开启，第一电源信号端VGL与第二节点N2连接，第二节点N2写入低电平，以使第七晶体管T7开启，第二电源信号端VGH与信号输出端GOUT连接，信号输出端GOUT输出高电平；第五晶体管T5和第六晶体管T6开启，第二电源端与第三节点N3连接，第二电源端的高电平信号写入第三节点N3，使第八晶体管T8关闭，进而使第一电源信号端VGL输出的低电平信号无法写入信号输出端GOUT。第十一晶体管T11开启，信号输入端GSTV与第一节点N1连接，第一节点N1为高电平，第九晶体管T9关闭，第一晶体管T1处于常开状态，第一节点N1与第四节点N4连接，第四节点N4为高电平，第四晶体管T4关闭；第二晶体管T2关闭，第三晶体管T3的控制极保持高电平状态，第三晶体管T3关闭。至此，在下一个信号输入端GSTV的低电平到来前，信号输出端GOUT仍然会继续维持高电平输出，后续阶段不再累述。在图9所示的工作时序图中，信号输出端GOUT的上升沿与第一时钟信号端GCK的下降沿对齐。该移位寄存单元的仿真图如图10所示。
本公开实施方式还提供一种栅极驱动电路。该栅极驱动电路可以包括多个级联的上述任一实施方式所述的移位寄存单元。
本公开实施方式还提供一种显示装置。该显示装置可以包括上述实施方式所述的栅极驱动电路。
本公开实施方式还提供一种移位寄存单元的驱动方法。该驱动方法采用上述实施方式所述的移位寄存单元。该驱动方法可以包括：使输入子电路在第一时钟信号端的电位控制下控制信号输入端与第一节点连接；使第一控制子电路在第一节点的电位的控制下控制第一时钟信号端与第二极节点连接，并在第一时钟信号端的电位控制下控制第一电源端与第二节点连接；使第二控制子电路在第二时钟信号端的控制下根据第一节点的电位控制第三节点的电位；使第三控制子电路在第二节点的电位的控制下根据第二电源信号端的电位控制第三节点的电位；使输出子电路在第二节点的电位的控制下控制第二电源信号端与信号输出端连接，并在第三节点的电位控制下控制第一电源端与信号输出端连接。
本公开实施方式提供的显示装置、栅极驱动电路、移位寄存单元及其驱动方法属于同一发明构思，相关细节及有益效果的描述可互相参见，不再进行赘述。
以上所述仅是本公开的较佳实施方式而已，并非对本公开做任何形式上的限制，虽然本公开已以较佳实施方式揭露如上，然而并非用以限定本公开，任何熟悉本专业的技术人员，在不脱离本公开技术方案的范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式，但凡是未脱离本公开技术方案的内容，依据本公开的技术实质对以上实施方式所作的任何简单修改、等同变化与修饰，均仍属于本公开技术方案的范围内。

Claims (13)

1.一种移位寄存单元，其特征在于，包括：
输入子电路，与信号输入端、第一时钟信号端以及第一节点连接，用于在所述第一时钟信号端的电位的控制下控制所述信号输入端与所述第一节点连接；
第一控制子电路，与第一电源信号端、所述第一时钟信号端、所述第一节点以及第二节点连接，用于在所述第一节点的电位的控制下控制所述第一时钟信号端与所述第二节点连接，还用于在所述第一时钟信号端的电位的控制下控制所述第一电源端与所述第二节点连接；
第二控制子电路，与所述第一节点、第三节点以及第二时钟信号端连接，用于在所述第二时钟信号端的电位的控制下根据所述第一节点的电位控制所述第三节点的电位；
第三控制子电路，与第二电源信号端、所述第二节点以及所述第三节点连接，用于在所述第二节点的电位的控制下根据所述第二电源信号端的电位控制所述第三节点的电位；
输出子电路，与所述第一电源信号端、所述第二电源信号端、所述第二节点、所述第三节点以及信号输出端连接，用于在所述第二节点的电位的控制下控制所述第二电源信号端与所述信号输出端连接，还用于在所述第三节点的电位的控制下控制所述第一电源端与所述信号输出端连接；
所述第二控制子电路与所述第一电源信号端、所述第二时钟信号端、所述第一节点、第三节点以及第四节点连接，用于在所述第一电源信号端的电位的控制下控制所述第一节点与所述第四节点连接，并用于在所述第二时钟信号端的电位以及所述第四节点的电位的控制下控制所述第四节点与所述第三节点连接。
2.根据权利要求1所述的移位寄存单元，其特征在于，第二控制子电路包括：
第一晶体管，所述第一晶体管的控制极与所述第一电源信号端连接，所述
第一晶体管的第一极与所述第一节点连接，所述第一晶体管的第二极与所述第四节点连接；
第二晶体管，所述第二晶体管的控制极与所述第二时钟信号端连接，所述第二晶体管的第一极与所述第四节点连接；
第三晶体管，所述第三晶体管的控制极与所述第二晶体管的第二极连接，所述第三晶体管的第一极与所述第四节点连接，所述第三晶体管的第二极与所述第三节点连接。
3.根据权利要求1所述的移位寄存单元，其特征在于，所述移位寄存单元还包括：
第四控制子电路，与所述第四节点连接，用于拉低所述第四节点的电位。
4.根据权利要求3所述的移位寄存单元，其特征在于，所述第四控制子电路包括：
第四晶体管，所述第四晶体管的控制极与所述第四节点连接，所述第四晶体管的第一极与所述第二时钟信号端连接；
第一电容，所述第一电容的第一极与所述第四节点连接，所述第一电容的第二极与所述第四晶体管的第二极连接。
5.根据权利要求1所述的移位寄存单元，其特征在于，所述第三控制子电路包括：
第五晶体管，所述第五晶体管的控制极与所述第二节点连接，所述第五晶体管的第一极与所述第二电源信号端连接；
第六晶体管，所述第六晶体管的控制极与所述第一电源信号端连接，所述第六晶体管的第一极与所述第五晶体管的第二极连接，所述第六晶体管的第二极与所述第三节点连接。
6.根据权利要求1所述的移位寄存单元，其特征在于，所述输出子电路包括：
第七晶体管，所述第七晶体管的控制极与所述第二节点连接，所述第七晶体管的第一极与所述第二电源信号端连接，所述第七晶体管的第二极与所述信号输出端连接；
第八晶体管，所述第八晶体管的控制极与所述第三节点连接，所述第八晶体管的第一极与所述第一电源信号端连接，所述第八晶体管的第二极与所述信号输出端连接。
7.根据权利要求6所述的移位寄存单元，其特征在于，所述输出子电路包括：
储能元件，连接于所述第二节点与所述第二电源信号端之间。
8.根据权利要求1所述的移位寄存单元，其特征在于，所述第一控制子电路包括：
上拉电路，与所述第一节点、所述第一时钟信号端以及所述第二节点连接，用于在所述第一节点的电位的控制下控制所述第一时钟信号端与所述第二节点连接；
下拉电路，与所述第一电源信号端、所述第一时钟信号端以及所述第二节点连接，用于在所述第一时钟信号端的控制下控制所述第一电源信号端与所述第二节点连接。
9.根据权利要求8所述的移位寄存单元，其特征在于，所述上拉电路包括：
第九晶体管，所述第九晶体管的控制极与所述第一节点连接，所述第九晶体管的第一极与所述第一时钟信号端连接，所述第九晶体管的第二极与所述第二节点连接。
10.根据权利要求8或9所述的移位寄存单元，其特征在于，所述下拉电路包括：
第十晶体管，所述第十晶体管的控制极与所述第一时钟信号端连接，所述第十晶体管的第一极与所述第一电源信号端连接，所述第十晶体管的第二极与所述第二节点连接。
11.一种栅极驱动电路，其特征在于，包括多个级联的权利要求1-10任一项所述的移位寄存单元。
12.一种显示装置，其特征在于，包括权利要求11所述的栅极驱动电路。
13.一种移位寄存单元的驱动方法，其特征在于，所述驱动方法采用权利要求1-10任一项所述的移位寄存单元，所述驱动方法包括：
使所述输入子电路在所述第一时钟信号端的电位的控制下控制信号输入端与第一节点连接；
使所述第一控制子电路在所述第一节点的电位的控制下控制所述第一时钟信号端与所述第二节点连接，并在所述第一时钟信号端的电位的控制下控制所述第一电源端与所述第二节点连接；
使所述第二控制子电路在所述第二时钟信号端的控制下根据所述第一节点的电位的控制所述第三节点的电位；
使所述第三控制子电路在所述第二节点的电位的控制下根据所述第二电源信号端的电位控制所述第三节点的电位；
使所述输出子电路在所述第二节点的电位的控制下控制所述第二电源信号端与所述信号输出端连接，并在所述第三节点的电位的控制下控制所述第一电源端与所述信号输出端连接。
CN202110726711.7A 2021-06-29 2021-06-29 显示装置、栅极驱动电路、移位寄存单元及其驱动方法 Active CN113362768B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110726711.7A CN113362768B (zh) 2021-06-29 2021-06-29 显示装置、栅极驱动电路、移位寄存单元及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110726711.7A CN113362768B (zh) 2021-06-29 2021-06-29 显示装置、栅极驱动电路、移位寄存单元及其驱动方法

Publications (2)

Publication Number Publication Date
CN113362768A CN113362768A (zh) 2021-09-07
CN113362768B true CN113362768B (zh) 2023-02-28

Family

ID=77537069

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110726711.7A Active CN113362768B (zh) 2021-06-29 2021-06-29 显示装置、栅极驱动电路、移位寄存单元及其驱动方法

Country Status (1)

Country Link
CN (1) CN113362768B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114512084B (zh) * 2022-03-03 2024-04-05 北京京东方技术开发有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示面板
CN115148141B (zh) * 2022-06-27 2023-03-03 绵阳惠科光电科技有限公司 栅极驱动电路、栅极驱动方法和显示装置
CN117831594A (zh) * 2022-09-27 2024-04-05 京东方科技集团股份有限公司 显示装置、栅极驱动电路、移位寄存单元及其驱动方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107154234A (zh) * 2017-07-20 2017-09-12 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN110660362A (zh) * 2018-06-28 2020-01-07 京东方科技集团股份有限公司 移位寄存器及栅极驱动电路
CN111210754A (zh) * 2020-02-19 2020-05-29 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路
CN111243650A (zh) * 2020-02-05 2020-06-05 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路
CN111540313A (zh) * 2020-05-11 2020-08-14 京东方科技集团股份有限公司 移位寄存器及驱动方法、驱动电路、显示基板和装置
CN111933083A (zh) * 2020-08-21 2020-11-13 京东方科技集团股份有限公司 移位寄存器单元、驱动方法和显示装置
CN112634805A (zh) * 2020-12-15 2021-04-09 云谷（固安）科技有限公司 移位寄存器、显示面板及显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190140121A (ko) * 2018-06-08 2019-12-19 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107154234A (zh) * 2017-07-20 2017-09-12 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN110660362A (zh) * 2018-06-28 2020-01-07 京东方科技集团股份有限公司 移位寄存器及栅极驱动电路
CN111243650A (zh) * 2020-02-05 2020-06-05 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路
CN111210754A (zh) * 2020-02-19 2020-05-29 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路
CN111540313A (zh) * 2020-05-11 2020-08-14 京东方科技集团股份有限公司 移位寄存器及驱动方法、驱动电路、显示基板和装置
CN111933083A (zh) * 2020-08-21 2020-11-13 京东方科技集团股份有限公司 移位寄存器单元、驱动方法和显示装置
CN112634805A (zh) * 2020-12-15 2021-04-09 云谷（固安）科技有限公司 移位寄存器、显示面板及显示装置

Also Published As

Publication number Publication date
CN113362768A (zh) 2021-09-07

Similar Documents

Publication Publication Date Title
CN113362768B (zh) 显示装置、栅极驱动电路、移位寄存单元及其驱动方法
CN111243650B (zh) 一种移位寄存器及其驱动方法、栅极驱动电路
CN109961740B (zh) 有源矩阵显示面板和具有该有源矩阵显示面板的显示装置
CN110136653B (zh) 移位寄存器、栅极驱动电路及显示装置
EP2874140B1 (en) Light-emitting control circuit, light-emitting control method and shift register
US20210065630A1 (en) Shift register, gate driving circuit, display device and gate driving method
CN110808012B (zh) 像素电路、移位寄存器单元、栅极驱动电路和显示装置
US11257418B2 (en) Driving unit and driving method thereof, gate driving circuit and display substrate
CN113261048B (zh) 发光扫描驱动单元、阵列基板与输出发光扫描信号的方法
CN112820234B (zh) 一种移位寄存电路和显示装置
CN110060637B (zh) 像素驱动电路、驱动方法、显示面板及显示装置
WO2023045668A1 (zh) 显示面板、栅极驱动电路、移位寄存单元及其驱动方法
CN111354309A (zh) 显示驱动模组、显示驱动方法和显示装置
CN113140180A (zh) 像素电路、显示面板及控制方法
WO2021081990A1 (zh) 显示基板、显示装置和显示驱动方法
CN104021762A (zh) 一种像素电路及其驱动方法、显示装置
CN111179813B (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
KR20150086771A (ko) 게이트 드라이버 및 그것을 포함하는 표시 장치
CN113539185B (zh) 显示装置、栅极驱动电路、移位寄存单元及其驱动方法
CN113851087B (zh) 显示面板、栅极驱动电路及其驱动方法
KR20170080218A (ko) 유기발광표시장치의 동작방법
CN113409874A (zh) 移位寄存器、显示面板及显示装置
CN107909958B (zh) Goa电路单元、goa电路及显示面板
CN219936658U (zh) 移位寄存器、栅极驱动电路、显示面板及终端设备
CN213277406U (zh) 一种oled像素补偿电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant