CN113261048B - 发光扫描驱动单元、阵列基板与输出发光扫描信号的方法 - Google Patents

发光扫描驱动单元、阵列基板与输出发光扫描信号的方法 Download PDF

Info

Publication number
CN113261048B
CN113261048B CN201980073531.4A CN201980073531A CN113261048B CN 113261048 B CN113261048 B CN 113261048B CN 201980073531 A CN201980073531 A CN 201980073531A CN 113261048 B CN113261048 B CN 113261048B
Authority
CN
China
Prior art keywords
pull
transistor
light
electrically connected
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980073531.4A
Other languages
English (en)
Other versions
CN113261048A (zh
Inventor
颜尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Royole Technologies Co Ltd
Original Assignee
Shenzhen Royole Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Royole Technologies Co Ltd filed Critical Shenzhen Royole Technologies Co Ltd
Publication of CN113261048A publication Critical patent/CN113261048A/zh
Application granted granted Critical
Publication of CN113261048B publication Critical patent/CN113261048B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种发光扫描驱动单元(EOA)，包括上拉控制单元(11)、上拉输出单元(12)、下拉控制单元(14)及下拉输出单元(13)。上拉控制单元(11)接收到第一时钟信号(ECKi)时将高电平参考电压传输至上拉节点(PU)以控制上拉点(PU)为高电平状态，同时上拉输出单元(12)在其为高电平状态时将高电平参考电压传输至发光扫描端(Oe)并作为发光扫描信号输出。下拉控制单元(14)电性连接下拉节点(PD)与上拉节点(PU)，在一个扫描周期内在两个不重叠的时间段控制上拉节点(PU)处于低电平状态及控制下拉节点(PD)处于高电平状态，下拉输出单元(13)在下拉节点(PD)处于高电平状态时将低电平参考电压输出至发光扫描端(Oe)。

Description

发光扫描驱动单元、阵列基板与输出发光扫描信号的方法
技术领域
本发明涉及一种显示驱动领域，具体涉及图像显示中的扫描驱动技术。
背景技术
对于自发光显示面板图像显示过程中，需要扫描驱动电路提供栅极扫描信号与发光扫描信号配合数据驱动电路提供图像数据信号驱动设置在图像显示区的像素阵列执行图像显示。近年来，为了提高显示面板的集成度，将栅极扫描驱动电路、发光扫描驱动电路与像素阵列一并制作于阵列基板上，亦称为GOA(Gateon Array，栅极驱动阵列基板)与EOA(Emission on Array)电路。
每个扫描驱动电路中包括多个扫描驱动单元，通常被设计成级联形式以依次输出移位后的扫描信号至像素阵列。其中，每个扫描驱动单元均包括一个GOA电路与一个EOA电路。但是现有的GOA电路与EOA电路在实际驱动像素单元执行图像显示工作的过程中会发生像素单元的功耗较大的现象。
发明内容
为解决前述问题，提供一种功耗较小的发光扫描驱动单元。
进一步，还提供一种包括前述发光扫描驱动单元的阵列基板。
本发明实施例公开了一种发光扫描驱动单元，所述发光扫描驱动单元包括：
上拉控制单元，用于接收第一时钟信号，并且在一个扫描周期内依据所述第一时钟信号将所述高电平参考电压传输至上拉节点以控制所述上拉点为高电平状态；
上拉输出单元，电性连接所述上拉节点，并且当所述上拉点为高电平状态时，将接收的高参考电压传输至发光扫描端并作为发光扫描信号输出；
下拉控制单元，电性连接下拉节点与所述上拉节点，用于在一个扫描周期内在两个不重叠的时间段控制所述上拉节点处于低电平状态以及控制所述下拉节点处于高电平状态；
下拉输出单元，电性连接于所述下拉节点以及所述发光扫描端，用于在所述下拉节点处于高电平状态时，将接收的低电平参考电压输出至所述发光扫描端并作为发光扫描信号输出。
本发明实施例公开了一种阵列基板，所述阵列基板包括像素单元与扫描驱动电路，所述扫描驱动电路包括多个相互级联的扫描驱动单元，所述扫描驱动单元包括栅扫描线驱动单元以及前述的发光扫描驱动单元。所述栅极扫描驱动单元用于输出栅极扫描信号，所述像素单元在所述栅极扫描信号与发光扫描信号驱动下对接收的数据信号发光并且执行图像显示。
本发明实施例还公开一种采用前述发光扫描驱动单元输出所述发光扫描信号方法，包括：
对应像素单元的初始化时间段，提供高电平的所述栅极扫描信号至所述下拉控制单元以控制所述下拉节点处于高电平状态，当所述下拉节点处于高电平状态时，所述下拉输出单元将接收的低电平参考电压输出至所述发光扫描端；
对应所述像素单元的补偿时间段，提供高电平的所述第二时钟信号至所述下拉控制单元以控制所述下拉节点处于低电平状态以及控制所述上拉节点处于高电平状态，当所述上拉节点处于高电平状态时，所述上拉输出单元将所述高电平参考电压传输至发光扫描端；
对应所述像素单元的数据加载时间段，提供高电平的所述栅极扫描信号至所述下拉控制单元以控制所述下拉节点处于高电平状态，当所述下拉节点处于高电平状态时，所述下拉输出单元将接收的低电平参考电压输出至所述发光扫描端；
对应所述像素单元的发光时间段，提供第一时钟信号至所述上拉控制单元以控制所述上拉节点处于高电平状态，当所述上拉节点处于高电平状态时，所述上拉输出单元将接收的高电平参考电压输出至所述发光扫描端。
相较于现有技术，在像素单元对应的初始化时间段与数据加载时间段，发光扫描驱动单元均提供低电平的发光扫描信号，因此，在初始化时间段时，发光扫描信号能够控制与接收驱动电压的像素晶体管处于截止状态，从而能够有效保证驱动电压端与初始化电压端之间处于电性断路状态，也是二者无法形成导电通路，从而有效降低各个晶体管与电容器件的功耗。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一实施例中扫描驱动电路的布局结构示意图；
图2为如图1所示像素单元的电路结构示意；
图3为图2所示像素单元的工作阶段示意图；
图4为如图1所示发光扫描驱动单元的电路结构示意；
图5为图1、4所示发光扫描驱动电路的工作时序图；
图6为图1、4所示发光扫描驱动电路输出发光扫描信号的流程图示意图；
图7为图2所示像素单元的工作时序图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
下面结合附图，具体说明发光扫描驱动单元与包含有发光扫描驱动单元的阵列基板的电路结构及其工作过程。
本发明所有实施方式中采用的晶体管均为通过铟镓锌氧化物工艺(indiumgallium zinc oxide,IGZO)或者低温多晶硅(Low Temperature Poly-Silicon，LTPS)制作的N型薄膜晶体管(Thin-filmtransistor，TFT)。当然，在其他变更实施例中，晶体管还可以为P型薄膜晶体管，并不以此为限，像素单元为有机发光二极管(Organic Light-EmittingDiode,OLED)显示单元。
请参阅图1，其为本发明一实施例中阵列基板AY布局结构示意图。
如图1所示，阵列基板AY包括设置于显示区内的像素矩阵200以及设置于非显示区的扫描驱动电路100，其中，扫描驱动电路100用于为像素矩阵200提供扫描脉冲信号。
扫描驱动电路100包括相互级联的多个扫描驱动单元10，所述相互级联的多个扫描驱动单元10与多组扫描线分别连接，用于依次向像素阵列200中的多组扫描线提供扫描信号，其中，每一组扫描线包括一条栅极扫描线Gk与一条发光扫描线Ek，k为大于1小于2N+2的任意一个正整数。对应地，每个扫描驱动单元10向与其对应的栅极扫描线与发光扫描线提供栅极扫描信号与发光扫描信号。其中，每个扫描驱动单元10在一帧图像的驱动显示中输出一个扫描周期的栅极扫描信号与发光扫描信号至与该扫描驱动单元10连接的一组扫描线。
本实施例中，每个扫描驱动单元10包括栅极扫描驱动单元GOA与发光扫描驱动单元EOA。其中，栅极扫描驱动单元GOA用于输出栅极扫描信号，而发光扫描驱动单元EOA用于输出发光扫描信号。每一行中的多个像素单元P在栅极扫描信号与发光扫描信号配合驱动下依据待显示的图像数据进行发光显示，从而显示所述待显示图像。
多个扫描驱动单元10定义为两部分，分别设置于像素阵列200的相对两侧。具体地，每一行像素单元P分别对应一个扫描驱动单元10、一条栅极扫描线Gk与发光扫描线Ek，并且相邻的两条栅极扫描线与发光扫描线对应的扫描驱动单元分别设置于像素阵列200的相对两侧，也即是奇数行、偶数行扫描线对应的扫描驱动单元10分别位于像素阵列200的相对两侧。例如，以栅极扫描线来说，奇数行的栅极扫描线G1、G3、G5……对应的栅极扫描驱动单元GOA1、GOA3、GOA5、GOA7……、GOA(N-2)、GOAN、GOA(N+2)、……位于像素阵列200的右边；偶数行的栅极扫描线G2、G4、G6……对应的扫描驱动单元GOA2、GOA4、GOA6、GOA8……、GOA(N-3)、GOA(N-1)、GOA(N+1)……位于像素阵列200的左边。以发光扫描线来说，奇数行的发光扫描线E1、E3、E5……对应的发光扫描驱动单元EOA1、EOA3、EOA5、EOA7……、EOA(N-2)、EOAN、EOA(N+2)、……位于像素阵列200的右边；偶数行的发光扫描线E2、E4、E6……对应的发光扫描驱动单元EOA2、EOA4、EOA6、EOA8……、EOA(N-3)、EOA(N-1)、EOA(N+1)……位于像素阵列200的左边。
其中，每个扫描驱动单元10包括驱动使能端EN、时钟信号端CK、栅极扫描端Og与发光扫描端Oe。发光扫描端相互级联时，奇数行扫描线对应的扫描驱动单元依次级联，而偶数行扫描线对应的扫描驱动单元10依次相互级联。其中，每个扫描驱动单元10中的驱动使能端EN用于接收启动电压STV，并且将启动电压STV提供给该扫描驱动单元10中的栅极扫描驱动单元GOA。时钟信号端CK用于接收外部提供的多个时钟信号，本实施例中，每个扫描驱动单元10中的时钟信号端包括第一时钟信号端ECK(图4)与第二时钟信号端ECKB(图4)，并且自该两个时钟信号端分别接收第一时钟信号ECKi与第二时钟信号ECKBj两个的时钟信号，其中，i为小于8的正整数，j为小于4的正整数。栅极扫描驱动单元GOA通过栅极扫描端Og输出栅极扫描信号至对应的栅极扫描线Gk，发光扫描驱动单元EOA通过发光扫描端Oe输出发光扫描信号至对应的发光扫描线Ek。
具体的，以奇数行扫描线对应的扫描驱动单元10为例，即以图1中的右边的多个扫描驱动单元10为例，处于第一位置的扫描驱动单元10中的栅极扫描驱动单元GOA1的驱动使能端EN与启动电压端STV-R连接以接收启动电压STV(未标示)，栅极扫描端Og连接第一个扫描线G1的同时还一并电性连接GOA3的驱动使能端EN，以此类推。对应地，对于左边的多个扫描驱动单元10，GOA2的驱动使能端EN连接启动电压端STV-L以接收启动电压STV，栅极扫描端Og连接第二个扫描线G2的同时还一并电性连接GOA4的驱动使能端EN，以此类推。
扫描驱动电路100中按照排列的位置每相邻的8个发光扫描驱动单元EOA为一组，且分别接收8个扫描周期相邻的第一扫描时钟信号ECK1-ECK8，同时每相邻的4个发光扫描驱动单元EOA一组分别接收4个扫描周期相邻的第二扫描时钟信号ECKB1-ECKB4。本实施例中，左右两侧则按照排列位置将4个发光扫描驱动单元EOA设为一组，分别接收4个第一扫描时钟信号ECKi以及2个第二扫描时钟信号ECKBj。
具体地，请参阅图2，其为图1所示的像素矩阵200中任意一个像素单元P的电路结构示意图。所述像素矩阵200包括若干呈阵列分布、用于执行图像显示的像素单元P。如图2所示，第n行中任意一个像素单元P为包括4个晶体管与2个电容构成的4T2C驱动OLED显示的驱动电路结构。
具体地，像素单元P包括第一像素晶体管TP1、第二像素晶体管TP2、第三像素晶体管TP3、第四像素晶体管TP4、驱动电容CP1以及辅助电容CP2。
其中，第一像素晶体管TP1的栅极电性连接至栅极扫描线Gn，漏极电性连接至数据线(未标示)以接收数据信号Vdata/Vref，源极电性连接至第二像素晶体管TP2的栅极。
第三像素晶体管TP3的栅极电性连接至发光扫描线En，漏极电性连接至驱动电压端ELVDD，源极电性连接至第二像素晶体管TP2的漏极。
第二像素晶体管TP2的源极电性连接至发光元件OLED的阳极端Anode。
第四像素晶体管TP4的栅极电性连接至栅极扫描线Gn-1，漏极电性连接至初始化电压端Vinitial，源极电性连接至发光元件OLED的阳极端Anode。其中，初始化电压端Vinitial用于提供初始化电压Vini。
驱动电容CP1电性连接在发光元件OLED的阳极端Anode与第二像素晶体管TP2的栅极之间。
辅助电容CP2电性连接在发光元件OLED的阳极端Anode与高压驱动端ELVDD之间。
发光元件OLED的阴极电性连接低压驱动端ELVSS。
对于第n行中的像素单元P，需要通过自栅极扫描线Gn与Gn-1接收栅极扫描信号来执行像素单元的选择，同时通过自发光扫描线En接收发光扫描信号来执行图像数据Vdata的加载。也即是，每个像素单元P至少需要三个扫描信号的配合才能够准确执行图像数据的正确显示。
同时，为了准确执行图像数据的显示，像素单元P在一个扫描周期内包括在时间上连续无间隔的间断的初始化时间段(Initial)t1、补偿时间段(Com)t2、数据加载时间段(Data)t3以及发光时间段(Emission)t4，也即是说，初始化时间段t1、补偿时间段t2、数据加载时间段t3以及发光时间段t4在时间上连续无间隔并且无重叠。其中，所述像素单元P的一个扫描周期为显示一帧图像的过程中，像素单元P的工作周期。
请参阅图3，其为像素单元P的工作阶段示意图，现结合图2与图3具体说明像素单元P的工作过程。
在初始化时间段t1，栅极扫描线Gn与Gn-1提供的栅极扫描信号均为高电平，初始化电压Vini提供至发光元件OLED阳极端Anode，以针对发光元件OLED以及驱动电容执行初始化，保证像素单元P中的残留的前一次扫描周期中的电信号释放干净。
在补偿时间段t2，提供需要提供补偿电压至发光元件OLED的阳极端Anode，以补偿由于像素单元P中各晶体管阈值电压Vth偏移以及发光元件OLED本身的老化偏移进行补偿，以保证像素单元P的针对当前图像数据的正确显示以及全部像素单元P显示的一致性。
在数据加载时间段t3，待显示的图像数据Vdata加载至发光元件OLED的阳极端Anode。其中，图标符号Vdata/Vref表示图像数据Vdata与参考电压Vref在相邻的2个时间段交替提供，同时，Dn-2、Dn-1、Dn、Dn+1、Dn+2则表示提供到不同行的图像数据。
在发光时间段t4，在待显示的图像数据Vdata加载完成以后，发光元件OLED则依据图像数据Vdata进行发光从而执行图像显示。
需要说明的是，第n行中的像素单元P中一个扫描周期中的初始化时间段t1、补偿时间段t2与第n-1行中的像素单元P的扫描周期的数据加载时间段t3以及发光时间段t4在时间上重合。
具体地，请参阅图4，其为图1所示任意一个扫描驱动单元10中发光扫描驱动单元EOAN的电路结构示意图，N为正整数。
如图4所示，发光扫描驱动单元EOA包括上拉控制单元11、上拉输出单元12、下拉控制单元13、下拉输出单元14。
其中，上拉控制单元11用于接收第一时钟信号ECKi，并且在一个扫描周期内依据所述第一时钟信号ECKi将高电平传输至上拉节点PU以控制所述上拉节点PU为高电平状态。
上拉输出单元12电性连接所述上拉节点PU，并且当所述上拉点PU为高电平状态时处于导通状态，以将从高参考电压端EVGH接收的高电平参考电压VGH传输至发光扫描端Oe。
下拉控制单元14，电性连接下拉节点PD与所述上拉节点PU，用于在一个扫描周期内在两个不重叠的时间段中的每一个时间段控制所述上拉节点PU处于低电平状态以及控制所述下拉节点PD处于高电平状态。
较佳地，所述两个不重叠的时间段的时间长度不同。其中，在一个扫描周期内在两个不重叠的时间段中的每一个时间段控制所述上拉节点PU处于低电平状态以及控制所述下拉节点PD处于高电平状态指的是，两个不重叠的时间段中的每一个时间段内同时控制所述上拉节点PU处于低电平状态以及控制所述下拉节点PD处于高电平状态。
本实施例中，所述高电压参考状态为所述节点的电压为高电平并且足以驱动对应的晶体管处于导通状态，例如VGH为5V，低电压参考状态则为所述节点的电压为低电压且不足以将晶体管维持在导通状态，例如VGL为0V。
下拉输出单元13，电性连接于所述下拉节点PD以及所述发光扫描端Oe，用于在所述下拉节点PD处于高电平状态时，将从低参考电压端EVGL接收的低电平参考电压VGL输出至所述发光扫描端Oe。从而对应下拉控制单元13的控制下在该两个不重叠的时间段通过发光扫描端Oe输出处于低电平的脉冲(Pulse)。
本实施例中，如图3-4所示，发光扫描驱动单元EOA输出的发光扫描信号中处于低电平状态的在一个扫描周期内两个不重叠的时间段依次分别为初始化时间段t1与数据加载时间段t3，且所述述初始化时间段t1的时间长度大于所述数据加载时间段t3的时间长度。
由于发光扫描单元EOA能够在一个扫描周期中提供两个不重叠的低电平参考电压，那么，在初始化时间段t1，像素单元P中的第三像素晶体管TP3处于截止状态，即使在高电平的栅极扫描线Gn与Gn-1提供的栅极扫描信号处于高电平，像素单元P中与第三像素晶体管TP3连接的驱动电压端ELVDD与第四像素晶体管TP4初始化电压端Vinitial之间为断路状态，也是二者无法形成导电通路，从而有效降低各个晶体管与电容器件的功耗。
更为具体地，如图4所示：
上拉控制单元11包括第一晶体管M1，第一晶体管M1的栅极与漏极相互电性连接并且接收所述第一时钟信号ECKi，所述第一晶体管M1的源极电性连接至所述上拉节点PU。
上拉输出单元12包括第二晶体管M2与第一电容C1，所述第二晶体管M2的栅极电性连接所述上拉节点PU，所述第二晶体管M2的漏极电性连接至高参考电压端EVGH以接收高参考电压VGH，所述第二晶体管M2的源极电性连接所述发光扫描端Oe。所述第一电容C1电性连接于所述上拉节点PU与所述发光扫描端Oe之间。
下拉输出单元13包括第三晶体管M3，所述第三晶体管M3的栅极电性连接所述下拉节点PD，第三晶体管M3的源极电性连接所述发光扫描端Oe，所述第三晶体管M3的漏极电性连低参考电压端EVGL并且接收所述低电平参考电压VGL。
下拉控制单元14包括第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8与第九晶体管M9。
第四晶体管M4的栅极与漏极相互电性连接并且接收所述第二时钟信号ECKBj，所述第四晶体管M4的源极电性于所述上拉节点PU。
第七晶体管M7的栅极与漏极相互电性连接并且接收栅极扫描线GN对应的栅极扫描信号，所述第七晶体管M7的源极电性连接所述第五晶体管M5的栅极。
第五晶体管M5漏极电性连接所述第七晶体管M7的栅极并且接收栅极扫描线GN对应的栅极扫描信号，所述第五晶体管M5的漏极电性连接所述下拉节点PD。
第六晶体管M6的栅极接收所述第二时钟信号ECKBj，所述第六晶体管M6的漏极电性连接所述低参考电压端EVGL并且接收所述低电平参考电压VGL，所述第六晶体管M6的源极电性连接所述下拉节点PD。
第八晶体管M8的栅极接收所述第二时钟信号ECKBj，所述第八晶体管M8的源极电性连接所述第五晶体管M5的栅极，所述第八晶体管M8的漏极电性连接所述低参考电压端EVGL并且接收所述低电平参考电压VGL。
所述第二时钟信号ECKBj配合第四晶体管M4、第六晶体管M6以及第八晶体管M8用于保证在对应的时间段(补偿时间段t2)下拉节点PD处于低参电压状态时，上拉节点PU可靠地处于高电平状态，从而使得发光扫描端Oe准确地在相应的时段输出高参考电压。
栅极扫描线GN对应的栅极扫描信号配合第五晶体管M5与第七晶体管M7保证在对应的时段下拉节点PD处于高参电压状态。
所述第九晶体管M9的栅极电性连接所述下拉节点PD，所述第九晶体管M9的源极电性连接所述上拉节点PU，所述第九晶体管M9的漏极电性连接所述低参考电压端EVGL并且接收所述低电平参考电压VGL。其中，所述第九晶体管M9用于保证当下拉节点PD处于高参电压状态时，上拉节点PU可靠地处于低电平状态，从而使得发光扫描端Oe准确地在相应的时段输出低电平参考电压。
请参阅图5-6，其中，图5为1、4所示全部发光扫描驱动单元EOA的工作时序图，图6为1、4所示全部发光扫描驱动单元EOA输出所述发光扫描信号的流程示意图。其中，图中的符号表示为图4中所接收的相应的信号。本实施例中，以排序在第一位置的发光扫描单元EOA1为例说明其工作过程。
其中，对于发光扫描单元EOA1在第一帧图像扫描期间1stFrame时，
在初始化时间段t1，栅极扫描线G1输出的栅极扫描信号为处于高电平，第一时钟信号ECK1为低电平，第二时钟信号ECKB1也处于低电平，则上拉控制单元11中第一晶体管M1处于截止状态，下拉控制单元14中，第七晶体管M7与第五晶体管M5在栅极扫描线G1输出的栅极扫描信号控制下处于导通状态，则下拉节点PD则对应栅极扫描线G1输出的栅极扫描信号处于高电平状态，下拉输出单元13中第三晶体管M3则在下拉节点PD高电平的控制下处于导通状态，从而将低电平参考电压VGL传输至发光扫描端Oe，从而在初始化时间段t1发光扫描单元EOA1输出低电平的发光扫描信号。
与此同时，下拉控制单元14中第六晶体管M6与第八晶体管M8在第二时钟信号ECKB1低电平控制处于截止状态，第九晶体管M9则在下拉节点PD高电平的控制下处于导通状态，从而将低电平参考电压VGL传输至上拉节点PU，使得上拉单元12中的第二晶体管M2处于截止状态，防止高电平参考电压VGH传输至发光扫描端Oe。
在补偿时间段t2，栅极扫描线G1输出的栅极扫描信号为处于高电平，第一时钟信号ECK1为低电平，第二时钟信号ECKB1处于高电平。下拉控制单元14中，第四晶体管M4处于导通状态，从而将上拉节点PU拉高至高电平状态，对应地，上拉单元12中第二晶体管M2处于导通状态，高电平参考电压VGH传输至发光扫描端Oe，从而在补偿时间段t2发光扫描单元EOA1输出高电平的发光扫描信号。
与此同时，下拉控制单元14中的第六晶体管M6与第八晶体管M8在第二时钟信号ECKB1高电平控制处于导通状态，从而将低电平参考电压VGL传输至下拉节点PD，使得下拉节点PD处于低电平状态，下拉输出单元13中的第三晶体管M3处于截止状态，从而停止将低电平参考电压VGL传输至发光扫描端Oe。
第九晶体管M9在下拉节点PD的控制下处于截止状态。
在数据加载时间段t3，栅极扫描线G1输出的栅极扫描信号为处于高电平，第一时钟信号ECK1为低电平，第二时钟信号ECKB1处于低电平，那么则与初始化时间段t1相同，低电平参考电压VGL传输至发光扫描端Oe，也即是在数据加载时间段t3发光扫描单元EOA1输出低电平的发光扫描信号。
在发光时间段t4，栅极扫描线G1输出的栅极扫描信号为处于低电平，第一时钟信号ECK1为高电平，第二时钟信号ECKB1处于低电平。上拉控制单元11中第一晶体管M1处于导通状态，则上拉节点PU则被拉高至高电平状态，第二晶体管M2处于导通状态，高电平参考电压VGH传输至发光扫描端Oe，从而在发光时间段t4发光扫描单元EOA1输出高电平的发光扫描信号。
与此同时，下拉控制单元14以及下拉输出单元13中各晶体管均处于截止状态，从而停止将低电平参考电压VGL传输至发光扫描端Oe，保证发光扫描端Oe输出准确的高电平的发光扫描信号。
至此，明显可见，发光扫描单元EOA1输出的发光扫描信号在一个扫描周期内包括两个相互间隔一定时长的低电平参考电压阶段，也即是在一个扫描周期内分别在初始化时间段t1与数据加载时间段t3输出低电平，而在补偿时间段t2与发光时间段t4输出高电平，以有效保证像素单元P正确加载图像数据，并且能够有效降低像素单元的功耗。
第二帧图像扫描期间2stFrame与第一帧图像扫描期间1stFrame工作过程以及显示原理相同。
请一并参阅图2、7，其中图7为图2所示像素单元P的工作时序图，其中，像素单元P采用如4所示发光扫描驱动单元EOAN输出的发光扫描信号驱动，具体的，如图2、6所示：
在步骤601的初始化时间段t1，栅极扫描线Gn与Gn-1提供的栅极扫描信号均为高电压，发光扫描线En提供的发光扫描信号为低电平，则像素单元P中，晶体管TP3处于截止状态，晶体管TP1、TP4处于导通状态，初始化电压Vinitial提供至发光元件OLED阳极端Anode，以针对发光元件OLED以及驱动电容CP1执行初始化。此时间段中，驱动电压端ELVDD与初始化电压端Vintial之间为电性断路状态，也即是驱动电压端ELVDD与初始化电压端Vintial之间不会形成导电通路，那么在两个端点之间的电子元件就不会处于导电的工作状态，而均处于非耗电的工作状态，例如当驱动电压端ELVDD与初始化电压端Vintial之间未形成导电通路时，辅助电容CP2就处于非导通状态，从而处于非工作状态，故而在此时间段降低了像素单元P中电子元器件的功耗。
在步骤602的补偿时间段t2，栅极扫描线Gn提供的栅极扫描信号为高电平，栅极扫描线Gn-1提供的栅极扫描信号为低电平，发光扫描线En提供的发光扫描信号为高电平。像素单元P中的第一像素晶体管TP1、第三像素TP3处于导通状态，第四像素晶体管TP4处于截止状态，此时间段则对发光元件OLED的阳极端Anode执行像素单元P中各晶体管阈值电压Vth偏移以及发光元件OLED本身的老化偏移的补偿。
在步骤603的数据加载时间段t3，栅极扫描线Gn提供的栅极扫描信号为高电平，栅极扫描线Gn-1提供的栅极扫描信号为低电平，发光扫描线En提供的发光扫描信号为低电平。像素单元P中的第一像素晶体管TP1处于导通状态，第三像素晶体管TP3、第四像素晶体管TP4处于截止状态，数据信号Vdata通过第一、二像素晶体管TP1、TP2以及驱动电容CP1加载至发光元件OLED的阳极端Anode。
在步骤604的发光时间段t4，相邻的两个栅极扫描线Gn-1、Gn提供的栅极扫描信号为低电平，发光扫描线En提供的发光扫描信号为高电平，像素单元P中的第二像素晶体管TP2、第三像素晶体管TP3处于导通状态，第一像素晶体管TP1、第四像素晶体管TP4处于截止状态，驱动电压端ELVDD提供的驱动电压则依据数据信号Vdata驱动发光元件OLED执行发光从而进行图像显示。
需要说明的是，其他像素单元的工作过程前述像素单元的工作过程相同，在此不再赘述。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (18)

1.一种发光扫描驱动单元，其特征在于，所述发光扫描驱动单元用于输出发光扫描信号，包括：
上拉控制单元，用于接收第一时钟信号，并且在一个扫描周期内依据所述第一时钟信号将高电平参考电压传输至上拉节点以控制所述上拉节 点为高电平状态；
上拉输出单元，电性连接所述上拉节点，并且当所述上拉节点为高电平状态时，将接收的高电平参考电压传输至发光扫描端并作为所述发光扫描信号输出；
下拉控制单元，电性连接下拉节点与所述上拉节点，用于在一个扫描周期内在两个不重叠的时间段中的每一个时间段控制所述上拉节点处于低电平状态以及控制所述下拉节点处于高电平状态；
下拉输出单元，电性连接于所述下拉节点以及所述发光扫描端，用于在所述下拉节点处于高电平状态时，将接收的低电平参考电压输出至所述发光扫描端并作为所述发光扫描信号输出。
2.根据权利要求1所述的发光扫描驱动单元，其特征在于，每一个所述扫描周期包括自时间上连续且无间断的初始化时间段、补偿时间段、数据加载时间段以及发光时间段，其中，所述两个不重叠时间段为所述初始化时间段与所述数据加载时间段，所述初始化时间段与所述数据加载时间段时间长度不同。
3.根据权利要求2所述的发光扫描驱动单元，其特征在于，所述初始化时间段的时间长度大于所述数据加载时间段的时间长度。
4.根据权利要求2所述的发光扫描驱动单元，其特征在于，所述第一时钟信号为在所述发光时间段提供至所述上拉控制单元，所述下拉控制单元还用于在所述补偿时间段接收第二时钟信号，并且依据所述第二时钟信号控制所述上拉节 点为高电平状态。
5.根据权利要求4所述的发光扫描驱动单元，其特征在于，所述上拉控制单元包括第一晶体管，所述第一晶体管的栅极与漏极相互电性连接并且接收所述第一时钟信号，所述第一晶体管的源极电性连接至所述上拉节点。
6.根据权利要求5所述的发光扫描驱动单元，其特征在于，所述上拉输出单元包括第二晶体管与第一电容，所述第二晶体管的栅极电性连接所述上拉节点，所述第二晶体管的漏极电性连接至高电压参考端以接收高电平参考电压，所述第二晶体管的源极电性连接所述发光扫描端，所述第一电容电性连接于所述上拉节点与所述发光扫描端之间。
7.根据权利要求6所述的发光扫描驱动单元，其特征在于，所述下拉输出单元包括第三晶体管，所述第三晶体管的栅极电性连接所述下拉节点，所述第三晶体管的源极电性连接所述发光扫描端，所述第三晶体管的漏极电性连接低参考电压端并且接收所述低电平参考电压。
8.根据权利要求7所述的发光扫描驱动单元，其特征在于，所述下拉控制单元包括第四晶体管、第五晶体管、第六晶体管、第七晶体管与第八晶体管，
所述第四晶体管的栅极与漏极相互电性连接并且接收所述第二时钟信号，所述第四晶体管的源极电性于所述上拉节点，
所述第七晶体管的栅极与漏极相互电性连接并且接收栅极扫描信号，所述第七晶体管的源极电性连接所述第五晶体管的栅极，
所述第五晶体管漏极电性连接所述第七晶体管的栅极，所述第五晶体管的漏极电性连接所述下拉节点，
所述第六晶体管的栅极接收所述第二时钟信号，所述第六晶体管的漏极电性连接所述低参考电压端并且接收所述低电平参考电压，所述第六晶体管的源极电性连接所述下拉节点；
所述第八晶体管的栅极接收所述第二时钟信号，所述第八晶体管的源极电性连接所述第五晶体管的栅极，所述第八晶体管的漏极电性连接所述低参考电压端并且接收所述低电平参考电压。
9.根据权利要求8所述的发光扫描驱动单元，其特征在于，所述下拉控制单元包括还包括第九晶体管，所述第九晶体管的栅极电性连接所述下拉节点，所述第九晶体管的源极电性连接所述上拉节点，所述第九晶体管的漏极电性连接所述低参考电压端并且接收所述低电平参考电压。
10.一种阵列基板，所述阵列基板包括像素单元与扫描驱动电路，其特征在于，所述扫描驱动电路包括多个相互级联的扫描驱动单元，所述扫描驱动单元包括栅极扫描驱动单元以及权利要求1-9任意一项所述的发光扫描驱动单元，所述栅极扫描驱动单元用于输出栅极扫描信号，所述像素单元在所述栅极扫描信号与发光扫描信号驱动下对接收的数据信号发光并且执行图像显示。
11.根据权利要求10所述的阵列基板，其特征在于，所述像素单元包括第一像素晶体管、第二像素晶体管、第三像素晶体管、第四像素晶体管、驱动电容，
所述第一像素晶体管的栅极电性连接至栅极扫描线，所述第一像素晶体管的漏极电性连接至数据线以接收数据信号，所述第一像素晶体管的源极电性连接至所述第二像素晶体管的栅极；
所述第三像素晶体管的栅极电性连接至发光扫描线，所述第三像素晶体管的漏极电性连接至驱动电压端，所述第三像素晶体管的源极电性连接至所述第二像素晶体管的漏极；
所述第二像素晶体管的源极电性连接至发光元件的阳极端；
所述第四像素晶体管的栅极电性连接至所述栅极扫描线相邻的另一栅极扫描线，所述第四像素晶体管的漏极电性连接至初始化电压端，所述第四像素晶体管的源极电性连接至所述发光元件的阳极端；
所述驱动电容电性连接在所述发光元件的阳极端与所述第二像素晶体管的栅极之间。
12.根据权利要求11所述的阵列基板，其特征在于，所述像素单元还包括辅助电容，所述辅助电容电性连接所述发光元件的阳极端与高压驱动端之间。
13.根据权利要求12所述的阵列基板，其特征在于，所述像素单元在一个扫描周期中初始化时间段自所述相邻的两个栅极扫描线接收到均处于高电平的栅极扫描信号，以及自所述发光扫描端接收到处于低电平的发光扫描信号，从而控制所述第一像素晶体管与第四像素晶体管处于导通状态，以对所述像素单元进行初始化，所述第三像素晶体管处于截止状态以保证所述高压驱动端与所述初始化电压端之间处于电性断路。
14.根据权利要求13所述的阵列基板，其特征在于，所述上拉控制单元包括第一晶体管，所述第一晶体管的栅极与漏极相互电性连接并且接收所述第一时钟信号，所述第一晶体管的源极电性连接至所述上拉节点，
所述像素单元在补偿时间段，所述栅极扫描线提供的栅极扫描信号为高电平，自所述相邻的另一个栅极扫描线提供的栅极扫描信号为低电平，所述发光扫描线提供的发光扫描信号为高电平，以控制所述第一像素晶体管、所述第三像素晶体管处于导通状态，所述第四像素晶体管处于截止状态，对所述像素单元执行补偿；
所述像素单元在数据加载时间段，发光扫描线提供的发光扫描信号为低电平，以控制所述第一晶体管处于导通状态，所述第一像素晶体管、所述第四像素晶体管处于截止状态，以保证所述数据信号通过第二像素晶体管加载至对发光元件的阳极端。
15.根据权利要求14所述的阵列基板，其特征在于，
所述像素单元在发光时间段，所述相邻的两条栅极扫描线提供的栅极扫描信号均为低电平，所述发光扫描线提供的发光扫描信号为高电平，以控制所述第二像素晶体管、所述第三像素晶体管处于导通状态，所述第一像素晶体管、所述第四像素晶体管处于截止状态，自所述驱动电压端配合所述数据信号驱动所述发光元件行发光显示。
16.根据权利要求15所述的阵列基板，其特征在于，每一个所述扫描周期包括自时间上连续且无间断的所述初始化时间段、所述补偿时间段、所述数据加载时间段以及所述发光时间段。
17.一种采用如权利要求1-9任意一项所述的发光扫描驱动单元输出所述发光扫描信号的方法，其特征在于，包括：
对应像素单元的初始化时间段，提供高电平的栅极扫描信号至所述下拉控制单元以控制所述下拉节点处于高电平状态，当所述下拉节点处于高电平状态时，所述下拉输出单元将接收的低电平参考电压输出至所述发光扫描端；
对应所述像素单元的补偿时间段，提供高电平的第二时钟信号至所述下拉控制单元以控制所述下拉节点处于低电平状态以及控制所述上拉节点处于高电平状态，当所述上拉节点处于高电平状态时，所述上拉输出单元将所述高电平参考电压传输至发光扫描端；
对应所述像素单元的数据加载时间段，提供高电平的所述栅极扫描信号至所述下拉控制单元以控制所述下拉节点处于高电平状态，当所述下拉节点处于高电平状态时，所述下拉输出单元将接收的低电平参考电压输出至所述发光扫描端；
对应所述像素单元的发光时间段，提供第一时钟信号至所述上拉控制单元以控制所述上拉节点处于高电平状态，当所述上拉节点处于高电平状态时，所述上拉输出单元将接收的高电平参考电压输出至所述发光扫描端。
18.根据权利要求17所述的输出所述发光扫描信号的方法，其特征在于，对应所述像素单元的补偿时间段与数据加载时间段，维持所述栅极扫描信号处于高电平，对应所述像素单元的发光时间段，所述栅极扫描信号处于低电平。
CN201980073531.4A 2019-01-22 2019-01-22 发光扫描驱动单元、阵列基板与输出发光扫描信号的方法 Active CN113261048B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/072646 WO2020150887A1 (zh) 2019-01-22 2019-01-22 发光扫描驱动单元、阵列基板与输出发光扫描信号的方法

Publications (2)

Publication Number Publication Date
CN113261048A CN113261048A (zh) 2021-08-13
CN113261048B true CN113261048B (zh) 2022-11-25

Family

ID=71735381

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980073531.4A Active CN113261048B (zh) 2019-01-22 2019-01-22 发光扫描驱动单元、阵列基板与输出发光扫描信号的方法

Country Status (3)

Country Link
US (1) US20220093046A1 (zh)
CN (1) CN113261048B (zh)
WO (1) WO2020150887A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114141182A (zh) * 2020-09-03 2022-03-04 深圳市柔宇科技股份有限公司 Eoa电路、阵列基板及显示装置
CN113035139A (zh) * 2021-03-19 2021-06-25 Tcl华星光电技术有限公司 一种背光驱动电路及液晶显示装置
CN113270072B (zh) * 2021-07-19 2021-10-22 深圳市柔宇科技股份有限公司 扫描驱动单元、扫描驱动电路、阵列基板及显示器
CN114038417B (zh) * 2021-11-22 2023-05-05 Tcl华星光电技术有限公司 发光控制信号生成电路及oled显示面板
CN114299883B (zh) * 2021-12-31 2023-02-28 云谷（固安）科技有限公司 扫描驱动电路、驱动电路、显示面板及显示装置
CN115731865B (zh) * 2022-11-30 2023-11-07 惠科股份有限公司 阵列基板和显示面板
CN116682355B (zh) * 2023-07-06 2023-11-28 上海和辉光电股份有限公司 扫描控制线驱动模块以及显示面板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7053875B2 (en) * 2004-08-21 2006-05-30 Chen-Jean Chou Light emitting device display circuit and drive method thereof
CN102708799B (zh) * 2012-05-31 2014-11-19 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器电路、阵列基板及显示器件
KR101463031B1 (ko) * 2012-09-27 2014-11-18 엘지디스플레이 주식회사 쉬프트 레지스터
CN103021336A (zh) * 2012-12-17 2013-04-03 华南理工大学 有源有机电致发光显示器的交流像素驱动电路及驱动方法
CN104282263A (zh) * 2014-09-25 2015-01-14 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板和显示装置
CN104821153B (zh) * 2015-05-29 2017-06-16 京东方科技集团股份有限公司 栅极驱动电路及oled显示装置
CN105185309B (zh) * 2015-09-24 2019-06-25 上海和辉光电有限公司 发光信号驱动电路
CN105096838B (zh) * 2015-09-25 2018-03-02 京东方科技集团股份有限公司 显示面板及其驱动方法和显示装置
CN105261340A (zh) * 2015-11-09 2016-01-20 武汉华星光电技术有限公司 Goa驱动电路、tft显示面板及显示装置
CN106409243B (zh) * 2016-07-13 2019-02-26 武汉华星光电技术有限公司 一种goa驱动电路
US10490133B2 (en) * 2016-08-18 2019-11-26 Hon Hai Precision Industry Co., Ltd. Shift register module and display driving circuit thereof
CN109147664B (zh) * 2017-06-15 2022-07-12 上海和辉光电股份有限公司 一种amoled显示屏
CN108230982A (zh) * 2018-01-19 2018-06-29 京东方科技集团股份有限公司 像素驱动电路及方法、显示面板

Also Published As

Publication number Publication date
WO2020150887A1 (zh) 2020-07-30
US20220093046A1 (en) 2022-03-24
CN113261048A (zh) 2021-08-13

Similar Documents

Publication Publication Date Title
CN113261048B (zh) 发光扫描驱动单元、阵列基板与输出发光扫描信号的方法
CN110223636B (zh) 像素驱动电路及其驱动方法、显示装置
US10861393B2 (en) Organic light emitting display device
CN108231001B (zh) 像素
EP2099018B1 (en) Organic light emitting display comrising an emission driver
US9830856B2 (en) Stage circuit including a controller, drivers, and output units and scan driver using the same
US8994621B2 (en) Display device and method for driving same
KR101459521B1 (ko) 게이트 라인 구동 방법과 장치, 시프팅 레지스터 및 디스플레이 소자
US10504440B2 (en) Pixel circuit, driving method thereof, display panel and display apparatus
US8933865B2 (en) Display device and drive method therefor
EP2801969A1 (en) Pixel of an organic light emitting display device and organic light emitting display device
EP2453432B1 (en) Display device
US9294086B2 (en) Stage circuit and scan driver using the same
CN110176215B (zh) 显示面板和显示装置
EP3151225A1 (en) Shift circuit, shift resistor, and display device
WO2016158745A1 (ja) 表示装置
CN104505024A (zh) 一种显示驱动方法、显示面板和显示装置
US20210201773A1 (en) Pixel circuit and driving method thereof, display device
CN113096593A (zh) 像素单元、阵列基板与显示终端
CN116416952A (zh) 显示装置
JP2014038168A (ja) 表示装置、電子機器、駆動方法および駆動回路
US9361826B2 (en) Display device and drive method therefor
US11081049B2 (en) Pixel and display device having the same
TW202029161A (zh) 發光掃描驅動單元、陣列基板與輸出發光掃描訊號之方法
US20240071314A1 (en) Gate driver and display apparatus including same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant