CN105652534B - 一种栅极驱动电路及其液晶显示器 - Google Patents

一种栅极驱动电路及其液晶显示器 Download PDF

Info

Publication number
CN105652534B
CN105652534B CN201610040439.6A CN201610040439A CN105652534B CN 105652534 B CN105652534 B CN 105652534B CN 201610040439 A CN201610040439 A CN 201610040439A CN 105652534 B CN105652534 B CN 105652534B
Authority
CN
China
Prior art keywords
signal
transmission
type
type switch
transmission end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610040439.6A
Other languages
English (en)
Other versions
CN105652534A (zh
Inventor
赵莽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201610040439.6A priority Critical patent/CN105652534B/zh
Priority to US14/917,947 priority patent/US10115363B2/en
Priority to PCT/CN2016/074227 priority patent/WO2017124597A1/zh
Publication of CN105652534A publication Critical patent/CN105652534A/zh
Application granted granted Critical
Publication of CN105652534B publication Critical patent/CN105652534B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Nonlinear Science (AREA)
  • Shift Register Type Memory (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Electronic Switches (AREA)

Abstract

本发明公开了一种栅极驱动电路及其液晶显示器。其中，输入电路根据上级正相及反相扫描驱动信号以及锁存电路输出的第一控制信号产生第二控制信号，复位及控制电路根据复位信号、第一及第二控制信号产生第三控制信号，反相电路对第三控制信号进行至少一次反相处理，并产生第四控制信号，输出电路根据第四控制信号和第一时钟信号产生本级正相及反相扫描驱动信号，锁存电路根据第三控制信号和第二时钟信号产生第一控制信号，进而根据第二时钟信号锁存或改变第三控制信号的电压状态。本发明通过改变电路的结构设计，提高了栅极驱动电路的中间传输信号的驱动能力，降低本级扫描驱动信号的产生延迟。

Description

一种栅极驱动电路及其液晶显示器
技术领域
本发明涉及显示技术领域，特别是涉及一种栅极驱动电路及其液晶显示器。
背景技术
Gate Driver On Array，简称GOA，也就是利用现有薄膜晶体管液晶显示器Array制程将Gate行扫描驱动信号电路制作在Array基板上，实现对Gate逐行扫描的驱动方式的一项技术。
随着低温多晶硅(LTPS)半导体薄膜晶体管的发展，而且由于LTPS半导体本身超高载流子迁移率的特性，相应的面板周边集成电路也成为大家关注的焦点，并且很多人投入到System on Panel(SOP)的相关技术研究，并逐步成为现实。
在现有的栅极驱动电路中，通过控制输出电路的输入节点的电压来产生本级扫描驱动信号，但该输入节点的电压一般由高参考电路通路产生，高参考电位经若干晶体管的分压而造成损失，进而会影响本级扫描驱动信号的产生速度，进而影响面板的正常驱动，严重时会造成整个驱动电路的失效。
发明内容
本发明主要解决的技术问题是提供一种栅极驱动电路及其液晶显示器，能够提高中间传输信号的驱动能力，降低本级扫描驱动信号的产生延迟。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种栅极驱动电路，包括：输入电路、复位及控制电路、反相电路、锁存电路以及输出电路，输入电路根据上级正相扫描驱动信号、上级反相扫描驱动信号以及锁存电路输出的第一控制信号产生第二控制信号，复位及控制电路根据复位信号、第一控制信号和第二控制信号产生第三控制信号，反相电路对第三控制信号进行至少一次反相处理，并产生第四控制信号，输出电路根据第四控制信号和第一时钟信号产生本级正相扫描驱动信号和本级反相扫描驱动信号，锁存电路根据第三控制信号和第二时钟信号产生第一控制信号，进而根据第二时钟信号锁存或改变第三控制信号的电压状态。
其中，输入电路包括第一传输门以及第一P型开关管；
第一传输门的N型控制端接收上级反相扫描驱动信号，第一传输门的P型控制端接收上级正相扫描驱动信号，第一传输门的第一传输端接收第一控制信号，第一传输门的第二传输端输出第二控制信号；
第一P型开关管的控制端接收上级反相扫描驱动信号，第一P型开关管的第一传输端连接高参考电位，第一P型开关管的第二传输端连接第一传输门的第二传输端。
其中，复位及控制电路包括第二P型开关管、第三P型开关管、第四P型开关管、第一N型开关管、第二N型开关管以及第三N型开关管；第二P型开关管的第一传输端连接高参考电位；第三P型开关管的第一传输端连接第二P型开关管的第二传输端，第二P型开关管的控制端和第三P型开关管的控制端中的一个接收第一控制信号，第二P型开关管的控制端和第三P型开关管的控制端中的另一个接收第二控制信号；第四P型开关管的控制端接收复位信号，第四P型开关管的第一传输端连接高参考电位，第四P型开关管的第二传输端连接第三P型开关管的第二传输端；第一N型开关管的控制端接收复位信号，第一N型开关管的第一传输端连接第三P型开关管的第二传输端和第四P型开关管的第二传输端的连接节点；第二N型开关管的控制端接收第一控制信号，第二N型开关管的第一传输端连接第一N型开关管的第二传输端，第二N型开关管的第二传输端连接低参考电位；第三N型开关管的控制端接收第二控制信号，第三N型开关管的第一传输端连接第一N型开关管的第二传输端，第三N型开关管的第二传输端连接低参考电位；
其中，第三控制信号从第三P型开关管的第二传输端和第四P型开关管的第二传输端的连接节点输出。
其中，反相电路包括第一反相器；第一反相器的输入端接收第三控制信号，第一反相器的输出端输出第四控制信号。
其中，输出电路包括与非门以及串联设置的多个第二反相器；
与非门的第一输入端接收第一时钟信号，与非门的第二输入端接收第四控制信号，与非门的输出端连接串联设置的多个第二反相器的上游输入端，串联设置的多个第二反相器中的第偶数个第二反相器的输出端输出本级反相扫描驱动信号，串联设置的多个第二反相器中的第奇数个第二反相器的输出端输出本级正相扫描驱动信号。
其中，锁存电路包括第二传输门以及第四N型开关管；第二传输门的P型控制端接收第三控制信号，第二传输门的N型控制端接收第四控制信号，第二传输门的第一传输端接收第二时钟信号，第二传输门的第二传输端输出第一控制信号；第四N型开关管的控制端接收第三控制信号，第四N型开关管的第一传输端连接低参考电位，第四N型开关管的第二传输端连接第二传输门的第二传输端。
其中，锁存电路进一步包括第三反相器，第三反相器的输入端接收第二时钟信号，第三反相器的输出端连接第二传输门的第一传输端。
其中，输入电路包括第一传输门以及第一N型开关管；
第一传输门的N型控制端接收上级反相扫描驱动信号，第一传输门的P型控制端接收上级正相扫描驱动信号，第一传输门的第一传输端接收第一控制信号，第一传输门的第二传输端输出第二控制信号；
第一N型开关管的控制端接收上级正相扫描驱动信号，第一N型开关管的第一传输端连接低参考电位，第一N型开关管的第二传输端连接第一传输门的第二传输端；
复位及控制电路包括第二N型开关管、第三N型开关管、第四N型开关管、第一P型开关管、第二P型开关管、第三P型开关管；
第二N型开关管的第一传输端连接低参考电位；
第三N型开关管的第一传输端与第二N型开关管的第二传输端连接，第二N型开关管的控制端和第三N型开关管的控制端中的一个接收第一控制信号，第二N型开关管的控制端和第三N型开关管的控制端中的另一个接收第二控制信号；
第四N型开关管的控制端接收复位信号，第四N型开关管的第一传输端连接低参考电位，第四N型开关管的第二传输端连接第三N型开关管的第二传输端；
第一P型开关管的控制端接收所述复位信号，第一P型开关管的第一传输端连接高参考电位；
第二P型开关管的控制端接收第一控制信号，第二P型开关管的第一传输端连接第一P型开关管的第二传输端，第二P型开关管的第二传输端连接第三N型开关管的第二传输端与第四N型开关管的第二传输端的连接节点；
第三P型开关管的控制端接收第二控制信号，第三P型开关管的第一传输端连接第一P型开关管的第二传输端，第三P型开关管的第二传输端连接第三N型开关管的第二传输端与第四N型开关管的第二传输端的连接节点；
其中，第三控制信号从第三N型开关管的第二传输端与第四N型开关管的第二传输端的连接节点输出。
其中，反相电路包括第一反相器和第二反相器；
第一反相器的输入端接收第三控制信号；
第二反相器的输入端连接第一反相器的输出端，第二反相器的输出端输出第四控制信号；
输出电路包括与非门以及串联设置的多个第三反相器；
与非门的第一输入端接收第一时钟信号，与非门的第二输入端接收第四控制信号，与非门的输出端连接串联设置的多个第二反相器的上游输入端，串联设置的多个第二反相器中的第偶数个第二反相器的输出端输出所述本级反相扫描驱动信号，串联设置的多个第二反相器中的第奇数个第二反相器的输出端输出本级正相扫描驱动信号；
锁存电路包括第二传输门以及第四P型开关管；
第二传输门的N型控制端接收第三控制信号，第二传输门的P型控制端接收第四控制信号，第二传输门的第一传输端接收第二时钟信号，第二传输门的第二传输端输出第一控制信号；
第四P型开关管的控制端接收第三控制信号，第四P型开关管的第一传输端连接高参考电位，第四P型开关管的第二传输端连接第二传输门的第二传输端。
为了解决上述问题，本发明还提供了一种液晶显示器，液晶显示器包括多个级联设置的上述栅极驱动电路。
本发明的有益效果是：区别于现有技术的情况，本发明栅极驱动电路通过改变原来的电路设计，改变原有的“与或非”逻辑，替换成“或与非”逻辑，提高了中间传输信号的驱动能力，降低本级扫描驱动信号的产生延迟。
附图说明
图1是本发明栅极驱动电路第一实施方式的电路结构示意图；
图2是本发明栅极驱动电路第一实施方式工作的波形时序图；
图3是本发明栅极驱动电路第二实施方式的电路结构示意图；
图4是本发明栅极驱动电路第二实施方式工作的波形时序图；
图5是本发明液晶显示器一实施方式的结构示意图。
具体实施方式
在说明书及权利要求书当中使用了某些词汇来指称特定的组件，所属领域中的技术人员应该可以理解，制造商可能会用不同的名词来称呼同样的组件。本说明书及权利要求书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的基准。下面结合附图和实施例对本发明进行详细说明。
参阅图1，是本发明栅极驱动电路第一实施方式的电路结构示意图，该栅极驱动电路包括：输入电路11、复位及控制电路12、反相电路13、锁存电路14以及输出电路15，输入电路11根据上级正相扫描驱动信号G(N-1)、上级反相扫描驱动信号XG(N-1)以及锁存电路14输出的第一控制信号D1(N)产生第二控制信号D2(N)，复位及控制电路12根据复位信号Reset、第一控制信号D1(N)和第二控制信号D2(N)产生第三控制信号D3(N)，反相电路13对第三控制信号D3(N)进行至少一次反相处理，并产生第四控制信号D4(N)，输出电路15根据第四控制信号D4(N)和第一时钟信号CK1产生本级正相扫描驱动信号G(N)和本级反相扫描驱动信号XG(N)，锁存电路14根据第三控制信号D3(N)和第二时钟信号CK2产生第一控制信号D1(N)，进而根据第二时钟信号CK2锁存或改变第三控制信号D3(N)的电压状态。
其中，输入电路11包括第一传输门C1以及第一P型开关管TP1；其中第一输入门C1可以是CMOS传输门，由一个NMOS管TN和一个PMOS管TP并联构成，由于MOS管的结构是对称的，即源极和漏极可以互换使用，因此，传输门的输入端和输出端可以互换使用，即CMOS传输门具有双向性，故又称为可控双向开关。此外，本发明中所提到的开关管可以是一种薄膜晶体管。
第一传输门C1的N型控制端接收上级反相扫描驱动信号XG(N-1)，第一传输门的P型控制端接收上级正相扫描驱动信号G(N-1)，第一传输门的第一传输端接收第一控制信号D1(N)，第一传输门C1的第二传输端输出第二控制信号D2(N)；
第一P型开关管TP1的控制端接收上级反相扫描驱动信号XG(N-1)，第一P型开关管的第一传输端连接高参考电位VGH，第一P型开关管TP1的第二传输端连接第一传输门C1的第二传输端。
其中，复位及控制电路12包括第二P型开关管TP2、第三P型开关管TP3、第四P型开关管TP4、第一N型开关管TN1、第二N型开关管TN2以及第三N型开关管TN3。第二P型开关管TP2的第一传输端连接高参考电位VGH，第三P型开关管TP3的第一传输端连接第二P型开关管TP2的第二传输端，第二P型开关管TP2的控制端和第三P型开关管TP3的控制端中的一个接收第一控制信号D1(N)，第二P型开关管TP2的控制端和第三P型开关管TP3的控制端中的另一个接收第二控制信号D2(N)。在本实施例中，第二P型开关管TP2接收第一控制信号D1(N)，第三P型开关管TP3的控制端接收第二控制信号D2(N)，反之亦然。
第四P型开关管TP4的控制端接收复位信号Reset，第四P型开关管TP4的第一传输端连接高参考电位VGH，第四P型开关管TP4的第二传输端连接第三P型开关管TP3的第二传输端。第一N型开关管TN1的控制端接收复位信号Reset，第一N型开关管TN1的第一传输端连接第三P型开关管TP3的第二传输端和第四P型开关管TP4的第二传输端的连接节点。第二N型开关管TN2的控制端接收第一控制信号D1(N)，第二N型开关管TN2的第一传输端连接第一N型开关管TN1的第二传输端，第二N型开关管TN2的第二传输端连接低参考电位VGL。第三N型开关管TN3的控制端接收第二控制信号D2(N)，第三N型开关管TN3的第一传输端连接第一N型开关管TN1的第二传输端，第三N型开关管TN3的第二传输端连接低参考电位VGL。
第三控制信号D3(N)从第三P型开关管TP3的第二传输端和第四P型开关管TP4的第二传输端的连接节点输出。
其中，反相电路13包括第一反相器F1；第一反相器F1的输入端接收第三控制信号D3(N)，第一反相器F1的输出端输出第四控制信号D4(N)。反相器可以将输入信号的相位反转180度，这种电路应用在模拟电路，比如说音频放大，时钟振荡器等，反相器可以是TTL非门，也可以是一种CMOS反相器。
其中，输出电路15包括与非门YF1以及串联设置的多个第二反相器F2。与非门YF1的第一输入端接收第一时钟信号CK1，与非门YF1的第二输入端接收第四控制信号D4(N)，与非门CK1的输出端连接串联设置的多个第二反相器F2的上游输入端，串联设置的多个第二反相器F2中的第偶数个第二反相器F2的输出端输出本级反相扫描驱动信号XG(N)，串联设置的多个第二反相器F2中的第奇数个第二反相器F2的输出端输出本级正相扫描驱动信号G(N)。
其中，锁存电路14包括第二传输门C2以及第四N型开关管TN4；第二传输门C2的P型控制端接收第三控制信号D3(N)，第二传输门C2的N型控制端接收第四控制信号D4(N)，第二传输门C2的第一传输端接收第二时钟信号CK2，第二传输门C2的第二传输端输出第一控制信号D1(N)。第四N型开关管TN4的控制端接收第三控制信号D3(N)，第四N型开关管TN4的第一传输端连接低参考电位VGL，第四N型开关管TN4的第二传输端连接第二传输门C2的第二传输端。
其中，锁存电路14进一步包括第三反相器F3，第三反相器F3的输入端接收第二时钟信号CK2，第三反相器F3的输出端连接第二传输门C2的第一传输端。
参阅图2，为本发明栅极驱动电路第一实施方式工作的波形时序图，当复位信号Reset变为低电位脉冲信号时，复位及控制电路12进行复位处理，其中第四P型开关管TP4打开，从第三P型开关管TP3的第二传输端和第四P型开关管TP4的第二传输端的连接节点输出的第三控制信号D3(N)为高电位信号，反相电路13的第一反相器F1对第三控制信号D3(N)进行反相处理，得到低电位的第四控制信号D4(N)，锁存电路14中的第四N型开关管(TN4)打开，该锁存电路14输出的第一控制信号D1(N)为低电位，输入电路11第一传输门C1的第一传输端接收到第一控制信号D1(N)，由于此时第一传输门C1的N型控制端接收的上级反相扫描驱动信号XG(N-1)为高电位信号，第一传输门的P型控制端接收的上级正相扫描驱动信号G(N-1)为低电位信号，所以第一传输门C1导通，而第一P型开关管TP1关闭，第一传输门C1的第二传输端输出的第二控制信号D2(N)等于第一控制信号D2(N)，即都为低电位信号，使得复位与控制电路中的第二P型开关管TP2和第三P型开关管打开，输出的第三控制信号D3(N)被所存在高电位。
而当上级正相扫描驱动信号G(N-1)为高电位信号时，即上级反相扫描驱动信号XG(N-1)为低电位信号，输入电路11的第一传输门C1关闭，第一P型开关管TP1打开，输出的第二控制信号D2(N)为高电位信号，复位及控制电路12的第二N型开关管(TN2)打开，此时复位信号RESET为高电位信号，使得第一N型开关管(TN1)打开，则输出低电位的第三控制信号D3(N)，经过反相电路13中的第一反相器F1输出第四控制信号D4(N)，进而经由输出电路15输出本级正相扫描驱动信号G(N)和本级反相扫描驱动信号XG(N)。而当CK2为高电位信号时，锁存电路14中的第二传输门C2在第三控制信号D3(N)和第四控制信号D4(N)的控制下打开，输出高电压的第一控制信号D1(N)，此时G(N-1)为低电位信号，第一传输门C1打开，第二控制信号D2(N)也为高电压信号，则复位及控制电路中12中的第二N型开关管TN2和第三N型开关管TN3打开，此时复位信号Reset为高电位信号，所以第一N型开关管TN1也打开，则输出的第三控制信号被锁存在低电位。
本发明第一实施方式通过改变电路结构首先得到低电位的第三控制信号D3(N)，再经过反相器反相得到第四控制信号D4(N)，从而避免信号的电压损失，降低了本级正相扫描驱动信号G(N)的产生延迟。
参照图3，为本发明栅极驱动电路第二实施方式的的电路结构示意图，该栅极驱动电路包括：输入电路31、复位及控制电路32、反相电路33、锁存电路34以及输出电路35，输入电路31根据上级正相扫描驱动信号G(N-1)、上级反相扫描驱动信号XG(N-1)以及锁存电路34输出的第一控制信号D1(N)产生第二控制信号D2(N)，复位及控制电路32根据复位信号Reset、第一控制信号D1(N)和第二控制信号D2(N)产生第三控制信号D3(N)，反相电路33对第三控制信号D3(N)进行至少一次反相处理，并产生第四控制信号D4(N)，输出电路35根据第四控制信号D4(N)和第一时钟信号CK1产生本级正相扫描驱动信号G(N)和本级反相扫描驱动信号XG(N)，锁存电路34根据第三控制信号D3(N)和第二时钟信号CK2产生第一控制信号D1(N)，进而根据第二时钟信号CK2锁存或改变第三控制信号D3(N)的电压状态。
输入电路31包括第一传输门C1以及第一N型开关管TN1；其中第一输入门C1可以是CMOS传输门，由一个NMOS管TN和一个PMOS管TP并联构成，由于MOS管的结构是对称的，即源极和漏极可以互换使用，因此，传输门的输入端和输出端可以互换使用，即CMOS传输门具有双向性，故又称为可控双向开关。
第一传输门C1的N型控制端接收上级反相扫描驱动信号XG(N-1)，第一传输门的P型控制端接收上级正相扫描驱动信号G(N-1)，第一传输门C1的第一传输端接收第一控制信号D1(N)，第一传输门C1的第二传输端输出第二控制信号D2(N)；
第一N型开关管TN1的控制端接收上级正相扫描驱动信号G(N-1)，第一N型开关管TN1的第一传输端连接低参考电位VGL，第一N型开关管TN1的第二传输端连接第一传输门C1的第二传输端；
复位及控制电路32包括第二N型开关管TN2、第三N型开关管TN3、第四N型开关管TN4、第一P型开关管TP1、第二P型开关管TP2、第三P型开关管TP3；
第二N型开关管TN2的第一传输端连接低参考电位VGL；
第三N型开关管TN3的第一传输端与第二N型开关管TN2的第二传输端连接，第二N型开关管TN2的控制端和第三N型开关管TN3的控制端中的一个接收第一控制信号，第二N型开关管TN2的控制端和第三N型开关管TN3的控制端中的另一个接收第二控制信号；
第四N型开关管TN4的控制端接收复位信号Reset，第四N型开关管TN4的第一传输端连接低参考电位VGL，第四N型开关管TN4的第二传输端连接第三N型开关管TN3的第二传输端；
第一P型开关管TP1的控制端接收所述复位信号Reset，第一P型开关管TP1的第一传输端连接高参考电位VGH；
第二P型开关管TP2的控制端接收第一控制信号D1(N)，第二P型开关管TP2的第一传输端连接第一P型开关管TP1的第二传输端，第二P型开关管TP2的第二传输端连接第三N型开关管TN3的第二传输端与第四N型开关管TN4的第二传输端的连接节点；
第三P型开关管TP3的控制端接收第二控制信号D2(N)，第三P型开关管TP3的第一传输端连接第一P型开关管TP1的第二传输端，第三P型开关管TP3的第二传输端连接第三N型开关管TN3的第二传输端与第四N型开关管的第二传输端的连接节点；
其中，第三控制信号从第三N型开关管TN3的第二传输端与第四N型开关管TN4的第二传输端的连接节点输出。
其中，反相电路33包括第一反相器F1和第二反相器F2；
第一反相器F1的输入端接收第三控制信号D3(N)；
第二反相器F2的输入端连接第一反相器F1的输出端，第二反相器F2的输出端输出第四控制信号D4(N)；
输出电路35包括与非门YF1以及串联设置的多个第三反相器F3；
与非门YF1的第一输入端接收第一时钟信号D1(N)，与非门YF1的第二输入端接收第四控制信号D4(N)，与非门YF1的输出端连接串联设置的多个第三反相器F3的上游输入端，串联设置的多个第三反相器F3中的第偶数个第三反相器F3的输出端输出本级反相扫描驱动信号XG(N)，串联设置的多个第三反相器F3中的第奇数个第三反相器F3的输出端输出本级正相扫描驱动信号G(N)；
锁存电路34包括第二传输门C2以及第四P型开关管TP4；
第二传输门C2的N型控制端接收第三控制信号D3(N)，第二传输门C2的P型控制端连接第一反相器F1的输出端，第二传输门C2的第一传输端接收第二时钟信号CK2，第二传输门C2的第二传输端输出第一控制信号D1(N)；
第四P型开关管TP4的控制端接收第三控制信号D3(N)，第四P型开关管TP4的第一传输端连接高参考电位VGL，第四P型开关管TP4的第二传输端连接第二传输门C2的第二传输端。
参阅图4，为本发明栅极驱动电路第二实施方式工作的波形时序图，当复位信号Reset变为高电位脉冲信号时，复位及控制电路33的第四N型开关管TN4打开，该电路输出低电位的第三控制信号D3(N)，锁存电路34中第四P型开关管TP4打开，该锁存电路34输出高电位的第一控制信号D1(N)，此时上级正相扫描驱动信号G(N-1)为低电位信号，上级反相扫描驱动信号G(N-1)为高电位信号，第一传输门C1打开，第一N型开关管TN1关闭，则第二控制信号D2(N)为高电位信号，因此复位及控制电路32中的第二N型开关管和第三N型开关管打开，使输出的第三控制信号D3(N)锁存在低电位。
而当上级正相扫描驱动信号G(N-1)为高电位信号时，即上级反相扫描驱动信号G(N-1)为低电位信号，输入电路31中的第一传输门C1关闭，第一N型开关管TN1打开，输出第二控制信号D2(N)为低电位信号，此时复位信号为低电位信号，所以复位及控制电路32中的第一P型开关管打开，第三P型开关管打开，所以输出的第三控制信号D3(N)为高电位信号，锁存电路34中的第二传输门2在第三控制信号D3(N)及其反相信号的控制下打开，如图4，此时第二时钟信号CK2也为高电位信号，因此锁存电路34输出的第一控制信号D1(N)也为高电位信号；而反相电路33中的第一反相器F1和第二反相器F2对第三控制信号D3(N)进行两次反相后得到第四控制信号D4(N)，最终由输出电路35输出本级正相扫描驱动信号G(N)和本级反相扫描驱动信号XG(N)。
在本发明第二实施方式中，通过改变电路结构，首先得到高电位的第三控制信号D3(N)，再经过反相器多次反相得到第四控制信号D4(N)，从而避免信号的电压损失，降低了本级正相扫描驱动信号G(N)的产生延迟。
参阅图5，本发明还提供了一种液晶显示器一实施例的结构示意图，该液晶显示器包括显示面板501及背光502，显示面板501中包括多个级联设置的上述栅极驱动电路，其具体实施方式类似，这里不再赘述。
此外，本发明实施例中所述的栅极驱动电路不仅仅局限应用于液晶显示器，本领域技术人员可以知道，还可以应用于OLED显示面板等领域，以及应用于手机、显示器、电视的栅极驱动领域。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种栅极驱动电路，其特征在于，包括：输入电路、复位及控制电路、反相电路、锁存电路以及输出电路，所述输入电路根据上级正相扫描驱动信号、上级反相扫描驱动信号以及所述锁存电路输出的第一控制信号产生第二控制信号，所述复位及控制电路根据复位信号、所述第一控制信号和所述第二控制信号产生第三控制信号，所述反相电路对所述第三控制信号进行至少一次反相处理，并产生第四控制信号，所述输出电路根据所述第四控制信号和第一时钟信号产生本级正相扫描驱动信号和本级反相扫描驱动信号，所述锁存电路根据所述第三控制信号和第二时钟信号产生所述第一控制信号，进而根据所述第二时钟信号锁存或改变所述第三控制信号的电压状态。
2.根据权利要求1所述的栅极驱动电路，其特征在于，所述输入电路包括第一传输门以及第一P型开关管；
所述第一传输门的N型控制端接收所述上级反相扫描驱动信号，所述第一传输门的P型控制端接收上级正相扫描驱动信号，所述第一传输门的第一传输端接收所述第一控制信号，所述第一传输门的第二传输端输出所述第二控制信号；
所述第一P型开关管的控制端接收所述上级反相扫描驱动信号，所述第一P型开关管的第一传输端连接高参考电位，所述第一P型开关管的第二传输端连接所述第一传输门的第二传输端。
3.根据权利要求2所述的栅极驱动电路，其特征在于，所述复位及控制电路包括第二P型开关管、第三P型开关管、第四P型开关管、第一N型开关管、第二N型开关管以及第三N型开关管；
所述第二P型开关管的第一传输端连接高参考电位；
所述第三P型开关管的第一传输端连接所述第二P型开关管的第二传输端，所述第二P型开关管的控制端和所述第三P型开关管的控制端中的一个接收所述第一控制信号，所述第二P型开关管的控制端和所述第三P型开关管的控制端中的另一个接收所述第二控制信号；
所述第四P型开关管的控制端接收所述复位信号，所述第四P型开关管的第一传输端连接高参考电位，所述第四P型开关管的第二传输端连接所述第三P型开关管的第二传输端；
所述第一N型开关管的控制端接收所述复位信号，所述第一N型开关管的第一传输端连接所述第三P型开关管的第二传输端和所述第四P型开关管的第二传输端的连接节点；
所述第二N型开关管的控制端接收所述第一控制信号，所述第二N型开关管的第一传输端连接所述第一N型开关管的第二传输端，所述第二N型开关管的第二传输端连接低参考电位；
所述第三N型开关管的控制端接收所述第二控制信号，所述第三N型开关管的第一传输端连接所述第一N型开关管的第二传输端，所述第三N型开关管的第二传输端连接低参考电位；
其中，所述第三控制信号从所述第三P型开关管的第二传输端和所述第四P型开关管的第二传输端的连接节点输出。
4.根据权利要求3所述的栅极驱动电路，其特征在于，所述反相电路包括第一反相器；
所述第一反相器的输入端接收所述第三控制信号，所述第一反相器的输出端输出所述第四控制信号。
5.根据权利要求4所述的栅极驱动电路，其特征在于，所述输出电路包括与非门以及串联设置的多个第二反相器；
所述与非门的第一输入端接收第一时钟信号，所述与非门的第二输入端接收第四控制信号，所述与非门的输出端连接所述串联设置的多个第二反相器的上游输入端，所述串联设置的多个第二反相器中的第偶数个第二反相器的输出端输出所述本级反相扫描驱动信号，所述串联设置的多个第二反相器中的第奇数个第二反相器的输出端输出所述本级正相扫描驱动信号。
6.根据权利要求5所述的栅极驱动电路，其特征在于，所述锁存电路包括第二传输门以及第四N型开关管；
所述第二传输门的P型控制端接收所述第三控制信号，所述第二传输门的N型控制端接收所述第四控制信号，所述第二传输门的第一传输端接收所述第二时钟信号，所述第二传输门的第二传输端输出所述第一控制信号；
所述第四N型开关管的控制端接收所述第三控制信号，所述第四N型开关管的第一传输端连接低参考电位，所述第四N型开关管的第二传输端连接所述第二传输门的第二传输端。
7.根据权利要求6所述的栅极驱动电路，其特征在于，所述锁存电路进一步包括第三反相器，所述第三反相器的输入端接收第二时钟信号，所述第三反相器的输出端连接所述第二传输门的第一传输端。
8.根据权利要求1所述的栅极驱动电路，其特征在于，所述输入电路包括第一传输门以及第一N型开关管；
所述第一传输门的N型控制端接收所述上级反相扫描驱动信号，所述第一传输门的P型控制端接收所述上级正相扫描驱动信号，所述第一传输门的第一传输端接收所述第一控制信号，所述第一传输门的第二传输端输出所述第二控制信号；
所述第一N型开关管的控制端接收所述上级正相扫描驱动信号，所述第一N型开关管的第一传输端连接低参考电位，所述第一N型开关管的第二传输端连接所述第一传输门的第二传输端；
所述复位及控制电路包括第二N型开关管、第三N型开关管、第四N型开关管、第一P型开关管、第二P型开关管、第三P型开关管；
所述第二N型开关管的第一传输端连接低参考电位；
所述第三N型开关管的第一传输端与所述第二N型开关管的第二传输端连接，所述第二N型开关管的控制端和所述第三N型开关管的控制端中的一个接收所述第一控制信号，所述第二N型开关管的控制端和所述第三N型开关管的控制端中的另一个接收所述第二控制信号；
所述第四N型开关管的控制端接收所述复位信号，所述第四N型开关管的第一传输端连接低参考电位，所述第四N型开关管的第二传输端连接所述第三N型开关管的第二传输端；
所述第一P型开关管的控制端接收所述复位信号，所述第一P型开关管的第一传输端连接高参考电位；
所述第二P型开关管的控制端接收所述第一控制信号，所述第二P型开关管的第一传输端连接所述第一P型开关管的第二传输端，所述第二P型开关管的第二传输端连接所述第三N型开关管的第二传输端与所述第四N型开关管的第二传输端的连接节点；
所述第三P型开关管的控制端接收所述第二控制信号，所述第三P型开关管的第一传输端连接所述第一P型开关管的第二传输端，所述第三P型开关管的第二传输端连接所述第三N型开关管的第二传输端与所述第四N型开关管的第二传输端的连接节点；
其中，所述第三控制信号从所述第三N型开关管的第二传输端与所述第四N型开关管的第二传输端的连接节点输出。
9.根据权利要求8所述的栅极驱动电路，其特征在于，所述反相电路包括第一反相器和第二反相器；
所述第一反相器的输入端接收所述第三控制信号；
所述第二反相器的输入端连接所述第一反相器的输出端，所述第二反相器的输出端输出所述第四控制信号；
所述输出电路包括与非门以及串联设置的多个第三反相器；
所述与非门的第一输入端接收第一时钟信号，所述与非门的第二输入端接收第四控制信号，所述与非门的输出端连接所述串联设置的多个第三反相器的上游输入端，所述串联设置的多个第三反相器中的第偶数个第三反相器的输出端输出所述本级反相扫描驱动信号，所述串联设置的多个第三反相器中的第奇数个第三反相器的输出端输出所述本级正相扫描驱动信号；
所述锁存电路包括第二传输门以及第四P型开关管；
所述第二传输门的N型控制端接收所述第三控制信号，所述第二传输门的P型控制端接收所述第四控制信号，所述第二传输门的第一传输端接收所述第二时钟信号，所述第二传输门的第二传输端输出所述第一控制信号；
所述第四P型开关管的控制端接收所述第三控制信号，所述第四P型开关管的第一传输端连接高参考电位，所述第四P型开关管的第二传输端连接所述第二传输门的第二传输端。
10.一种液晶显示器，其特征在于，所述液晶显示器包括多个级联设置的如权利要求1-9任一项所述的栅极驱动电路。
CN201610040439.6A 2016-01-21 2016-01-21 一种栅极驱动电路及其液晶显示器 Active CN105652534B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610040439.6A CN105652534B (zh) 2016-01-21 2016-01-21 一种栅极驱动电路及其液晶显示器
US14/917,947 US10115363B2 (en) 2016-01-21 2016-02-22 Gate driving circuits and the liquid crystal devices thereof
PCT/CN2016/074227 WO2017124597A1 (zh) 2016-01-21 2016-02-22 一种栅极驱动电路及其液晶显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610040439.6A CN105652534B (zh) 2016-01-21 2016-01-21 一种栅极驱动电路及其液晶显示器

Publications (2)

Publication Number Publication Date
CN105652534A CN105652534A (zh) 2016-06-08
CN105652534B true CN105652534B (zh) 2018-10-19

Family

ID=56486732

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610040439.6A Active CN105652534B (zh) 2016-01-21 2016-01-21 一种栅极驱动电路及其液晶显示器

Country Status (3)

Country Link
US (1) US10115363B2 (zh)
CN (1) CN105652534B (zh)
WO (1) WO2017124597A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106023937B (zh) * 2016-07-28 2018-09-18 武汉华星光电技术有限公司 栅极驱动电路
CN107633817B (zh) 2017-10-26 2023-12-05 京东方科技集团股份有限公司 源极驱动单元及其驱动方法、源极驱动电路、显示装置
CN107610737B (zh) * 2017-10-26 2023-07-21 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN108520725A (zh) * 2018-04-20 2018-09-11 京东方科技集团股份有限公司 一种源极驱动电路、显示设备及驱动方法
WO2023133826A1 (zh) * 2022-01-14 2023-07-20 京东方科技集团股份有限公司 驱动控制电路、栅极驱动电路、显示基板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104575408A (zh) * 2013-10-16 2015-04-29 天钰科技股份有限公司 栅极脉冲调变电路及其削角调变方法
CN105118463A (zh) * 2015-09-22 2015-12-02 深圳市华星光电技术有限公司 一种goa电路及液晶显示器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100205233B1 (ko) * 1996-06-14 1999-07-01 김탁중 게이트 구동회로
CN104392686B (zh) * 2014-10-21 2017-01-25 厦门天马微电子有限公司 移位寄存单元及驱动电路及显示装置
CN104361853B (zh) * 2014-12-02 2017-02-15 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器、栅极驱动电路和显示装置
CN104485080B (zh) * 2014-12-31 2017-02-22 深圳市华星光电技术有限公司 用于液晶显示装置的goa电路
US9678593B2 (en) * 2014-12-31 2017-06-13 Shenzhen China Star Optoelectronics Technology Co. Gate on array circuit applied to liquid crystal display device
CN104992660B (zh) * 2015-07-29 2017-08-18 武汉华星光电技术有限公司 驱动电路
CN105096891B (zh) * 2015-09-02 2017-03-29 深圳市华星光电技术有限公司 Cmos goa电路
CN105096900B (zh) * 2015-09-23 2019-01-25 深圳市华星光电技术有限公司 扫描驱动电路及具有该电路的液晶显示装置
CN105185338B (zh) * 2015-09-28 2018-01-30 武汉华星光电技术有限公司 Cmos goa电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104575408A (zh) * 2013-10-16 2015-04-29 天钰科技股份有限公司 栅极脉冲调变电路及其削角调变方法
CN105118463A (zh) * 2015-09-22 2015-12-02 深圳市华星光电技术有限公司 一种goa电路及液晶显示器

Also Published As

Publication number Publication date
US10115363B2 (en) 2018-10-30
WO2017124597A1 (zh) 2017-07-27
CN105652534A (zh) 2016-06-08
US20180061348A1 (en) 2018-03-01

Similar Documents

Publication Publication Date Title
CN105652534B (zh) 一种栅极驱动电路及其液晶显示器
CN105096902B (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN107039014B (zh) 移位寄存器单元、其驱动方法、栅极驱动电路及显示面板
JP6637981B2 (ja) 液晶表示装置用ｇｏａ回路
JP6775682B2 (ja) Ｇｏａ駆動回路及び液晶表示装置
CN103208311B (zh) 移位寄存器
CN105609137B (zh) 移位寄存器、栅线集成驱动电路、阵列基板及显示装置
KR102019577B1 (ko) Goa 회로 및 액정 디스플레이
JP6423957B2 (ja) Ｉｇｚｏ製造工程に基づくゲート電極駆動回路
US10186223B2 (en) GOA circuit and liquid crystal display
WO2017092514A1 (zh) 移位寄存器单元及其驱动方法与显示装置
KR102007615B1 (ko) 클럭신호의 로드를 감소하는 cmos goa회로
WO2019174061A1 (zh) 一种阵列基板行驱动单元、电路以及液晶显示面板
CN104332144A (zh) 液晶显示面板及其栅极驱动电路
WO2016206240A1 (zh) 移位寄存器单元及其驱动方法、移位寄存器和显示装置
US9536623B2 (en) Gate drive circuit and shift register
KR102301545B1 (ko) 평면 디스플레이 장치 및 이의 스캔 구동 회로
CN104575419A (zh) 一种移位寄存器及其驱动方法
WO2020164193A1 (zh) Goa 电路及显示面板
CN104517577A (zh) 液晶显示装置及其栅极驱动器
WO2020107949A1 (zh) Goa电路及显示面板
WO2017084146A1 (zh) 液晶显示设备及goa电路
CN109215557A (zh) Goa驱动电路及显示面板
US9703416B2 (en) Touch circuit, touch panel and display apparatus
WO2021168908A1 (zh) 驱动电路及显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant