WO2017028350A1 - 液晶显示装置及其goa扫描电路 - Google Patents

液晶显示装置及其goa扫描电路 Download PDF

Info

Publication number
WO2017028350A1
WO2017028350A1 PCT/CN2015/089432 CN2015089432W WO2017028350A1 WO 2017028350 A1 WO2017028350 A1 WO 2017028350A1 CN 2015089432 W CN2015089432 W CN 2015089432W WO 2017028350 A1 WO2017028350 A1 WO 2017028350A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
film transistor
node
path
circuit unit
Prior art date
Application number
PCT/CN2015/089432
Other languages
English (en)
French (fr)
Inventor
曹尚操
肖军城
Original Assignee
深圳市华星光电技术有限公司
武汉华星光电技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 深圳市华星光电技术有限公司, 武汉华星光电技术有限公司 filed Critical 深圳市华星光电技术有限公司
Priority to US14/787,033 priority Critical patent/US9799294B2/en
Publication of WO2017028350A1 publication Critical patent/WO2017028350A1/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal (AREA)

Abstract

一种液晶显示装置及其GOA扫描电路，GOA扫描电路包括级联的多个GOA电路单元，第n级GOA电路单元包括：正反向扫描模块（10）和输出模块（11），正反向扫描模块（10）包括第一薄膜晶体管（T1）和第二薄膜晶体管（T2），第一薄膜晶体管（T1）的两个通路端分别连接第一时钟信号（XCK）和第一节点（Qn），第二薄膜晶体管（T2）的两个通路端分别连接第二时钟信号（CK）和第一节点（Qn），第一薄膜晶体管（T1）的控制端连接上一级GOA电路单元的级传信号（STn-1），第二薄膜晶体管（T2）的控制端连接下一级GOA电路单元的级传信号（STn+1）。

Description

液晶显示装置及其GOA扫描电路
【技术领域】
本发明涉及显示技术领域，特别是涉及一种液晶显示装置及其GOA扫描电路。
【背景技术】
液晶显示器(Liquid Crystal Display，LCD)具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。如：液晶电视、移动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本电脑屏幕等，在平板显示领域中占主导地位。
现有市场上的液晶显示器大部分为背光型液晶显示器，其包括液晶显示面板及背光模组(backlight module)。液晶显示面板的工作原理是在薄膜晶体管阵列基板(Thin Film Transistor Array Substrate，TFT Array Substrate)与彩色滤光片基板(Color Filter，CF)之间灌入液晶分子，并在两片基板上施加驱动电压来控制液晶分子的旋转方向，以将背光模组的光线折射出来产生画面。
主动式液晶显示器中，每个像素电性连接一个薄膜晶体管(TFT)，薄膜晶体管的栅极(Gate)连接至水平扫描线，漏极(Drain)连接至垂直方向的数据线，源极(Source)则连接至像素电极。在水平扫描线上施加足够的电压，会使得电性连接至该条水平扫描线上的所有TFT打开，从而数据线上的信号电压能够写入像素，控制不同液晶的透光度进而达到控制色彩与亮度的效果。目前主动式液晶显示面板水平扫描线的驱动主要由外接的集成电路板(Integrated Circuit，IC)来完成，外接的IC可以控制各级水平扫描线的逐级充电和放电。而GOA技术(Gate Driver on Array)即阵列基板行驱动技术，可以运用液晶显示面板的原有阵列制程将水平扫描线的驱动电路制作在显示区周围的基板上，使之能替代外接IC来完成水平扫描线的驱动。GOA技术能减少外接IC的焊接(bonding)工序，有机会提升产能并降低产品成本，而且可以使液晶显示面板更适合制作窄边框或无边框的显示产品。
通常GOA电路包括以下几种：基于P型薄膜晶体管的GOA电路、基于CMOS的GOA电路、和基于N型薄膜晶体管的GOA电路，其中基于P型薄膜晶体管的GOA电路，尤其是以低温多晶硅(LTPS)为材料的基于P型薄膜晶体管的GOA电路具有工艺较为简单、漏电较低的特点，发展前景良好。但现有的具有双向扫描功能的GOA扫描电路需要的薄膜晶体管较多，且使用的信号线较多，导致非有效显示区占用较多，不利于窄边框或者无边框设计。
【发明内容】
本发明主要解决的技术问题是提供一种液晶显示装置及其GOA扫描电路，能够实现双向扫描功能，同时所需的薄膜晶体管和信号线较少。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种GOA扫描电路，其中，GOA扫描电路包括级联的多个GOA电路单元，第n级（N≥n≥1，且n为正整数）GOA电路单元包括：正反向扫描模块，正反向扫描模块包括第一薄膜晶体管T1和第二薄膜晶体管T2，第一薄膜晶体管T1的两个通路端分别连接第一时钟信号XCK和第一节点Qn，第二薄膜晶体管T2的两个通路端分别连接第二时钟信号CK和第一节点Qn，第一薄膜晶体管T1的控制端连接上一级GOA电路单元的级传信号STn-1，第二薄膜晶体管T2的控制端连接下一级GOA电路单元的级传信号STn+1，其中，第1级GOA电路单元中的第一薄膜晶体管T1的控制端连接正向扫描触发信号STV1，第N级GOA电路单元中的第二薄膜晶体管T2的控制端连接反向扫描触发信号STV2；输出模块，输出模块与第一节点Qn连接且用于根据第一节点Qn的电位输出本级GOA电路单元的级传信号STn和输出本级GOA电路单元的扫描信号Gn；输出模块包括第三薄膜晶体管T3、第四薄膜晶体管T4以及第一电容C1，第三薄膜晶体管T3和第四薄膜晶体管T4的控制端均连接第一节点Qn，第三薄膜晶体管T3的第一通路端连接第二时钟信号CK，第三薄膜晶体管T3的第二通路端用于输出本级GOA电路单元的级传信号STn，第四薄膜晶体管T4的第一通路端连接第二时钟信号CK，第四薄膜晶体管T4的第二通路端用于输出本级GOA电路单元的扫描信号Gn，第一电容C1的两端分别连接第一节点Qn和第三薄膜晶体管T3的第二通路端；第一时钟信号XCK与第二时钟信号CK反相。
其中，第n级GOA电路单元进一步包括下拉维持模块，下拉维持模块包括第五薄膜晶体管T5、第六薄膜晶体管T6以及第七薄膜晶体管T7，第五薄膜晶体管T5、第六薄膜晶体管T6以及第七薄膜晶体管T7的控制端均连接第二节点Pn，第五薄膜晶体管T5的两个通路端分别连接第三薄膜晶体管T3的第二通路端和第一恒定电压VGH1，第六薄膜晶体管T6的两通路端分别连接第四薄膜晶体管T4的第二通路端和第一恒定电压VGH1，第七薄膜晶体管T7的两个通路端分别连接第一节点Qn和第二恒定电压VGH2。
其中，第n级GOA电路单元进一步包括下拉模块，下拉模块包括第八薄膜晶体管T8和第九薄膜晶体管T9，第八薄膜晶体管T8的第二通路端连接第二恒定电压，第八薄膜晶体管T8的控制端连接第一节点Qn，第九薄膜晶体管T9的两通路端分别连接第二节点Pn和第二恒定电压VGH2，第九薄膜晶体管T9的控制端连接第一节点Qn；第n级GOA电路单元还包括第十薄膜晶体管T10、第十一薄膜晶体管T11、第十二薄膜晶体管T12以及第二电容C2，第十薄膜晶体管T10的第一通路端连接第二时钟信号CK且其第二通路端连接第十一薄膜晶体管T11的第一通路端，第十一薄膜晶体管T11的第二通路端连接第二节点Pn且其控制端连接第二时钟信号CK，第十薄膜晶体管T10的控制端连接第十二薄膜晶体管T12的第二通路端，第十二薄膜晶体管T12的第一通路端和控制端均连接第一时钟信号XCK且其第二通路端连接第二电容C2的第一端以及第八薄膜晶体管T8的第一通路端，第二电容C2的第二端连接第二恒定电压VGH2。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种GOA扫描电路，GOA扫描电路包括级联的多个GOA电路单元，第n级（N≥n≥1，且n为正整数）GOA电路单元包括：正反向扫描模块和输出模块，正反向扫描模块包括第一薄膜晶体管T1和第二薄膜晶体管T2，第一薄膜晶体管T1的两个通路端分别连接第一时钟信号XCK和第一节点Qn，第二薄膜晶体管T2的两个通路端分别连接第二时钟信号CK和第一节点Qn，第一薄膜晶体管T1的控制端连接上一级GOA电路单元的级传信号STn-1，第二薄膜晶体管T2的控制端连接下一级GOA电路单元的级传信号STn+1，其中，第1级GOA电路单元中的第一薄膜晶体管T1的控制端连接正向扫描触发信号STV1，第N级GOA电路单元中的第二薄膜晶体管T2的控制端连接反向扫描触发信号STV2；输出模块与第一节点Qn连接且用于根据第一节点Qn的电位输出本级GOA电路单元的级传信号STn和输出本级GOA电路单元的扫描信号Gn。
其中，输出模块包括第三薄膜晶体管T3、第四薄膜晶体管T4以及第一电容C1，第三薄膜晶体管T3和第四薄膜晶体管T4的控制端均连接第一节点Qn，第三薄膜晶体管T3的第一通路端连接第二时钟信号CK，第三薄膜晶体管T3的第二通路端用于输出本级GOA电路单元的级传信号STn，第四薄膜晶体管T4的第一通路端连接第二时钟信号CK，第四薄膜晶体管T4的第二通路端用于输出本级GOA电路单元的扫描信号Gn，第一电容C1的两端分别连接第一节点Qn和第三薄膜晶体管T3的第二通路端。
其中，第n级GOA电路单元进一步包括下拉维持模块，下拉维持模块包括第五薄膜晶体管T5、第六薄膜晶体管T6以及第七薄膜晶体管T7，第五薄膜晶体管T5、第六薄膜晶体管T6以及第七薄膜晶体管T7的控制端均连接第二节点Pn，第五薄膜晶体管T5的两个通路端分别连接第三薄膜晶体管T3的第二通路端和第一恒定电压VGH1，第六薄膜晶体管T6的两通路端分别连接第四薄膜晶体管T4的第二通路端和第一恒定电压VGH1，第七薄膜晶体管T7的两个通路端分别连接第一节点Qn和第二恒定电压VGH2。
其中，第n级GOA电路单元进一步包括下拉模块，下拉模块包括第八薄膜晶体管T8和第九薄膜晶体管T9，第八薄膜晶体管T8的第二通路端连接第二恒定电压VGH2，第八薄膜晶体管T8的控制端连接第一节点Qn，第九薄膜晶体管T9的两通路端分别连接第二节点Pn和第二恒定电压，第九薄膜晶体管T9的控制端连接第一节点Qn；第n级GOA电路单元还包括第十薄膜晶体管T10、第十一薄膜晶体管T11、第十二薄膜晶体管T12以及第二电容C2，第十薄膜晶体管T10的第一通路端连接第二时钟信号CK且其第二通路端连接第十一薄膜晶体管T11的第一通路端，第十一薄膜晶体管T11的第二通路端连接第二节点Pn且其控制端连接第二时钟信号CK，第十薄膜晶体管T10的控制端连接第十二薄膜晶体管T12的第二通路端，第十二薄膜晶体管T12的第一通路端和控制端均连接第一时钟信号XCK且其第二通路端连接第二电容C2的第一端以及第八薄膜晶体管T8的第一通路端，第二电容C2的第二端连接第二恒定电压VGH2。
其中，第一恒定电压VGH1和第二恒定电压VGH2的大小相等。
其中，第一恒定电压VGH1大于第二恒定电压VGH2。
其中，第一至第十二薄膜晶体管T1~T12均为P型薄膜晶体管。
其中，第一至第十二薄膜晶体管T1~T12的控制端均为栅极。
其中，第一薄膜晶体管T1的漏极连接第一时钟信号XCK且源极连接第一节点Qn，第二薄膜晶体管T2的漏极连接第二时钟信号CK和且源极连接第一节点Qn，第三薄膜晶体管T3的第一通路端为漏极且其第二通路端为源极，第四薄膜晶体管T4的第一通路端为漏极且其第二通路端为源极，第五薄膜晶体管T5的漏极连接第三薄膜晶体管T3的第二通路端，第五薄膜晶体管T5的源极连接第一恒定电压，第六薄膜晶体管T6的漏极连接第四薄膜晶体管T4的第二通路端，第六薄膜晶体管T6的源极连接第一恒定电压VGH1，第七薄膜晶体管T7的漏极连接第一节点Qn且其源极连接第二恒定电压VGH2，第八薄膜晶体管T8的第一通路端为漏极且其第二通路端为其源极，第九薄膜晶体管T9的漏极连接第二节点Pn，第九薄膜晶体管T9的源极连接第二恒定电压VGH2，第十薄膜晶体管T10的第一通路端为漏极且其第二通路端为其源极，第十一薄膜晶体管T11的第一通路端为漏极且其第二通路端为其源极，第十一薄膜晶体管T11的第一通路端为漏极且其第二通路端为其源极。
为解决上述技术问题，本发明采用的又一个技术方案是：提供一种液晶显示装置包括GOA扫描电路，GOA扫描电路包括级联的多个GOA电路单元，第n级（N≥n≥1，且n为正整数）GOA电路单元包括：正反向扫描模块和输出模块，正反向扫描模块包括第一薄膜晶体管T1和第二薄膜晶体管T2，第一薄膜晶体管T1的两个通路端分别连接第一时钟信号XCK和第一节点Qn，第二薄膜晶体管T2的两个通路端分别连接第二时钟信号CK和第一节点Qn，第一薄膜晶体管T1的控制端连接上一级GOA电路单元的级传信号STn-1，第二薄膜晶体管T2的控制端连接下一级GOA电路单元的级传信号STn+1，其中，第1级GOA电路单元中的第一薄膜晶体管T1的控制端连接正向扫描触发信号STV1，第N级GOA电路单元中的第二薄膜晶体管T2的控制端连接反向扫描触发信号STV2；输出模块与第一节点Qn连接且用于根据第一节点Qn的电位输出本级GOA电路单元的级传信号STn和输出本级GOA电路单元的扫描信号Gn。
其中，输出模块包括第三薄膜晶体管T3、第四薄膜晶体管T4以及第一电容C1，第三薄膜晶体管T3和第四薄膜晶体管T4的控制端均连接第一节点Qn，第三薄膜晶体管T3的第一通路端连接第二时钟信号CK，第三薄膜晶体管T3的第二通路端用于输出本级GOA电路单元的级传信号STn，第四薄膜晶体管T4的第一通路端连接第二时钟信号CK，第四薄膜晶体管T4的第二通路端用于输出本级GOA电路单元的扫描信号Gn，第一电容C1的两端分别连接第一节点Qn和第三薄膜晶体管T3的第二通路端。
其中，第n级GOA电路单元进一步包括下拉维持模块，下拉维持模块包括第五薄膜晶体管T5、第六薄膜晶体管T6以及第七薄膜晶体管T7，第五薄膜晶体管T5、第六薄膜晶体管T6以及第七薄膜晶体管T7的控制端均连接第二节点Pn，第五薄膜晶体管T5的两个通路端分别连接第三薄膜晶体管T3的第二通路端和第一恒定电压VGH1，第六薄膜晶体管T6的两通路端分别连接第四薄膜晶体管T4的第二通路端和第一恒定电压VGH1，第七薄膜晶体管T7的两个通路端分别连接第一节点Qn和第二恒定电压VGH2。
其中，第n级GOA电路单元进一步包括下拉模块，下拉模块包括第八薄膜晶体管T8和第九薄膜晶体管T9，第八薄膜晶体管T8的第二通路端连接第二恒定电压VGH2，第八薄膜晶体管T8的控制端连接第一节点Qn，第九薄膜晶体管T9的两通路端分别连接第二节点Pn和第二恒定电压，第九薄膜晶体管T9的控制端连接第一节点Qn；第n级GOA电路单元还包括第十薄膜晶体管T10、第十一薄膜晶体管T11、第十二薄膜晶体管T12以及第二电容C2，第十薄膜晶体管T10的第一通路端连接第二时钟信号CK且其第二通路端连接第十一薄膜晶体管T11的第一通路端，第十一薄膜晶体管T11的第二通路端连接第二节点Pn且其控制端连接第二时钟信号CK，第十薄膜晶体管T10的控制端连接第十二薄膜晶体管T12的第二通路端，第十二薄膜晶体管T12的第一通路端和控制端均连接第一时钟信号XCK且其第二通路端连接第二电容C2的第一端以及第八薄膜晶体管T8的第一通路端，第二电容C2的第二端连接第二恒定电压VGH2。
其中，第一恒定电压VGH1和第二恒定电压VGH2的大小相等。
其中，第一恒定电压VGH1大于第二恒定电压VGH2。
其中，第一至第十二薄膜晶体管T1~T12均为P型薄膜晶体管。
其中，第一至第十二薄膜晶体管T1~T12的控制端均为栅极。
本发明的有益效果是：区别于现有技术的情况，本发明通过设置正反向扫描模块包括第一薄膜晶体管T1和第二薄膜晶体管T2，第一薄膜晶体管T1的两个通路端分别连接第一时钟信号XCK和第一节点Qn，第二薄膜晶体管T2的两个通路端分别连接第二时钟信号CK和第一节点Qn，第一薄膜晶体管T1的控制端连接上一级GOA电路单元的级传信号STn-1，第二薄膜晶体管T2的控制端连接下一级GOA电路单元的级传信号STn+1，从而能够减少GOA扫描电路所需的信号线和薄膜晶体管的数量，利于窄边框设计。
【附图说明】
图1是本发明优选实施例的GOA扫描电路的第n级扫描电路单元的电路示意图；
图2是本发明GOA扫描电路的实施例的结构示意图；
图3是GOA扫描电路工作时各信号线的时序图；
图4是本发明液晶显示装置的示意图。
【具体实施方式】
下面结合附图和实施例对本发明进行详细的说明。
参阅图1，图1是本发明优选实施例的GOA扫描电路的第n级扫描电路单元的电路示意图。在本实施例中，GOA扫描电路包括级联的多个GOA电路单元，第n级（N≥n≥1，且n为正整数）GOA电路单元包括：正反向扫描模块10和输出模块11，正反向扫描模块10包括第一薄膜晶体管T1和第二薄膜晶体管T2，第一薄膜晶体管T1的两个通路端分别连接第一时钟信号XCK和第一节点Qn，第二薄膜晶体管T2的两个通路端分别连接第二时钟信号CK和第一节点Qn，第一薄膜晶体管T1的控制端连接上一级GOA电路单元的级传信号STn-1，第二薄膜晶体管T2的控制端连接下一级GOA电路单元的级传信号STn+1，其中，第1级GOA电路单元中的第一薄膜晶体管T1的控制端连接正向扫描触发信号STV1，第N级GOA电路单元中的第二薄膜晶体管T2的控制端连接反向扫描触发信号STV2；输出模块与第一节点Qn连接且用于根据第一节点Qn的电位输出本级GOA电路单元的级传信号STn和输出本级GOA电路单元的扫描信号Gn。在正向扫描时，从第1级到第N级GOA电路单元的顺序依次向对应的像素单元提供扫描信号G1~GN，反向扫描时，从第N级到第1级GOA电路单元的顺序依次向对应的像素单元提供扫描信号GN~G1。
优选地，输出模块11包括第三薄膜晶体管T3、第四薄膜晶体管T4以及第一电容C1，第三薄膜晶体管T3和第四薄膜晶体管T4的控制端均连接第一节点Qn，第三薄膜晶体管T3的第一通路端连接第二时钟信号CK，第三薄膜晶体管T3的第二通路端用于输出本级GOA电路单元的级传信号STn，第四薄膜晶体管T4的第一通路端连接第二时钟信号CK，第四薄膜晶体管T4的第二通路端用于输出本级GOA电路单元的扫描信号Gn，第一电容C1的两端分别连接第一节点Qn和第三薄膜晶体管T3的第二通路端。
优选地，第n级GOA电路单元进一步包括下拉维持模块12，下拉维持模块12包括第五薄膜晶体管T5、第六薄膜晶体管T6以及第七薄膜晶体管T7，第五薄膜晶体管T5、第六薄膜晶体管T6以及第七薄膜晶体管T7的控制端均连接第二节点Pn，第五薄膜晶体管T5的两个通路端分别连接第三薄膜晶体管T3的第二通路端和第一恒定电压VGH1，第六薄膜晶体管T6的两通路端分别连接第四薄膜晶体管T4的第二通路端和第一恒定电压VGH1，第七薄膜晶体管T7的两个通路端分别连接第一节点Qn和第二恒定电压VGH2。
优选地，第n级GOA电路单元进一步包括下拉模块13，下拉模块13包括第八薄膜晶体管T8和第九薄膜晶体管T9，第八薄膜晶体管T8的第二通路端连接第二恒定电压VGH2，第八薄膜晶体管T8的控制端连接第一节点Qn，第九薄膜晶体管T9的两通路端分别连接第二节点Pn和第二恒定电压VGH2，第九薄膜晶体管T9的控制端连接第一节点Qn；第n级GOA电路单元还包括第十薄膜晶体管T10、第十一薄膜晶体管T11、第十二薄膜晶体管T12以及第二电容C2，第十薄膜晶体管T10的第一通路端连接第二时钟信号CK且其第二通路端连接第十一薄膜晶体管T11的第一通路端，第十一薄膜晶体管T11的第二通路端连接第二节点Pn且其控制端连接第二时钟信号CK，第十薄膜晶体管T10的控制端连接第十二薄膜晶体管T12的第二通路端，第十二薄膜晶体管T12的第一通路端和控制端均连接第一时钟信号XCK且其第二通路端连接第二电容C2的第一端以及第八薄膜晶体管T8的第一通路端，第二电容C2的第二端连接第二恒定电压VGH2。
优选地，第一恒定电压VGH1和第二恒定电压VGH2的大小相等，第一恒定电压VGH1和第二恒定电压VGH2可以是连接同一信号线VGH。在其他实施例中，第一恒定电压VGH1可以大于第二恒定电压VGH2，以保持在非输出期间第一薄膜晶体管T1的漏极与源极之间的压差Vgs>0，从而减小漏电。
优选地，第一至第十二薄膜晶体管T1~T12均为P型薄膜晶体管。
优选地，第一至第十二薄膜晶体管T1~T12的控制端均为栅极。
优选地，第一薄膜晶体管T1的漏极连接第一时钟信号XCK且源极连接第一节点Qn，第二薄膜晶体管T2的漏极连接第二时钟信号CK和且源极连接第一节点Qn，第三薄膜晶体管T3的第一通路端为漏极且其第二通路端为源极，第四薄膜晶体管T4的第一通路端为漏极且其第二通路端为源极，第五薄膜晶体管T5的漏极连接第三薄膜晶体管T3的第二通路端，第五薄膜晶体管T5的源极连接第一恒定电压VGH1，第六薄膜晶体管T6的漏极连接第四薄膜晶体管T4的第二通路端，第六薄膜晶体管T6的源极连接第一恒定电压VGH1，第七薄膜晶体管T7的漏极连接第一节点Qn且其源极连接第二恒定电压VGH2，第八薄膜晶体管T8的第一通路端为漏极且其第二通路端为其源极，第九薄膜晶体管T9的漏极连接第二节点Pn，第九薄膜晶体管T9的源极连接第二恒定电压VGH2，第十薄膜晶体管T10的第一通路端为漏极且其第二通路端为其源极，第十一薄膜晶体管T11的第一通路端为漏极且其第二通路端为其源极，第十一薄膜晶体管T11的第一通路端为漏极且其第二通路端为其源极。
优选地，第一时钟信号XCK与第二时钟信号CK反相。
下面结合上述实施例对本发明GOA扫描电路的原理进行说明。以第1级GOA电路单元和第2级GOA电路单元且为正向扫描时为例进行说明。
第一阶段：当其正向扫描时正向扫描触发信号STV1打开第一薄膜晶体管T1，此时第一级GOA电路单元的第一薄膜晶体管T1的漏极连接的第一时钟信号XCK所对应电位为低电位。第一薄膜晶体管T1打开，第二薄膜晶体管T2关闭，第一时钟信号XCK拉低第一节点Q1点到低电位，第三薄膜晶体管T3和第四薄膜晶体管T4打开；第1级GOA电路单元的级传信号ST1和第1级GOA电路单元的扫描信号G1均输出高电位，第八薄膜晶体管T8和第九薄膜晶体管T9打开，第二节点P1点电位抬高，第七薄膜晶体管T7、第五薄膜晶体管T5和第六薄膜晶体管T6关闭，第一节点Q1点保持低电位。
第二阶段：由于第一阶段中ST1和G1输出高电位，通过电容C1，Q1点耦合到更低电位，第三薄膜晶体管T3和第四薄膜晶体管T4有较大的开态电流，而第二时钟信号CK在第二阶段为低电位因此G1输出低电位，驱动对应的像素单元（G1输出的低电位使像素单元中的薄膜晶体管开启从而数据线为像素单元中的液晶电容充电），而第二时钟信号CK在第二阶段为低电位因此ST1输出低电位，同时ST1打开第2级GOA电路单元的第一薄膜晶体管T1，第一时钟信号XCK通过第2级GOA电路单元的第一薄膜晶体管T1对第2级的第一节点Q2点充电，下一阶段第一时钟信号XCK翻转时，第二级GOA电路单元的Q2点拉低，驱动第2级GOA电路单元，原理与上述过程一致。
第三阶段：ST2打开第1级GOA单元的第二薄膜晶体管T2，由于第三阶段第二时钟信号CK为高电位，第一节点Q1点电位抬高，第三薄膜晶体管T3和第四薄膜晶体管T4关闭，第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7打开。
第四阶段：第二时钟信号CK通过第十薄膜晶体管T10和第十一薄膜晶体管T11对第二节点P1点充电，第二节点P1点在一帧剩余时间保持低电位，第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7打开保持Q1点和G1点为高电位（G1输出的高电位使像素单元中的薄膜晶体管关闭，液晶电容使像素电极的电位得以保持），对应像素单元电位得以保持。
依次类推，ST2驱动第2级GOA电路单元，与上述过程类似，此处不再赘述。依次类推STn驱动第n+1级GOA电路单元，与上述过程类似，逐级传递至第N级GOA电路单元。
类似的，反向扫描的时STV2先打开第N级GOA电路单元的T2，此时T2的漏极接的第二时钟信号CK为低电位，QN点为低电位，打开第三薄膜晶体管T3和第四薄膜晶体管T4。具过程与上述过程类似，此处不再赘述，STN驱动第N-1级GOA电路单元，STN-1驱动第N-2级GOA电路单元，直至传递至第1级GOA电路单元。
请进一步参阅图2，图2是本发明GOA扫描电路的实施例的结构示意图。在本实施例中，第一恒定电压VGH1和第二恒定电压VGH2的大小相等，由同一信号线VGH提供。由于正反向扫描模块包括第一薄膜晶体管T1和第二薄膜晶体管T2，第一薄膜晶体管T1的两个通路端分别连接第一时钟信号XCK和第一节点Qn，第二薄膜晶体管T2的两个通路端分别连接第二时钟信号CK和第一节点Qn，第一薄膜晶体管T1的控制端连接上一级GOA电路单元的级传信号STn-1，第二薄膜晶体管T2的控制端连接下一级GOA电路单元的级传信号STn+1，从而仅通过一组时钟信号第一时钟信号XCK和第二时钟信号CK以及正向扫描触发信号STV1和反向扫描触发信号STV2即可以实现正反向扫描的功能，具体的原理请参见上文所述的GOA扫描电路的原理说明。相比现有的正反向扫描功能的GOA扫描电路需要两组时钟信号的情况，可以减少信号线，且通过这种方式实现的GOA扫描电路，其采用的薄膜晶体管数量相比现有的具有正反向扫描功能的GOA扫描电路的少。如图2所示，GOA扫描电路运用的信号线有正向扫描触发信号STV1、反向扫描触发信号STV2、第一时钟信号XCK以及第二时钟信号CK，需要的信号线较少。
请进一步参阅图3，图3是GOA扫描电路工作时各信号线的时序图。如图3所示，第一时钟信号XCK与第二时钟信号CK反相，即在任意时刻二者电位均相反。正向扫描触发信号STV1为低电位时触发正向扫描，方向扫描信号STV2为低电位时触发反向扫描。结合上文中所述的GOA扫描电路的原理，仍然以第1级GOA电路单元和第2级GOA电路单元且为正向扫描时为例进行说明。如图3所示在正向扫描时，如前所述，在第一阶段，正向扫描触发信号STV1为低电位，第一时钟信号XCK为低电位，第二时钟信号CK为高电位，第一节点Q1为低电位，G1为高电位，G2为高电位；在第二阶段，第一时钟信号XCK为高电位，第二时钟信号CK为低电位，第一节点Q1为比其在第一阶段时更低的电位，G1为低电位，G2为高电位；在第三阶段，第一时钟信号XCK为低电位，第二时钟信号CK为高电位，第一节点Q1为高电位，G1为高电位，G2为低电位；在第四阶段，第一时钟信号XCK为高电位，第二时钟信号CK为低电位，第一节点Q1和G1为高电位。其中，在第二阶段，如上文所述，ST1打开第2级GOA电路单元的第一薄膜晶体管T1，第一时钟信号XCK通过第2级GOA电路单元的第一薄膜晶体管T1对第2级的第一节点Q2点充电，下一阶段（即第三阶段）第一时钟信号XCK翻转时，第二级GOA电路单元的Q2点拉低，驱动第2级GOA电路单元，原理与上述过程一致。如图3所示依次从第1级到第N级GOA电路单元，在每次时钟翻转时均有一个GOA电路单元输出Gn为低电平。类似的，反向扫描的时STV2先打开第N级GOA电路单元的T2，此时T2的漏极接的第二时钟信号CK为低电位，QN点为低电位，打开第三薄膜晶体管T3和第四薄膜晶体管T4。具过程与上述过程类似，此处不再赘述，STN驱动第N-1级GOA电路单元，STN-1驱动第N-2级GOA电路单元，直至传递至第1级GOA电路单元，在每次时钟翻转时均有一个GOA电路单元输出Gn为低电平。
请进一步参阅图4，图4是本发明液晶显示装置的示意图。在本实施例中，液晶显示装置包括液晶面板1和位于液晶面板1一侧的GOA扫描电路2，其中该GOA扫描电路2为上述任一实施例所述的GOA扫描电路。
区别于现有技术的情况，本发明通过设置正反向扫描模块包括第一薄膜晶体管T1和第二薄膜晶体管T2，第一薄膜晶体管T1的两个通路端分别连接第一时钟信号XCK和第一节点Qn，第二薄膜晶体管T2的两个通路端分别连接第二时钟信号CK和第一节点Qn，第一薄膜晶体管T1的控制端连接上一级GOA电路单元的级传信号STn-1，第二薄膜晶体管T2的控制端连接下一级GOA电路单元的级传信号STn+1，从而能够减少GOA扫描电路所需的信号线和薄膜晶体管的数量，利于窄边框设计。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (20)

  1. 一种GOA扫描电路，其中，所述GOA扫描电路包括级联的多个GOA电路单元，第n级（N≥n≥1，且n为正整数）所述GOA电路单元包括：
    正反向扫描模块，所述正反向扫描模块包括第一薄膜晶体管T1和第二薄膜晶体管T2，所述第一薄膜晶体管T1的两个通路端分别连接第一时钟信号XCK和第一节点Qn，所述第二薄膜晶体管T2的两个通路端分别连接第二时钟信号CK和所述第一节点Qn，所述第一薄膜晶体管T1的控制端连接上一级GOA电路单元的级传信号STn-1，所述第二薄膜晶体管T2的控制端连接下一级所述GOA电路单元的级传信号STn+1，其中，第1级所述GOA电路单元中的所述第一薄膜晶体管T1的控制端连接正向扫描触发信号STV1，第N级所述GOA电路单元中的所述第二薄膜晶体管T2的控制端连接反向扫描触发信号STV2；
    输出模块，所述输出模块与所述第一节点Qn连接且用于根据第一节点Qn的电位输出本级所述GOA电路单元的级传信号STn和输出本级所述GOA电路单元的扫描信号Gn；所述输出模块包括第三薄膜晶体管T3、第四薄膜晶体管T4以及第一电容C1，所述第三薄膜晶体管T3和第四薄膜晶体管T4的控制端均连接所述第一节点Qn，所述第三薄膜晶体管T3的第一通路端连接所述第二时钟信号CK，所述第三薄膜晶体管T3的第二通路端用于输出本级所述GOA电路单元的级传信号STn，所述第四薄膜晶体管T4的第一通路端连接所述第二时钟信号CK，所述第四薄膜晶体管T4的第二通路端用于输出本级所述GOA电路单元的扫描信号Gn，所述第一电容C1的两端分别连接所述第一节点Qn和所述第三薄膜晶体管T3的第二通路端；第一时钟信号XCK与第二时钟信号CK反相。
  2. 根据权利要求1所述的GOA扫描电路，其中，第n级所述GOA电路单元进一步包括下拉维持模块，所述下拉维持模块包括第五薄膜晶体管T5、第六薄膜晶体管T6以及第七薄膜晶体管T7，所述第五薄膜晶体管T5、所述第六薄膜晶体管T6以及所述第七薄膜晶体管T7的控制端均连接所述第二节点Pn，所述第五薄膜晶体管T5的两个通路端分别连接所述第三薄膜晶体管T3的第二通路端和第一恒定电压VGH1，所述第六薄膜晶体管T6的两通路端分别连接所述第四薄膜晶体管T4的第二通路端和所述第一恒定电压VGH1，所述第七薄膜晶体管T7的两个通路端分别连接所述第一节点Qn和第二恒定电压VGH2。
  3. 根据权利2所述的GOA扫描电路，其中，第n级所述GOA电路单元进一步包括下拉模块，所述下拉模块包括第八薄膜晶体管T8和第九薄膜晶体管T9，所述第八薄膜晶体管T8的第二通路端连接所述第二恒定电压，所述第八薄膜晶体管T8的控制端连接所述第一节点Qn，所述第九薄膜晶体管T9的两通路端分别连接所述第二节点Pn和所述第二恒定电压VGH2，所述第九薄膜晶体管T9的控制端连接所述第一节点Qn；第n级所述GOA电路单元还包括第十薄膜晶体管T10、第十一薄膜晶体管T11、第十二薄膜晶体管T12以及第二电容C2，所述第十薄膜晶体管T10的第一通路端连接所述第二时钟信号CK且其第二通路端连接所述第十一薄膜晶体管T11的第一通路端，所述第十一薄膜晶体管T11的第二通路端连接所述第二节点Pn且其控制端连接所述第二时钟信号CK，所述第十薄膜晶体管T10的控制端连接所述第十二薄膜晶体管T12的第二通路端，所述第十二薄膜晶体管T12的第一通路端和控制端均连接所述第一时钟信号XCK且其第二通路端连接所述第二电容C2的第一端以及所述第八薄膜晶体管T8的第一通路端，所述第二电容C2的第二端连接所述第二恒定电压VGH2。
  4. 一种GOA扫描电路，其中，所述GOA扫描电路包括级联的多个GOA电路单元，第n级（N≥n≥1，且n为正整数）所述GOA电路单元包括：
    正反向扫描模块，所述正反向扫描模块包括第一薄膜晶体管T1和第二薄膜晶体管T2，所述第一薄膜晶体管T1的两个通路端分别连接第一时钟信号XCK和第一节点Qn，所述第二薄膜晶体管T2的两个通路端分别连接第二时钟信号CK和所述第一节点Qn，所述第一薄膜晶体管T1的控制端连接上一级GOA电路单元的级传信号STn-1，所述第二薄膜晶体管T2的控制端连接下一级所述GOA电路单元的级传信号STn+1，其中，第1级所述GOA电路单元中的所述第一薄膜晶体管T1的控制端连接正向扫描触发信号STV1，第N级所述GOA电路单元中的所述第二薄膜晶体管T2的控制端连接反向扫描触发信号STV2；
    输出模块，所述输出模块与所述第一节点Qn连接且用于根据第一节点Qn的电位输出本级所述GOA电路单元的级传信号STn和输出本级所述GOA电路单元的扫描信号Gn。
  5. 根据权利要求4所述的GOA扫描电路，其中，所述输出模块包括第三薄膜晶体管T3、第四薄膜晶体管T4以及第一电容C1，所述第三薄膜晶体管T3和第四薄膜晶体管T4的控制端均连接所述第一节点Qn，所述第三薄膜晶体管T3的第一通路端连接所述第二时钟信号CK，所述第三薄膜晶体管T3的第二通路端用于输出本级所述GOA电路单元的级传信号STn，所述第四薄膜晶体管T4的第一通路端连接所述第二时钟信号CK，所述第四薄膜晶体管T4的第二通路端用于输出本级所述GOA电路单元的扫描信号Gn，所述第一电容C1的两端分别连接所述第一节点Qn和所述第三薄膜晶体管T3的第二通路端。
  6. 根据权利要求5所述的GOA扫描电路，其中，第n级所述GOA电路单元进一步包括下拉维持模块，所述下拉维持模块包括第五薄膜晶体管T5、第六薄膜晶体管T6以及第七薄膜晶体管T7，所述第五薄膜晶体管T5、所述第六薄膜晶体管T6以及所述第七薄膜晶体管T7的控制端均连接所述第二节点Pn，所述第五薄膜晶体管T5的两个通路端分别连接所述第三薄膜晶体管T3的第二通路端和第一恒定电压VGH1，所述第六薄膜晶体管T6的两通路端分别连接所述第四薄膜晶体管T4的第二通路端和所述第一恒定电压VGH1，所述第七薄膜晶体管T7的两个通路端分别连接所述第一节点Qn和第二恒定电压VGH2。
  7. 根据权利6所述的GOA扫描电路，其中，第n级所述GOA电路单元进一步包括下拉模块，所述下拉模块包括第八薄膜晶体管T8和第九薄膜晶体管T9，所述第八薄膜晶体管T8的第二通路端连接所述第二恒定电压，所述第八薄膜晶体管T8的控制端连接所述第一节点Qn，所述第九薄膜晶体管T9的两通路端分别连接所述第二节点Pn和所述第二恒定电压VGH2，所述第九薄膜晶体管T9的控制端连接所述第一节点Qn；第n级所述GOA电路单元还包括第十薄膜晶体管T10、第十一薄膜晶体管T11、第十二薄膜晶体管T12以及第二电容C2，所述第十薄膜晶体管T10的第一通路端连接所述第二时钟信号CK且其第二通路端连接所述第十一薄膜晶体管T11的第一通路端，所述第十一薄膜晶体管T11的第二通路端连接所述第二节点Pn且其控制端连接所述第二时钟信号CK，所述第十薄膜晶体管T10的控制端连接所述第十二薄膜晶体管T12的第二通路端，所述第十二薄膜晶体管T12的第一通路端和控制端均连接所述第一时钟信号XCK且其第二通路端连接所述第二电容C2的第一端以及所述第八薄膜晶体管T8的第一通路端，所述第二电容C2的第二端连接所述第二恒定电压VGH2。
  8. 根据权利要求7所述的GOA扫描电路，其中，所述第一恒定电压VGH1和第二恒定电压VGH2的大小相等。
  9. 根据权利要求7所述的GOA扫描电路，其中，所述第一恒定电压VGH1大于所述第二恒定电压VGH2。
  10. 根据权利要求7所述的GOA扫描电路，其中，所述第一至第十二薄膜晶体管T1~T12均为P型薄膜晶体管。
  11. 根据权利要求7所述的GOA扫描电路，其中，所述第一至第十二薄膜晶体管T1~T12的控制端均为栅极。
  12. 根据权利要求11所述的GOA扫描电路，其中，所述第一薄膜晶体管T1的漏极连接第一时钟信号XCK且源极连接第一节点Qn，所述第二薄膜晶体管T2的漏极连接第二时钟信号CK和且源极连接所述第一节点Qn，所述第三薄膜晶体管T3的第一通路端为漏极且其第二通路端为源极，所述第四薄膜晶体管T4的第一通路端为漏极且其第二通路端为源极，所述第五薄膜晶体管T5的漏极连接所述第三薄膜晶体管T3的第二通路端，所述第五薄膜晶体管T5的源极连接所述第一恒定电压，所述第六薄膜晶体管T6的漏极连接所述第四薄膜晶体管T4的第二通路端，所述第六薄膜晶体管T6的源极连接所述第一恒定电压VGH1，所述第七薄膜晶体管T7的漏极连接所述第一节点Qn且其源极连接所述第二恒定电压VGH2，所述第八薄膜晶体管T8的第一通路端为漏极且其第二通路端为其源极，所述第九薄膜晶体管T9的漏极连接所述第二节点Pn，所述第九薄膜晶体管T9的源极连接所述第二恒定电压VGH2，所述第十薄膜晶体管T10的第一通路端为漏极且其第二通路端为其源极，所述第十一薄膜晶体管T11的第一通路端为漏极且其第二通路端为其源极，所述第十一薄膜晶体管T11的第一通路端为漏极且其第二通路端为其源极。
  13. 一种液晶显示装置，其中，所述液晶显示装置包括GOA扫描电路，所述GOA扫描电路包括级联的多个GOA电路单元，第n级（N≥n≥1，且n为正整数）所述GOA电路单元包括：
    正反向扫描模块，所述正反向扫描模块包括第一薄膜晶体管T1和第二薄膜晶体管T2，所述第一薄膜晶体管T1的两个通路端分别连接第一时钟信号XCK和第一节点Qn，所述第二薄膜晶体管T2的两个通路端分别连接第二时钟信号CK和所述第一节点Qn，所述第一薄膜晶体管T1的控制端连接上一级GOA电路单元的级传信号STn-1，所述第二薄膜晶体管T2的控制端连接下一级所述GOA电路单元的级传信号STn+1，其中，第1级所述GOA电路单元中的所述第一薄膜晶体管T1的控制端连接正向扫描触发信号STV1，第N级所述GOA电路单元中的所述第二薄膜晶体管T2的控制端连接反向扫描触发信号STV2；
    输出模块，所述输出模块与所述第一节点Qn连接且用于根据第一节点Qn的电位输出本级所述GOA电路单元的级传信号STn和输出本级所述GOA电路单元的扫描信号Gn。
  14. 根据权利要求13所述的液晶显示装置，其中，所述输出模块包括第三薄膜晶体管T3、第四薄膜晶体管T4以及第一电容C1，所述第三薄膜晶体管T3和第四薄膜晶体管T4的控制端均连接所述第一节点Qn，所述第三薄膜晶体管T3的第一通路端连接所述第二时钟信号CK，所述第三薄膜晶体管T3的第二通路端用于输出本级所述GOA电路单元的级传信号STn，所述第四薄膜晶体管T4的第一通路端连接所述第二时钟信号CK，所述第四薄膜晶体管T4的第二通路端用于输出本级所述GOA电路单元的扫描信号Gn，所述第一电容C1的两端分别连接所述第一节点Qn和所述第三薄膜晶体管T3的第二通路端。
  15. 根据权利要求14所述的液晶显示装置，其中，第n级所述GOA电路单元进一步包括下拉维持模块，所述下拉维持模块包括第五薄膜晶体管T5、第六薄膜晶体管T6以及第七薄膜晶体管T7，所述第五薄膜晶体管T5、所述第六薄膜晶体管T6以及所述第七薄膜晶体管T7的控制端均连接所述第二节点Pn，所述第五薄膜晶体管T5的两个通路端分别连接所述第三薄膜晶体管T3的第二通路端和第一恒定电压VGH1，所述第六薄膜晶体管T6的两通路端分别连接所述第四薄膜晶体管T4的第二通路端和所述第一恒定电压VGH1，所述第七薄膜晶体管T7的两个通路端分别连接所述第一节点Qn和第二恒定电压VGH2。
  16. 根据权利15所述的液晶显示装置，其中，第n级所述GOA电路单元进一步包括下拉模块，所述下拉模块包括第八薄膜晶体管T8和第九薄膜晶体管T9，所述第八薄膜晶体管T8的第二通路端连接所述第二恒定电压，所述第八薄膜晶体管T8的控制端连接所述第一节点Qn，所述第九薄膜晶体管T9的两通路端分别连接所述第二节点Pn和所述第二恒定电压VGH2，所述第九薄膜晶体管T9的控制端连接所述第一节点Qn；第n级所述GOA电路单元还包括第十薄膜晶体管T10、第十一薄膜晶体管T11、第十二薄膜晶体管T12以及第二电容C2，所述第十薄膜晶体管T10的第一通路端连接所述第二时钟信号CK且其第二通路端连接所述第十一薄膜晶体管T11的第一通路端，所述第十一薄膜晶体管T11的第二通路端连接所述第二节点Pn且其控制端连接所述第二时钟信号CK，所述第十薄膜晶体管T10的控制端连接所述第十二薄膜晶体管T12的第二通路端，所述第十二薄膜晶体管T12的第一通路端和控制端均连接所述第一时钟信号XCK且其第二通路端连接所述第二电容C2的第一端以及所述第八薄膜晶体管T8的第一通路端，所述第二电容C2的第二端连接所述第二恒定电压VGH2。
  17. 根据权利要求16所述的液晶显示装置，其中，所述第一恒定电压VGH1和第二恒定电压VGH2的大小相等。
  18. 根据权利要求16所述的液晶显示装置，其中，所述第一恒定电压VGH1大于所述第二恒定电压VGH2。
  19. 根据权利要求16所述的液晶显示装置，其中，所述第一至第十二薄膜晶体管T1~T12均为P型薄膜晶体管。
  20. 根据权利要求16所述的液晶显示装置，其中，所述第一至第十二薄膜晶体管T1~T12的控制端均为栅极。
PCT/CN2015/089432 2015-08-17 2015-09-11 液晶显示装置及其goa扫描电路 WO2017028350A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/787,033 US9799294B2 (en) 2015-08-17 2015-09-11 Liquid crystal display device and GOA scanning circuit of the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201510504757.9A CN105047155B (zh) 2015-08-17 2015-08-17 液晶显示装置及其goa扫描电路
CN201510504757.9 2015-08-17

Publications (1)

Publication Number Publication Date
WO2017028350A1 true WO2017028350A1 (zh) 2017-02-23

Family

ID=54453645

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2015/089432 WO2017028350A1 (zh) 2015-08-17 2015-09-11 液晶显示装置及其goa扫描电路

Country Status (3)

Country Link
US (1) US9799294B2 (zh)
CN (1) CN105047155B (zh)
WO (1) WO2017028350A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304008B (zh) * 2015-11-18 2018-10-30 深圳市华星光电技术有限公司 栅极驱动器及具有该栅极驱动器的触控面板
CN105448258B (zh) * 2015-12-25 2019-01-04 上海中航光电子有限公司 栅极驱动器以及显示面板
CN106448599B (zh) * 2016-10-25 2019-11-19 南京华东电子信息科技股份有限公司 正反向扫描栅极驱动电路
CN107403610B (zh) * 2017-09-21 2019-10-11 武汉华星光电半导体显示技术有限公司 一种扫描goa电路
CN107633799A (zh) * 2017-10-13 2018-01-26 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
CN110085160B (zh) * 2019-04-04 2020-09-01 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN111326097B (zh) * 2020-04-07 2021-12-03 武汉华星光电技术有限公司 Goa电路及显示面板
CN112071250B (zh) * 2020-09-04 2021-11-02 深圳市华星光电半导体显示技术有限公司 Goa电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100201668A1 (en) * 2009-02-11 2010-08-12 Gwang-Bum Ko Gate Drive Circuit and Display Apparatus Having the Same
CN101894588A (zh) * 2010-01-11 2010-11-24 友达光电股份有限公司 双向移位寄存器及其驱动方法
CN102982777A (zh) * 2012-12-07 2013-03-20 京东方科技集团股份有限公司 显示装置的栅极驱动电路、开关控制电路及移位寄存器
CN104112421A (zh) * 2014-04-10 2014-10-22 友达光电股份有限公司 栅极驱动电路及移位寄存器
CN104376824A (zh) * 2014-11-13 2015-02-25 深圳市华星光电技术有限公司 用于液晶显示的goa电路及液晶显示装置
CN104537991A (zh) * 2014-12-30 2015-04-22 深圳市华星光电技术有限公司 正反向扫描的栅极驱动电路
CN104766576A (zh) * 2015-04-07 2015-07-08 深圳市华星光电技术有限公司 基于p型薄膜晶体管的goa电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050079718A (ko) * 2004-02-06 2005-08-11 삼성전자주식회사 시프트 레지스터와 이를 갖는 표시 장치
TWI402814B (zh) * 2009-01-16 2013-07-21 Chunghwa Picture Tubes Ltd 可抑制臨界電壓漂移之閘極驅動電路
KR101573460B1 (ko) * 2009-04-30 2015-12-02 삼성디스플레이 주식회사 게이트 구동회로
KR101992889B1 (ko) * 2012-08-08 2019-06-25 엘지디스플레이 주식회사 쉬프트 레지스터
TWI475538B (zh) * 2012-08-29 2015-03-01 Giantplus Technology Co Ltd 雙向掃描驅動電路
CN104050935B (zh) 2013-03-11 2016-12-28 瀚宇彩晶股份有限公司 移位寄存器、双向移位暂存装置及应用其的液晶显示面板
KR102187771B1 (ko) * 2014-03-13 2020-12-08 삼성디스플레이 주식회사 게이트 드라이버 및 이를 포함하는 표시 장치
CN104409054B (zh) * 2014-11-03 2017-02-15 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管goa电路
CN104575436B (zh) 2015-02-06 2017-04-05 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100201668A1 (en) * 2009-02-11 2010-08-12 Gwang-Bum Ko Gate Drive Circuit and Display Apparatus Having the Same
CN101894588A (zh) * 2010-01-11 2010-11-24 友达光电股份有限公司 双向移位寄存器及其驱动方法
CN102982777A (zh) * 2012-12-07 2013-03-20 京东方科技集团股份有限公司 显示装置的栅极驱动电路、开关控制电路及移位寄存器
CN104112421A (zh) * 2014-04-10 2014-10-22 友达光电股份有限公司 栅极驱动电路及移位寄存器
CN104376824A (zh) * 2014-11-13 2015-02-25 深圳市华星光电技术有限公司 用于液晶显示的goa电路及液晶显示装置
CN104537991A (zh) * 2014-12-30 2015-04-22 深圳市华星光电技术有限公司 正反向扫描的栅极驱动电路
CN104766576A (zh) * 2015-04-07 2015-07-08 深圳市华星光电技术有限公司 基于p型薄膜晶体管的goa电路

Also Published As

Publication number Publication date
CN105047155A (zh) 2015-11-11
CN105047155B (zh) 2017-07-07
US9799294B2 (en) 2017-10-24
US20170162154A1 (en) 2017-06-08

Similar Documents

Publication Publication Date Title
WO2017028350A1 (zh) 液晶显示装置及其goa扫描电路
KR101143004B1 (ko) 시프트 레지스터 및 이를 포함하는 표시 장치
CN105807518B (zh) 液晶显示面板
WO2018072304A1 (zh) Goa驱动电路及液晶显示装置
WO2017012160A1 (zh) 降低功耗的goa电路
WO2016155052A1 (zh) Cmos栅极驱动电路
WO2018072303A1 (zh) Goa驱动电路及液晶显示装置
WO2015021660A1 (zh) 阵列基板及液晶显示装置
KR101769400B1 (ko) 게이트 구동 장치 및 이를 포함하는 표시 장치
WO2016161694A1 (zh) 基于p型薄膜晶体管的goa电路
WO2015165124A1 (zh) 用于窄边框液晶显示器的栅极驱动器
WO2018072287A1 (zh) 一种像素结构及液晶显示面板
WO2002065062A2 (en) Shift register and liquid crystal display using the same
CN101377595B (zh) 液晶显示器栅极驱动装置
WO2016165162A1 (zh) 一种goa电路及液晶显示器
WO2019200820A1 (zh) 液晶显示装置及其驱动方法
US10861367B2 (en) Drive method for display panel
US11276362B2 (en) TFT array substrate and display panel
WO2018223519A1 (zh) Goa驱动电路及液晶显示器
WO2019010810A1 (zh) 一种goa电路及液晶显示器
KR20160017390A (ko) 디스플레이 장치의 게이트 드라이버
WO2019010816A1 (zh) 一种goa电路及液晶显示器
WO2017054264A1 (zh) 一种goa电路及液晶显示器
WO2020113692A1 (zh) 阵列基板行驱动电路及显示装置
WO2018126510A1 (zh) 一种阵列基板及显示装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 14787033

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15901554

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15901554

Country of ref document: EP

Kind code of ref document: A1