CN113129803A - 驱动电路 - Google Patents
驱动电路 Download PDFInfo
- Publication number
- CN113129803A CN113129803A CN202110453575.9A CN202110453575A CN113129803A CN 113129803 A CN113129803 A CN 113129803A CN 202110453575 A CN202110453575 A CN 202110453575A CN 113129803 A CN113129803 A CN 113129803A
- Authority
- CN
- China
- Prior art keywords
- switch
- shift register
- terminal
- input terminal
- electrically coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 241000764238 Isis Species 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Shift Register Type Memory (AREA)
Abstract
一种驱动电路，包含多个移位暂存器、第一开关、第二开关以及第三开关。多个位暂存器按序串联，多个移位暂存器各自具有一输入端以及一输出端。第一开关耦接于一起始信号输入端与多个移位暂存器其中一第1个移位暂存器的该输入端之间。第二开关耦接于起始信号输入端与多个移位暂存器其中一第X个移位暂存器的该输入端之间，其中X为2以上的正整数。第三开关耦接于第X个移位暂存器的输入端与一第X‑1个移位暂存器的输出端之间。
Description
技术领域
本公开涉及一种驱动电路，特别涉及一种在指定区间扫描的驱动电路。
背景技术
现今的电子装置(例如，智能手表、智能手机笔记本电脑、等等)通常会包含显示面板供使用者浏览信息。对于显示静态画面时可以不更新显示面板中的像素的像素内存器(memory in pixel；MIP)而言，若只是更新部分显示区域而对显示面板中全部的像素阵列扫描并输入数据信号会增加功耗。
发明内容
本公开文件提供一种驱动电路，包含多个移位暂存器、第一开关、第二开关以及第三开关。该些移位暂存器按序串联，且该些移位暂存器各自具有一输入端以及一输出端。第一开关耦接于一起始信号输入端与该些移位暂存器其中一第1个移位暂存器的该输入端之间。第二开关耦接于该起始信号输入端与该些移位暂存器其中一第X个移位暂存器的该输入端之间，其中X为2以上的正整数。第三开关耦接于该第X个移位暂存器的该输入端与一第X-1个移位暂存器的该输出端之间。
本公开文件提供另一种驱动电路包含多个移位暂存器、多个第一开关、多个第二开关以及多个第三开关。该些移位暂存器按序串联，且该些移位暂存器各自具有一输入端以及一输出端。多个第一开关分别对应该些移位暂存器，其中一第X个第一开关耦接于一起始信号输入端与该些移位暂存器其中一第X个移位暂存器的一输入端之间。多个第二开关分别对应该些移位暂存器，其中一第X个第二开关耦接于该些移位暂存器其中该第X个移位暂存器的该输入端之间与一第(X-1)个移位暂存器的一输出端之间。多个第三开关分别对应该些移位暂存器，其中一第X个第三开关耦接于该些移位暂存器其中该第X个移位暂存器的该输出端之间与一第X+1个移位暂存器的一输入端之间，其中X为2以上的正整数。
本公开文件提供再一种驱动电路，包含多个移位暂存器、多个第一开关、多个第二开关以及多个第三开关。该些移位暂存器按序串联，且该些移位暂存器各自具有一输入端以及一输出端。多个第一开关其中一个第一开关耦接于一起始信号输入端与该些移位暂存器其中第X个移位暂存器的该输入端之间。多个第一开关其中一个第二开关耦接于该些移位暂存器其中第X个移位暂存器的该输入端之间与第X-1个移位暂存器的该输出端之间。多个第三开关其中一个第三开关耦接于该些移位暂存器其中第X个移位暂存器的该输出端之间与第X+1个移位暂存器的该输入端之间，其中X为2以上的正整数。
综上所述，本公开文件提供的驱动电路可以进行指定区间扫描，借此达到减少耗电的效能。
附图说明
为使本公开的上述和其他目的、特征、优点与实施例能更明显易懂，说明书附图的说明如下：
图1为依据本公开文件的一些实施例所示出的显示面板的功能示意图。
图2为依据本公开文件的一些实施例所示出的显示面板的功能示意图。
图3A为依据本公开文件的一些实施例所示出的驱动电路的示意图。
图3B为依据本公开文件的图3A中的驱动电路的信号波形图。
图4为依据本公开文件的一些实施例所示出的驱动电路的示意图。
图5为依据本公开文件的一些实施例所示出的驱动电路的示意图。
图6为依据本公开文件的一些实施例所示出的驱动电路的示意图。
图7为依据本公开文件的另一些实施例所示出的显示面板的功能示意图。
附图标记说明：
为使本公开的上述和其他目的、特征、优点与实施例能更明显易懂，所附符号的说明如下：
100,200：显示面板
110：像素阵列
120,120a,120b,120c：驱动电路
130：数据锁存器
G1～Gn：栅极线
SR[1]～SR[n]：移位暂存器
T1_1～T1_n、T2_2～T2_n：开关
T3_1～T3_n-1、T4_1～T4_n-1：开关
STV：起始信号输入端
VL：系统低电压端
具体实施方式
下列是举实施例配合所附图示做详细说明，但所提供的实施例并非用以限制本公开所涵盖的范围，而结构运行的描述非用以限制其执行顺序，任何由元件重新组合的结构，所产生具有均等技术效果的装置，皆为本公开所涵盖的范围。另外，图示仅以说明为目的，并未依照原尺寸作图。为使便于理解，下述说明中相同元件或相似元件将以相同的符号标示来说明。
在全篇说明书与权利要求所使用的用词(terms)，除有特别注明除外，通常具有每个用词使用在此领域中、在此公开的内容中与特殊内容中的平常意义。
此外，在本文中所使用的用词“包含”、“包括”、“具有”、“含有”等等，均为开放性的用语，即意指“包含但不限于”。此外，本文中所使用的“及/或”，包含相关列举项目中一或多个项目的任意一个以及其所有组合。
于本文中，当一元件被称为“耦接”或“耦接”时，可指“电性耦接”或“电性耦接”。“耦接”或“耦接”亦可用以表示二或多个元件间相互搭配操作或互动。此外，虽然本文中使用“第一”、“第二”、…等用语描述不同元件，该用语仅是用以区别以相同技术用语描述的元件或操作。
请参阅图1，图1为依据本公开文件的一些实施例所示出的显示面板100的功能示意图。在图1中，显示面板100包含像素阵列110、驱动电路120以及栅极线G1～Gn。驱动电路120用以驱动像素阵列110中对应于栅极线G1～Gn的像素行中的像素。
请参阅图2，图2为依据本公开文件的一些实施例所示出的显示面板100的功能示意图。在图2中，驱动电路120包含移位暂存器SR[1]～SR[n]，并且移位暂存器SR[1]～SR[n]分别用以提供对应的栅极线G1～Gn相应的栅极驱动信号，使得对应于栅极线G1～Gn的像素行中的像素依据相应的栅极驱动信号开启，以将数据信号写入对应的像素。
请参阅图3A，图3A为依据本公开文件的一些实施例所示出的驱动电路120a的示意图。在图2中的驱动电路120可以由图3A中的驱动电路120a实施。在图3A中，驱动电路120a包含移位暂存器SR[1]～SR[n]以及开关T1_1、T0_1、T1_X、T2_X、T3_Y以及T4_Y。在移位暂存器SR[1]～SR[n]中的SR[X-1]、SR[X]、SR[X+1]、SR[Y-1]、SR[Y]、SR[Y+1]、SR[n-1]以及SR[n]分别代表第(X-1)、X、(X+1)、(Y-1)、Y、(Y+1)、(n-1)以及第n级的移位暂存器，其中Y≥X以及n≥Y，且X、Y及n为正整数。
在本公开文件中，开关T1_1、T1_X、T2_X以及T3_Y是以互补式金属氧化物半导体导体(CMOS)为例，开关T0_1以及T4_Y是以N型金属氧化物半导体场效晶体管(NMOS)为例。在此情形中，开关T1_1、T1_X、T2_X以及T3_Y将P型金属氧化物半导体场效晶体管(PMOS)与N型金属氧化物半导体场效晶体管(NMOS)并联作为开关，并且PMOS的栅极端与NMOS的栅极端用以接收相位相反的控制信号，借此将同一个开关中的PMOS以及NMOS同时关断或同时开启。亦即，开关T1_1、T1_X、T2_X以及T3_Y可由CMOS传输门实现。并且，由于CMOS传输门是由PMOS和NOMS并联而成，CMOS传输门的导通电阻近似为常数。举例来说，当开关中的NMOS的栅极端用以接收高电平的信号时，开关中的PMOS的栅极端用以接收低电平的信号，而开关中的NMOS的栅极端用以接收低电平的信号时，开关中的PMOS的栅极端用以接收高电平的信号，以将同一个开关(例如，T1_1、T1_X、T2_X以及T3_Y其中一者)中的PMOS以及NMOS同时关断或同时开启。在一些实施例中，开关T1_1、T1_X、T2_X、T3_Y以及T4_Y可以仅由PMOS或者是NMOS实施。
值得注意的是，开关T1_X中NMOS的栅极端以及开关T2_X中PMOS的栅极端用以接收控制信号Start[X]；并且，开关T1_X中PMOS的栅极端以及开关T2_X中NMOS的栅极端用以接收控制信号
其中控制信号Start[X]和控制信号
的相位相反，举例来说，当控制信号Start[X]为高电平时则控制信号
为低电平，而当控制信号Start[X]为低电平时则控制信号
为高电平。因此，当开关T1_X导通时，开关T2_X会关断；而当开关T1_X关断时，开关T2_X会导通。
在架构上，开关T1_1电性耦接在起始信号输入端STV以及移位暂存器SR[1]的输入端之间。开关T1_1电性耦接在开关T1_1的第二端以及系统低电压端VL之间。开关T1_X电性耦接在起始信号输入端STV以及移位暂存器SR[X]的输入端之间。开关T2_X电性耦接在移位暂存器SR[X-1]的输出端以及移位暂存器SR[X]的输入端之间。开关T3_Y电性耦接在移位暂存器SR[Y]的输出端以及移位暂存器SR[Y+1]的输入端之间。开关T4_Y电性耦接在开关T3_Y的第二端以及系统低电压端VL之间。并且，移位暂存器SR[1]～SR[X-1]、SR[X]～SR[Y]以及SR[Y+1]～SR[n]按序串联。
详细而言，开关T1_1的第一端电性耦接起始信号输入端STV，开关T1_1的第二端电性耦接移位暂存器SR[1]的输入端。开关T0_1的第一端电性耦接开关T1_1的第二端，开关T0_1的第二端电性耦接系统低电压端VL，开关T0_1的栅极端用以接收控制信号
移位暂存器SR[1]的输出端电性耦接移位暂存器SR[2]的输入端。移位暂存器SR[2]的输出端电性耦接移位暂存器SR[3]的输入端，移位暂存器SR[3]的输出端电性耦接移位暂存器SR[4](未示出)的输入端，依此类推。移位暂存器SR[X-1]的输入端电性耦接移位暂存器SR[X-2]的输出端，且移位暂存器SR[X-1]的输出端电性耦接开关T2_X的第一端。
开关T2_X的第二端电性耦接移位暂存器SR[X]的输入端。开关T1_X的第一端电性耦接起始信号输入端STV，开关T1_X的第二端电性耦接移位暂存器SR[X]的输入端。移位暂存器SR[X]的输出端电性耦接移位暂存器SR[X+1]的输入端，移位暂存器SR[X+1]的输出端电性耦接移位暂存器SR[X+2]的输入端，依此类推。移位暂存器SR[Y-1]的输出端电性耦接移位暂存器SR[Y]的输入端。移位暂存器SR[Y]的输出端电性耦接开关T3_Y的第一端。
开关T3_Y的第二端电性耦接开关T4_Y的第一端以及移位暂存器SR[Y+1]的输入端。开关T4_Y的第二端电性耦接系统低电压端VL。开关T3_Y中NMOS的栅极端用以接收控制信号
并且，开关T3_Y中PMOS的栅极端用以接收End[Y]。并且，开关T4_Y的栅极端用以接收控制信号End[Y]。移位暂存器SR[Y+1]的输出端电性耦接移位暂存器SR[Y+2](未示出)的输入端，移位暂存器SR[Y+2]的输出端电性耦接移位暂存器SR[Y+3](未示出)的输入端，依此类推。移位暂存器SR[n-1]的输出端电性耦接移位暂存器SR[n]的输入端。
为了更佳的理解在本公开文件的实施例中，如何通过驱动电路120a在指定区间扫描像素阵列110，请一并参阅图3B，图3B为依据本公开文件的图3A中的驱动电路120a的信号波形图。
在第一状态M1中，例如，在全域扫描(例如按序扫描所有的栅极线G1～Gn)的状态中，由于控制信号Start[1]在高逻辑电平(亦即，控制信号
在低逻辑电平)，开关T1_1会导通。另一方面，由于控制信号Start[X]以及End[Y]在低逻辑电平(亦即，控制信号
以及
在高逻辑电平)，开关T2_X以及开关T3_Y会导通，且开关T0_1、开关T1_X以及开关T4_Y会关断。
详细而言，开关T1_1导通以将起始信号输入端STV连接至移位暂存器SR[1]的输入端。开关T0_1关断使得移位暂存器SR[1]的输入端与系统低电压端VL断路。开关T1_X关断使得起始信号输入端STV与移位暂存器SR[X]的输入端断路。开关T2_X导通以将移位暂存器SR[X-1]的输出端连接至移位暂存器SR[X]的输入端。开关T3_Y导通以将移位暂存器SR[Y]的输出端连接至移位暂存器SR[Y+1]的输入端。开关T4_Y关断使开关T3_Y的第二端与系统低电压端VL断路。
此时，移位暂存器SR[1]自起始信号输入端STV经由开关T1_1接收来自起始信号输入端STV的起始信号，并输出脉冲至栅极线G1以及移位暂存器SR[2]的输入端。移位暂存器SR[2]自移位暂存器SR[1]接收脉冲并且输出脉冲至栅极线G2以及移位暂存器SR[3]的输入端，依此类推。移位暂存器SR[n-1]自移位暂存器SR[n-2](未示出)接收脉冲并且输出脉冲至栅极线G(n-1)以及移位暂存器SR[n]的输入端，移位暂存器SR[n]据以产生并输出脉冲至栅极线Gn。如此，移位暂存器SR[1]至移位暂存器SR[n]按序产生并输出脉冲至栅极线G1～Gn，以完成全域扫描。
第一状态M2中，例如，在指定区间(例如仅按序扫描指定区间内的栅极线GX～GY)扫描的状态中，由于控制信号Start[X]以及End[Y]在高逻辑电平(亦即，控制信号
以及
在低逻辑电平)，开关T0_1、开关T1_X以及开关T4_Y会导通且开关T2_X以及开关T3_Y会关断。另一方面，由于控制信号Start[1]在低逻辑电平(亦即，控制信号
在高逻辑电平)，开关T1_1会关断。
详细而言，开关T1_1关断使得起始信号输入端STV与移位暂存器SR[1]断路。开关T0_1导通以将移位暂存器SR[1]的输入端连接至系统低电压端VL。开关T1_X导通以将起始信号输入端STV连接至移位暂存器SR[X]。开关T2_X关断使得移位暂存器SR[X-1]的输出端与移位暂存器SR[X]的输入端断路。开关T3_Y关断使得移位暂存器SR[Y]的输出端与移位暂存器SR[Y+1]的输入端断路。开关T4_Y导通以将开关T3_Y的第二端连接至系统低电压端VL。
此时，移位暂存器SR[X]自起始信号输入端STV经由开关T1_X接收起始信号，并输出脉冲至栅极线GX以及移位暂存器SR[X+1]的输入端。移位暂存器SR[X+1](未示出)自移位暂存器SR[X]的输出端接收脉冲并输出脉冲至栅极线G(X+1)(未示出)以及移位暂存器SR[X+2](未示出)的输入端，依此类推。移位暂存器SR[Y-1]自移位暂存器SR[Y-2](未示出)的输出端接收脉冲并且输出脉冲至栅极线G(Y-1)以及移位暂存器SR[Y]的输入端，移位暂存器SR[Y]会据以产生并输出脉冲至栅极线GY。此时，开关T3_Y关断，使得移位暂存器SR[Y]无法将输出的脉冲传送至移位暂存器SR[Y+1]。并且，开关T0_1导通，使得来自起始信号输入端STV的脉冲不会拉低或拉高移位暂存器SR[1]的输入端的电压电平，因此移位暂存器SR[1]不会作动。相似地，开关T4_Y导通，使得移位暂存器SR[Y]输出的脉冲不会拉低或拉高移位暂存器SR[Y+1]的输入端的电压电平，因此移位暂存器SR[Y+1]不会作动。如此一来，便能够针对指定区间内的栅极线GX～GY进行驱动。
因此，通过驱动电路120a的开关T1_1、T1_X、T2_X以及T3_Y的配置，在全域扫描的状态中，移位暂存器SR[1]～SR[n]可以分别提供脉冲至对应的栅极线G1～Gn作为栅极驱动信号，使栅极线G1～Gn所对应像素阵列110中的像素可以被写入数据信号。另一方面，在指定区间扫描的状态中，移位暂存器SR[X]～SR[Y]可以分别提供脉冲至对应的栅极线GX～GY作为栅极驱动信号，使得栅极线GX～GY所对应像素阵列110中的像素可以被写入数据信号。
在一些实际示例中，像素阵列110中的指定区间可能会需要频繁更新，例如，显示面板100中显示秒数的位置(例如，智能手表的显示面板上的秒数位置)。如果仅仅为了更新显示面板100中的秒数数字，而扫描全部的像素阵列110会较为耗电。然而，通过上述实施例可以针对指定区间扫描像素阵列110，使显示面板100的耗电得以减少且部分元件(指定区间之外的像素阵列)的运行频率可以降低，进而延长显示面板100的使用寿命。
举例而言，请参阅图4。图4为依据本公开文件的一些实施例所示出的驱动电路120a的示意图。如图4所示，驱动电路120a包含移位暂存器SR[1]～SR[11]、开关T1_1、T0_1、T1_5、T2_5、T3_8以及T4_8。在图4中开关T1_1、T0_1、T1_5、T2_5、T3_8以及T4_8的功能及作动方式分别相似于图3中的开关T1_1、T0_1、T1_X、T2_X、T3_Y以及T4_Y。因此，在此不再赘述。
值得注意的是，开关T1_5以及开关T2_5的栅极端皆是接收控制信号Start[5]以及
。然而，开关T1_5中PMOS的栅极端用以接收Start[5]，开关T1_5中NMOS的栅极端用以接收控制信号
；开关T2_5中NMOS的栅极端用以接收控制信号
，开关T2_5中PMOS的栅极端用以接收Start[5]。因此，当开关T1_5关断时，开关T2_5会导通；而当开关T1_5导通时，开关T2_5会关断。
在架构上，开关T1_1的第一端电性耦接起始信号输入端STV，开关T1_1的第二端电性耦接移位暂存器SR[1]的第一端。开关T0_1的第一端电性耦接开关T1_1的第二端，开关T0_1的第二端电性耦接系统低电压端VL，开关T0_1的栅极端用以接收控制信号
。移位暂存器SR[1]～SR[4]彼此电性串联。开关T2_5电性耦接在移位暂存器SR[4]以及移位暂存器SR[5]之间。换言之，开关T2_5的第一端电性耦接移位暂存器SR[4]，开关T2_5的第二端电性耦接移位暂存器SR[5]。开关T1_5的第一端电性耦接起始信号输入端STV，开关T1_5的第二端电性耦接移位暂存器SR[5]的第一端。移位暂存器SR[5]～SR[8]电性串联。开关T3_8电性耦接在移位暂存器SR[8]以及移位暂存器SR[9]之间。换言之，开关T3_8的第一端电性耦接移位暂存器SR[8]，开关T3_8的第二端电性耦接移位暂存器SR[9]。开关T4_8的第一端电性耦接开关T3_8的第二端，开关T4_8的第二端电性耦接系统低电压端VL。
在全域扫描模式中，导通开关T1_1以将起始信号输入端STV连接至移位暂存器SR[1]，导通开关T2_5以将移位暂存器SR[4]连接至移位暂存器SR[5]，导通开关T3_8以将移位暂存器SR[8]连接至移位暂存器SR[9]。并且，关断开关T0_1使起系统低电压端VL与移位暂存器SR[1]的输入端断路，关断开关T1_5使起始信号输入端STV与移位暂存器SR[5]的输入端断路，关断开关T4_8使开关T3_8的第二端与系统低电压端VL断路，移位暂存器SR[1]～SR[11]便可扫描像素阵列110中的栅极线G1～G11。
在指定区间扫描模式中，导通开关T1_5以将起始信号输入端STV连接至移位暂存器SR[5]，导通开关T4_8以将移位暂存器SR[9]的输出端连接至系统低电压端VL，并且关断开关T1_1使起始信号输入端STV与移位暂存器SR[1]断路，关断开T2_5使移位暂存器SR[4]与移位暂存器SR[5]断路，关断开关T3_8使移位暂存器SR[8]与移位暂存器SR[9]断路。如此，移位暂存器SR[5]～SR[8]便可扫描像素阵列110中栅极线G5～G8，借此进行像素阵列110的指定区间扫描。此时，开关T3_8关断，使得移位暂存器SR[8]无法将输出的脉冲传送至移位暂存器SR[9]。并且，开关T0_1导通，使得来自起此信号输入端STV的起始信号不会拉低或拉高移位暂存器SR[1]的输入端的电压电平，因此移位暂存器SR[1]不会作动。相似地，开关T4_8导通，使得移位暂存器SR[8]输出的脉冲不会拉低或拉高移位暂存器SR[9]的输入端的电压电平，因此移位暂存器SR[9]不会作动。如此一来，便能够针对指定区间内的栅极线G5～G8进行驱动。
在本公开文件的另一实施例中，请参阅图5。图5为依据本公开文件的一些实施例所示出的驱动电路120b的示意图。在图2中的驱动电路120可由图5中的驱动电路120b实施。在图5所示的驱动电路120b包含移位暂存器SR[1]～SR[n]以及开关T1_1～T1_n、T0_1、T2_2～T2_n、T3_1～T3_n-1以及T4_1～T4_n-1。
如图5所示，开关T1_1～T1_n中的NOMS及PMOS各自的栅极端分别用以接收控制信号Start[1]～Start[n]以及
。开关T0_1的栅极端用以接收控制信号
。开关T2_2～T2_n中的NOMS及PMOS的栅极端分别用以接收控制信号
以及Start[2]～Start[n]。开关T3_1～T3_n-1中的NOMS及PMOS各自的栅极端分别用以接收控制信号
以及End[1]～End[n-1]。开关T4_1～T4_n-1各自的栅极端分别用以接收控制信号End[1]～End[n-1]。在图5中开关T1_1～T1_n、T0_1、T2_2～T2_n、T3_1～T3_n-1以及T4_1～T4_n-1的功能及作动方式分别相似于图3中的开关T1_X、T0_1、T2_X、T3_Y以及T4_Y。因此，在此不再赘述。
值得注意的是，开关T1_X以及开关T2_X的栅极端皆是接收控制信号Start[X]以及
。然而，开关T1_X中PMOS的栅极端用以接收Start[X]，开关T1_X中NMOS的栅极端用以接收
；开关T2_X中NMOS的栅极端用以接收
，开关T2_X中PMOS的栅极端用以接收Start[X]。因此，当开关T1_X关断时，开关T2_X会导通；而当开关T1_X导通时，开关T2_X会关断。
在架构上，开关T1_1电性耦接在起始信号输入端STV以及移位暂存器SR[1]的输入端之间；开关T1_2电性耦接在起始信号输入端STV以及移位暂存器SR[2]的输入端之间，依此类推。开关T0_1电性耦接在移位暂存器SR[1]的输入端以及系统低电压端VL之间。开关T2_2电性耦接在开关T3_1的第二端以及移位暂存器SR[2]的输入端之间；开关T2_3(未示出)电性耦接在开关T3_2的第二端以及移位暂存器SR[3](未示出)的输入端之间，依此类推。开关T3_1电性耦接在移位暂存器SR[1]的输出端以及开关T2_2的第一端之间；开关T3_2电性耦接在移位暂存器SR[2]的输出端以及开关T2_3(未示出)的第一端之间，依此类推。开关T4_1电性耦接在开关T3_1的第二端以及系统低电压端VL之间；开关T4_2电性耦接在开关T3_2的第二端以及系统低电压端VL之间，依此类推。
详细而言，开关T1_1的第一端电性耦接起始信号输入端STV，开关T1_1的第二端电性耦接移位暂存器SR[1]的第一端。开关T0_1的第一端电性耦接开关T1_1的第二端，开关T0_1的第二端电性耦接系统低电压端VL。移位暂存器SR[1]的第二端电性耦接开关T3_1的第一端，开关T3_1的第二端电性耦接开关T4_1的第一端。开关T4_1的第一端电性耦接开关T3_1的第二端，开关T4_1的第二端电性耦接系统低电压端VL。
开关T1_2的第一端电性耦接起始信号输入端STV，开关T1_2的第二端电性耦接移位暂存器SR[2]的第一端。开关T2_2的第一端电性耦接开关T3_1的第二端，开关T2_2的第二端电性耦接移位暂存器SR[2]的第一端。移位暂存器SR[2]的第二端电性耦接开关T3_2的第一端，开关T3_2的第二端电性耦接开关T4_2的第一端。开关T4_2的第一端电性耦接开关T3_2的第二端，开关T4_2的第二端电性耦接系统低电压端VL，依此类推，移位暂存器SR[3]～SR[n-1]分别电性耦接在开关T1_1～T1_n-1和开关T2_2～T2_n-1与开关T3_1～T3_n-1之间，在此不再赘述。
开关T1_X的第一端电性耦接起始信号输入端STV，开关T1_X的第二端电性耦接移位暂存器SR[X]的第一端。开关T2_X的第一端电性耦接开关T3_X-1(未示出)的第二端，开关T2_X的第二端电性耦接移位暂存器SR[X]的第一端。移位暂存器的第二端电性耦接开关T3_X的第一端，开关T3_X的第二端电性耦接开关T4_X的第一端。开关T4_X的第一端电性耦接开关T3_X的第二端，开关T4_X的第二端电性耦接系统低电压端VL。
在全域扫描模式中，导通开关T1_1以将起始信号输入端STV连接至移位暂存器SR[1]的输入端，导通开关T2_2～T2_n及T3_1～T3_n-1使移位暂存器SR[1]～SR[n]按序连接，并且关断开关T1_2～T1_n使起始信号输入端STV与移位暂存器SE[2]～SR[n]的输入端断路，并且关断开关T0_1、T4_1～T4_n-1使SR[1]～SR[n]的输入端与系统低电压端VL断路。如此，移位暂存器SR[1]～SR[n]便可扫描像素阵列110中的栅极线G1～Gn，借此进行像素阵列110的全域扫描。
在指定区间扫描模式中，举例而言，为了对像素阵列110的指定区间内的栅极线GX进行扫描，导通开关T1_X以将起始信号输入端STV连接至移位暂存器SR[X]，导通开关T4_X以将开关T3_X的第二端连接至系统低电压端VL。并且，关断开关T2_X使移位暂存器[X-1](未示出)的输出端与移位暂存器[X]的输入端断路，关断开关T3_X使移位暂存器[X]的输出端与移位暂存器[X+1](未示出)的输入端断路。如此，移位暂存器SR[X]便可扫描像素阵列110中的栅极线GX，借此进行像素阵列110的指定区间扫描。
并且，在此情形中，开关T1_1～T1_X-1(未示出)以及T1_X+1(未示出)～T1_n可为关断状态。开关T2_1～T2_(X-1)未示出以及T2_X+1(未示出)～T2_n可为导通状态。开关T3_1～T3_(X-1)(未示出)以及T3_X+1(未示出)～T3_n可为导通状态。并且，开关T4_1～T4_X-1(未示出)以及T4_X+1(未示出)～T4_n可为关断状态。
此时，开关T3_X关断，使得移位暂存器SR[X]无法将输出的脉冲传送至移位暂存器SR[X+1]。并且，开关T0_1导通，使得来自起始信号输入端STV的起始信号不会拉低或拉高移位暂存器SR[1]的输入端的电压电平，因此移位暂存器SR[1]不会作动。相似地，开关T4_X导通，使得移位暂存器SR[X]输出的脉冲不会拉低或拉高移位暂存器SR[X+1]的输入端的电压电平，因此移位暂存器SR[X+1]不会作动。如此一来，便能够针对像素阵列110的指定区间内的栅极线GX进行驱动。
在图5所示的实施例中，亦可同时对多个移位暂存器所对应的区间进行扫描。举例而言，为了扫描像素阵列110中的栅极线G2及GX，同时导通开关T1_2以及T1_X以将起始信号输入端STV连接至移位暂存器SR[2]的输入端以及移位暂存器SR[X]的输入端，导通开关T4_2(未示出)以及T4_X(未示出)以将开关T3_2的第二端以及开关T3_X的第二端连接至系统低电压端VL。并且，关断开关T2_2使移位暂存器SR[1]与移位暂存器SR[2]断路，关断开关T2_X使移位暂存器SR[X-1](未示出)与移位暂存器SR[X]断路。关断开关T3_2使移位暂存器SR[X-1](未示出)与移位暂存器SR[X]断路，关断开关T3_X使移位暂存器SR[X]与移位暂存器SR[X+1]断路。如此，移位暂存器SR[2]及SR[X]便可同时扫描像素阵列110中的栅极线G2及GX，借此进行像素阵列110的指定区间扫描。
此时，开关T3_2以及T3_X关断，使得移位暂存器SR[2]无法将输出的脉冲传送至移位暂存器SR[3]，且移位暂存器SR[X]无法将输出的脉冲传送至移位暂存器SR[X+1]。并且，开关T0_1导通，使得来自起始信号输入端STV的起始信号不会拉低或拉高移位暂存器SR[1]的输入端的电压电平，因此移位暂存器SR[1]不会作动。相似地，开关T4_2导通，使得移位暂存器SR[2]输出的脉冲不会拉低或拉高移位暂存器SR[3]的输入端的电压电平，因此移位暂存器SR[3]不会作动。开关T4_X导通，使得移位暂存器SR[X]输出的脉冲不会拉低或拉高移位暂存器SR[X+1]的输入端的电压电平，因此移位暂存器SR[X+1]不会作动。如此一来，便能够针对指定区间内的栅极线G2及GX进行驱动。
在图5所示的实施例中，亦可对相邻的移位暂存器所对应的区间按序进行扫描。举例而言，为了扫描像素阵列110中的栅极线GX～G(n-1)，导通开关T1_X以将起始信号输入端STV连接至移位暂存器SR[X]的输入端；导通开关T2_X+1(未示出)～T2_n-1以及T3_X～T3_n-2(未示出)使得移位暂存器SR[X+1]～SR[n-1]按序连接；导通开关T4_n-1使开关T3_n-1的第二端连接至系统低电压端VL。并且，关断开关T2_X使移位暂存器SR[X]与移位暂存器SR[X-1](未示出)断路；关断开关T1_X+1(未示出)～T1_n-1使起始信号输入端STV与移位暂存器SR[X+1](未示出)～SR[n-1]各自的输入端断路；关断开关T3_n-1使移位暂存器SR[n-1]与移位暂存器SR[n]断路；关断开关T4_X～T4_n-2(未示出)使开关T3_X～T3_n-2(未示出)各自的第二端与系统低电压端VL断路。如此，移位暂存器SR[X]～SR[n-1]便可按序扫描像素阵列110中的栅极线GX～G(n-1)，借此进行像素阵列110的指定区间扫描。
此时，开关T3_(n-1)关断，使得移位暂存器SR[n-1]无法将输出的脉冲传送至移位暂存器SR[n]，移位暂存器SR[n-1]无法将输出的脉冲传送至移位暂存器SR[n]。并且，开关T0_1导通，使得来自起始信号输入端STV的起始信号不会拉低或拉高移位暂存器SR[1]的输入端的电压电平，因此移位暂存器SR[1]不会作动。开关T4_(n-1)导通，使得移位暂存器SR[n-1]输出的脉冲不会拉低或拉高移位暂存器SR[n]的输入端的电压电平，因此移位暂存器SR[n]不会作动。开关T4_X导通，使得移位暂存器SR[X]输出的脉冲不会拉低或拉高移位暂存器SR[X+1]的输入端的电压电平，因此移位暂存器SR[X+1]不会作动。如此一来，便能够针对指定区间内的栅极线GX及G(n-1)进行驱动。
在本公开文件的再一实施例中，为了减少电路分布，请参阅图6。图6为依据本公开文件的一些实施例所示出的驱动电路120c的示意图。在图2的驱动电路120可由图6中的驱动电路120c实施。在图6所示的驱动电路120c包含移位暂存器SR[1]～SR[n]、开关T1_1、T0_1、T1_3至开关T1_n-1、开关T2_3至开关T2_n-3、T2_n-1、开关T3_2、T3_4至开关T3_n-2、开关T4_2以及T4_4至开关T4_n-2。其中n为偶数。
如图6所示，开关T1_1、T1_3至T1_n-1中的NMOS的栅极端以及PMOS各自的栅极端分别用以接收控制信号Start[1]、Start[3]至Start[n-1]以及控制信号
、
至
。开关T0_1的栅极端用以接收控制信号
。开关T2_3至T2_n-1中的NMOS以及PMOS各自的栅极端分别用以接收控制信号及
至
以及控制信号Start[3]至Start[n-1]。开关T3_2、T3_4至T3_n-2中的NMOS以及PMOS各自的栅极端分别用以接收控制信号
、
至
以及控制信号End[2]、End[4]至End[n-2]。开关T4_2、T4_4至T4_n-2各自的栅极端分别用以接收控制信号End[2]、End[4]至End[n-2]。在图6中的开关T1_1～T1_n-1、T2_3～T2_n-1、T3_2～T3_n-2以及T4_2、T4_n-2的功能及作动方式分别相似于图3中的开关T1_X、T2_X、T3_Y以及T4_Y。因此，在此不再赘述。
在架构上，开关T1_1电性耦接在起始信号输入端STV以及移位暂存器SR[1]的输入端之间；开关T1_3电性耦接在起始信号输入端STV以及移位暂存器SR[3]的输入端之间，依此类推。开关T0_1电性耦接在移位暂存器SR[1]的输入端以及系统低电压端VL之间。开关T2_3电性耦接在开关T3_2的第二端以及移位暂存器SR[3]的输入端之间；开关T2_5(未示出)电性耦接在开关T3_4的第二端以及移位暂存器SR[5](未示出)的输入端之间，依此类推。开关T3_2电性耦接在移位暂存器SR[2]的输出端以及开关T2_3之间；开关T3_4(未示出)电性耦接在移位暂存器SR[4]的输出端以及开关T2_5(未示出)之间，依此类推。开关T4_2电性耦接在开关T3_2的第二端以及系统低电压端VL之间；开关T4_4(未示出)电性耦接在开关T3_4的第二端以及系统低电压端VL之间，依此类推。
详细而言，开关T1_1的第一端电性耦接起始信号输入端STV，开关T1_1的第二端电性耦接移位暂存器SR[1]的第一端。开关T0_1的第一端电性耦接开关T1_1的第二端，开关T0_1的第二端电性耦接系统低电压端VL。移位暂存器SR[1]的第二端电性耦接移位暂存器SR[2]第一端，移位暂存器SR[2]的第二端电性耦接开关T3_2的第一端。开关T4_2的第一端电性耦接开关T3_2的第二端，开关T4_2的第二端电性耦接系统低电压端VL。
开关T1_3的第一端电性耦接起始信号输入端STV，开关T1_3的第二端电性耦接移位暂存器SR[3]的第一端。开关T2_3的第一端电性耦接开关T3_2的第二端，开关T2_3的第二端电性耦接移位暂存器SR[3]的第一端。移位暂存器SR[3]的第二端电性耦接移位暂存器SR[4]的第一端，依此类推。
开关T1_n-3的第一端电性耦接起始信号输入端STV，开关T1_n-3的第二端电性耦接移位暂存器SR[n-3]的第一端。开关T2_n-3的第一端电性耦接开关T3_n-4(未示出)的第二端，开关T2_n-3的第二端电性耦接移位暂存器SR[n-3]的输入端。移位暂存器SR[n-3]的输出端电性耦接移位暂存器SR[n-2]的输入端。
开关T1_n-3的第一端电性耦接起始信号输入端STV，开关T1_n-3的第二端电性耦接移位暂存器SR[n-3]的第一端。开关T2_n-3的第一端电性耦接开关T3_n-4(未示出)的第二端，开关T2_n-3的第二端电性耦接移位暂存器SR[n-3]的第一端。移位暂存器SR[n-3]的第二端电性耦接移位暂存器SR[n-2]的第一端。
开关T1_n-3的第一端电性耦接起始信号输入端STV，开关T1_n-3的第二端电性耦接移位暂存器SR[n-3]的第一端。开关T2_n-3的第一端电性耦接开关T3_n-4(未示出)的第二端，开关T2_n-3的第二端电性耦接移位暂存器SR[n-3]的第一端。移位暂存器SR[n-3]的第二端电性耦接移位暂存器SR[n-2]的第一端。
开关T1_n-1的第一端电性耦接起始信号输入端STV，开关T1_n-1的第二端电性耦接移位暂存器SR[n-1]的第一端。开关T2_n-1的第一端电性耦接开关T3_n-2(未示出)的第二端，开关T2_n-1的第二端电性耦接移位暂存器SR[n-1]的第一端。移位暂存器SR[n-1]的第二端电性耦接移位暂存器SR[n]的第一端。
在全域扫描模式中，导通开关T1_1、T2_3～T2_n-3、T2_n-1、T3_2以及T3_4～T3_n-2，并且关断开关T1_3～T1_n-3、T1_n-1、T0_1、T4_2以及T4_4～T4_n-2，移位暂存器SR[1]～SR[n]便可扫描像素阵列110中的栅极线G1～Gn，借此进行像素阵列110的全域扫描。
在指定区间扫描模式中，举例而言，为了扫描像素阵列110中的栅极线G3及G4。通过导通开关T1_3、T0_1以及T4_4，并且关断开关T1_1、T1_5(未示出)～T1_n-3、T1_n-1、T2_3以及T3_4，移位暂存器SR[3]及SR[4]便可扫描像素阵列110中的栅极线G3以及G4，借此进行像素阵列110的指定区间扫描。
相似的，为了扫描像素阵列110中的栅极线G(n-3)以及G(n-2)。通过导通开关T1_n-3、T0_1及T4_n-2，并且关断开关T1_1～T1_n-5(未示出)、T1_n-1、T2_n-3及T3_n-2，移位暂存器SR[n-3]及SR[n-2]便可扫描像素阵列110中的栅极线G(n-3)以及G(n-2)，借此进行像素阵列110的指定区间扫描。
并且，可同时对多个移位暂存器所对应的区间进行扫描。举例而言，为了扫描像素阵列110中的栅极线G3、G4、G(n-3)以及G(n-4)。通过同时导通开关T1_3、T1_n-3、T0_1、T4_4以及T4_n-2，并关断开关T1_1、T1_5(未示出)～T1_n-5(未示出)、T1_n-1、T2_3、T2_n-3、T3_4以及T3_n-2，移位暂存器SR[3]及SR[4]和SR[n-3]及SR[n-2]便可同时扫描像素阵列110中的栅极线G3、G4、G(n-3)以及G(n-4)，借此进行像素阵列110的指定区间扫描。
另一方面，亦可对相邻的移位暂存器所对应的区间进行按序扫描。举例而言，为了扫描像素阵列110中的闸级线G1～G4。通过导通开关T1_1、T2_3、T3_2以及T4_4，并关断开关T1_3～T1_n-1、T0_1、T3_4以及T4_2，移位暂存器SR[1]～SR[4]便可按序扫描像素阵列110中的栅极线G1～G4，借此进行像素阵列110的指定区间扫描。
图6所示的实施例驱动电路120c的作动方式类似于图5所示的实施例驱动电路120b的作动方式，在此不再赘述。
相较于图5中的驱动电路120b以一级移位暂存器组成一个单元以导通或关断电性耦接起始信号输入端STV的电路路径；图6中的驱动电路120c以两级移位暂存器组成一个单元以导通或关断以导通或关断电性耦接起始信号输入端STV的电路路径。因此，图5中的驱动电路120b可以在更小的扫描区间进行指定区间扫描。图6中的驱动电路120c也可以在较小的扫描区间进行指定区间扫描并相对减少部分电路面积。
在图6的驱动电路120c中，是由奇数级移位暂存器接收起信号，在偶数级移位暂存器结束指定区间扫描来实施。在本公开文件的另一些实施例中，也可由偶数级移位暂存器接收起信号，在奇数级移位暂存器结束指定区间扫描来实施。亦即，移位暂存器SR[1]的输出端电性耦接移位暂存器SR[2]的输入端。移位暂存器SR[2]的输入端电性耦接开关T1_2的第二端及开关T2_2的第二端，并且开关T1_2的第一端电性耦接起始信号输入端STV，开关T2_2的第一端电性耦接移位暂存器SR[1]的第二端。移位暂存器SR[2]的输出端电性耦接移位暂存器SR[3]的输入端，依此类推。在这个实施例中，亦为通过两级移位暂存器组成一个单元以导通或关断以导通或关断电性耦接起始信号输入端STV的电路路径。依此类推，在此不再赘述。
请参阅图7，图7为依据本公开文件的另一些实施例所示出的显示面板200的功能示意图。图7所示出的显示面板200包含像素阵列110、数据线D1～Dn、数据锁存器130以及驱动电路120。驱动电路120包含移位暂存器SR[1]～SR[n]。在图7中的驱动电路120可以由图3A、图5以及图6中的驱动电路120a、120b以及120c所实施。相较于在图1以及图2中的实施例中，移位暂存器SR[1]～SR[n]分别电性耦接至像素阵列110中的栅极线G1～Gn，在图7中的实施例中移位暂存器SR[1]～SR[n]的输出端电性耦接数据锁存器130，并且移位暂存器SR[1]～SR[n]可以提供致能信号(脉冲)至数据锁存器130，借此更新像素阵列110中的数据线D1～Dn的数据信号。在指定区间扫描模式中，只有部分的移位暂存器SR[1]～SR[n](例如，SR[1]～SR[2])提供数据锁存器130用以更新数据信号的致能信号(脉冲)。举例而言，在移位暂存器SR[1]～SR[n]中只有移位暂存器SR[1]～SR[2]提供数据锁存器130用以更新数据信号的致能信号(脉冲)，使得数据锁存器130仅更新数据线D1～D2的数据信号。因此，像素阵列110中其他部分的数据信号不会被更新，借此达到省电效能。
综上所述，本公开文件提供的驱动电路可以进行指定区间扫描，借此减少耗电、增加指定区间的扫描频率并且延长显示面板的使用寿命。
虽然本公开已以实施方式公开如上，然其并非用以限定本公开，任何本领域通具通常知识者，在不脱离本公开的构思和范围内，当可作各种的变动与润饰，因此本公开的保护范围当视权利要求所界定者为准。
Claims (10)
1.一种驱动电路，包含：
多个移位暂存器按序串联，该些移位暂存器各自具有一输入端以及一输出端；
一第一开关，耦接于一起始信号输入端与该些移位暂存器其中一第1个移位暂存器的该输入端之间；
一第二开关，耦接于该起始信号输入端与该些移位暂存器其中一第X个移位暂存器的该输入端之间，其中X为2以上的正整数；以及
一第三开关，耦接于该第X个移位暂存器的该输入端与一第(X-1)个移位暂存器的该输出端之间。
2.如权利要求1所述的驱动电路，其中：
于一第一状态，该第一开关导通将该起始信号输入端连接至该第1个移位暂存器的该输入端，该第二开关关断将该起始信号输入端与该些移位暂存器其中第X个移位暂存器的该输入端断路，该第三开关导通将该第X个移位暂存器的该输入端连接至该第(X-1)个移位暂存器的该输出端；以及
于一第二状态，该第一开关关断将该起始信号输入端与该第1个移位暂存器的该输入端断路，该第二开关导通将该起始信号输入端连接至第X个移位暂存器的该输入端，该第三开关关断将该第X个移位暂存器的该输入端与该第(X-1)个移位暂存器的该输出端断路。
3.如权利要求1所述的驱动电路，其中该些移位暂存器还包含：
一第四开关，其第一端电性耦接该些移位暂存器其中一第Y个移位暂存器的一输出端，其第二端电性耦接该些移位暂存器其中一第(Y+1)个移位暂存器的一输入端，其中Y为正整数且Y≥X；以及
一第五开关，其第一端电性耦接该第(Y+1)个移位暂存器的该输入端，其第二端电性耦接一系统低电压端。
4.如权利要求3所述的驱动电路，其中：
于一第一状态，该第四开关导通将该第Y个移位暂存器的该输出端连接至该第(Y+1)个移位暂存器的该输入端，该第五开关关断将该第(Y+1)个移位暂存器的该输入端与该系统低电压端断路；以及
于一第二状态，该第四开关关断将该第Y个移位暂存器的该输出端与该第(Y+1)个移位暂存器的该输入端断路，该第五开关导通将该第(Y+1)个移位暂存器的该输入端连接至该系统低电压端。
5.一种驱动电路，包含：
多个移位暂存器按序串联，该些移位暂存器各自具有一输入端以及一输出端；
多个第一开关分别对应该些移位暂存器，其中一第X个第一开关耦接于一起始信号输入端与该些移位暂存器其中一第X个移位暂存器的一输入端之间；
多个第二开关分别对应该些移位暂存器，其中一第X个第二开关耦接于该些移位暂存器其中该第X个移位暂存器的该输入端之间与一第(X-1)个移位暂存器的一输出端之间；以及
多个第三开关分别对应该些移位暂存器，其中一第X个第三开关耦接于该些移位暂存器其中该第X个移位暂存器的该输出端之间与一第(X+1)个移位暂存器的一输入端之间，其中X为2以上的正整数。
6.如权利要求5所述的驱动电路，其中该第X个第一开关导通将该起始信号输入端连接至该第X个移位暂存器的该输入端，以及该第X个第二开关关断将该第(X-1)个移位暂存器的该输出端与该第X个移位暂存器的该输入端断路。
7.如权利要求5所述的驱动电路，其中该第X个第一开关关断将该起始信号输入端与该第X个移位暂存器的该输入端断路，以及该第X个第二开关导通将该第(X-1)个移位暂存器的该输出端连接至该第X个移位暂存器的该输入端。
8.如权利要求5所述的驱动电路，其中当该第X个第三开关导通时，将该第X个移位暂存器的该输出端连接至该第(X+1)个移位暂存器的该输入端，当该第X个第三开关关断时，将该第X个移位暂存器的该输出端与该第(X+1)个移位暂存器的该输入端断路。
9.如权利要求5所述的驱动电路，还包含：
一第四开关，其第一端电性耦接该第三开关的第二端，其第二端电性耦接一系统低电压端，其中当该第三开关导通时，该第四开关关断；当该第三开关关断时，该第四开关导通。
10.一种驱动电路，包含：
多个移位暂存器按序串联，该些移位暂存器各自具有一输入端以及一输出端；
多个第一开关，其中一个第一开关耦接于一起始信号输入端与该些移位暂存器其中第X个移位暂存器的该输入端之间；
多个第二开关，其中一个第二开关耦接于该些移位暂存器其中第X个移位暂存器的该输入端之间与第(X-1)个移位暂存器的该输出端之间；以及
多个第三开关，其中一个第三开关耦接于该些移位暂存器其中第X个移位暂存器的该输出端之间与第(X+1)个移位暂存器的该输入端之间，其中X为2以上的正整数。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109140606 | 2020-11-19 | ||
| TW109140606A TWI757981B (zh) | 2020-11-19 | 2020-11-19 | 驅動電路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113129803A true CN113129803A (zh) | 2021-07-16 |
| CN113129803B CN113129803B (zh) | 2023-11-03 |
Family
ID=76779966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110453575.9A Active CN113129803B (zh) | 2020-11-19 | 2021-04-26 | 驱动电路 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113129803B (zh) |
| TW (1) | TWI757981B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008268717A (ja) * | 2007-04-24 | 2008-11-06 | Renesas Technology Corp | 画像表示装置の駆動回路および画像表示方法 |
| US20100177083A1 (en) * | 2009-01-09 | 2010-07-15 | Tpo Displays Corp. | Active-matrix type display device and an electronic apparatus having the same |
| CN102982777A (zh) * | 2012-12-07 | 2013-03-20 | 京东方科技集团股份有限公司 | 显示装置的栅极驱动电路、开关控制电路及移位寄存器 |
| US20160247477A1 (en) * | 2014-10-20 | 2016-08-25 | Boe Technology Group Co., Ltd. | Shift register, driving method, gate driving circuit and display device |
| CN110459163A (zh) * | 2019-02-12 | 2019-11-15 | 友达光电股份有限公司 | 移位暂存装置与显示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100674976B1 (ko) * | 2005-06-03 | 2007-01-29 | 삼성전자주식회사 | 공유 회로를 이용하는 평판 표시 장치의 게이트 라인 구동장치 및 방법 |
| KR101084182B1 (ko) * | 2010-01-05 | 2011-11-17 | 삼성모바일디스플레이주식회사 | 스캔 드라이버 및 이를 포함하는 평판 디스플레이 장치 |
| CN108564912B (zh) * | 2018-04-18 | 2021-01-26 | 京东方科技集团股份有限公司 | 移位寄存器电路及驱动方法、显示装置 |
-
2020
- 2020-11-19 TW TW109140606A patent/TWI757981B/zh active
-
2021
- 2021-04-26 CN CN202110453575.9A patent/CN113129803B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008268717A (ja) * | 2007-04-24 | 2008-11-06 | Renesas Technology Corp | 画像表示装置の駆動回路および画像表示方法 |
| US20100177083A1 (en) * | 2009-01-09 | 2010-07-15 | Tpo Displays Corp. | Active-matrix type display device and an electronic apparatus having the same |
| CN102982777A (zh) * | 2012-12-07 | 2013-03-20 | 京东方科技集团股份有限公司 | 显示装置的栅极驱动电路、开关控制电路及移位寄存器 |
| US20160247477A1 (en) * | 2014-10-20 | 2016-08-25 | Boe Technology Group Co., Ltd. | Shift register, driving method, gate driving circuit and display device |
| CN110459163A (zh) * | 2019-02-12 | 2019-11-15 | 友达光电股份有限公司 | 移位暂存装置与显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113129803B (zh) | 2023-11-03 |
| TWI757981B (zh) | 2022-03-11 |
| TW202221691A (zh) | 2022-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108597437B (zh) | 一种移位寄存器、栅极驱动电路及其驱动方法、显示装置 | |
| US9747854B2 (en) | Shift register, gate driving circuit, method for driving display panel and display device | |
| US11315471B2 (en) | Shift register unit, driving device, display device and driving method | |
| CN106887217B (zh) | 移位寄存器单元及其控制方法、栅极驱动电路、显示装置 | |
| US8493312B2 (en) | Shift register | |
| US8248353B2 (en) | Method and device for reducing voltage stress at bootstrap point in electronic circuits | |
| US20190156778A1 (en) | Shift register unit, gate driving circuit, and driving method | |
| WO2018205543A1 (zh) | 移位寄存器、其驱动方法、栅极集成驱动电路及显示装置 | |
| KR100838653B1 (ko) | 시프트 레지스터 회로 및 그것을 구비한 화상표시장치 | |
| US11875715B2 (en) | Shift register, gate driving circuit and display panel | |
| CN109872699B (zh) | 移位寄存器、栅极驱动电路和显示装置 | |
| CN111971737B (zh) | 移位寄存器单元、栅极驱动电路、显示装置及驱动方法 | |
| US20150028936A1 (en) | Semiconductor device and display device | |
| CN110459190B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 | |
| US11676524B2 (en) | Shift register, gate driving circuit and display panel | |
| CN109410811B (zh) | 一种移位寄存器、栅极驱动电路及显示装置 | |
| CN108320692B (zh) | 移位寄存器单元及驱动方法、栅极驱动电路、显示面板 | |
| CN110782940B (zh) | 移位寄存单元、栅极驱动电路、阵列基板及显示装置 | |
| US6813331B1 (en) | Bi-directional shift-register circuit | |
| US7719510B2 (en) | Flat panel display, display driving apparatus thereof and shift register thereof | |
| US20200098441A1 (en) | Shift register unit and driving method, gate driving circuit, and display device | |
| CN112740311A (zh) | 移位寄存器及其驱动方法、栅极驱动电路、显示装置 | |
| CN110189681B (zh) | 移位寄存器单元及驱动方法、栅极驱动电路及显示装置 | |
| CN112703553B (zh) | 移位寄存器单元、栅极驱动电路、显示面板、显示装置以及驱动方法 | |
| CN111210789B (zh) | 移位寄存器及驱动方法、栅极驱动电路、显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |