KR100838650B1 - 시프트 레지스터 회로 및 그것을 구비하는 화상표시장치 - Google Patents
시프트 레지스터 회로 및 그것을 구비하는 화상표시장치 Download PDFInfo
- Publication number
- KR100838650B1 KR100838650B1 KR1020070018195A KR20070018195A KR100838650B1 KR 100838650 B1 KR100838650 B1 KR 100838650B1 KR 1020070018195 A KR1020070018195 A KR 1020070018195A KR 20070018195 A KR20070018195 A KR 20070018195A KR 100838650 B1 KR100838650 B1 KR 100838650B1
- Authority
- KR
- South Korea
- Prior art keywords
- node
- transistor
- circuit
- terminal
- shift register
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
- G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal (AREA)
Abstract
Description
Claims (32)
- 삭제
- 클록 단자 및 출력 단자와,상기 클록 단자에 입력되는 제1클록 신호를 상기 출력 단자에 공급하는 제1트랜지스터와,상기 출력 단자를 방전하는 제2트랜지스터와,상기 제1트랜지스터의 제어 전극이 접속하는 제1노드에 제1전원단자의 전위를 공급하는 제3트랜지스터와,소정의 제1입력 단자에 입력되는 신호에 의거하여 상기 제3트랜지스터의 제어 전극이 접속하는 제2노드를 충전하는 제1충전 회로와,소정의 제2입력 단자에 입력되는 신호에 의거하여 충전된 상기 제2노드를 승압하는 제1승압회로를 구비하고,상기 제1충전 회로는,상기 제2노드와 상기 제1전원단자 사이에 접속하고, 상기 제1입력 단자에 접속한 제어 전극을 가지는 제4트랜지스터이며,상기 제1승압회로는,상기 제2노드와 상기 제2입력 단자 사이에 접속하는 제1용량소자이고,시프트 레지스터 회로는,상기 제2노드의 전압에 따라서 상기 제2트랜지스터의 제어 전극의 레벨을 반전시키는 풀 다운 구동회로를 더 구비하는 것을 특징으로 하는 시프트 레지스터 회로.
- 클록 단자 및 출력 단자와,상기 클록 단자에 입력되는 제1클록 신호를 상기 출력 단자에 공급하는 제1트랜지스터와,상기 출력 단자를 방전하는 제2트랜지스터와,상기 제1트랜지스터의 제어 전극이 접속하는 제1노드에 제1전원단자의 전위를 공급하는 제3트랜지스터와,소정의 제1입력 단자에 입력되는 신호에 의거하여 상기 제3트랜지스터의 제어 전극이 접속하는 제2노드를 충전하는 제1충전 회로와,소정의 제2입력 단자에 입력되는 신호에 의거하여 충전된 상기 제2노드를 승압하는 제1승압회로를 구비하고,상기 제1충전 회로는,상기 제2노드와 상기 제1입력 단자 사이에 접속하고, 이 제1입력 단자에 접속한 제어 전극을 가지는 제4트랜지스터이며,상기 제1승압회로는,상기 제2노드와 상기 제2입력 단자 사이에 접속하는 제1용량소자이고,시프트 레지스터 회로는,상기 제2노드의 전압에 따라서 상기 제2트랜지스터의 제어 전극의 레벨을 반전시키는 풀 다운 구동회로를 더 구비하는 것을 특징으로 하는 시프트 레지스터 회로.
- 제 2항 또는 제 3항에 있어서,상기 제1용량소자는, MOS(Metal Oxide Semiconductor)용량소자인 것을 특징으로 하는 시프트 레지스터 회로.
- 삭제
- 삭제
- 클록 단자 및 출력 단자와,상기 클록 단자에 입력되는 제1클록 신호를 상기 출력 단자에 공급하는 제1트랜지스터와,상기 출력 단자를 방전하는 제2트랜지스터와,상기 제1트랜지스터의 제어 전극이 접속하는 제1노드에 제1전원단자의 전위를 공급하는 제3트랜지스터와,소정의 제1입력 단자에 입력되는 신호에 의거하여 상기 제3트랜지스터의 제어 전극이 접속하는 제2노드를 충전하는 제1충전 회로와,소정의 제2입력 단자에 입력되는 신호에 의거하여 충전된 상기 제2노드를 승압하는 제1승압회로를 구비하고,상기 제1충전 회로는,상기 제2노드와 상기 제1전원단자 사이에 접속하는 제4트랜지스터와,상기 제1입력 단자에 입력되는 신호에 의거하여 상기 제4트랜지스터의 제어 전극이 접속하는 제3노드를 충전하는 제2충전 회로와,소정의 제3입력 단자에 입력되는 신호에 의거하여 충전된 상기 제3노드를 승압하는 제2승압회로를 포함하고,상기 제1승압회로는,상기 제2노드와 상기 제2입력 단자 사이에 접속하는 제1용량소자이며,상기 제2충전 회로는,상기 제3노드와 상기 제1전원단자 사이에 접속하고, 상기 제1입력 단자에 접속한 제어 전극을 가지는 제5트랜지스터이며,상기 제2승압회로는,상기 제3노드와 상기 제3입력 단자 사이에 접속하는 제2용량소자이고,시프트 레지스터 회로는,상기 제3노드의 전압에 따라서 상기 제2트랜지스터의 제어 전극의 레벨을 반전시키는 풀 다운 구동회로를 더 구비하는 것을 특징으로 하는 시프트 레지스터 회로.
- 클록 단자 및 출력 단자와,상기 클록 단자에 입력되는 제1클록 신호를 상기 출력 단자에 공급하는 제1트랜지스터와,상기 출력 단자를 방전하는 제2트랜지스터와,상기 제1트랜지스터의 제어 전극이 접속하는 제1노드에 제1전원단자의 전위를 공급하는 제3트랜지스터와,소정의 제1입력 단자에 입력되는 신호에 의거하여 상기 제3트랜지스터의 제어 전극이 접속하는 제2노드를 충전하는 제1충전 회로와,소정의 제2입력 단자에 입력되는 신호에 의거하여 충전된 상기 제2노드를 승압하는 제1승압회로를 구비하고,상기 제1충전 회로는,상기 제2노드와 상기 제1전원단자 사이에 접속하는 제4트랜지스터와,상기 제1입력 단자에 입력되는 신호에 의거하여 상기 제4트랜지스터의 제어 전극이 접속하는 제3노드를 충전하는 제2충전 회로와,소정의 제3입력 단자에 입력되는 신호에 의거하여 충전된 상기 제3노드를 승압하는 제2승압회로를 포함하고,상기 제1승압회로는,상기 제2노드와 상기 제2입력 단자 사이에 접속하는 제1용량소자이며,상기 제2충전 회로는,상기 제3노드와 상기 제1입력 단자 사이에 접속하고, 이 제1입력 단자에 접속한 제어 전극을 가지는 제5트랜지스터이며,상기 제2승압회로는,상기 제3노드와 상기 제3입력 단자 사이에 접속하는 제2용량소자이며,시프트 레지스터 회로는,상기 제3노드의 전압에 따라서 상기 제2트랜지스터의 제어 전극의 레벨을 반전시키는 풀 다운 구동회로를 더 구비하는 것을 특징으로 하는 시프트 레지스터 회로.
- 제 7항 또는 제 8항에 있어서,상기 제1 및 제2용량소자는, MOS용량소자인 것을 특징으로 하는 시프트 레지스터 회로.
- 제 2항, 제 3항, 제 7항, 제8항 중 어느 한 항에 있어서,상기 출력 단자와 상기 제1노드 사이에 접속하는 제3용량소자를 더 구비하는 것을 특징으로 하는 시프트 레지스터 회로.
- 제 2항, 제 3항, 제 7항, 제8항 중 어느 한 항에 있어서,상기 제1전원단자에는, 상기 제1클록 신호의 진폭보다도 큰 전압이 공급되고 있는 것을 특징으로 하는 시프트 레지스터 회로.
- 복수의 시프트 레지스터 회로가 종속접속하여 이루어지는 다단의 시프트 레지스터 회로로서,상기 다단의 각 단이, 청구항 제 2항, 제 3항, 제 7항, 제8항 중 어느 한 항에 기재한 시프트 레지스터 회로인 것을 특징으로 하는 시프트 레지스터 회로.
- 제 12항에 있어서,상기 각 단의 시프트 레지스터의 상기 제1전원단자에, 상기 제1클록 신호의 진폭보다도 큰 전압을 공급하는 전압발생 회로를 더 구비하는 것을 특징으로 하는 시프트 레지스터 회로.
- 제 13항에 있어서,상기 전압발생 회로는,소정의 전위가 공급되는 제2전원단자와 상기 시프트 레지스터 회로의 상기 제1전원단자 사이에 직렬접속한 제1 및 제2의 정류소자와,상기 제1 및 제2의 정류소자 사이의 접속 노드와 소정의 제2클록 신호가 입력되는 클록 입력 단자 사이에 접속한 제4용량소자를 포함하고 있는 것을 특징으로 하는 시프트 레지스터 회로.
- 제 14항에 있어서,상기 제2클록 신호는,상기 각 단의 시프트 레지스터 회로의 상기 클록 단자에 공급되는 다상 클록 신호 중 1상인 것을 특징으로 하는 시프트 레지스터 회로.
- 제 13항에 있어서,상기 전압발생 회로는,상기 각 단의 시프트 레지스터 회로가 형성된 기판 내에 형성되어 있는 것을 특징으로 하는 시프트 레지스터 회로.
- 제 13항에 있어서,상기 전압발생 회로는,상기 각 단의 시프트 레지스터 회로가 형성된 기판의 외부에 부착되어 있는 것을 특징으로 하는 시프트 레지스터 회로.
- 제 14항에 있어서,상기 전압발생 회로에서,상기 제1 및 제2의 정류소자는, 상기 각 단의 시프트 레지스터 회로가 형성된 기판 내에 형성되고,상기 제4용량소자는, 상기 기판의 외부에 부착되어 있는 것을 특징으로 하는 시프트 레지스터 회로.
- 제 14항에 있어서,상기 전압발생 회로에서,상기 제4용량소자는, 상기 각 단의 시프트 레지스터 회로가 형성된 기판 내에 형성되고,상기 제1 및 제2의 정류소자는, 상기 기판의 외부에 부착되어 있는 것을 특징으로 하는 시프트 레지스터 회로.
- 제 13항에 있어서,상기 전압발생 회로를 복수개 갖고,이 전압발생 회로는, 서로 병렬로 접속되어 있는 것을 특징으로 하는 시프트 레지스터 회로.
- 복수의 시프트 레지스터 회로가 종속접속하여 이루어지는 다단의 시프트 레지스터 회로를 게이트선 구동회로로 하는 화상표시장치로서,상기 다단의 각 단은,클록 단자 및 출력 단자와,상기 클록 단자에 입력되는 제1클록 신호를 상기 출력 단자에 공급하는 제1트랜지스터와,상기 출력 단자를 방전하는 제2트랜지스터와,상기 제1트랜지스터의 제어 전극이 접속하는 제1노드에 제1전원단자의 전위를 공급하는 제3트랜지스터와,소정의 제1입력 단자에 입력되는 신호에 의거하여 상기 제3트랜지스터의 제어 전극이 접속하는 제2노드를 충전하는 제1충전 회로와,소정의 제2입력 단자에 입력되는 신호에 의거하여 충전된 상기 제2노드를 승압하는 제1승압회로를 구비하는 시프트 레지스터 회로이고,상기 제1충전 회로는,상기 제2노드와 상기 제1전원단자 사이에 접속하고, 상기 제1입력 단자에 접속한 제어 전극을 가지는 제4트랜지스터이며,상기 제1승압회로는,상기 제2노드와 상기 제2입력 단자 사이에 접속하는 제1용량소자이고,이 시프트 레지스터 회로는,상기 제2노드의 전압에 따라서 상기 제2트랜지스터의 제어 전극의 레벨을 반전시키는 풀 다운 구동회로를 더 구비하는 것을 특징으로 하는 화상표시장치.
- 삭제
- 클록 단자 및 출력 단자와,상기 클록 단자에 입력되는 클록 신호를 상기 출력 단자에 공급하는 제1트랜지스터와,상기 출력 단자를 방전하는 제2트랜지스터와,소정의 제1입력 단자에 입력되는 신호에 의거하여 상기 제1트랜지스터의 제어 전극이 접속하는 제1노드를 충전하는 충전 회로와,소정의 제2입력 단자에 입력되는 신호에 의거하여 충전된 상기 제1노드를 승압하는 승압회로를 구비하고,상기 충전 회로는,상기 제1노드와 제1전원단자 사이에 접속하고, 상기 제1입력 단자에 접속한 제어 전극을 가지는 제3트랜지스터이며,상기 승압 회로는,상기 제1노드와 소정의 제2노드 사이에 접속하여 이 제2노드로부터 상기 제1노드로의 방향을 전도방향으로 하는 일방향성의 스위칭소자와,상기 제2노드와 상기 제2입력 단자 사이에 접속하는 제1용량소자와,상기 제2노드와 상기 제1전원단자 사이에 접속하고, 상기 제1입력 단자에 접속한 제어 전극을 가지는 제4트랜지스터를 포함하고,이 시프트 레지스터 회로는,상기 제2노드의 전압에 따라서 상기 제2트랜지스터의 제어 전극의 레벨을 반전시키는 풀 다운 구동회로를 더 구비하는 것을 특징으로 하는 시프트 레지스터 회로.
- 클록 단자 및 출력 단자와,상기 클록 단자에 입력되는 클록 신호를 상기 출력 단자에 공급하는 제1트랜지스터와,상기 출력 단자를 방전하는 제2트랜지스터와,소정의 제1입력 단자에 입력되는 신호에 의거하여 상기 제1트랜지스터의 제어 전극이 접속하는 제1노드를 충전하는 충전 회로와,소정의 제2입력 단자에 입력되는 신호에 의거하여 충전된 상기 제1노드를 승압하는 승압회로를 구비하고,상기 충전 회로는,상기 제1노드와 제1전원단자 사이에 접속하고, 상기 제1입력 단자에 접속한 제어 전극을 가지는 제3트랜지스터이며,상기 승압회로는,상기 제1노드와 소정의 제2노드 사이에 접속하여 이 제2노드로부터 상기 제1노드로의 방향을 전도방향으로 하는 일방향성의 스위칭소자와,상기 제2노드와 상기 제2입력 단자 사이에 접속하는 제1용량소자와,상기 제2노드와 상기 제1입력 단자 사이에 접속하고, 이 제1입력 단자에 접속한 제어 전극을 가지는 제 4트랜지스터를 포함하고,이 시프트 레지스터 회로는,상기 제2노드의 전압에 따라서 상기 제2트랜지스터의 제어 전극의 레벨을 반전시키는 풀 다운 구동회로를 더 구비하는 것을 특징으로 하는 시프트 레지스터 회로.
- 제 23항 또는 제 24항에 있어서,상기 제1용량소자는, MOS용량소자인 것을 특징으로 하는 시프트 레지스터 회로.
- 제 23항 또는 제 24항에 있어서,상기 출력 단자와 상기 제1노드 사이에 접속하는 제2용량소자를 더 구비하는 것을 특징으로 하는 시프트 레지스터 회로.
- 제 23항 또는 제 24항에 기재한 시프트 레지스터 회로가 복수개 종속접속하여 이루어지는 것을 특징으로 하는 시프트 레지스터 회로.
- 복수의 시프트 레지스터 회로가 종속접속하여 이루어지는 다단의 시프트 레지스터 회로를 게이트선 구동회로로 하는 화상표시장치로서,상기 다단의 각 단은,클록 단자 및 출력 단자와,상기 클록 단자에 입력되는 클록 신호를 상기 출력 단자에 공급하는 제1트랜지스터와,상기 출력 단자를 방전하는 제2트랜지스터와,소정의 제1입력 단자에 입력되는 신호에 의거하여 상기 제1트랜지스터의 제어 전극이 접속하는 제1노드를 충전하는 충전 회로와,소정의 제2입력 단자에 입력되는 신호에 의거하여 충전된 상기 제1노드를 승압하는 승압회로를 구비하는 시프트 레지스터 회로이고,상기 충전 회로는,상기 제1노드와 제1전원단자 사이에 접속하고, 상기 제1입력 단자에 접속한 제어 전극을 가지는 제3트랜지스터이며,상기 승압 회로는,상기 제1노드와 소정의 제2노드 사이에 접속하여 이 제2노드로부터 상기 제1노드로의 방향을 전도방향으로 하는 일방향성의 스위칭소자와,상기 제2노드와 상기 제2입력 단자 사이에 접속하는 제1용량소자와,상기 제2노드와 상기 제1전원단자 사이에 접속하고, 상기 제1입력 단자에 접속한 제어 전극을 가지는 제4트랜지스터를 포함하고,이 시프트 레지스터 회로는,상기 제2노드의 전압에 따라서 상기 제2트랜지스터의 제어 전극의 레벨을 반전시키는 풀 다운 구동회로를 더 구비하는 것을 특징으로 하는 화상표시장치.
- 복수의 시프트 레지스터 회로가 종속접속하여 이루어지는 다단의 시프트 레지스터 회로를 게이트선 구동회로로 하는 화상표시장치로서,상기 다단의 각 단은,클록 단자 및 출력 단자와,상기 클록 단자에 입력되는 클록 신호를 상기 출력 단자에 공급하는 제1트랜지스터와,상기 출력 단자를 방전하는 제2트랜지스터와,소정의 제1입력 단자에 입력되는 신호에 의거하여 상기 제1트랜지스터의 제어 전극이 접속하는 제1노드를 충전하는 충전 회로와,소정의 제2입력 단자에 입력되는 신호에 의거하여 충전된 상기 제1노드를 승압하는 승압회로를 구비하는 시프트 레지스터 회로이고,상기 충전 회로는,상기 제1노드와 제1전원단자 사이에 접속하고, 상기 제1입력 단자에 접속한 제어 전극을 가지는 제3트랜지스터이며,상기 승압회로는,상기 제1노드와 소정의 제2노드 사이에 접속하여 이 제2노드로부터 상기 제1노드로의 방향을 전도방향으로 하는 일방향성의 스위칭소자와,상기 제2노드와 상기 제2입력 단자 사이에 접속하는 제1용량소자와,상기 제2노드와 상기 제1입력 단자 사이에 접속하고, 이 제1입력 단자에 접속한 제어 전극을 가지는 제 4트랜지스터를 포함하고,이 시프트 레지스터 회로는,상기 제2노드의 전압에 따라서 상기 제2트랜지스터의 제어 전극의 레벨을 반전시키는 풀 다운 구동회로를 더 구비하는 것을 특징으로 하는 화상표시장치.
- 복수의 시프트 레지스터 회로가 종속접속하여 이루어지는 다단의 시프트 레지스터 회로를 게이트선 구동회로로 하는 화상표시장치로서,상기 다단의 각 단은,클록 단자 및 출력 단자와,상기 클록 단자에 입력되는 제1클록 신호를 상기 출력 단자에 공급하는 제1트랜지스터와,상기 출력 단자를 방전하는 제2트랜지스터와,상기 제1트랜지스터의 제어 전극이 접속하는 제1노드에 제1전원단자의 전위를 공급하는 제3트랜지스터와,소정의 제1입력 단자에 입력되는 신호에 의거하여 상기 제3트랜지스터의 제어 전극이 접속하는 제2노드를 충전하는 제1충전 회로와,소정의 제2입력 단자에 입력되는 신호에 의거하여 충전된 상기 제2노드를 승압하는 제1승압회로를 구비하는 시프트 레지스터 회로이고,상기 제1충전 회로는,상기 제2노드와 상기 제1입력 단자 사이에 접속하고, 이 제1입력 단자에 접속한 제어 전극을 가지는 제4트랜지스터이며,상기 제1승압회로는,상기 제2노드와 상기 제2입력 단자 사이에 접속하는 제1용량소자이고,이 시프트 레지스터 회로는,상기 제2노드의 전압에 따라서 상기 제2트랜지스터의 제어 전극의 레벨을 반전시키는 풀 다운 구동회로를 더 구비하는 것을 특징으로 하는 화상표시장치.
- 복수의 시프트 레지스터 회로가 종속접속하여 이루어지는 다단의 시프트 레지스터 회로를 게이트선 구동회로로 하는 화상표시장치로서,상기 다단의 각 단은,클록 단자 및 출력 단자와,상기 클록 단자에 입력되는 제1클록 신호를 상기 출력 단자에 공급하는 제1트랜지스터와,상기 출력 단자를 방전하는 제2트랜지스터와,상기 제1트랜지스터의 제어 전극이 접속하는 제1노드에 제1전원단자의 전위를 공급하는 제3트랜지스터와,소정의 제1입력 단자에 입력되는 신호에 의거하여 상기 제3트랜지스터의 제어 전극이 접속하는 제2노드를 충전하는 제1충전 회로와,소정의 제2입력 단자에 입력되는 신호에 의거하여 충전된 상기 제2노드를 승압하는 제1승압회로를 구비하는 시프트 레지스터 회로이고,상기 제1충전 회로는,상기 제2노드와 상기 제1전원단자 사이에 접속하는 제4트랜지스터와,상기 제1입력 단자에 입력되는 신호에 의거하여 상기 제4트랜지스터의 제어 전극이 접속하는 제3노드를 충전하는 제2충전 회로와,소정의 제3입력 단자에 입력되는 신호에 의거하여 충전된 상기 제3노드를 승압하는 제2승압회로를 포함하고,상기 제1승압회로는,상기 제2노드와 상기 제2입력 단자 사이에 접속하는 제1용량소자이며,상기 제2충전 회로는,상기 제3노드와 상기 제1전원단자 사이에 접속하고, 상기 제1입력 단자에 접속한 제어 전극을 가지는 제5트랜지스터이며,상기 제2승압회로는,상기 제3노드와 상기 제3입력 단자 사이에 접속하는 제2용량소자이고,이 시프트 레지스터 회로는,상기 제3노드의 전압에 따라서 상기 제2트랜지스터의 제어 전극의 레벨을 반전시키는 풀 다운 구동회로를 더 구비하는 것을 특징으로 하는 화상표시장치.
- 복수의 시프트 레지스터 회로가 종속접속하여 이루어지는 다단의 시프트 레지스터 회로를 게이트선 구동회로로 하는 화상표시장치로서,상기 다단의 각 단은,클록 단자 및 출력 단자와,상기 클록 단자에 입력되는 제1클록 신호를 상기 출력 단자에 공급하는 제1트랜지스터와,상기 출력 단자를 방전하는 제2트랜지스터와,상기 제1트랜지스터의 제어 전극이 접속하는 제1노드에 제1전원단자의 전위를 공급하는 제3트랜지스터와,소정의 제1입력 단자에 입력되는 신호에 의거하여 상기 제3트랜지스터의 제어 전극이 접속하는 제2노드를 충전하는 제1충전 회로와,소정의 제2입력 단자에 입력되는 신호에 의거하여 충전된 상기 제2노드를 승압하는 제1승압회로를 구비하는 시프트 레지스터 회로이고,상기 제1충전 회로는,상기 제2노드와 상기 제1전원단자 사이에 접속하는 제4트랜지스터와,상기 제1입력 단자에 입력되는 신호에 의거하여 상기 제4트랜지스터의 제어 전극이 접속하는 제3노드를 충전하는 제2충전 회로와,소정의 제3입력 단자에 입력되는 신호에 의거하여 충전된 상기 제3노드를 승압하는 제2승압회로를 포함하고,상기 제1승압회로는,상기 제2노드와 상기 제2입력 단자 사이에 접속하는 제1용량소자이며,상기 제2충전 회로는,상기 제3노드와 상기 제1입력 단자 사이에 접속하고, 이 제1입력 단자에 접속한 제어 전극을 가지는 제5트랜지스터이며,상기 제2승압회로는,상기 제3노드와 상기 제3입력 단자 사이에 접속하는 제2용량소자이며,이 시프트 레지스터 회로는,상기 제3노드의 전압에 따라서 상기 제2트랜지스터의 제어 전극의 레벨을 반전시키는 풀 다운 구동회로를 더 구비하는 것을 특징으로 하는 화상표시장치.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2006-00046250 | 2006-02-23 | ||
JP2006046250 | 2006-02-23 | ||
JPJP-P-2006-00304985 | 2006-11-10 | ||
JP2006304985A JP4912121B2 (ja) | 2006-02-23 | 2006-11-10 | シフトレジスタ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070087520A KR20070087520A (ko) | 2007-08-28 |
KR100838650B1 true KR100838650B1 (ko) | 2008-06-16 |
Family
ID=38428189
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070018195A KR100838650B1 (ko) | 2006-02-23 | 2007-02-23 | 시프트 레지스터 회로 및 그것을 구비하는 화상표시장치 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7627076B2 (ko) |
JP (1) | JP4912121B2 (ko) |
KR (1) | KR100838650B1 (ko) |
CN (1) | CN101026012B (ko) |
TW (1) | TW200733033A (ko) |
Families Citing this family (53)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7432737B2 (en) | 2005-12-28 | 2008-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
JP4912121B2 (ja) | 2006-02-23 | 2012-04-11 | 三菱電機株式会社 | シフトレジスタ回路 |
JP5079301B2 (ja) * | 2006-10-26 | 2012-11-21 | 三菱電機株式会社 | シフトレジスタ回路およびそれを備える画像表示装置 |
JP4970004B2 (ja) * | 2006-11-20 | 2012-07-04 | 三菱電機株式会社 | シフトレジスタ回路およびそれを備える画像表示装置、並びに信号生成回路 |
JP5179849B2 (ja) * | 2006-12-28 | 2013-04-10 | 株式会社半導体エネルギー研究所 | 半導体装置 |
CN100583295C (zh) * | 2007-02-09 | 2010-01-20 | 群康科技(深圳)有限公司 | 移位寄存器及液晶显示装置 |
JP4912186B2 (ja) * | 2007-03-05 | 2012-04-11 | 三菱電機株式会社 | シフトレジスタ回路およびそれを備える画像表示装置 |
TWI347611B (en) * | 2007-11-26 | 2011-08-21 | Au Optronics Corp | Shift register and pre-charge circuit |
RU2458460C2 (ru) | 2007-12-28 | 2012-08-10 | Шарп Кабусики Кайся | Полупроводниковое устройство и дисплейное устройство |
US8675811B2 (en) | 2007-12-28 | 2014-03-18 | Sharp Kabushiki Kaisha | Semiconductor device and display device |
CN102509736B (zh) | 2008-10-24 | 2015-08-19 | 株式会社半导体能源研究所 | 半导体器件和用于制造该半导体器件的方法 |
JP5665299B2 (ja) * | 2008-10-31 | 2015-02-04 | 三菱電機株式会社 | シフトレジスタ回路 |
TWI394134B (zh) * | 2008-12-12 | 2013-04-21 | Au Optronics Corp | 預下拉前級突波之移位暫存器 |
JP5188382B2 (ja) | 2008-12-25 | 2013-04-24 | 三菱電機株式会社 | シフトレジスタ回路 |
TWI398838B (zh) * | 2008-12-31 | 2013-06-11 | Innolux Corp | 移位暫存單元、掃描驅動電路、顯示裝置及移位暫存單元之控制方法 |
JP5484109B2 (ja) | 2009-02-09 | 2014-05-07 | 三菱電機株式会社 | 電気光学装置 |
JP2010281914A (ja) * | 2009-06-03 | 2010-12-16 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
JP2010281993A (ja) | 2009-06-04 | 2010-12-16 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
TWI426521B (zh) * | 2009-07-31 | 2014-02-11 | Wintek Corp | 雙向移位暫存器 |
KR101056213B1 (ko) * | 2009-10-07 | 2011-08-11 | 삼성모바일디스플레이주식회사 | 구동부 및 이를 이용한 유기전계발광 표시장치 |
US8598854B2 (en) * | 2009-10-20 | 2013-12-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | LDO regulators for integrated applications |
JP2011118052A (ja) * | 2009-12-01 | 2011-06-16 | Sony Corp | 表示装置及び駆動方法 |
JP5528084B2 (ja) * | 2009-12-11 | 2014-06-25 | 三菱電機株式会社 | シフトレジスタ回路 |
US8494109B2 (en) * | 2010-03-19 | 2013-07-23 | Sharp Kabushiki Kaisha | Shift register |
JP5457251B2 (ja) * | 2010-03-31 | 2014-04-02 | 三菱電機株式会社 | 電気光学装置 |
CN101944318A (zh) * | 2010-08-31 | 2011-01-12 | 友达光电股份有限公司 | 移位寄存装置与有源阵列基板 |
KR101768541B1 (ko) | 2010-10-26 | 2017-08-16 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
KR101777135B1 (ko) | 2011-07-12 | 2017-09-12 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
US8736315B2 (en) | 2011-09-30 | 2014-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR101481675B1 (ko) * | 2011-10-04 | 2015-01-22 | 엘지디스플레이 주식회사 | 양 방향 쉬프트 레지스터 |
WO2013098899A1 (ja) * | 2011-12-28 | 2013-07-04 | パナソニック株式会社 | シフトレジスタ |
CN102646401B (zh) | 2011-12-30 | 2013-10-16 | 北京京东方光电科技有限公司 | 移位寄存器、goa面板及栅极驱动方法 |
TWI505245B (zh) * | 2012-10-12 | 2015-10-21 | Au Optronics Corp | 移位暫存器 |
CN103258515B (zh) | 2013-05-13 | 2015-08-05 | 京东方科技集团股份有限公司 | 栅极驱动电压供应装置、供应方法及显示装置 |
TWI638519B (zh) * | 2013-05-17 | 2018-10-11 | 半導體能源研究所股份有限公司 | 可程式邏輯裝置及半導體裝置 |
CN103928001B (zh) * | 2013-12-31 | 2016-12-07 | 上海天马微电子有限公司 | 一种栅极驱动电路和显示装置 |
CN103927982B (zh) * | 2014-03-24 | 2016-08-17 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示装置 |
US10199006B2 (en) * | 2014-04-24 | 2019-02-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display module, and electronic device |
CN103985369B (zh) * | 2014-05-26 | 2017-02-15 | 深圳市华星光电技术有限公司 | 阵列基板行驱动电路及液晶显示装置 |
TWI529692B (zh) * | 2014-07-10 | 2016-04-11 | 友達光電股份有限公司 | 驅動電路和顯示裝置 |
KR102397388B1 (ko) * | 2014-07-24 | 2022-05-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 표시 모듈 및 전자 기기 |
JP6521794B2 (ja) * | 2014-09-03 | 2019-05-29 | 株式会社半導体エネルギー研究所 | 半導体装置、及び電子機器 |
CN105741749B (zh) * | 2014-12-08 | 2019-03-12 | 上海和辉光电有限公司 | 一种发光控制信号驱动电路以及有源矩阵式显示面板 |
KR102268671B1 (ko) * | 2015-04-30 | 2021-06-24 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 이를 포함하는 표시 장치 |
CN104851402B (zh) * | 2015-05-27 | 2017-03-15 | 深圳市华星光电技术有限公司 | 一种多相位时钟产生电路及液晶显示面板 |
CN105405385B (zh) * | 2015-12-31 | 2019-06-07 | 京东方科技集团股份有限公司 | Goa电路、goa电路扫描方法、显示面板和显示装置 |
TWI570686B (zh) * | 2016-01-20 | 2017-02-11 | 友達光電股份有限公司 | 驅動電路 |
KR101882435B1 (ko) * | 2016-10-05 | 2018-08-24 | 실리콘 디스플레이 (주) | 시프트 레지스터 |
KR102607402B1 (ko) * | 2016-10-31 | 2023-11-30 | 엘지디스플레이 주식회사 | 게이트 구동 회로와 이를 이용한 표시장치 |
CN108022560B (zh) * | 2016-11-01 | 2023-10-10 | 合肥鑫晟光电科技有限公司 | 栅极驱动电路及其驱动方法、显示基板和显示装置 |
US10424266B2 (en) * | 2016-11-30 | 2019-09-24 | Lg Display Co., Ltd. | Gate driving circuit and display device using the same |
CN111833805B (zh) * | 2019-04-17 | 2022-02-22 | 成都辰显光电有限公司 | 栅极扫描驱动电路和驱动方法、显示装置 |
CN114450743B (zh) * | 2020-09-02 | 2023-07-25 | 京东方科技集团股份有限公司 | 驱动方法、驱动电路和显示装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020066962A (ko) * | 2001-02-13 | 2002-08-21 | 삼성전자 주식회사 | 쉬프트 레지스터와, 이를 이용한 액정표시장치와 그게이트 라인 및 데이터 라인블록 구동방법 |
KR20040072131A (ko) * | 2003-02-10 | 2004-08-18 | 삼성전자주식회사 | 트랜지스터의 구동 방법과 쉬프트 레지스터의 구동 방법및 이를 수행하기 위한 쉬프트 레지스터 |
KR20050121357A (ko) * | 2004-06-22 | 2005-12-27 | 삼성전자주식회사 | 쉬프트 레지스터와, 이를 갖는 스캔 구동 회로 및 표시 장치 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5517542A (en) * | 1995-03-06 | 1996-05-14 | Thomson Consumer Electronics, S.A. | Shift register with a transistor operating in a low duty cycle |
US5949398A (en) * | 1996-04-12 | 1999-09-07 | Thomson Multimedia S.A. | Select line driver for a display matrix with toggling backplane |
US5859630A (en) * | 1996-12-09 | 1999-01-12 | Thomson Multimedia S.A. | Bi-directional shift register |
JP4761643B2 (ja) * | 2001-04-13 | 2011-08-31 | 東芝モバイルディスプレイ株式会社 | シフトレジスタ、駆動回路、電極基板及び平面表示装置 |
US6845140B2 (en) | 2002-06-15 | 2005-01-18 | Samsung Electronics Co., Ltd. | Method of driving a shift register, a shift register, a liquid crystal display device having the shift register |
CN1567688B (zh) | 2003-06-20 | 2010-04-21 | 旺宏电子股份有限公司 | 耦接电荷泵的稳压装置 |
GB0417132D0 (en) * | 2004-07-31 | 2004-09-01 | Koninkl Philips Electronics Nv | A shift register circuit |
TW200703224A (en) | 2005-03-22 | 2007-01-16 | Koninkl Philips Electronics Nv | A shift register circuit |
TW200703195A (en) * | 2005-03-22 | 2007-01-16 | Koninkl Philips Electronics Nv | A shift register circuit |
TW200717439A (en) | 2005-07-26 | 2007-05-01 | Koninkl Philips Electronics Nv | A multiple input circuit |
KR101192777B1 (ko) * | 2005-12-02 | 2012-10-18 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
JP4912121B2 (ja) | 2006-02-23 | 2012-04-11 | 三菱電機株式会社 | シフトレジスタ回路 |
JP5079350B2 (ja) * | 2006-04-25 | 2012-11-21 | 三菱電機株式会社 | シフトレジスタ回路 |
KR100796137B1 (ko) * | 2006-09-12 | 2008-01-21 | 삼성에스디아이 주식회사 | 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치 |
JP5090008B2 (ja) * | 2007-02-07 | 2012-12-05 | 三菱電機株式会社 | 半導体装置およびシフトレジスタ回路 |
-
2006
- 2006-11-10 JP JP2006304985A patent/JP4912121B2/ja not_active Expired - Fee Related
- 2006-12-22 TW TW095148409A patent/TW200733033A/zh unknown
-
2007
- 2007-02-20 US US11/676,866 patent/US7627076B2/en active Active
- 2007-02-23 KR KR1020070018195A patent/KR100838650B1/ko active IP Right Grant
- 2007-02-25 CN CN2007100858559A patent/CN101026012B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020066962A (ko) * | 2001-02-13 | 2002-08-21 | 삼성전자 주식회사 | 쉬프트 레지스터와, 이를 이용한 액정표시장치와 그게이트 라인 및 데이터 라인블록 구동방법 |
KR20040072131A (ko) * | 2003-02-10 | 2004-08-18 | 삼성전자주식회사 | 트랜지스터의 구동 방법과 쉬프트 레지스터의 구동 방법및 이를 수행하기 위한 쉬프트 레지스터 |
KR20050121357A (ko) * | 2004-06-22 | 2005-12-27 | 삼성전자주식회사 | 쉬프트 레지스터와, 이를 갖는 스캔 구동 회로 및 표시 장치 |
Also Published As
Publication number | Publication date |
---|---|
US20070195920A1 (en) | 2007-08-23 |
TW200733033A (en) | 2007-09-01 |
KR20070087520A (ko) | 2007-08-28 |
US7627076B2 (en) | 2009-12-01 |
CN101026012B (zh) | 2010-12-22 |
CN101026012A (zh) | 2007-08-29 |
JP4912121B2 (ja) | 2012-04-11 |
JP2007257813A (ja) | 2007-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100838650B1 (ko) | 시프트 레지스터 회로 및 그것을 구비하는 화상표시장치 | |
KR100849479B1 (ko) | 시프트 레지스터 회로 및 그것을 구비하는 화상표시장치 | |
KR100838653B1 (ko) | 시프트 레지스터 회로 및 그것을 구비한 화상표시장치 | |
JP5079350B2 (ja) | シフトレジスタ回路 | |
JP5188382B2 (ja) | シフトレジスタ回路 | |
JP5128102B2 (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
JP4990034B2 (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
JP5665299B2 (ja) | シフトレジスタ回路 | |
KR100847092B1 (ko) | 시프트 레지스터 회로 및 그것을 구비하는 화상표시장치 | |
JP5079301B2 (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
JP5710046B2 (ja) | シフトレジスタ回路 | |
KR100847091B1 (ko) | 시프트 레지스터 회로 및 그것을 구비한 화상표시장치 | |
JP2008287753A (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
KR20060044840A (ko) | 트랜지스터의 문턱값 변동에 의한 오동작을 저감시키는시프트 레지스터 및 그것을 이용한 액정 구동회로 | |
JP2010086640A (ja) | シフトレジスタ回路 | |
JP2008251094A (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
JP2007207411A (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
JPWO2015190488A1 (ja) | シフトレジスタ回路、及びそれを備えた表示装置 | |
JP2007242129A (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
CN118197254A (zh) | 扫描信号线驱动电路以及具备此的显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130524 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140530 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150518 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160517 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170522 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180517 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20190515 Year of fee payment: 12 |