JP2019191396A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2019191396A JP2019191396A JP2018084950A JP2018084950A JP2019191396A JP 2019191396 A JP2019191396 A JP 2019191396A JP 2018084950 A JP2018084950 A JP 2018084950A JP 2018084950 A JP2018084950 A JP 2018084950A JP 2019191396 A JP2019191396 A JP 2019191396A
- Authority
- JP
- Japan
- Prior art keywords
- gate line
- potential
- gate
- period
- auxiliary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007704 transition Effects 0.000 claims abstract description 16
- 230000027311 M phase Effects 0.000 claims description 13
- 230000000087 stabilizing effect Effects 0.000 claims description 6
- 230000006641 stabilisation Effects 0.000 claims description 4
- 238000011105 stabilization Methods 0.000 claims description 4
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 36
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 36
- 239000000758 substrate Substances 0.000 description 23
- 238000010586 diagram Methods 0.000 description 22
- 239000004065 semiconductor Substances 0.000 description 20
- 239000011159 matrix material Substances 0.000 description 15
- 229910007541 Zn O Inorganic materials 0.000 description 11
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 description 9
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 102100022887 GTP-binding nuclear protein Ran Human genes 0.000 description 8
- 101000774835 Heteractis crispa PI-stichotoxin-Hcr2o Proteins 0.000 description 8
- 101000620756 Homo sapiens GTP-binding nuclear protein Ran Proteins 0.000 description 8
- 101100393821 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GSP2 gene Proteins 0.000 description 7
- 101100328360 Schizosaccharomyces pombe (strain 972 / ATCC 24843) clr1 gene Proteins 0.000 description 7
- 239000011701 zinc Substances 0.000 description 7
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 6
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 6
- 101150080399 CLR4 gene Proteins 0.000 description 4
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 4
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 102100040858 Dual specificity protein kinase CLK4 Human genes 0.000 description 3
- 101000749298 Homo sapiens Dual specificity protein kinase CLK4 Proteins 0.000 description 3
- 101100268327 Solanum lycopersicum TFT6 gene Proteins 0.000 description 3
- 101100268330 Solanum lycopersicum TFT7 gene Proteins 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- 101100214494 Solanum lycopersicum TFT4 gene Proteins 0.000 description 2
- CXKCTMHTOKXKQT-UHFFFAOYSA-N cadmium oxide Inorganic materials [Cd]=O CXKCTMHTOKXKQT-UHFFFAOYSA-N 0.000 description 2
- CFEAAQFZALKQPA-UHFFFAOYSA-N cadmium(2+);oxygen(2-) Chemical compound [O-2].[Cd+2] CFEAAQFZALKQPA-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 101100328361 Schizosaccharomyces pombe (strain 972 / ATCC 24843) clr2 gene Proteins 0.000 description 1
- 229910020923 Sn-O Inorganic materials 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 101100214488 Solanum lycopersicum TFT2 gene Proteins 0.000 description 1
- 101100214491 Solanum lycopersicum TFT3 gene Proteins 0.000 description 1
- 229910003077 Ti−O Inorganic materials 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
【課題】ゲート線の非選択状態への遷移を速やか且つ確実に行う。【解決手段】表示装置は、表示パネルにおける複数のゲート線GLのそれぞれに対して複数の駆動回路301及び複数の補助回路302を有する。駆動回路301(n)と補助回路302(n)は、M(M≧4)相の駆動用信号のうち一の駆動用信号CLKmが供給される。駆動回路301(n)は、駆動用信号CLKmの電位をゲート線GL(n)に出力する。ゲート線の選択期間はプレチャージ期間と本チャージ期間を含み、互いに隣接するゲート線の本チャージ期間とプレチャージ期間が重複する。補助回路302(n)は、少なくとも対応するゲート線GL(n)の本チャージ期間と、次段のゲート線GL(n+1)の本チャージ期間に駆動し、駆動用信号CLKmの第1の電位レベル(選択電位)をゲート線GL(n)の本チャージ期間に出力し、ゲート線GL(n+1)の本チャージ期間に駆動用信号CLKmの第2の電位レベル(非選択電位)を出力する。【選択図】図5
Description
本発明は、表示装置に関する。
従来より、表示パネルにおけるゲート線を走査するシフトレジスタに関する様々な技術が提案されている。
例えば、下記特許文献1には、ゲート線の両端の左右の額縁領域に、奇数行目のゲート線のそれぞれを選択状態に切り替えるゲート駆動部と、偶数行目のゲート線のそれぞれを選択状態に切り替えるゲート駆動部とをそれぞれ配置した液晶表示装置が開示されている。この液晶表示装置は、奇数行目のゲート線のそれぞれを非選択状態に切り替える放電回路と、偶数行目のゲート線のそれぞれを非選択状態に切り替える放電回路とが、左右の額縁領域にそれぞれ配置されている。この液晶表示装置では、データ電圧の印加時に安定した画素充電を行うため、隣接するゲート線のゲート駆動電圧がゲートハイ電圧となる期間が重なるプレチャージ期間が設けられている。
特許文献1における各放電回路は、ゲート線の選択期間の終了時にゲートハイ電圧を出力する駆動部と接続されたゲート電極と、ゲート線と接続された第1電極と、ゲートロー電圧VGLが供給される第2電極とを有する。放電回路は、対応するゲート線の選択期間の終了時に駆動し、対応するゲート線にゲートロー電圧VGLを出力し、ゲート線を非選択状態に切り替える。
上記特許文献1のように、ゲート線の選択期間が終了するタイミングで放電回路を駆動させる場合、放電回路の駆動が遅延すると、ゲート線の選択期間の終了後にゲート線を速やかに非選択状態に切り替えることができず、表示不良の原因となる。
本発明は、ゲート線の非選択状態への遷移を速やか且つ確実に行い得る技術を提供することを目的とする。
本発明の一実施形態における表示装置は、複数のゲート線を有する表示パネルと、前記複数のゲート線のそれぞれに対応して設けられる複数の駆動回路であって、前記複数のゲート線を選択状態に順次切り替えて走査する前記複数の駆動回路と、前記複数のゲート線のそれぞれに対応して設けられ、対応するゲート線と接続された複数の補助回路と、前記複数の駆動回路及び前記複数の補助回路に対し、位相が互いに異なるM(Mは4以上の自然数)相の駆動用信号を含む制御信号を供給する制御回路と、を備え、前記M相の駆動用信号は、所定サイクルで、ゲート線の選択状態に対応する第1の電位レベルと、ゲート線の非選択状態に対応する第2の電位レベルとの間で電位が遷移し、前記複数の駆動回路と前記複数の補助回路のそれぞれは、前記M相の駆動用信号のうちの一の駆動用信号が供給され、前記複数の駆動回路のそれぞれは、供給される前記一の駆動用信号の電位を走査対象のゲート線に出力して当該走査対象のゲート線を選択状態又は非選択状態に切り替え、ゲート線が選択状態となる選択期間はプレチャージ期間と本チャージ期間とを含み、互いに隣接するゲート線の前記本チャージ期間と前記プレチャージ期間は重複し、前記補助回路は、少なくとも対応するゲート線の本チャージ期間と、当該ゲート線の次段のゲート線の本チャージ期間に駆動し、前記対応するゲート線の本チャージ期間に、供給される前記一の駆動用信号の第1の電位レベルの電位を出力し、前記次段のゲート線の本チャージ期間に、当該一の駆動用信号の第2の電位レベルの電位を出力する。
本発明によれば、ゲート線の非選択状態への遷移を速やか且つ確実に行うことができる。
本発明の一実施形態における表示装置は、複数のゲート線を有する表示パネルと、前記複数のゲート線のそれぞれに対応して設けられる複数の駆動回路であって、前記複数のゲート線を選択状態に順次切り替えて走査する前記複数の駆動回路と、前記複数のゲート線のそれぞれに対応して設けられ、対応するゲート線と接続された複数の補助回路と、前記複数の駆動回路及び前記複数の補助回路に対し、位相が互いに異なるM(Mは4以上の自然数)相の駆動用信号を含む制御信号を供給する制御回路と、を備え、前記M相の駆動用信号は、所定サイクルで、ゲート線の選択状態に対応する第1の電位レベルと、ゲート線の非選択状態に対応する第2の電位レベルとの間で電位が遷移し、前記複数の駆動回路と前記複数の補助回路のそれぞれは、前記M相の駆動用信号のうちの一の駆動用信号が供給され、前記複数の駆動回路のそれぞれは、供給される前記一の駆動用信号の電位を走査対象のゲート線に出力して当該走査対象のゲート線を選択状態又は非選択状態に切り替え、ゲート線が選択状態となる選択期間はプレチャージ期間と本チャージ期間とを含み、互いに隣接するゲート線の前記本チャージ期間と前記プレチャージ期間は重複し、前記補助回路は、少なくとも対応するゲート線の本チャージ期間と、当該ゲート線の次段のゲート線の本チャージ期間に駆動し、前記対応するゲート線の本チャージ期間に、供給される前記一の駆動用信号の第1の電位レベルの電位を出力し、前記次段のゲート線の本チャージ期間に、当該一の駆動用信号の第2の電位レベルの電位を出力する。
第1の構成によれば、表示装置は、表示パネルにおける複数のゲート線を順次走査する複数の駆動回路と、複数のゲート線に対して設けられた複数の補助回路と、複数の駆動回路と複数の補助回路に対して制御信号を供給する制御回路とを有する。制御信号は、位相が互いに異なる4相以上の駆動用信号が含まれる。駆動用信号は、所定の周期で、ゲート線の選択状態と非選択状態とにそれぞれ対応する第1の電位レベルと第2の電位レベルの間で電位が変化する。駆動回路と補助回路は、M相の駆動用信号のうちの一の駆動用信号が供給される。駆動回路は、供給される駆動用信号の電位を出力し、ゲート線を選択状態又は非選択状態に切り替える。ゲート線の選択期間はプレチャージ期間と本チャージ期間とを含み、互いに隣接するゲート線の本チャージ期間とプレチャージ期間とが重複する。補助回路は、対応するゲート線の本チャージ期間と、当該ゲート線の次段のゲート線の本チャージ期間に駆動し、対応するゲート線の本チャージ期間において、供給される駆動用信号の第1の電位レベルの電位を、対応するゲート線に出力し、次段のゲート線の本チャージ期間に、供給される駆動用信号の第2の電位レベルの電位を、対応するゲート線に出力する。補助回路は、対応するゲート線の本チャージ期間から次段のゲート線の本チャージ期間にわたって駆動するため、対応するゲート線の本チャージ期間が終了する際、速やか且つ確実に当該ゲート線を非選択状態に切り替えることができる。
第1の構成において、前記複数の補助回路のそれぞれは、放電用スイッチング素子を含み、前記複数の補助回路のうち、前記複数のゲート線における最終段のゲート線以外のゲート線に対応する補助回路の前記放電用スイッチング素子は、前記次段のゲート線と接続されたゲート電極を有し、前記最終段ゲート線に対応する補助回路の前記放電用スイッチング素子は、前記最終段のゲート線の本チャージ期間、及び当該本チャージ期間の終了後の一定期間まで前記第1の電位レベルとなるゲート電極を有することとしてもよい(第2の構成)。
第2の構成によれば、最終段ゲート線以外の各ゲート線は、次段のゲート線の選択期間において、当該ゲート線に対応する補助回路の放電用スイッチング素子によって第2の電位となる。また、最終段ゲート線は、最終段ゲート線の本チャージ期間から本チャージ期間の終了後の一定期間において、対応する補助回路の放電用スイッチング素子によって第2の電位となる。
第2の構成において、前記制御信号は、前記最終段のゲート線の本チャージ期間、及び当該本チャージ期間の終了後の一定期間において前記第1の電位レベルとなり、他の期間に前記第2の電位レベルとなるリセット信号を含み、前記最終段のゲート線に対応する補助回路の前記放電用スイッチング素子のゲート電極は、前記リセット信号が供給されることとしてもよい(第3の構成)。
第3の構成によれば、最終段のゲート線に対応する補助回路の放電用スイッチング素子のゲート電極にはリセット信号が供給され、最終段のゲート線の本チャージ期間と当該本チャージ期間終了後の一定期間に第1の電位レベルの電位が供給される。そのため、最終段のゲート線の本チャージ期間、及び当該本チャージ期間の終了後の一定期間に最終段のゲート線に対応する補助回路を駆動させることができる。
第2の構成において、前記M相の駆動用信号のうちの一の駆動用信号が供給され、当該一の駆動用信号に基づいて、前記最終段のゲート線の本チャージ期間、及び当該本チャージ期間の終了後の一水平走査期間に駆動し、前記最終段のゲート線に対応する補助回路の前記放電用スイッチング素子のゲート電極に前記一の駆動用信号の第1の電位レベルの電位を出力するダミー駆動回路をさらに備えることとしてもよい(第4の構成)。
第4の構成によれば、最終段のゲート線に対応する補助回路の放電用スイッチング素子のゲート電極には一の駆動用信号が供給され、最終段のゲート線の本チャージ期間と当該本チャージ期間終了後の一定期間に第1の電位レベルの電位が供給される。そのため、最終段のゲート線の本チャージ期間、及び当該本チャージ期間の終了後の一定期間に最終段のゲート線に対応する補助回路を駆動させることができる。
第2から第4のいずれかの構成において、前記補助回路は、安定化スイッチング素子をさらに含み、前記安定化スイッチング素子は、前記補助回路に対応するゲート線と接続されたドレイン電極と、前記第2の電位を有するソース電極と、を有し、対応するゲート線の選択期間において駆動せず、当該ゲート線が非選択状態である期間の少なくとも一部の期間に駆動し、前記第2の電位を当該ゲート線に供給することとしてもよい(第5の構成)。
第5の構成によれば、ゲート線が非選択状態の少なくとも一部の期間は、補助回路の安定化スイッチング素子によって第2の電位がゲート線に供給される。そのため、本来ゲート線が非選択状態であるべきときに、ゲート線が選択状態に遷移することを抑制することができる。
第5の構成において、前記複数の駆動回路のそれぞれは、供給される前記一の駆動用信号の電位を、対応するゲート線に出力する出力用スイッチング素子と、前記出力用スイッチング素子のゲートに接続された第1の内部配線と、前記第1の内部配線の電位と逆電位となる第2の内部配線とを含み、各駆動回路の第1の内部配線は、当該駆動回路の走査対象のゲート線が選択状態であるとき、前記出力用スイッチング素子の閾値電圧以上の電位となり、前記安定化スイッチング素子は、前記走査対象のゲート線の次段のゲート線に対応する駆動回路における前記第2の内部配線と接続されたゲート電極を有することとしてもよい(第6の構成)。
第6の構成によれば、駆動回路における出力用スイッチング素子は第1の内部配線の電位に応じて駆動し、補助回路の安定化スイッチング素子は、次段のゲート線を走査する駆動回路の第2の内部配線の電位に応じて駆動する。第2の内部配線の電位は第1の内部配線と逆電位であり、第1の内部配線は、走査対象のゲート線が選択状態のとき、出力用スイッチング素子の閾値電圧以上の電位となる。安定化スイッチング素子は、次段のゲート線が非選択状態のときに駆動し、このとき、走査対象のゲート線は非選択状態である。そのため、安定化スイッチング素子により、本来ゲート線が非選択状態であるべきときに、ゲート線が選択状態に遷移することを抑制することができる。
第6の構成において、前記放電用スイッチング素子のゲート電極は、前記次段のゲート線に対応する駆動回路における前記第1の内部配線と接続されていることとしてもよい(第7の構成)。
第7の構成によれば、放電用スイッチング素子を次段のゲート線に対応する駆動回路の第1の内部配線の電位に応じて駆動させることができる。
第1から第7のいずれかの構成において、前記複数の駆動回路は、前記複数のゲート線のうち奇数行のゲート線を走査対象とする複数の第1の駆動回路と、偶数行のゲート線を走査対象とする複数の第2の駆動回路とを含み、前記複数の補助回路は、前記複数の第1の駆動回路のそれぞれに対応して設けられた複数の第1の補助回路と、前記複数の第2の駆動回路のそれぞれに対応して設けられた複数の第2の補助回路とを含み、前記複数の第1の駆動回路と前記複数の第2の補助回路は、表示領域の外側であって、ゲート線の一方の端部側に設けられ、前記複数の第2の駆動回路と前記複数の第1の補助回路は、前記表示領域の外側であって、前記ゲート線の他方の端部側に設けられていることとしてもよい(第8の構成)。
第8の構成によれば、表示領域の外側において、ゲート線の一方の端部側に、奇数行のゲート線に対応する第1の駆動回路と、偶数行のゲート線に対応する第2の補助回路とが配置され、他方の端部側に、偶数行のゲート線に対応する第2の駆動回路と、奇数行のゲート線に対応する第1の補助回路とが配置される。そのため、ゲート線の一方の側の額縁領域に駆動回路と補助回路とを配置する場合と比べ、ゲート線の両端側の額縁領域を小さくすることができる。
第1から第8のいずれかの構成において、前記複数の駆動回路に前記M相の駆動用信号を供給するための複数の駆動回路用配線と、前記複数の補助回路に前記M相の駆動用信号を供給するための複数の補助回路用配線とをさらに備え、前記複数の補助回路用配線の配線幅は、前記複数の駆動回路用配線の配線幅よりも狭いこととしてもよい(第9の構成)。
第9の構成によれば、補助回路用配線と駆動回路の駆動回路用配線が均一である場合と比べて額縁領域を小さくすることができる。
第1から第9のいずれかの構成において、前記複数の駆動回路のそれぞれは、複数のスイッチング素子を含み、前記複数の補助回路のそれぞれは、供給される前記一の駆動用信号の第2の電位を、対応するゲート線に出力する放電用スイッチング素子を含み、前記放電用スイッチング素子のチャネル幅は、駆動回路における前記複数のスイッチング素子のチャネル幅よりも狭いこととしてもよい(第10の構成)。
第10の構成によれば、補助回路の放電用スイッチング素子と駆動回路のスイッチング素子のチャネル幅が均一である場合と比べて額縁領域を小さくすることができる。
以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一または相当部分には同一符号を付してその説明は繰り返さない。なお、説明を分かりやすくするために、以下で参照する図面においては、構成が簡略化または模式化して示されたり、一部の構成部材が省略されたりしている。また、各図に示された構成部材間の寸法比は、必ずしも実際の寸法比を示すものではない。
[第1実施形態]
図1は、本実施形態における表示装置の概略断面図である。本実施形態における表示装置1は、アクティブマトリクス基板2と、対向基板3と、アクティブマトリクス基板2と対向基板3との間に挟持された液晶層4とを備える。
図1は、本実施形態における表示装置の概略断面図である。本実施形態における表示装置1は、アクティブマトリクス基板2と、対向基板3と、アクティブマトリクス基板2と対向基板3との間に挟持された液晶層4とを備える。
アクティブマトリクス基板2及び対向基板3はそれぞれ、ほぼ透明な(高い透光性を有する)ガラス基板を備えている。また、図示を省略するが、表示装置1は、図1において、液晶層4と反対側のアクティブマトリクス基板2の面方向に設けられたバックライトと、アクティブマトリクス基板2と対向基板3とを挟む一対の偏光板とを備える。対向基板3は、図示を省略するが、赤(R)、緑(G)、青(B)の3色のカラーフィルタを備えている。以下、アクティブマトリクス基板2の構成について説明する。
図2Aは、アクティブマトリクス基板2の概略構成を示す平面図である。図2Aに示すようにアクティブマトリクス基板2は、複数のゲート線GLと、複数のソース線SLと、ソースドライバ20と、ゲート駆動部30(30A,30B)とを有する。また、アクティブマトリクス基板2は、例えばフレキシブルプリント基板(FPC:Flexible Printed Circuit)(図示略)を介して制御回路40及び電源50と接続されている。
図2Aでは図示を省略しているが、アクティブマトリクス基板2は、ゲート線GLとソース線SLによって区画された領域に画素電極が設けられた画素を複数有し、全画素からなる表示領域Dを有する。また、アクティブマトリクス基板2は、絶縁膜を介して画素電極と対向配置された共通電極を備える。各画素における液晶分子は、画素電極と共通電極によって横電界方式で配向制御される。各画素は、対向基板3に設けられたカラーフィルタ(図示略)のR,G,Bのいずれかの色に対応する。
図2Bは、一の画素の等価回路を示す図である。画素PIXは、例えば薄膜トランジスタで構成された画素用スイッチング素子11と、画素電極12と、共通電極60とを有する。画素用スイッチング素子11は、ゲート電極がゲート線GLと接続され、ソース電極がソース線SLと接続され、ドレイン電極が画素電極12と接続されている。画素電極12と、共通電極60との間に液晶容量CLCが形成される。
図2Aに示すように、ソースドライバ20とゲート駆動部30(30A,30B)は、表示領域Dの外側に設けられる。ゲート駆動部30Aは、図2Aにおいて表示領域Dの左側の額縁領域に設けられ、ゲート駆動部30Bは、図2Aにおいて表示領域Dの右側の額縁領域に設けられる。ゲート駆動部30A、30Bとソースドライバ20は制御回路40及び電源50と接続されている。ゲート駆動部30A,30B、及びソースドライバ20は、制御回路40から供給される制御信号及び電源50から供給される電源電圧信号に基づいて駆動する。
制御回路40は、ゲート駆動部30A,30Bに対し、ゲート駆動部30A,30Bを駆動するためのクロック信号やタイミング信号等を含む制御信号を供給する。また、制御回路40は、ソースドライバ20に対し、データ書き込みタイミングを示すタイミング信号やデータ信号を供給する。
電源50は、電源電圧信号VDD及び電源電圧信号VSSをゲート駆動部30A、30B及びソースドライバ20に供給する。
ソースドライバ20は、表示領域Dの外側であって、ソース線SLの一方の端部側の額縁領域に設けられ、全ソース線SLのそれぞれと接続されている。ソースドライバ20は、電源50から供給される電源電圧信号と制御回路40から供給されるタイミング信号やデータ信号とに基づいて駆動し、各画素に書き込むべき画像の階調を示す階調信号を各ソース線SLに対して供給する。
(ゲート駆動部)
図3は、ゲート駆動部30A及び30Bの概略回路構成を示す模式図である。図3に示すように、表示領域Dを挟んで左側に配置されたゲート駆動部30Aは、シフトレジスタ301(n)、補助回路302(n+1)及びシフトレジスタ301(n+2)を含む(nは1以上の自然数)。また、表示領域Dを挟んで右側に配置されたゲート駆動部30Bは、補助回路302(n)、シフトレジスタ301(n+1)及び補助回路302(n+2)を含む。本実施形態では、ゲート線GLのそれぞれに対応して1組のシフトレジスタ(駆動回路)と補助回路とを有する。以下では、シフトレジスタを区別しないときはシフトレジスタ301と称し、補助回路を区別しないときは補助回路302と称する。
図3は、ゲート駆動部30A及び30Bの概略回路構成を示す模式図である。図3に示すように、表示領域Dを挟んで左側に配置されたゲート駆動部30Aは、シフトレジスタ301(n)、補助回路302(n+1)及びシフトレジスタ301(n+2)を含む(nは1以上の自然数)。また、表示領域Dを挟んで右側に配置されたゲート駆動部30Bは、補助回路302(n)、シフトレジスタ301(n+1)及び補助回路302(n+2)を含む。本実施形態では、ゲート線GLのそれぞれに対応して1組のシフトレジスタ(駆動回路)と補助回路とを有する。以下では、シフトレジスタを区別しないときはシフトレジスタ301と称し、補助回路を区別しないときは補助回路302と称する。
シフトレジスタ301(n)〜301(n+2)のそれぞれは、対応するゲート線GL(n)〜GL(n+2)を選択状態に応じた電位(選択電位)に充電、又は非選択状態に応じた電位(非選択電位)に放電する。補助回路302(n)〜302(n+2)のそれぞれは、対応するゲート線GL(n)〜GL(n+2)の電位を非選択電位に放電する。以下、ゲート線の電位を選択電位に充電することを、ゲート線の走査又は駆動などと称する場合がある。
このように、一のゲート線GLを充放電するシフトレジスタ301及び補助回路302は互いに表示領域Dを挟んで反対側の額縁領域に設けられる。このような配置にすることで、1組のシフトレジスタ301と補助回路302とを同じ額縁領域に設ける場合と比べて額縁領域の幅を小さくすることができる。
ゲート駆動部30Aにおける各シフトレジスタ301は奇数行のゲート線GLを走査し、ゲート駆動部30Bにおける各シフトレジスタ301は偶数行のゲート線GLを走査する。ゲート駆動部30Aにおける各補助回路302は、奇数行のゲート線GLを非選択状態に順次切り替え、偶数行のゲート線GLを非選択状態に順次切り替える。
(シフトレジスタ)
次に、図4及び図5を用いてシフトレジスタ301の構成について説明する。図4は、シフトレジスタ301に供給される制御信号と、シフトレジスタ301の接続関係とを示す模式図である。なお、図4では、便宜上、補助回路302、制御回路40、及び電源50の図示は省略されている。また、この例では1080本のゲート線GL(1)〜GL(1080)が設けられている例を示しているが、ゲート線の本数はこれに限定されない。図5は、ゲート線GL(n)に対応するシフトレジスタ301(n)及び補助回路302(n)の等価回路を示す図である。
次に、図4及び図5を用いてシフトレジスタ301の構成について説明する。図4は、シフトレジスタ301に供給される制御信号と、シフトレジスタ301の接続関係とを示す模式図である。なお、図4では、便宜上、補助回路302、制御回路40、及び電源50の図示は省略されている。また、この例では1080本のゲート線GL(1)〜GL(1080)が設けられている例を示しているが、ゲート線の本数はこれに限定されない。図5は、ゲート線GL(n)に対応するシフトレジスタ301(n)及び補助回路302(n)の等価回路を示す図である。
図4に示すように、アクティブマトリクス基板2の額縁領域には、制御回路40及び電源50(図2A参照)とシフトレジスタ301との間を接続するための配線70が配置されている。
制御回路40(図2A参照)は、配線70を介してクロック信号(CLK1〜CLK6)、ゲートスタートパルス(GSP1、GSP2)、及びリセット信号(CLR1〜CLR4)を供給する。電源50(図2A参照)は、配線70を介して電源電圧信号(VDD、VSS)を供給する。
シフトレジスタ301は、CLKm端子、VGH端子、VGL端子、SET端子、GL端子、及びRESET端子を有する。
CLKm端子は、CLK1〜CLK6のいずれかのクロック信号が入力される。VGH端子は、電源電圧信号VDDが入力される。VGL端子は、電源電圧信号VSSが入力される。電源電圧信号VDDの電位は選択電位に相当し、電源電圧信号VSSの電位は非選択電位に相当する。
GL端子は、対応するゲート線GLの電位が入力される。
SET端子は、シフトレジスタ301を駆動するためのセット信号として、ゲートスタートパルス(GSP1/GSP2)、又はゲート駆動部30A若しくは30Bにおける後段のシフトレジスタ301のGL端子の電位が入力される。
この例において、ゲートスタートパルスGSP1はシフトレジスタ301(1)のSET端子に入力され、ゲートスタートパルスGSP2はシフトレジスタ301(2)に入力される。つまり、1段目と2段目のゲート線GL(1)、(2)に対するシフトレジスタ301は、制御回路40からゲートスタートパルスGSP1、GSP2が供給される。これに対し、3段目以降のゲート線に対するシフトレジスタ301のSET端子には、当該シフトレジスタ301と同じ奇数又は偶数の前段のシフトレジスタ301のGL端子の電位が入力される。言い換えれば、3段目以降のゲート線GLに対応するシフトレジスタ301のSET端子には、当該シフトレジスタ301が走査対象とするゲート線GLの2段前のゲート線の電位が入力される。
RESET端子は、シフトレジスタ301の駆動を停止させるリセット信号として、CLR信号又は、ゲート駆動部30A若しくは30Bにおける2段後ろのシフトレジスタ301のGL端子の電位が入力される。
ここで、図6に、ゲートスタートパルス信号、クロック信号、リセット信号、及び電源電圧信号の各信号の電位を表す波形図を示す。図6に示す各信号の電位は、1垂直走査期間における電位変化を示している。
図6に示すように、1垂直走査期間の開始からゲートスタートパルスGSP1の電位がH(High)レベルとなり、その後、1水平走査期間(1H)遅れてゲートスタートパルスGSP2の電位がHレベルとなる。ゲートスタートパルスGSP1、GSP2はそれぞれ、2水平走査期間だけHレベルの電位を維持し、その後、L(Low)レベルの電位に遷移する。
クロック信号CLK1〜CLK6はそれぞれ、互いに位相が異なる6相のクロック信号である。各クロック信号は、6水平走査期間における2水平走査期間にHレベルの電位となり、4水平走査期間にLレベルの電位となる電位変化を周期的に繰り返す。クロック信号CLK1〜CLK6は、この順番に1水平走査期間ずつ位相がずれている。クロック信号のHレベルの電位は選択電位に相当し、クロック信号のLレベルの電位は非選択電位に相当する。なお、クロック信号CLK1〜CLK6は、最後に走査されるゲート線GLが選択状態から非選択状態に遷移した後、次の1垂直走査期間の開始までLレベルの電位となる。
ゲート駆動部30Aにおけるシフトレジスタ301、すなわち、奇数行のゲート線GLに対応するシフトレジスタ301のCLM端子には、クロック信号CLK1、CLK3、CLK5のいずれかであって、奇数行の前段のゲート線に対応するシフトレジスタ301よりも位相が2水平走査期間遅いクロック信号が入力される。また、ゲート駆動部30Bにおけるシフトレジスタ301、すなわち、偶数行のゲート線GLに対応するシフトレジスタ301のCLM端子には、クロック信号CLK2、CLK4、CLK6のいずれかであって、偶数行の前段のゲート線に対応するシフトレジスタ301よりも位相が2水平走査期間遅いクロック信号が入力される。
CLR1〜CLR4で示すCLR信号は、1垂直走査期間に2水平走査期間だけHレベルの電位となるリセット信号である。CLR1〜CLR4がHレベルの電位となる期間は1水平走査期間ずつずれている。CLR1は、最後に走査される最終段ゲート線GLが選択状態に遷移してから1水平走査期間後にHレベルの電位となる。
CLR1〜CLR4のそれぞれは、図4に示すゲート線GL(1077)〜最終段ゲート線GL(1080)に対応するシフトレジスタ301のRESET端子に入力される。
なお、ゲート線GL(1077)〜最終段ゲート線GL(1080)以外のゲート線GLを走査するシフトレジスタ301のRESET端子には、リセット信号として、当該シフトレジスタ301が配置されたゲート駆動部30A又は30Bにおける2段後ろシフトレジスタ301のGL端子の電位が入力される。言い換えれば、CLR信号が供給されないシフトレジスタ301のRESET端子には、当該シフトレジスタ301が走査対象とするゲート線GLの4段後ろのゲート線GLの電位が入力される。
電源電圧信号VDDは、1垂直走査期間の間、Hレベルの電位を維持し、電源電圧信号VSSは、1垂直走査期間の間、Lレベルの電位を維持する。
次に、シフトレジスタ301(n)と補助回路302(n)(1080≧n≧1)の回路構成について説明する。
図5に示すように、シフトレジスタ301(n)は、TFT1〜TFT6で示すスイッチング素子と、内部配線(ノードA(n)、ノードB(n))と、キャパシタCpとを有する。
ノードA(n)は、TFT1のゲート、TFT2のソース、TFT3のドレイン、TFT6のゲート、及びTFT4のドレインの間を接続する内部配線である。ノードB(n)は、TFT4のゲート、TFT5のソース、及びTFT6のドレインの間を接続する内部配線である。
TFT2において、ゲート側のSET端子はセット信号が入力され、ドレイン側のVGH端子は電源電圧信号VDDが入力され、TFT2のソースはノードAと接続されている。
TFT3において、ゲート側のRESET端子はリセット信号が入力され、ドレインはノードAと接続され、ソース側のVGL端子は電源電圧信号VSSが入力される。
TFT4において、ゲートはノードBと接続され、ドレインはノードA(n)と接続され、ソース側のVGL端子は電源電圧信号VSSが入力される。
TFT5において、ゲートとドレインが接続され、ゲート及びドレイン側のVGH端子は電源電圧信号VDDが入力され、TFT5のソースはノードB(n)と接続されている。
TFT6のゲートはノードAと接続され、ドレインはノードBと接続され、ソース側のVGL端子は電源電圧信号VSSが入力される。なお、この例において、TFT6は、TFT5よりもサイズが大きく駆動能力が高い。
キャパシタCpは、一方の電極がノードA(n)と接続され、他方の電極がゲート線GL(n)及びTFT1のソースと接続されている。なお、本実施形態では、キャパシタCpが設けられているが、TFT1の容量が大きい場合には、キャパシタCpが設けられなくてもよい。
TFT1において、ゲートはノードAと接続され、ドレイン側のCLKm端子はCLK1〜CLK6のいずれかのクロック信号が入力され、ソースはゲート線GL(n)と接続される。
補助回路302(n)は、スイッチング素子としてTFT7を有する。TFT7のゲートはゲート線GL(n+1)と接続され、ソースはゲート線GL(n)と接続されている。また、TFT7において、ドレイン側のCLKm端子は、シフトレジスタ301(n)に供給されるクロック信号と同じクロック信号が入力される。
この例において、シフトレジスタ301(n)のTFT1は、ゲート線GL(n)に選択電位又は非選択電位を出力する出力用スイッチング素子である。補助回路302(n)のTFT7は、ゲート線GL(n)を非選択状態に切り替えるための電圧を出力する放電用スイッチング素子である。
(動作)
ここで、シフトレジスタ301(n)及び補助回路302(n)の動作について説明する。図7は、シフトレジスタ301(n)及び補助回路302(n)に供給されるクロック信号がCLK1である場合のシフトレジスタ301(n)におけるノードA、ノードB、ゲート線GL(n)及びGL(n+1)の電位変化を表す波形図である。ここでは、シフトレジスタ301(1)及び補助回路302(1)を例に説明する。
ここで、シフトレジスタ301(n)及び補助回路302(n)の動作について説明する。図7は、シフトレジスタ301(n)及び補助回路302(n)に供給されるクロック信号がCLK1である場合のシフトレジスタ301(n)におけるノードA、ノードB、ゲート線GL(n)及びGL(n+1)の電位変化を表す波形図である。ここでは、シフトレジスタ301(1)及び補助回路302(1)を例に説明する。
図5及び図7を参照して、1垂直走査期間が開始されると、シフトレジスタ301(1)は、時刻t0〜t2において、TFT2のSET端子にHレベルの電位のゲートスタートパルスGSP1(図6参照)が入力される。これにより、TFT2がオン状態となり、TFT2のVGH端子における電源電圧信号VDDの電位よりTFT2の閾値電圧Vth2だけ小さいVa1((VDD−Vth2)>VSS)がノードAに出力される。このとき、TFT3のRESET端子の電位はLレベルであり、TFT3はオフ状態である。
TFT5は、VGH端子の電源電圧信号VDDの電位によって常にオン状態となっている。TFT5は、ゲートとドレインがダイオード接続されており、電源電圧信号VDDよりもTFT5の閾値電圧Vth5だけ低い電位Vb1((VDD−Vth5))>VSS)がノードB(1)に出力される。TFT6は、ノードA(1)の電位がTFT6の閾値電圧よりも高くなるとオン状態となる。電位Vb1は、TFT6の閾値電圧よりも高い。また、TFT6は、TFT5よりも駆動能力が高い。そのため、TFT6がオン状態、すなわち、ノードA(1)の電位がVa1(>VSS)になると、ノードB(1)は、TFT6のVGL端子を介してLレベルの電位(VSSに近い電位)となる。これにより、TFT4はオフ状態を維持する。
そのため、時刻t0〜t2の間、ノードA(1)は電位Va1を維持し、TFT1はオン状態となるが、CLK1の電位はLレベルであるため、ゲート線GL(1)はLレベルの電位を維持する。
時刻t2においてCLK1の電位がLレベルからHレベルに遷移すると、キャパシタCpを介してノードAの電位がΔVcだけ突き上げられ、ノードAは電位Va1よりもΔVcだけ高い電位Va2(Va1+ΔVc)となる。TFT1はオン状態であるため、TFT1のCLKm端子におけるCLK1のHレベルの電位がゲート線GL(1)へ出力される。これにより、CLK1の電位がHレベルとなる時刻t2〜t4の2水平走査期間の間、ゲート線GL(1)は選択状態となる。
時刻t4においてCLK1の電位がLレベルに遷移すると、ノードA(1)の電位はVa2からVa1に遷移する。このとき、TFT6はオン状態であり、ノードB(1)はLレベルの電位を維持する。
なお、Hレベルの電位のゲートスタートパルスGSP2は、ゲートスタートパルスGSP1より1水平走査期間だけ遅れてシフトレジスタ301(2)のSET端子に入力される。
シフトレジスタ301(2)は、供給されるクロック信号がCLK1より位相が1水平走査期間だけ遅れたCLK2が供給される点以外はシフトレジスタ301(1)と同様の構成である。従って、シフトレジスタ301(2)のノードA(2)及びノードB(2)の電位は、シフトレジスタ301(1)のノードA(1)及びノードB(1)と1水平走査期間遅れたタイミングで変化し、ゲート線GL(1)が選択状態となる時刻t2から1水平走査期間後の時刻t3に、ゲート線GL(2)にHレベルの電位(VDD)が入力され、ゲート線GL(2)は選択状態となる。
時刻t3に、ゲート線GL(2)の電位がHレベルに遷移すると、補助回路301(1)のTFT7がオン状態となる。これにより、TFT7のCLKm端子の電位がゲート線GL(1)に出力される。時刻t3〜t4の間、CLK1の電位はHレベルである。そのため、時刻t3〜t4の1水平走査期間に、TFT7を介してゲート線GL(1)に電位VDDよりTFT7の閾値電圧Vth7だけ低い補助電位Vsh((VDD−Vth7)>VSS)がゲート線GL(1)に出力される。なお、補助電位Vshがゲート線GL(1)に印加される期間は、補助電位Vshがゲート線GL(1)の電位よりも高くなる期間である。
ゲート線GL(1)とゲート線GL(2)が選択状態となる選択期間(2水平走査期間)のうち、1水平走査期間が重複する。ソースドライバ20は、ゲート線GL(1)を含む画素に対するデータ信号を時刻t3〜t4に供給し、データの書き込みを行う。つまり、ゲート線GL(1)の選択期間のうち時刻t2〜t3の間は、ゲート線GL(1)のプレチャージ期間であり、時刻t3〜t4の間はゲート線GL(1)の本チャージ期間である。同様に、ゲート線GL(2)の選択期間のうち、時刻t3〜t4の間はプレチャージ期間であり、時刻t4〜t5の間は本チャージ期間である。
すなわち、一のゲート線GL(n)のプレチャージ期間及び本チャージ期間は、ゲート線GL(n)を選択電位に充電する。プレチャージ期間では、ゲート線GL(n−1)を含む画素にデータが書き込まれ、本チャージ期間では、ゲート線GL(n)を含む画素にデータが書き込まれる。
よって、ゲート線GL(1)の本チャージ期間である時刻t3〜t4に、補助回路302(1)のTFT7を介してゲート線GL(1)に補助電位Vsh(>VSS)が入力される。つまり、ゲート線GL(1)の一端からシフトレジスタ301(1)によってHレベルの電位が入力され、他端から補助回路302(1)によって補助電位Vsh(>VSS)が入力される。なお、補助電位Vshがゲート線GL(1)に印加される期間は、ゲート線GL(n+1)とクロック信号CLK1の電位がHレベルとなる期間(t3〜t4)であり、補助電位Vsh>ゲート線GL(1)の電位となる期間である。そのため、シフトレジスタ301(1)だけでゲート線GL(1)を選択状態に切り替える場合と比べてゲート線GL(1)への選択電圧の充電が遅延しにくく、表示品位が低下しにくい。
時刻t4に、CLK1の電位がLレベルに遷移する。TFT1は、ノードA(1)の電位がVa1以上となる期間(t0〜t6)はオン状態であるため、ゲート線GL(1)にTFT1を介してLレベルの電位が供給される。また、このとき、補助回路302(1)のTFT7もオン状態であり、TFT7を介してLレベルの補助電位Vslがゲート線GL(1)に入力される。つまり、ゲート線GL(1)の両端にLレベルの電位が入力され、ゲート線GL(1)は非選択状態となる。そのため、シフトレジスタ301(1)だけでゲート線GL(1)を非選択状態に切り替える場合と比べ、速やか且つ確実にゲート線GL(1)を非選択状態に切り替えることができる。その結果、ゲート線GLへの非選択電圧の供給遅延による表示不良が生じにくい。
ゲート線GL(2)〜GL(5)の各ゲート線GLは、ゲート線GL(1)と同様に、対応するシフトレジスタ301(2)〜(5)によって選択状態に順次切り替えられる。時刻t6においてゲート線GL(5)が選択状態に遷移すると、シフトレジスタ301(1)におけるTFT3はオン状態となり、ノードA(1)の電位はLレベル(VSS)に下がる。これにより、TFT6がオフ状態となり、ノードBは、TFT5を介してVb1(>VSS)に遷移し、TFT4がオン状態となる。TFT4がオン状態である期間、すなわち、ノードB(1)の電位がVb1であるとき、ノードA(1)はTFT4を介してLレベルの電位を維持する。
ゲート線GL(1)以外の他のゲート線GLに対応するシフトレジスタ301と補助回路302についても、シフトレジスタ301(1)及び補助回路302(1)と同様に駆動する。なお、ゲート線GLの本数は1080本であるため、最終段ゲート線GL(1080)に対応する補助回路302のTFT7のゲートには、図6に示すCLR1と同じ信号が入力される。つまり、ゲート線GL(1080)が選択状態に遷移してから1水平走査期間後にHレベルの電位となる信号がTFT7のゲートに入力される。また、このTFT7のCLKm端子には、シフトレジスタ301(1080)と同じCLK6(図6参照)が入力される。これにより、ゲート線GL(1080)の本チャージ期間において、補助回路302のTFT7がオン状態となり、ゲート線GL(1080)の本チャージ期間の終了時に、TFT7を介してCLK6のLレベルの電位がゲート線GL(1080)に入力される。
[第2実施形態]
上述した第1実施形態では、最終段ゲート線GLに対応する補助回路302のTFT7のゲートにCLR信号を供給し、TFT7を駆動させる例を説明した。本実施形態では、第1実施形態とは異なる方法でTFT7を駆動させる例を説明する。
上述した第1実施形態では、最終段ゲート線GLに対応する補助回路302のTFT7のゲートにCLR信号を供給し、TFT7を駆動させる例を説明した。本実施形態では、第1実施形態とは異なる方法でTFT7を駆動させる例を説明する。
図8は、本実施形態における一部のシフトレジスタ301の概略構成を示す模式図である。なお、図8において、第1実施形態と同じ構成には第1実施形態と同じ符号が付されている。以下、主として第1実施形態と異なる構成について説明する。
図8に示すように、本実施形態のアクティブマトリクス基板2Aは、ゲート駆動部30Aに、ダミーシフトレジスタ320を含む。
ダミーシフトレジスタ320は、図5に示したシフトレジスタ301と同じ回路構成を有する。但し、ダミーシフトレジスタ320のGL端子は、ゲート線GLではなく、最終段ゲート線GL(1080)に対応する補助回路302(1080)のTFT7(図5参照)に接続されている。ダミーシフトレジスタ320のSET端子は、ゲート駆動部30Aにおける前段のシフトレジスタ301(1079)のGL端子、すなわち、ゲート線GL(1079)と接続されている。また、ダミーシフトレジスタ320のCLKm端子は、クロック信号CLK1が入力される。
また、本実施形態では、シフトレジスタ301(1077)のRESET端子は、ダミーシフトレジスタ320のGL端子と接続され、シフトレジスタ301(1078)〜シフトレジスタ301(1080)の各RESET端子にはそれぞれ、リセット信号として、CLR11、CLR12、CLR13が入力される。ダミーシフトレジスタ320のRESET端子にはCLR14信号が入力される。
CLR11〜CLR14信号は、第1実施形態のCLR信号と同様、1垂直走査期間に2水平走査期間だけHレベルの電位を継続し、他の期間はLレベルの電位を継続する信号である。これらCLR信号の詳細は後述の動作説明において説明する。
次に、最終段ゲート線GL(1080)を非選択状態に切り替える動作について説明する。図9Aは、最終段ゲート線GL(1080)に対応するシフトレジスタ301(1080)のTFT1と、補助回路302(1080)のTFT7とを抜き出し、他の素子の図示を省略した図である。また、図9Bは、ゲート線GL(1075)〜ゲート線GL(1080)及びダミー信号の電位変化を示すタイミングチャートである。
図9Aに示すように、シフトレジスタ301(1080)と補助回路302(1080)のドレインにクロック信号CLK6が入力される。
図9Bに示すように、時刻t11において、クロック信号CLK6の電位がHレベルに遷移すると、ゲート線GL(1080)の電位は、シフトレジスタ301(1080)のTFT1を介してHレベルになる。そして、時刻t12において、クロック信号CLK1の電位がHレベルに遷移すると、ダミーシフトレジスタ320のGL端子からHレベルの電位のダミー信号が出力される。これにより、補助回路302(1080)のTFT7は、ダミー信号の電位がHレベルの間、オン状態となる。ゲート線GL(1080)には、TFT7を介してクロック信号CLK1の電位が入力される。
つまり、時刻t12〜t13において、クロック信号CLK6はHレベルの電位であり、ゲート線GL(1080)には、補助回路320(1080)のTFT7を介して補助電位V1(>VSS)が入力される。時刻t13〜t14において、クロック信号CLK6はLレベルの電位となり、ゲート線GL(1080)には、補助回路320(1080)のTFT7を介してLレベルの電位が入力される。
このように、ダミーシフトレジスタ320を設けることにより、ダミーシフトレジスタ320のGL端子の出力によって最終段ゲート線GLに対する補助回路302を駆動させることができる。
[第3実施形態]
上述した実施形態において、ゲート線GLが非選択状態に切り替えられた後も、補助回路302に入力されるクロック信号はHレベルとLレベルとの間で電位変動を周期的に繰り返す。そのため、クロック信号がHレベルの電位に遷移すると、補助回路302のTFT7のリーク電流がゲート線GLに流れ、非選択状態を維持すべきゲート線GLの電位が上昇する場合がある。本来非選択状態であるべきゲート線GLの電位が選択電位まで上昇すると表示品位が低下する。
上述した実施形態において、ゲート線GLが非選択状態に切り替えられた後も、補助回路302に入力されるクロック信号はHレベルとLレベルとの間で電位変動を周期的に繰り返す。そのため、クロック信号がHレベルの電位に遷移すると、補助回路302のTFT7のリーク電流がゲート線GLに流れ、非選択状態を維持すべきゲート線GLの電位が上昇する場合がある。本来非選択状態であるべきゲート線GLの電位が選択電位まで上昇すると表示品位が低下する。
本実施形態では、ゲート線GLを速やか且つ確実に非選択状態に切り替えるとともに、非選択状態を維持すべきゲート線GLの電位上昇を抑制し得る補助回路の構成について説明する。
図10Aは、本実施形態における補助回路の等価回路図である。図10Aにおいて、第1実施形態と同様の構成には第1実施形態と同じ符号が付されている。なお、本実施形態におけるシフトレジスタは上述した第1実施形態のシフトレジスタ301(図5参照)と同じ構成であるため、図示を省略する。
図10Aに示すように、補助回路312(n)は、TFT7と、TFT8とを有する。
TFT7のソースと、TFT8のドレインと、ゲート線GL(n)とが互いに接続されている。TFT8のゲートは、シフトレジスタ301(n+1)のノードB(n+1)と接続され、TFT8のソースは電源電圧信号VSSが入力される。
図10Bは、本実施形態における補助回路312(n)の動作を説明するためのタイミングチャートである。なお、この例において、補助回路312(n)及びシフトレジスタ301(n)のCLKm端子(図5参照)にはクロック信号CLK1が入力されるものとする。シフトレジスタ301(n)の動作は第1実施形態と同じであるため、以下では、主として補助回路312(n)の動作について説明する。
図10Bに示すように、時刻t21〜t22まで、クロック信号CLK1の電位はHレベルであり、ゲート線GL(n)はTFT1(図5参照)を介してHレベルの電位に遷移し、ゲート線GL(n)が選択状態となる。
時刻t22において、クロック信号CLK1がLレベルの電位となる。これにより、シフトレジスタ301(n)のTFT1(図5参照)及び、補助回路312(n)のTFT7を介してゲート線GL(n)の電位がLレベルとなり、ゲート線GL(n)は非選択状態となる。
時刻t23において、シフトレジスタ301(n+1)のノードA(n+1)の電位がLレベル、ノードB(n+1)の電位がVb1(>VSS)に遷移する。これにより、補助回路312(n)のTFT8がオン状態となる。このとき、クロック信号CLK1の電位はLレベルであり、ゲート線GL(n)は、TFT7及びTFT8を介してLレベル(VSS)の電位を維持する。
時刻t24において、クロック信号CLK1の電位はHレベルとなるが、TFT8がオン状態であるため、ゲート線GL(n)は、TFT8を介してLレベルの電位を維持する。
TFT8が無い場合、クロック信号CLK1がHレベルの電位に遷移する際(t24)、ゲート線GL(n)にTFT7のリーク電流が流れ、ゲート線GL(n)の電位が上昇する場合がある。本実施形態では、少なくともゲート線GL(n)が非選択状態である期間にオン状態となり、ゲート線GL(n)に非選択電位を供給するTFT8が設けられる。そのため、非選択状態を維持すべきゲート線GLの電位の上昇を抑制することができる。
(変形例1)
なお、図10AではTFT8のゲートにノードB(n+1)の電位が入力される例を説明したが、入力される電位はノードB(n+1)の電位に限定されない。つまり、TFT8のゲートには、ゲート線GL(n)の選択期間にLレベルの電位となり、且つゲート線GL(n)の非選択期間にHレベルの電位となる信号が入力されればよい。
なお、図10AではTFT8のゲートにノードB(n+1)の電位が入力される例を説明したが、入力される電位はノードB(n+1)の電位に限定されない。つまり、TFT8のゲートには、ゲート線GL(n)の選択期間にLレベルの電位となり、且つゲート線GL(n)の非選択期間にHレベルの電位となる信号が入力されればよい。
具体的には、例えば、上記例において、TFT8のゲートにノードB(n−1)の電位(図示略)が入力されるようにしてもよい。図10Bでは図示されていないが、ノードB(n−1)の電位が変化するタイミングは、ノードB(n)よりも1水平走査期間早い。そのため、ゲート線GL(n)の選択期間(t21〜t22)においてノードB(n−1)の電位はLレベルであり、ゲート線GL(n)が非選択状態となる時刻t22以降はHレベルの電位となる。そのため、クロック信号CLK1がHレベルの電位に遷移する時刻t24において、補助回路312(n)のTFT8はオン状態となり、TFT8を介してゲート線GL(n)をLレベルの電位に維持することができる。
また、例えば、TFT8のゲートにクロック信号CLK3〜CLK5(図10B参照)のいずれかの電位が入力されるように構成してもよい。図10Bに示すように、クロック信号CLK3〜CLK5は、ゲート線GL(n)の選択期間(t21〜t22)においてLレベルの電位であり、ゲート線GL(n)が非選択状態となるt22以降においてHレベルの電位となる。
クロック信号CLK1がHレベルの電位となる時刻t24において、クロック信号CLK3〜CLK5はいずれもLレベルの電位であるが、ゲート線GL(n)が非選択期間において、周期的にTFT8がオン状態となるため、クロック信号CLK1の電位がHレベルに遷移しても、ゲート線GL(n)が選択状態に遷移しにくい。
(変形例2)
上述した第3実施形態及び変形例1において、補助回路321(n)のTFT7のゲートに、ゲート線GL(n+1)の電位が入力される構成であったが、シフトレジスタ301(n+1)のノードAの電位が入力されるようにしてもよい。以下、具体的に説明する。
上述した第3実施形態及び変形例1において、補助回路321(n)のTFT7のゲートに、ゲート線GL(n+1)の電位が入力される構成であったが、シフトレジスタ301(n+1)のノードAの電位が入力されるようにしてもよい。以下、具体的に説明する。
図11は、本変形例における補助回路の等価回路図である。図11において、第3実施形態と同じ構成には第3実施形態と同じ符号が付されている。以下、主として第3実施形態と異なる構成について説明する。
図11に示すように、補助回路322(n)のTFT7のゲートには、シフトレジスタ301(n+1)のノードA(n+1)が接続されている。TFT8のゲートは、第3実施形態と同様、シフトレジスタ301(n+1)のノードB(n+1)が接続されている。
図10Bのタイミングチャートに示すように、ノードA(n+1)がLレベルより高い電位となる期間(t20〜t23)は、ゲート線GL(n+1)がHレベルの電位となる期間よりも長い。補助回路322(n)にクロック信号CLK1が入力される場合、時刻t20〜t23において、クロック信号CLK1は時刻t21〜t22にHレベルの電位となり、ゲート線GL(n)が選択状態となる。
TFT7は、時刻t20〜t23の6水平走査期間においてオン状態となり、ゲート線GL(n)の選択期間(t21〜t22)に、TFT7を介して補助電位Vsh(VDD−Vth7)がゲート線GL(n)に入力される。時刻t20〜t23において、時刻t21〜t22以外の他の期間は、クロック信号CLK1の電位がLレベルであるため、TFT7を介してゲート線GL(n)にLレベルの電位が入力される。
このように、本変形例では、ゲート線GL(n)の選択期間だけでなく、供給されるクロック信号の電位がLレベルとなる一定期間もTFT7がオン状態となり、第3実施形態よりもTFT7がオン状態となる期間が長い。そのため、ゲート線GL(n)の選択期間に、TFT7を介してゲート線GL(n)に補助電位Vshを入力し、ゲート線GL(n)を速やかに選択状態に切り替えることができる。また、ゲート線(n)が非選択状態であるときには、TFT7を介してゲート線GL(n)にLレベルの電位が入力されるため、ゲート線GL(n)を速やか且つ確実に非選択状態にすることができる。
以上、本発明に係る表示装置の一例について説明したが、本発明に係る表示装置は、上述した実施形態の構成に限定されず、様々な変形構成とすることができる。以下、その変形例について説明する。
(1)上述した実施形態において、シフトレジスタ301にクロック信号を供給する配線70よりも、補助回路302,312,322にクロック信号を供給する配線70の幅を小さくしてもよい。つまり、図4において、表示領域Dの左側の額縁領域に配置されたクロック信号CLK1〜CLK6の配線70のうち、偶数行のゲート線GLに対応する補助回路302に供給されるクロック信号CLK2、CLK4、CLK6の配線70は、クロック信号CLK1、CLK3、CLK5の配線70よりも配線幅が狭くてもよい。同様に、表示領域Dの右側の額縁領域に配置されたクロック信号CLK1〜CLK6の配線70のうち、奇数行のゲート線GLに対応する補助回路302に供給されるクロック信号CLK1、CLK3、CLK5の配線70は、クロック信号CLK2、CLK4、CLK6の配線70よりも配線幅が狭くてもよい。
補助回路は、ゲート線GLの非選択状態への遷移を補助する回路である。そのため、補助回路に供給するクロック信号の配線の抵抗が、シフトレジスタ301に供給するクロック信号の配線より高くなってもゲート線GLの走査において影響が少ない。よって、このように構成することで表示領域の左右の額縁領域を小さくすることができる。
(2)また、上述した実施形態において、シフトレジスタ301を構成するTFTのチャネル幅より、補助回路302,312,322を構成するTFTのチャネル幅を小さくしてもよい。上述したように、補助回路は、ゲート線GLの非選択状態への遷移を補助する回路である。そのため、補助回路の駆動能力はシフトレジスタほど高くなくてもよく、このように構成することで、表示領域の左右の額縁領域を小さくすることができる。
(3)上述した第1〜第3実施形態ではシフトレジスタ及び補助回路に6相のクロック信号が供給される例を説明したが、4相以上のクロック信号が供給されればよい。以下、4相のクロック信号を供給する場合のシフトレジスタの構成について説明する。
図12Aは、本変形例におけるシフトレジスタ301に供給される制御信号と、シフトレジスタ301の接続関係とを示す模式図である。また、図12Bは、1垂直走査期間におけるゲート線GLと制御信号の電位変化を示すタイミングチャートである。図12Aにおいて第1実施形態の構成(図4)と同じ構成には第1実施形態と同じ符号が付されている。なお、図12Aにおいて図示を省略しているが、第1実施形態と同様、表示領域Dの左右の額縁領域には各ゲート線GLに対応して補助回路302が配置されている。以下、主として第1実施形態と異なる構成について説明する。
図12Aに示すように、シフトレジスタ301のCLKm端子には、互いに位相が異なる4相のクロック信号CLK11〜CLK14のうちの一のクロック信号が入力される。クロック信号CLK11〜CLK14は、図12Bに示すように、2水平走査期間ごとにHレベルとLレベルの間で電位が変化する。
また、図12Aに示すように、シフトレジスタ301(1)のRESET端子はゲート線GL(3)と接続され、シフトレジスタ301(2)のRESET端子はゲート線GL(4)と接続されている。つまり、この例では、シフトレジスタ301(n)のRESET端子は、対応するゲート線GL(n)の2行後ろのゲート線GL(n+2)と接続されている。また、この例では、シフトレジスタ301(1079)とシフトレジスタ301(1080)のRESET端子には、リセット信号として、CLR1信号とCLR2信号とがそれぞれ入力される。
各ゲート線GLは、選択期間として、1水平走査期間ずつプレチャージ期間と本チャージ期間とを有する。このように隣接するゲート線GLの選択期間が少なくとも1水平走査期間重複するようにクロック信号が供給されればよい。。
(4)上述した実施形態では、駆動回路に用いられるTFTはnチャネル型TFTで構成される例を説明したが、pチャネル型TFTで構成されてもよいし、nチャネル型TFTとpチャネル型TFTとが混在してもよい。pチャネル型TFTの場合、ゲート電極に印加される電圧が低いほどドレイン−ソース間に電流が流れやすくなる。そのため、pチャネル型TFTを用いる場合、各実施形態における電位関係は、nチャネル型TFTの場合の電位関係と逆になる。
(5)上述した実施形態において、画素用の画素用スイッチング素子11と、シフトレジスタ301及び補助回路302のTFTの半導体層は、アモルファスシリコン(a−Si)を用いてもよいが、酸化物半導体を用いることが好ましい。
酸化物半導体としては、例えば、In(インジウム)−Ga(ガリウム)−Zn(亜鉛)−O(酸素)系の三元系酸化物である。In、GaおよびZnの割合(組成比)は特に限定されないが、例えばIn:Ga:Zn=2:2:1、In:Ga:Zn=1:1:1、In:Ga:Zn=1:1:2等でもよい。また、例えばIn、GaおよびZnを1:1:1の割合で含んでもよい。In−Ga−Zn−O系の半導体層を有するTFTは、a−Siを用いたTFTよりも高い移動度(20倍超)および、a−Siを用いたTFTよりも低いリーク電流(100分の1未満)を有する。そのため、特に、シフトレジスタ301のTFTに対して好適に用いられる。よって、In−Ga−Zn−O系の半導体層を有するTFTを用いれば、シフトレジスタ301におけるリーク電流が抑制され、表示装置の消費電力を大幅に削減することが可能になる。
また、In−Ga−Zn−O系半導体は、アモルファスでもよいし、結晶質部分を含み、結晶性を有していてもよい。結晶質In−Ga−Zn−O系半導体としては、c軸が層面に概ね垂直に配向した結晶質In−Ga−Zn−O系半導体が好ましい。このようなIn−Ga−Zn−O系半導体の結晶構造は、例えば、特開2012−134475号公報に開示されている。参考のために、特開2012−134475号公報の開示内容の全てを本明細書に援用する。
なお、酸化物半導体層は、In−Ga−Zn−O系の半導体の代わりに、他の酸化物半導体を含んでいてもよい。例えばZn−O系半導体(ZnO)、In−Zn−O系半導体(IZO(登録商標))、Zn−Ti−O系半導体(ZTO)、Cd−Ge−O系半導体、Cd−Pb−O系半導体、CdO(酸化カドニウム)、Mg−Zn−O系半導体、In―Sn―Zn―O系半導体(例えばIn2O3−SnO2−ZnO)、In−Ga−Sn−O系半導体などを含んでいてもよい。
(6)上述した実施形態では、液晶を用いた表示装置を例に説明したが、有機EL(Electroluminescence)を用いた表示装置に、各実施形態のシフトレジスタ及び補助回路を適用してもよい。
1…表示装置、2…アクティブマトリクス基板、3…対向基板、4…液晶層、20…ソースドライバ、30A,30B…ゲート駆動部、40…制御回路、50…電源、60…対向電極(共通電極)、301…シフトレジスタ、302,312,322…補助回路、320…ダミーシフトレジスタ、GL…ゲート線、SL…ソース線
Claims (10)
- 複数のゲート線を有する表示パネルと、
前記複数のゲート線のそれぞれに対応して設けられる複数の駆動回路であって、前記複数のゲート線を選択状態に順次切り替えて走査する前記複数の駆動回路と、
前記複数のゲート線のそれぞれに対応して設けられ、対応するゲート線と接続された複数の補助回路と、
前記複数の駆動回路及び前記複数の補助回路に対し、位相が互いに異なるM(Mは4以上の自然数)相の駆動用信号を含む制御信号を供給する制御回路と、を備え、
前記M相の駆動用信号は、所定サイクルで、ゲート線の選択状態に対応する第1の電位レベルと、ゲート線の非選択状態に対応する第2の電位レベルとの間で電位が遷移し、
前記複数の駆動回路と前記複数の補助回路のそれぞれは、前記M相の駆動用信号のうちの一の駆動用信号が供給され、
前記複数の駆動回路のそれぞれは、供給される前記一の駆動用信号の電位を走査対象のゲート線に出力して当該走査対象のゲート線を選択状態又は非選択状態に切り替え、
ゲート線が選択状態となる選択期間はプレチャージ期間と本チャージ期間とを含み、互いに隣接するゲート線の前記本チャージ期間と前記プレチャージ期間は重複し、
前記補助回路は、少なくとも対応するゲート線の本チャージ期間と、当該ゲート線の次段のゲート線の本チャージ期間に駆動し、前記対応するゲート線の本チャージ期間に、供給される前記一の駆動用信号の第1の電位レベルの電位を出力し、前記次段のゲート線の本チャージ期間に、当該一の駆動用信号の第2の電位レベルの電位を出力する、表示装置。 - 前記複数の補助回路のそれぞれは、放電用スイッチング素子を含み、
前記複数の補助回路のうち、前記複数のゲート線における最終段のゲート線以外のゲート線に対応する補助回路の前記放電用スイッチング素子は、前記次段のゲート線と接続されたゲート電極を有し、
前記最終段ゲート線に対応する補助回路の前記放電用スイッチング素子は、前記最終段のゲート線の本チャージ期間、及び当該本チャージ期間の終了後の一定期間まで前記第1の電位レベルとなるゲート電極を有する、請求項1に記載の表示装置。 - 前記制御信号は、前記最終段のゲート線の本チャージ期間、及び当該本チャージ期間の終了後の一定期間において前記第1の電位レベルとなり、他の期間に前記第2の電位レベルとなるリセット信号を含み、
前記最終段のゲート線に対応する補助回路の前記放電用スイッチング素子のゲート電極は、前記リセット信号が供給される、請求項2に記載の表示装置。 - 前記M相の駆動用信号のうちの一の駆動用信号が供給され、当該一の駆動用信号に基づいて、前記最終段のゲート線の本チャージ期間、及び当該本チャージ期間の終了後の一水平走査期間に駆動し、前記最終段のゲート線に対応する補助回路の前記放電用スイッチング素子のゲート電極に前記一の駆動用信号の第1の電位レベルの電位を出力するダミー駆動回路をさらに備える、請求項2に記載の表示装置。
- 前記補助回路は、安定化スイッチング素子をさらに含み、
前記安定化スイッチング素子は、
前記補助回路に対応するゲート線と接続されたドレイン電極と、
前記第2の電位を有するソース電極と、を有し、
対応するゲート線の選択期間において駆動せず、当該ゲート線が非選択状態である期間の少なくとも一部の期間に駆動し、前記第2の電位を当該ゲート線に供給する、請求項2から4のいずれか一項に記載の表示装置。 - 前記複数の駆動回路のそれぞれは、供給される前記一の駆動用信号の電位を、対応するゲート線に出力する出力用スイッチング素子と、前記出力用スイッチング素子のゲートに接続された第1の内部配線と、前記第1の内部配線の電位と逆電位となる第2の内部配線とを含み、
各駆動回路の第1の内部配線は、当該駆動回路の走査対象のゲート線が選択状態であるとき、前記出力用スイッチング素子の閾値電圧以上の電位となり、
前記安定化スイッチング素子は、前記走査対象のゲート線の次段のゲート線に対応する駆動回路における前記第2の内部配線と接続されたゲート電極を有する、請求項5に記載の表示装置。 - 前記放電用スイッチング素子のゲート電極は、前記次段のゲート線に対応する駆動回路における前記第1の内部配線と接続されている、請求項6に記載の表示装置。
- 前記複数の駆動回路は、前記複数のゲート線のうち奇数行のゲート線を走査対象とする複数の第1の駆動回路と、偶数行のゲート線を走査対象とする複数の第2の駆動回路とを含み、
前記複数の補助回路は、前記複数の第1の駆動回路のそれぞれに対応して設けられた複数の第1の補助回路と、前記複数の第2の駆動回路のそれぞれに対応して設けられた複数の第2の補助回路とを含み、
前記複数の第1の駆動回路と前記複数の第2の補助回路は、表示領域の外側であって、ゲート線の一方の端部側に設けられ、前記複数の第2の駆動回路と前記複数の第1の補助回路は、前記表示領域の外側であって、前記ゲート線の他方の端部側に設けられている、請求項1から7のいずれか一項に記載の表示装置。 - 前記複数の駆動回路に前記M相の駆動用信号を供給するための複数の駆動回路用配線と、前記複数の補助回路に前記M相の駆動用信号を供給するための複数の補助回路用配線とをさらに備え、
前記複数の補助回路用配線の配線幅は、前記複数の駆動回路用配線の配線幅よりも狭い、請求項1から8のいずれか一項に記載の表示装置。 - 前記複数の駆動回路のそれぞれは、複数のスイッチング素子を含み、
前記複数の補助回路のそれぞれは、供給される前記一の駆動用信号の第2の電位を、対応するゲート線に出力する放電用スイッチング素子を含み、
前記放電用スイッチング素子のチャネル幅は、駆動回路における前記複数のスイッチング素子のチャネル幅よりも狭い、請求項1から9のいずれか一項に記載の表示装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018084950A JP2019191396A (ja) | 2018-04-26 | 2018-04-26 | 表示装置 |
US16/391,349 US10621941B2 (en) | 2018-04-26 | 2019-04-23 | Display device |
CN201910339581.4A CN110415659B (zh) | 2018-04-26 | 2019-04-25 | 显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018084950A JP2019191396A (ja) | 2018-04-26 | 2018-04-26 | 表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019191396A true JP2019191396A (ja) | 2019-10-31 |
Family
ID=68292823
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018084950A Pending JP2019191396A (ja) | 2018-04-26 | 2018-04-26 | 表示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10621941B2 (ja) |
JP (1) | JP2019191396A (ja) |
CN (1) | CN110415659B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102459026B1 (ko) * | 2018-05-21 | 2022-10-26 | 엘지디스플레이 주식회사 | 표시장치 및 그 구동방법 |
CN111883077A (zh) * | 2020-07-28 | 2020-11-03 | 北海惠科光电技术有限公司 | 栅极驱动电路、显示模组及显示装置 |
CN114694606B (zh) * | 2020-12-25 | 2023-07-04 | 夏普株式会社 | 扫描信号线驱动电路以及显示装置 |
KR20220161903A (ko) * | 2021-05-31 | 2022-12-07 | 엘지디스플레이 주식회사 | 표시패널, 표시패널을 포함한 표시장치, 및 이를 이용한 개인 몰입형 시스템 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7586476B2 (en) * | 2005-06-15 | 2009-09-08 | Lg. Display Co., Ltd. | Apparatus and method for driving liquid crystal display device |
JP5484109B2 (ja) * | 2009-02-09 | 2014-05-07 | 三菱電機株式会社 | 電気光学装置 |
JP2010224438A (ja) | 2009-03-25 | 2010-10-07 | Seiko Epson Corp | 電気光学装置の駆動回路、電気光学装置、及び電子機器 |
JP5528084B2 (ja) * | 2009-12-11 | 2014-06-25 | 三菱電機株式会社 | シフトレジスタ回路 |
KR102001890B1 (ko) | 2012-09-28 | 2019-07-22 | 엘지디스플레이 주식회사 | 액정표시장치 |
CN106463178A (zh) * | 2014-06-13 | 2017-02-22 | 夏普株式会社 | 移位寄存器电路和具备其的显示装置 |
KR20160089028A (ko) * | 2015-01-16 | 2016-07-27 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 그것을 포함하는 표시 장치 |
CN105938711B (zh) * | 2016-06-06 | 2018-07-06 | 京东方科技集团股份有限公司 | 阵列栅极驱动电路及其驱动方法 |
CN107068094B (zh) * | 2017-05-10 | 2019-08-30 | 厦门天马微电子有限公司 | 栅极驱动电路、显示面板、显示装置及驱动方法 |
-
2018
- 2018-04-26 JP JP2018084950A patent/JP2019191396A/ja active Pending
-
2019
- 2019-04-23 US US16/391,349 patent/US10621941B2/en active Active
- 2019-04-25 CN CN201910339581.4A patent/CN110415659B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN110415659A (zh) | 2019-11-05 |
US20190333464A1 (en) | 2019-10-31 |
CN110415659B (zh) | 2021-04-27 |
US10621941B2 (en) | 2020-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8686990B2 (en) | Scanning signal line drive circuit and display device equipped with same | |
KR100847092B1 (ko) | 시프트 레지스터 회로 및 그것을 구비하는 화상표시장치 | |
JP4912023B2 (ja) | シフトレジスタ回路 | |
JP4912000B2 (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
US8259895B2 (en) | Bidirectional shifter register and method of driving same | |
CN110415659B (zh) | 显示装置 | |
US8514163B2 (en) | Display apparatus including a gate driving part having a transferring stage and an output stage and method for driving the same | |
CN109658882B (zh) | 显示装置 | |
US20100067646A1 (en) | Shift register with embedded bidirectional scanning function | |
US10706803B2 (en) | Shift register circuit | |
US20120086703A1 (en) | Display Driving Circuit, Display Device And Display Driving Method | |
US10199004B2 (en) | Display device | |
JPWO2013146058A1 (ja) | 表示装置 | |
JP2008251094A (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
JP2004252092A (ja) | 表示装置およびその駆動方法 | |
JP2014186158A (ja) | 表示装置 | |
JP2007207411A (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
CN107112051B (zh) | 单位移位寄存器电路、移位寄存器电路、单位移位寄存器电路的控制方法及显示装置 | |
JP2007242129A (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
US10796659B2 (en) | Display device and method for driving the same | |
KR20170008348A (ko) | 표시 장치 | |
JP2005308942A (ja) | 表示装置および表示装置の駆動方法 |