CN110415659A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN110415659A
CN110415659A CN201910339581.4A CN201910339581A CN110415659A CN 110415659 A CN110415659 A CN 110415659A CN 201910339581 A CN201910339581 A CN 201910339581A CN 110415659 A CN110415659 A CN 110415659A
Authority
CN
China
Prior art keywords
mentioned
grid line
driving
during
current potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910339581.4A
Other languages
English (en)
Other versions
CN110415659B (zh
Inventor
堀内智
业天诚二郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN110415659A publication Critical patent/CN110415659A/zh
Application granted granted Critical
Publication of CN110415659B publication Critical patent/CN110415659B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

一种显示装置，能迅速且可靠地进行栅极线向非选择状态的转变。显示装置针对显示面板中的多条栅极线中的每一条栅极线而具有多个驱动电路和多个辅助电路。驱动电路和辅助电路被供应M(M≥4)相的驱动用信号中的一个驱动用信号。驱动电路将驱动用信号的电位输出到栅极线。栅极线的选择期间包含预充电期间和正式充电期间，相互相邻的2个栅极线中在先的栅极线的正式充电期间与在后的栅极线的预充电期间是重复的。辅助电路至少在对应的栅极线的正式充电期间和下一级的栅极线的正式充电期间进行驱动，在栅极线的正式充电期间输出驱动用信号的第1电位电平(选择电位)，在下一级的栅极线的正式充电期间输出驱动用信号的第2电位电平(非选择电位)。

Description

显示装置
技术领域
本发明涉及显示装置。
背景技术
以往，提出了关于扫描显示面板中的栅极线的移位寄存器的各种技术。
例如，在下述专利文献1中公开了如下液晶显示装置：在栅极线的两端的左右的边框区域中分别配置有将第奇数行的栅极线中的每一条栅极线切换到选择状态的栅极驱动部和将第偶数行的栅极线中的每一条栅极线切换到选择状态的栅极驱动部。在该液晶显示装置中，将第奇数行中的每一条栅极线切换到非选择状态的放电电路和将第偶数行的栅极线中的每一条栅极线切换到非选择状态的放电电路分别配置在左右的边框区域中。在该液晶显示装置中，为了在施加数据电压时进行稳定的像素充电，设置有相邻的栅极线的栅极驱动电压变为栅极高电压的期间彼此重叠的预充电期间。
专利文献1中的各放电电路具有：栅极电极，其与在栅极线的选择期间结束时输出栅极高电压的驱动部连接；第1电极，其与栅极线连接；以及第2电极，其被供应栅极低电压VGL。放电电路在对应的栅极线的选择期间结束时进行驱动，将栅极低电压VGL输出到对应的栅极线，将栅极线切换到非选择状态。
现有技术文献
专利文献
专利文献1：特开2014-71451号公报
发明内容
发明要解决的问题
当如上述专利文献1那样，在栅极线的选择期间结束的定时使放电电路进行驱动的情况下，如果放电电路的驱动发生延迟，则在栅极线的选择期间结束后不能迅速地将栅极线切换到非选择状态，成为显示不良的原因。
本发明的目的在于，提供一种能迅速且可靠地进行栅极线向非选择状态的转变的技术。
用于解决问题的方案
本发明的一个实施方式中的显示装置具备：显示面板，其具有多条栅极线；多个驱动电路，其对应于上述多条栅极线中的每一条栅极线而设置，将上述多条栅极线依次切换到选择状态并进行扫描；多个辅助电路，其对应于上述多条栅极线中的每一条栅极线而设置，与对应的栅极线连接；以及控制电路，其将包含相位相互不同的M(M为4以上的自然数)相的驱动用信号的控制信号供应到上述多个驱动电路和上述多个辅助电路，上述M相的驱动用信号的电位按规定周期在对应于栅极线的选择状态的第1电位电平与对应于栅极线的非选择状态的第2电位电平之间进行转变，上述多个驱动电路和上述多个辅助电路中的每一个电路被供应上述M相的驱动用信号中的一个驱动用信号，上述多个驱动电路中的每一个驱动电路将被供应的上述一个驱动用信号的电位输出到扫描对象的栅极线，将该扫描对象的栅极线切换到选择状态或非选择状态，栅极线成为选择状态的选择期间包含预充电期间和正式充电期间，相互相邻的2个栅极线中的在先的上述正式充电期间与在后的栅极线的上述预充电期间是重复的，上述辅助电路至少在对应的栅极线的正式充电期间和该栅极线的下一级的栅极线的正式充电期间进行驱动，在上述对应的栅极线的正式充电期间输出被供应的上述一个驱动用信号的第1电位电平的电位，在上述下一级的栅极线的正式充电期间输出该一个驱动用信号的第2电位电平的电位。
发明效果
根据本发明，能够迅速且可靠地进行栅极线向非选择状态的转变。
附图说明
图1是第1实施方式中的显示装置的概略截面图。
图2A是示出图1所示的有源矩阵基板的概略构成的俯视图。
图2B是一个像素的等效电路图。
图3是示出图2A所示的栅极驱动部的概略电路构成的示意图。
图4是示出供应到图3所示的移位寄存器的控制信号和移位寄存器的连接关系的示意图。
图5是示出图3所示的一个移位寄存器和辅助电路的等效电路的图。
图6示出表示第1实施方式中的栅极起始脉冲信号、时钟信号、复位信号以及电源电压信号的各信号的电位的波形图。
图7是表示移位寄存器中的节点和栅极线的电位变化的波形图。
图8是示出第2实施方式中的移位寄存器的概略构成的示意图。
图9A是抽取了与最后一级的栅极线相对应的移位寄存器的TFT1和辅助电路的TFT7的图。
图9B是示出时钟信号、一部分栅极线以及CLR信号的电位变化的时序图。
图10A是第3实施方式中的辅助电路的等效电路图。
图10B是用于说明图10A所示的辅助电路的动作的时序图。
图11是第3实施方式的变形例2中的辅助电路的等效电路图。
图12A是示出变形例(3)中的控制信号与移位寄存器的连接关系的示意图。
图12B是示出变形例(3)中的栅极线和控制信号的电位变化的时序图。
附图标记说明
1…显示装置，2…有源矩阵基板，3…相对基板，4…液晶层，20…源极驱动器，30A、30B…栅极驱动部，40…控制电路，50…电源，60…相对电极(共用电极)，301…移位寄存器，302、312、322…辅助电路，320…伪移位寄存器，GL…栅极线，SL…源极线。
具体实施方式
本发明的一个实施方式中的显示装置具备：显示面板，其具有多条栅极线；多个驱动电路，其对应于上述多条栅极线中的每一条栅极线而设置，将上述多条栅极线依次切换到选择状态并进行扫描；多个辅助电路，其对应于上述多条栅极线中的每一条栅极线而设置，与对应的栅极线连接；以及控制电路，其将包含相位相互不同的M(M为4以上的自然数)相的驱动用信号的控制信号供应到上述多个驱动电路和上述多个辅助电路，上述M相的驱动用信号的电位按规定周期在对应于栅极线的选择状态的第1电位电平与对应于栅极线的非选择状态的第2电位电平之间进行转变，上述多个驱动电路和上述多个辅助电路中的每一个电路被供应上述M相的驱动用信号中的一个驱动用信号，上述多个驱动电路中的每一个驱动电路将被供应的上述一个驱动用信号的电位输出到扫描对象的栅极线，将该扫描对象的栅极线切换到选择状态或非选择状态，栅极线成为选择状态的选择期间包含预充电期间和正式充电期间，相互相邻的2个栅极线中的在先的栅极线的上述正式充电期间与在后的栅极线的上述预充电期间是重复的，上述辅助电路至少在对应的栅极线的正式充电期间和该栅极线的下一级的栅极线的正式充电期间进行驱动，在上述对应的栅极线的正式充电期间输出被供应的上述一个驱动用信号的第1电位电平的电位，在上述下一级的栅极线的正式充电期间输出该一个驱动用信号的第2电位电平的电位。
根据第1构成，显示装置具有：多个驱动电路，其依次扫描显示面板中的多条栅极线；多个辅助电路，其针对多条栅极线而设置；以及控制电路，其将控制信号供应到多个驱动电路和多个辅助电路。控制信号包含相位相互不同的4相以上的驱动用信号。驱动用信号的电位按规定周期在分别对应于栅极线的选择状态和非选择状态的第1电位电平与第2电位电平之间变化。驱动电路和辅助电路被供应M相的驱动用信号中的一个驱动用信号。驱动电路输出被供应的驱动用信号的电位，将栅极线切换到选择状态或非选择状态。栅极线的选择期间包含预充电期间和正式充电期间，相互相邻的2个栅极线中的在先的栅极线的正式充电期间与在后的栅极线的预充电期间是重复的。辅助电路在对应的栅极线的正式充电期间和该栅极线的下一级的栅极线的正式充电期间进行驱动，在对应的栅极线的正式充电期间，将被供应的驱动用信号的第1电位电平的电位输出到对应的栅极线，在下一级的栅极线的正式充电期间，将被供应的驱动用信号的第2电位电平的电位输出到对应的栅极线。辅助电路从对应的栅极线的正式充电期间到下一级的栅极线的正式充电期间进行驱动，因此，在对应的栅极线的正式充电期间结束时，能够迅速且可靠地将该栅极线切换到非选择状态。
在第1构成中，也可以是，上述多个辅助电路中的每一个辅助电路包含放电用开关元件，上述多个辅助电路中的、与上述多条栅极线中的最后一级的栅极线以外的栅极线相对应的辅助电路的上述放电用开关元件具有与上述下一级的栅极线连接的栅极电极，与上述最后一级的栅极线相对应的辅助电路的上述放电用开关元件具有在上述最后一级的栅极线的正式充电期间和该正式充电期间结束后的一定期间为上述第1电位电平的栅极电极。(第2构成)。
根据第2构成，除了最后一级的栅极线以外的各栅极线在下一级的栅极线的选择期间，通过与该栅极线相对应的辅助电路的放电用开关元件而成为第2电位。另外，最后一级的栅极线从最后一级的栅极线的正式充电期间到正式充电期间结束后的一定期间内，通过对应的辅助电路的放电用开关元件而成为第2电位。
在第2构成中，也可以是，上述控制信号包含复位信号，上述复位信号在上述最后一级的栅极线的正式充电期间以及该正式充电期间结束后的一定期间内为上述第1电位电平，在其它期间为上述第2电位电平，与上述最后一级的栅极线相对应的辅助电路的上述放电用开关元件的栅极电极被供应上述复位信号。(第3构成)。
根据第3构成，与最后一级的栅极线相对应的辅助电路的放电用开关元件的栅极电极被供应复位信号，在最后一级的栅极线的正式充电期间和该正式充电期间结束后的一定期间被供应第1电位电平的电位。因此，能够使与最后一级的栅极线相对应的辅助电路在最后一级的栅极线的正式充电期间和该正式充电期间结束后的一定期间进行驱动。
在第2构成中，也可以是，还具备伪驱动电路，上述伪驱动电路被供应上述M相的驱动用信号中的一个驱动用信号，基于该一个驱动用信号，在上述最后一级的栅极线的正式充电期间和该正式充电期间结束后的一个水平扫描期间进行驱动，将上述一个驱动用信号的第1电位电平的电位输出到与上述最后一级的栅极线相对应的辅助电路的上述放电用开关元件的栅极电极(第4构成)。
根据第4构成，与最后一级的栅极线相对应的辅助电路的放电用开关元件的栅极电极被供应一个驱动用信号，在最后一级的栅极线的正式充电期间和该正式充电期间结束后的一定期间被供应第1电位电平的电位。因此，能够使与最后一级的栅极线相对应的辅助电路在最后一级的栅极线的正式充电期间和该正式充电期间结束后的一定期间进行驱动。
在第2至第4构成的任意一个构成中，也可以是，上述辅助电路还包含稳定化开关元件，上述稳定化开关元件具有：漏极电极，其与对应于上述辅助电路的栅极线连接；以及源极电极，其具有上述第2电位，上述稳定化开关元件在对应的栅极线的选择期间不进行驱动，在该栅极线为非选择状态的期间中的至少一部分期间进行驱动，将上述第2电位供应到该栅极线(第5构成)。
根据第5构成，在栅极线为非选择状态的至少一部分期间，第2电位通过辅助电路的稳定化开关元件被供应到栅极线。因此，能够抑制在本来栅极线应该为非选择状态时，栅极线转变为选择状态。
在第5构成中，也可以是，上述多个驱动电路中的每一个驱动电路包含：输出用开关元件，其将被供应的上述一个驱动用信号的电位输出到对应的栅极线；第1内部配线，其连接到上述输出用开关元件的栅极；以及第2内部配线，其为与上述第1内部配线的电位相反的电位，各驱动电路的第1内部配线在该驱动电路的扫描对象的栅极线为选择状态时，成为上述输出用开关元件的阈值电压以上的电位，上述稳定化开关元件具有与上述扫描对象的栅极线的下一级的栅极线所对应的驱动电路中的上述第2内部配线连接的栅极电极(第6构成)。
根据第6构成，驱动电路中的输出用开关元件根据第1内部配线的电位进行驱动，辅助电路的稳定化开关元件根据扫描下一级的栅极线的驱动电路的第2内部配线的电位进行驱动。第2内部配线的电位是与第1内部配线相反的电位，第1内部配线在扫描对象的栅极线为选择状态时成为输出用开关元件的阈值电压以上的电位。稳定化开关元件在下一级的栅极线为非选择状态时进行驱动，此时，扫描对象的栅极线为非选择状态。因此，通过稳定化开关元件，能够抑制在本来栅极线应该为非选择状态时，栅极线转变为选择状态。
在第6构成中，也可以是，上述放电用开关元件的栅极电极与上述下一级的栅极线所对应的驱动电路中的上述第1内部配线连接(第7构成)。
根据第7构成，能够使放电用开关元件根据与下一级的栅极线相对应的驱动电路的第1内部配线的电位进行驱动。
在第1至第7构成的任意一个构成中，也可以是，上述多个驱动电路包含：多个第1驱动电路，其将上述多条栅极线中的奇数行的栅极线作为扫描对象；以及多个第2驱动电路，其将上述多条栅极线中的偶数行的栅极线作为扫描对象，上述多个辅助电路包含：多个第1辅助电路，其对应于上述多个第1驱动电路中的每一个第1驱动电路而设置；以及多个第2辅助电路，其对应于上述多个第2驱动电路中的每一个第2驱动电路而设置，上述多个第1驱动电路和上述多个第2辅助电路在显示区域的外侧设置于栅极线的一个端部侧，上述多个第2驱动电路和上述多个第1辅助电路在上述显示区域的外侧设置于上述栅极线的另一个端部侧。(第8构成)。
根据第8构成，在显示区域的外侧，在栅极线的一个端部侧配置有与奇数行的栅极线相对应的第1驱动电路以及与偶数行的栅极线相对应的第2辅助电路，在另一端部侧配置有与偶数行的栅极线相对应的第2驱动电路以及与奇数行的栅极线相对应的第1辅助电路。因此，与在栅极线的一侧的边框区域配置驱动电路和辅助电路的情况相比，能够减小栅极线的两端侧的边框区域。
在第1至第8构成的任意一个构成中，也可以是，还具备：多个驱动电路用配线，其用于将上述M相的驱动用信号供应到上述多个驱动电路；以及多个辅助电路用配线，其用于将上述M相的驱动用信号供应到上述多个辅助电路，上述多个辅助电路用配线的配线宽度比上述多个驱动电路用配线的配线宽度窄(第9构成)。
根据第9构成，与辅助电路用配线和驱动电路的驱动电路用配线为均匀的情况相比，能够减小边框区域。
在第1至第9构成的任意一个构成中，也可以是，上述多个驱动电路中的每一个驱动电路包含多个开关元件，上述多个辅助电路中的每一个辅助电路包含将被供应的上述一个驱动用信号的第2电位输出到对应的栅极线的放电用开关元件，上述放电用开关元件的沟道宽度比驱动电路中的上述多个开关元件的沟道宽度窄(第10构成)。
根据第10构成，与辅助电路的放电用开关元件和驱动电路的开关元件的沟道宽度为均匀的情况相比，能够减小边框区域。
下面，参照附图，详细地说明本发明的实施方式。对图中相同或者相当的部分标注同一附图标记，且不重复其说明。此外，为了使说明容易理解，在以下参照的附图中，将构成简化或者示意性地示出，或者省略一部分构成构件。另外，各图所示的构成构件间的尺寸比不一定表示实际的尺寸比。
[第1实施方式]
图1是本实施方式中的显示装置的概略截面图。本实施方式中的显示装置1具备有源矩阵基板2、相对基板3以及夹持在有源矩阵基板2与相对基板3之间的液晶层4。
有源矩阵基板2和相对基板3分别具备大致透明的(具有高的透光性的)玻璃基板。另外，虽然省略图示，但在图1中，显示装置1具备：背光源，其设置在与液晶层4相反侧的有源矩阵基板2的面方向上；以及一对偏振板，其夹着有源矩阵基板2和相对基板3。虽然省略图示，但相对基板3具备红(R)、绿(G)、蓝(B)这3种颜色的彩色滤光片。下面，说明有源矩阵基板2的构成。
图2A是示出有源矩阵基板2的概略构成的俯视图。如图2A所示，有源矩阵基板2具有多条栅极线GL、多条源极线SL、源极驱动器20以及栅极驱动部30(30A、30B)。另外，有源矩阵基板2例如通过柔性印刷电路基板(FPC：Flexible Printed Circuit)(省略图示)与控制电路40和电源50连接。
在图2A中，虽然省略图示，但有源矩阵基板2具有多个像素，上述像素的像素电极设置在由栅极线GL和源极线SL所划分的区域中，上述源矩阵基板2具有包括全部像素的显示区域D。另外，有源矩阵基板2具备隔着绝缘膜与像素电极相对配置的共用电极。各像素中的液晶分子被像素电极和共用电极以横电场方式进行取向控制。各像素与设置于相对基板3的彩色滤光片(省略图示)的R、G、B中的任意一种颜色相对应。
图2B是示出一个像素的等效电路的图。像素PIX具有例如包括薄膜晶体管的像素用开关元件11、像素电极12以及共用电极60。像素用开关元件11的栅极电极与栅极线GL连接，源极电极与源极线SL连接，漏极电极与像素电极12连接。在像素电极12与共用电极60之间形成有液晶电容CLC。
如图2A所示，源极驱动器20和栅极驱动部30(30A、30B)设置在显示区域D的外侧。在图2A中，栅极驱动部30A设置在显示区域D的左侧的边框区域，在图2A中，栅极驱动部30B设置在显示区域D的右侧的边框区域。栅极驱动部30A、30B及源极驱动器20与控制电路40及电源50连接。栅极驱动部30A、30B以及源极驱动器20基于从控制电路40供应的控制信号和从电源50供应的电源电压信号来进行驱动。
控制电路40将包含用于驱动栅极驱动部30A、30B的时钟信号、定时信号等的控制信号供应到栅极驱动部30A、30B。另外，控制电路40将示出数据写入定时的定时信号、数据信号供应到源极驱动器20。
电源50将电源电压信号VDD和电源电压信号VSS供应到栅极驱动部30A、30B和源极驱动器20。
源极驱动器20在显示区域D的外侧设置于源极线SL的一个端部侧的边框区域，与全部的源极线SL中的每一条源极线SL连接。源极驱动器20基于从电源50供应的电源电压信号和从控制电路40供应的定时信号、数据信号进行驱动，将示出要写入各像素的图像的灰度级的灰度级信号供应到各源极线SL。
(栅极驱动部)
图3是示出栅极驱动部30A和30B的概略电路构成的示意图。如图3所示，隔着显示区域D配置于左侧的栅极驱动部30A包含移位寄存器301(n)、辅助电路302(n+1)以及移位寄存器301(n+2)(n为1以上的自然数)。另外，隔着显示区域D配置于右侧的栅极驱动部30B包含辅助电路302(n)、移位寄存器301(n+1)以及辅助电路302(n+2)。在本实施方式中，对应于每条栅极线GL而具有1组的移位寄存器(驱动电路)和辅助电路。以下，在不对移位寄存器进行区分时，将其称为移位寄存器301，在不对辅助电路进行区分时，将其称为辅助电路302。
移位寄存器301(n)～301(n+2)中的每一个移位寄存器使对应的栅极线GL(n)～GL(n+2)充电到与选择状态相对应的电位(选择电位)，或者使其放电到与非选择状态相对应的电位(非选择电位)。辅助电路302(n)～302(n+2)中的每一个辅助电路使对应的栅极线GL(n)～GL(n+2)的电位放电到非选择电位。以下，有时将使栅极线的电位充电到选择电位称为栅极线的扫描或驱动等。
这样，使一条栅极线GL进行充放电的移位寄存器301和辅助电路302隔着显示区域D而设置在相互相反侧的边框区域。通过设为这种配置，从而与将1组的移位寄存器301和辅助电路302设置在同一边框区域的情况相比，能够减小边框区域的宽度。
栅极驱动部30A中的各移位寄存器301扫描奇数行的栅极线GL，栅极驱动部30B中的各移位寄存器301扫描偶数行的栅极线GL。栅极驱动部30A中的各辅助电路302将奇数行的栅极线GL依次切换到非选择状态，将偶数行的栅极线GL依次切换到非选择状态。
(移位寄存器)
接着，使用图4和图5来说明移位寄存器301的构成。图4是示出供应到移位寄存器301的控制信号和移位寄存器301的连接关系的示意图。此外，在图4中，为了方便，省略了辅助电路302、控制电路40、以及电源50的图示。另外，在该例中，虽然示出了设置有1080条的栅极线GL(1)～GL(1080)的例子，但栅极线的条数不限于此。图5是示出与栅极线GL(n)相对应的移位寄存器301(n)和辅助电路302(n)的等效电路的图。
如图4所示，在有源矩阵基板2的边框区域配置有用于将控制电路40及电源50(参照图2A)与移位寄存器301之间连接的配线70。
控制电路40(参照图2A)经由配线70来供应时钟信号(CLK1～CLK6)、栅极起始脉冲(GSP1、GSP2)以及复位信号(CLR1～CLR4)。电源50(参照图2A)经由配线70来供应电源电压信号(VDD、VSS)。
移位寄存器301具有CLKm端子、VGH端子、VGL端子、SET端子、GL端子以及RESET端子。
CLKm端子被输入CLK1～CLK6中的任意一个时钟信号。VGH端子被输入电源电压信号VDD。VGL端子被输入电源电压信号VSS。电源电压信号VDD的电位相当于选择电位，电源电压信号VSS的电位相当于非选择电位。
GL端子被输入对应的栅极线GL的电位。
SET端子被输入栅极起始脉冲(GSP1/GSP2)或者栅极驱动部30A或30B中的后级的移位寄存器301的GL端子的电位，作为用于驱动移位寄存器301的置位信号。
在该例中，栅极起始脉冲GSP1输入到移位寄存器301(1)的SET端子，栅极起始脉冲GSP2输入到移位寄存器301(2)。也就是说，栅极起始脉冲GSP1、GSP2从控制电路40供应到针对第1级和第2级的栅极线GL(1)、(2)的移位寄存器301。对此，针对第3级以后的栅极线的移位寄存器301的SET端子被输入与该移位寄存器301同为奇数或偶数的前级的移位寄存器301的GL端子的电位。换言之，第3级以后的栅极线GL相对应的移位寄存器301的SET端子被输入作为该移位寄存器301扫描对象的栅极线GL的2级前的栅极线的电位。
RESET端子被输入CLR信号或者栅极驱动部30A或30B中的2级后的移位寄存器301的GL端子的电位，作为使移位寄存器301的驱动停止的复位信号。
在此，在图6中示出表示栅极起始脉冲信号、时钟信号、复位信号以及电源电压信号的各信号的电位的波形图。图6所示的各信号的电位示出1个垂直扫描期间中的电位变化。
如图6所示，从1个垂直扫描期间开始，栅极起始脉冲GSP1的电位变为H(High：高)电平，之后，晚1个水平扫描期间(1H)而栅极起始脉冲GSP2的电位变为H电平。栅极起始脉冲GSP1、GSP2分别将H电平的电位维持2个水平扫描期间，之后，转变为L(Low：低)电平的电位。
时钟信号CLK1～CLK6分别是相位相互不同的6相的时钟信号。各时钟信号周期性地反复进行如下电位变化：在6个水平扫描期间中的2个水平扫描期间为H电平的电位，在其余4个水平扫描期间为L电平的电位。时钟信号CLK1～CLK6的相位以该顺序相互各错开1个水平扫描期间。时钟信号的H电平的电位相当于选择电位，时钟信号的L电平的电位相当于非选择电位。此外，时钟信号CLK1～CLK6在最后被扫描的栅极线GL从选择状态转变为非选择状态之后，直至接下来的1个垂直扫描期间开始为止为L电平的电位。
栅极驱动部30A中的移位寄存器301即与奇数行的栅极线GL相对应的移位寄存器301的CLM端子被输入作为时钟信号CLK1、CLK3、CLK5中的任意一个时钟信号的、相位比与奇数行的前级的栅极线相对应的移位寄存器301晚2个水平扫描期间的时钟信号。另外，栅极驱动部30B中的移位寄存器301即与偶数行的栅极线GL相对应的移位寄存器301的CLM端子被输入作为时钟信号CLK2、CLK4、CLK6中的任意一个时钟信号的、相位比与偶数行的前级的栅极线相对应的移位寄存器301晚2个水平扫描期间的时钟信号。
由CLR1～CLR4所示的CLR信号是在1个垂直扫描期间中仅2个水平扫描期间成为H电平的电位的复位信号。CLR1～CLR4为H电平的电位的期间各错开1个水平扫描期间。在最后被扫描的最后一级的栅极线GL转变为选择状态之后，CLR1在1个水平扫描期间之后变为H电平的电位。
CLR1～CLR4中的每一个被输入到与图4所示的栅极线GL(1077)～最后一级的栅极线GL(1080)相对应的移位寄存器301的RESET端子。
此外，除了扫描栅极线GL(1077)～最后一级的栅极线GL(1080)以外的栅极线GL的移位寄存器301的RESET端子被输入配置有该移位寄存器301的栅极驱动部30A或30B中的2级后的移位寄存器301的GL端子的电位，作为复位信号。换言之，没有被供应CLR信号的移位寄存器301的RESET端子被输入作为该移位寄存器301的扫描对象的栅极线GL的4级后的栅极线GL的电位。
电源电压信号VDD在1个垂直扫描期间内维持H电平的电位，电源电压信号VSS在1个垂直扫描期间内维持L电平的电位。
接着，说明移位寄存器301(n)和辅助电路302(n)(1080≥n≥1)的电路构成。
如图5所示，移位寄存器301(n)具有由TFT1～TFT6示出的开关元件、内部配线(节点A(n)、节点B(n))以及电容器Cp。
节点A(n)是将TFT1的栅极、TFT2的源极、TFT3的漏极、TFT6的栅极以及TFT4的漏极之间连接的内部配线。节点B(n)是将TFT4的栅极、TFT5的源极以及TFT6的漏极之间连接的内部配线。
在TFT2中，栅极侧的SET端子被输入置位信号，漏极侧的VGH端子被输入电源电压信号VDD，TFT2的源极与节点A连接。
在TFT3中，栅极侧的RESET端子被输入复位信号，漏极与节点A连接，源极侧的VGL端子被输入电源电压信号VSS。
在TFT4中，栅极与节点B连接，漏极与节点A(n)连接，源极侧的VGL端子被输入电源电压信号VSS。
在TFT5中，栅极与漏极连接，栅极和漏极侧的VGH端子被输入电源电压信号VDD，TFT5的源极与节点B(n)连接。
TFT6的栅极与节点A连接，漏极与节点B连接，源极侧的VGL端子被输入电源电压信号VSS。此外，在该例中，TFT6与TFT5相比，尺寸大而驱动能力高。
在电容器Cp中，其中一个电极与节点A(n)连接，另一个电极与栅极线GL(n)和TFT1的源极连接。此外，虽然在本实施方式中设置了电容器Cp，但在TFT1的电容大的情况下，也可以不设置电容器Cp。
在TFT1中，栅极与节点A连接，漏极侧的CLKm端子被输入CLK1～CLK6中的任意一个时钟信号，源极与栅极线GL(n)连接。
辅助电路302(n)具有TFT7作为开关元件。TFT7的栅极与栅极线GL(n+1)连接，源极与栅极线GL(n)连接。另外，在TFT7中，漏极侧的CLKm端子被输入与供应到移位寄存器301(n)的时钟信号相同的时钟信号。
在该例中，移位寄存器301(n)的TFT1是将选择电位或者非选择电位输出到栅极线GL(n)的输出用开关元件。辅助电路302(n)的TFT7是输出用于将栅极线GL(n)切换到非选择状态的电压的放电用开关元件。
(动作)
在此，说明移位寄存器301(n)和辅助电路302(n)的动作。图7是表示被供应到移位寄存器301(n)和辅助电路302(n)的时钟信号为CLK1的情况下的移位寄存器301(n)中的节点A、节点B、栅极线GL(n)以及GL(n+1)的电位变化的波形图。在此，将以移位寄存器301(1)和辅助电路302(1)为例进行说明。
参照图5和图7，当1个垂直扫描期间开始时，在时刻t0～t2，移位寄存器301(1)的TFT2的SET端子被输入H电平的电位的栅极起始脉冲GSP1(参照图6)。从而，TFT2变为导通状态，比TFT2的VGH端子中的电源电压信号VDD的电位小了TFT2的阈值电压Vth2的量的Va1((VDD-Vth2)＞VSS)被输出到节点A。此时，TFT3的RESET端子的电位为L电平，TFT3为截止状态。
TFT5由于VGH端子的电源电压信号VDD的电位而总是为导通状态。在TFT5中，栅极与漏极连接而被连接成二极管，比电源电压信号VDD低了TFT5的阈值电压Vth5的量的电位Vb1((VDD-Vth5)＞VSS)被输出到节点B(1)。当节点A(1)的电位变得比TFT6的阈值电压高时，TFT6变为导通状态。电位Vb1比TFT6的阈值电压高。另外，TFT6比TFT5驱动能力高。因此，当TFT6变为导通状态，即节点A(1)的电位变为Va1(＞VSS)时，节点B(1)经由TFT6的VGL端子而变为L电平的电位(接近于VSS的电位)。从而，TFT4维持截止状态。
因此，在时刻t0～t2之间，节点A(1)维持电位Va1，TFT1成为导通状态，但由于CLK1的电位为L电平，因此，栅极线GL(1)维持L电平的电位。
当在时刻t2，CLK1的电位从L电平转变为H电平时，节点A的电位经由电容器Cp被推高ΔVc，节点A变为比电位Va1高了ΔVc的电位Va2(Va1+ΔVc)。由于TFT1为导通状态，因此，TFT1的CLKm端子中的CLK1的H电平的电位被输出到栅极线GL(1)。从而，在CLK1的电位为H电平的时刻t2～t4的2个水平扫描期间内，栅极线GL(1)成为选择状态。
当在时刻t4，CLK1的电位转变为L电平时，节点A(1)的电位从Va2转变为Va1。此时，TFT6为导通状态，节点B(1)维持L电平的电位。
此外，H电平的电位的栅极起始脉冲GSP2比栅极起始脉冲GSP1晚1个水平扫描期间而被输入到移位寄存器301(2)的SET端子。
移位寄存器301(2)除了被供应的时钟信号是相位比CLK1晚了1个水平扫描期间的CLK2这一点以外，与移位寄存器301(1)是同样的构成。因此，移位寄存器301(2)的节点A(2)和节点B(2)的电位在与移位寄存器301(1)的节点A(1)和节点B(1)相比晚了1个水平扫描期间的定时发生变化，在从栅极线GL(1)变为选择状态的时刻t2过了1个水平扫描期间后的时刻t3，H电平的电位(VDD)输入到栅极线GL(2)，栅极线GL(2)变为选择状态。
当在时刻t3，栅极线GL(2)的电位转变为H电平时，辅助电路301(1)的TFT7变为导通状态。从而，TFT7的CLKm端子的电位输出到栅极线GL(1)。在时刻t3～t4之间，CLK1的电位为H电平。因此，在时刻t3～t4的1个水平扫描期间内，比电位VDD低了TFT7的阈值电压Vth7的量的辅助电位Vsh((VDD-Vth7)＞VSS)经由TFT7输出到栅极线GL(1)。此外，辅助电位Vsh被施加到栅极线GL(1)的期间是辅助电位Vsh比栅极线GL(1)的电位高的期间。
在栅极线GL(1)和栅极线GL(2)成为选择状态的选择期间(2个水平扫描期间)中，1个水平扫描期间是重复的。源极驱动器20在时刻t3～t4供应针对包含栅极线GL(1)的像素的数据信号，进行数据的写入。也就是说，在栅极线GL(1)的选择期间中，时刻t2～t3的期间是栅极线GL(1)的预充电期间，时刻t3～t4的期间是栅极线GL(1)的正式充电期间。同样地，在栅极线GL(2)的选择期间中，时刻t3～t4的期间是预充电期间，时刻t4～t5的期间是正式充电期间。
即，在一条栅极线GL(n)的预充电期间和正式充电期间，将栅极线GL(n)充电到选择电位。在预充电期间，数据被写入到包含栅极线GL(n-1)的像素，在正式充电期间，数据被写入到包含栅极线GL(n)的像素。
因此，在作为栅极线GL(1)的正式充电期间的时刻t3～t4，辅助电位Vsh(＞VSS)经由辅助电路302(1)的TFT7被输入到栅极线GL(1)。也就是说，通过移位寄存器301(1)从栅极线GL(1)的一端输入H电平的电位，通过辅助电路302(1)从另一端输入辅助电位Vsh(＞VSS)。此外，辅助电位Vsh被施加到栅极线GL(1)的期间是栅极线GL(n+1)和时钟信号CLK1的电位为H电平的期间(t3～t4)，是辅助电位Vsh＞栅极线GL(1)的电位的期间。因此，与仅通过移位寄存器301(1)将栅极线GL(1)切换到选择状态的情况相比，选择电压向栅极线GL(1)的充电不易发生延迟，显示质量不易下降。
在时刻t4，CLK1的电位转变为L电平。TFT1在节点A(1)的电位为Va1以上的期间(t0～t6)为导通状态，因此，L电平的电位经由TFT1被供应到栅极线GL(1)。另外，此时，辅助电路302(1)的TFT7也为导通状态，L电平的辅助电位Vsl经由TFT7被输入到栅极线GL(1)。也就是说，L电平的电位被输入到栅极线GL(1)的两端，栅极线GL(1)变为非选择状态。因此，与仅通过移位寄存器301(1)将栅极线GL(1)切换到非选择状态的情况相比，能够迅速且可靠地将栅极线GL(1)切换到非选择状态。其结果是，不易产生由于非选择电压向栅极线GL的供应延迟而导致的显示不良。
栅极线GL(2)～GL(5)的各栅极线GL与栅极线GL(1)同样地，通过对应的移位寄存器301(2)～(5)依次被切换到选择状态。当在时刻t6，栅极线GL(5)转变为选择状态时，移位寄存器301(1)中的TFT3变为导通状态，节点A(1)的电位下降到L电平(VSS)。从而，TFT6变为截止状态，节点B经由TFT5转变为Vb1(＞VSS)，TFT4变为导通状态。在TFT4为导通状态的期间即节点B(1)的电位为Vb1时，节点A(1)经由TFT4维持L电平的电位。
对于与栅极线GL(1)以外的其它栅极线GL相对应的移位寄存器301和辅助电路302，也与移位寄存器301(1)和辅助电路302(1)同样地进行驱动。此外，由于栅极线GL的条数为1080条，因此，与最后一级的栅极线GL(1080)相对应的辅助电路302的TFT7的栅极被输入与图6所示的CLR1相同的信号。也就是说，在栅极线GL(1080)转变为选择状态之后的1个水平扫描期间后，成为H电平的电位的信号被输入到TFT7的栅极。另外，该TFT7的CLKm端子被输入与移位寄存器301(1080)相同的CLK6(参照图6)。从而，在栅极线GL(1080)的正式充电期间，辅助电路302的TFT7成为导通状态，在栅极线GL(1080)的正式充电期间结束时，CLK6的L电平的电位经由TFT7被输入到栅极线GL(1080)。
[第2实施方式]
在上述的第1实施方式中，说明了将CLR信号供应到与最后一级的栅极线GL相对应的辅助电路302的TFT7的栅极而使TFT7进行驱动的例子。在本实施方式中，说明以与第1实施方式不同的方法使TFT7驱动的例子。
图8是示出本实施方式中的一部分移位寄存器301的概略构成的示意图。此外，在图8中，对与第1实施方式相同的构成标注与第1实施方式相同的附图标记。下面，主要说明与第1实施方式不同的构成。
如图8所示，本实施方式的有源矩阵基板2A在栅极驱动部30A中包含伪(Dummy)移位寄存器320。
伪移位寄存器320具有与图5所示的移位寄存器301相同的电路构成。但是，伪移位寄存器320的GL端子不是连接到栅极线GL，而是连接到与最后一级的栅极线GL(1080)相对应的辅助电路302(1080)的TFT7(参照图5)。伪移位寄存器320的SET端子与栅极驱动部30A中的前级的移位寄存器301(1079)的GL端子连接，即与栅极线GL(1079)连接。另外，伪移位寄存器320的CLKm端子被输入时钟信号CLK1。
另外，在本实施方式中，移位寄存器301(1077)的RESET端子与伪移位寄存器320的GL端子连接，移位寄存器301(1078)～移位寄存器301(1080)的各RESET端子分别被输入CLR11、CLR12、CLR13，作为复位信号。伪移位寄存器320的RESET端子被输入CLR14信号。
与第1实施方式的CLR信号同样，CLR11～CLR14信号是如下信号：在1个垂直扫描期间中，仅2个水平扫描期间持续H电平的电位，而在其它期间持续L电平的电位。在后述的动作说明中说明这些CLR信号的详细内容。
接着，说明将最后一级的栅极线GL(1080)切换到非选择状态的动作。图9A是抽取了与最后一级的栅极线GL(1080)相对应的移位寄存器301(1080)的TFT1和辅助电路302(1080)的TFT7而省略了其它元件的图示的图。另外，图9B是示出栅极线GL(1075)～栅极线GL(1080)以及伪信号的电位变化的时序图。
如图9A所示，移位寄存器301(1080)和辅助电路302(1080)的漏极被输入时钟信号CLK6。
如图9B所示，当在时刻t11，时钟信号CLK6的电位转变为H电平时，栅极线GL(1080)的电位经由移位寄存器301(1080)的TFT1变为H电平。然后，当在时刻t12，时钟信号CLK1的电位转变为H电平时，从伪移位寄存器320的GL端子输出H电平的电位的伪信号。从而，辅助电路302(1080)的TFT7在伪信号的电位为H电平期间，成为导通状态。时钟信号CLK1的电位经由TFT7被输入到栅极线GL(1080)。
也就是说，在时刻t12～t13，时钟信号CLK6为H电平的电位，辅助电位V1(＞VSS)经由辅助电路320(1080)的TFT7被输入到栅极线GL(1080)。在时刻t13～t14，时钟信号CLK6为L电平的电位，L电平的电位经由辅助电路320(1080)的TFT7被输入到栅极线GL(1080)。
这样，通过设置伪移位寄存器320，能够通过伪移位寄存器320的GL端子的输出来使针对最后一级的栅极线GL的辅助电路302进行驱动。
[第3实施方式]
在上述的实施方式中，在栅极线GL切换到非选择状态后，输入到辅助电路302的时钟信号也在H电平与L电平之间周期性地反复进行电位变动。因此，当时钟信号转变为H电平的电位时，可能存在如下情况：辅助电路302的TFT7的漏电流流到栅极线GL，应该维持非选择状态的栅极线GL的电位上升。如果本来应该为非选择状态的栅极线GL的电位上升到选择电位，则显示质量会下降。
在本实施方式中，说明能将栅极线GL迅速且可靠地切换到非选择状态并且能抑制应该维持非选择状态的栅极线GL的电位上升的辅助电路的构成。
图10A是本实施方式中的辅助电路的等效电路图。在图10A中，对与第1实施方式同样的构成标注与第1实施方式相同的附图标记。此外，本实施方式中的移位寄存器与上述的第1实施方式的移位寄存器301(参照图5)是相同的构成，因此，省略图示。
如图10A所示，辅助电路312(n)具有TFT7和TFT8。
TFT7的源极、TFT8的漏极以及栅极线GL(n)被相互连接。TFT8的栅极与移位寄存器301(n+1)的节点B(n+1)连接，TFT8的源极被输入电源电压信号VSS。
图10B是用于说明本实施方式中的辅助电路312(n)的动作的时序图。此外，在该例中，设为辅助电路312(n)和移位寄存器301(n)的CLKm端子(参照图5)被输入时钟信号CLK1。移位寄存器301(n)的动作与第1实施方式是相同的，因此，下面主要说明辅助电路312(n)的动作。
如图10B所示，在时刻t21～t22，时钟信号CLK1的电位为H电平，栅极线GL(n)经由TFT1(参照图5)转变为H电平的电位，栅极线GL(n)成为选择状态。
在时刻t22，时钟信号CLK1变为L电平的电位。从而，栅极线GL(n)的电位经由移位寄存器301(n)的TFT1(参照图5)和辅助电路312(n)的TFT7而变为L电平，栅极线GL(n)变为非选择状态。
在时刻t23，移位寄存器301(n+1)的节点A(n+1)的电位转变为L电平，节点B(n+1)的电位转变为Vb1(＞VSS)。从而，辅助电路312(n)的TFT8变为导通状态。此时，时钟信号CLK1的电位为L电平，栅极线GL(n)经由TFT7和TFT8维持L电平(VSS)的电位。
在时刻t24，时钟信号CLK1的电位变为H电平，但由于TFT8为导通状态，因此，栅极线GL(n)经由TFT8维持L电平的电位。
在没有TFT8的情况下，当时钟信号CLK1转变为H电平的电位时(t24)，可能存在如下情况：TFT7的漏电流流到栅极线GL(n)，栅极线GL(n)的电位上升。在本实施方式中，设置有至少在栅极线GL(n)为非选择状态的期间成为导通状态，将非选择电位供应到栅极线GL(n)的TFT8。因此，能够抑制应该维持非选择状态的栅极线GL的电位的上升。
(变形例1)
此外，在图10A中，说明了TFT8的栅极被输入节点B(n+1)的电位的例子，但被输入的电位不限于节点B(n+1)的电位。也就是说，TFT8的栅极只要被输入在栅极线GL(n)的选择期间为L电平的电位且在栅极线GL(n)的非选择期间为H电平的电位的信号即可。
具体地，例如，在上述例子中，也可以设为TFT8的栅极被输入节点B(n-1)的电位(省略图示)。在图10B中，虽然未图示，但节点B(n-1)的电位发生变化的定时比节点B(n)早1个水平扫描期间。因此，在栅极线GL(n)的选择期间(t21～t22)，节点B(n-1)的电位为L电平，在栅极线GL(n)变为非选择状态的时刻t22以后成为H电平的电位。因此，在时钟信号CLK1转变为H电平的电位的时刻t24，辅助电路312(n)的TFT8变为导通状态，能够通过TFT8将栅极线GL(n)维持在L电平的电位。
另外，例如，还可以构成为TFT8的栅极被输入时钟信号CLK3～CLK5(参照图10B)中的任意一个时钟信号的电位。如图10B所示，时钟信号CLK3～CLK5在栅极线GL(n)的选择期间(t21～t22)为L电平的电位，在栅极线GL(n)变为非选择状态的t22以后成为H电平的电位。
在时钟信号CLK1变为H电平的电位的时刻t24，时钟信号CLK3～CLK5均为L电平的电位，但在栅极线GL(n)为非选择期间，TFT8周期性地变为导通状态，因此，即使时钟信号CLK1的电位转变为H电平，栅极线GL(n)也不易转变为选择状态。
(变形例2)
在上述的第3实施方式和变形例1中，虽然是辅助电路321(n)的TFT7的栅极被输入栅极线GL(n+1)的电位的构成，但也可以是被输入移位寄存器301(n+1)的节点A的电位。下面，具体地说明。
图11是本变形例中的辅助电路的等效电路图。在图11中，对与第3实施方式相同的构成标注与第3实施方式相同的附图标记。下面，主要说明与第3实施方式不同的构成。
如图11所示，移位寄存器301(n+1)的节点A(n+1)连接到辅助电路322(n)的TFT7的栅极。TFT8的栅极与第3实施方式同样，连接有移位寄存器301(n+1)的节点B(n+1)。
如图10B的时序图所示，节点A(n+1)为比L电平高的电位的期间(t20～t23)比栅极线GL(n+1)为H电平的电位的期间长。在时钟信号CLK1输入到辅助电路322(n)的情况下，在时刻t20～t23，时钟信号CLK1在时刻t21～t22为H电平的电位，栅极线GL(n)成为选择状态。
TFT7在时刻t20～t23的6个水平扫描期间为导通状态，在栅极线GL(n)的选择期间(t21～t22)，辅助电位Vsh(VDD-Vth7)经由TFT7被输入到栅极线GL(n)。在时刻t20～t23的除了时刻t21～t22以外的其它期间，时钟信号CLK1的电位为L电平，因此，L电平的电位经由TFT7被输入到栅极线GL(n)。
这样，在本变形例中，不仅是在栅极线GL(n)的选择期间，在被供应的时钟信号的电位成为L电平的一定期间内，TFT7也为导通状态，TFT7成为导通状态的期间比第3实施方式长。因此，在栅极线GL(n)的选择期间，能够将辅助电位Vsh经由TFT7输入到栅极线GL(n)，迅速地将栅极线GL(n)切换到选择状态。另外，在栅极线(n)为非选择状态时，L电平的电位经由TFT7被输入到栅极线GL(n)，因此，能够迅速且可靠地将栅极线GL(n)变为非选择状态。
以上，虽然说明了本发明的显示装置的一个例子，但本发明的显示装置不限于上述的实施方式的构成，能够设为各种变形构成。下面，说明其变形例。
(1)在上述的实施方式中，也可以使将时钟信号供应到辅助电路302、312、322的配线70的宽度小于将时钟信号供应到移位寄存器301的配线70的宽度。也就是说，在图4中，配置于显示区域D的左侧的边框区域的时钟信号CLK1～CLK6的配线70中的、被供应到与偶数行的栅极线GL相对应的辅助电路302的时钟信号CLK2、CLK4、CLK6的配线70的配线宽度也可以比时钟信号CLK1、CLK3、CLK5的配线70的配线宽度窄。同样地，配置于显示区域D的右侧的边框区域的时钟信号CLK1～CLK6的配线70中的、被供应到与奇数行的栅极线GL相对应的辅助电路302的时钟信号CLK1、CLK3、CLK5的配线70的配线宽度也可以比时钟信号CLK2、CLK4、CLK6的配线70的配线宽度窄。
辅助电路是对栅极线GL向非选择状态的转变进行辅助的电路。因此，即使向辅助电路供应的时钟信号的配线的电阻高于向移位寄存器301供应的时钟信号的配线的电阻，对栅极线GL的扫描的影响也很小。因此，通过设为这样的构成，能够减小显示区域的左右的边框区域。
(2)另外，在上述的实施方式中，也可以使构成辅助电路302、312、322的TFT的沟道宽度小于构成移位寄存器301的TFT的沟道宽度。如上所述，辅助电路是对栅极线GL向非选择状态的转变进行辅助的电路。因此，辅助电路的驱动能力也可以不用像移位寄存器那样高，通过设为这样的构成，能够减小显示区域的左右的边框区域。
(3)在上述的第1～第3实施方式中，虽然说明了移位寄存器和辅助电路被供应6相的时钟信号的例子，但只要被供应4相以上的时钟信号即可。下面，说明供应4相的时钟信号的情况下的移位寄存器的构成。
图12A是示出被供应到本变形例中的移位寄存器301的控制信号和移位寄存器301的连接关系的示意图。另外，图12B是示出1个垂直扫描期间中的栅极线GL和控制信号的电位变化的时序图。在图12A中，对与第1实施方式的构成(图4)相同的构成标注与第1实施方式相同的附图标记。此外，在图12A中，虽然省略了图示，但与第1实施方式同样，在显示区域D的左右的边框区域，对应于各栅极线GL而配置有辅助电路302。下面，主要说明与第1实施方式不同的构成。
如图12A所示，移位寄存器301的CLKm端子被输入相位相互不同的4相的时钟信号CLK11～CLK14中的一个时钟信号。如图12B所示，时钟信号CLK11～CLK14的电位按每2个水平扫描期间，在H电平与L电平之间发生变化。
另外，如图12A所示，移位寄存器301(1)的RESET端子与栅极线GL(3)连接，移位寄存器301(2)的RESET端子与栅极线GL(4)连接。也就是说，在该例中，移位寄存器301(n)的RESET端子与对应的栅极线GL(n)的2行后的栅极线GL(n+2)连接。另外，在该例中，移位寄存器301(1079)和移位寄存器301(1080)的RESET端子分别被输入CLR1信号和CLR2信号作为复位信号。
各栅极线GL具有各为1个水平扫描期间的预充电期间和正式充电期间作为选择期间。这样，只要以相邻的栅极线GL的选择期间至少重复1个水平扫描期间的方式供应时钟信号即可。
(4)在上述的实施方式中，虽然说明了用于驱动电路的TFT由n沟道型TFT构成的例子，但也可以由p沟道型TFT构成，还可以混合有n沟道型TFT和p沟道型TFT。在p沟道型TFT的情况下，施加到栅极电极的电压越低，则电流越容易流到漏极-源极间。因此，在使用p沟道型TFT的情况下，各实施方式中的电位关系变为与n沟道型TFT的情况下的电位关系相反。
(5)在上述的实施方式中，像素用的像素用开关元件11和移位寄存器301与辅助电路302的TFT的半导体层也可以使用非晶质硅(a-Si)，但优选使用氧化物半导体。
作为氧化物半导体，例如是In(铟)-Ga(镓)-Zn(锌)-O(氧)系的三元系氧化物。In、Ga以及Zn的比例(组成比)没有特别限定，例如可以是In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1以及In：Ga：Zn＝1：1：2等。另外，例如也可以是以1：1：1的比例包含In、Ga以及Zn。具有In-Ga-Zn-O系的半导体层的TFT具有比使用了a-Si的TFT高的迁移率(超过20倍)以及比使用了a-Si的TFT低的漏电流(不到100分之1)。因此，特别适合用于移位寄存器301的TFT。因此，如果使用具有In-Ga-Zn-O系的半导体层的TFT，则移位寄存器301中的漏电流会得到抑制，能大幅降低显示装置的功耗。
另外，In-Ga-Zn-O系半导体可以是非晶质的，也可以包含结晶质部分，具有结晶性。作为结晶质In-Ga-Zn-O系半导体，优选c轴大体垂直于层面取向的结晶质In-Ga-Zn-O系半导体。这种In-Ga-Zn-O系半导体的结晶结构例如已经在特开2012-134475号公报中公开。为了参考，将特开2012-134475号公报的所有公开内容援引至本说明书。
此外，氧化物半导体层也可以包含其它氧化物半导体代替In-Ga-Zn-O系的半导体。例如也可以包含Zn-O系半导体(ZnO)、In-Zn-O系半导体(IZO(注册商标))、Zn-Ti-O系半导体(ZTO)、Cd-Ge-O系半导体、Cd-Pb-O系半导体、CdO(氧化镉)、Mg-Zn-O系半导体、In-Sn-Zn-O系半导体(例如In2O3-SnO2-ZnO)以及In-Ga-Sn-O系半导体等。
(5)在上述的实施方式中，虽然以使用了液晶的显示装置为例进行了说明，但也可以将各实施方式的移位寄存器和辅助电路应用于有机EL(Electroluminescence；电致发光)。

Claims (10)

1.一种显示装置，其特征在于，具备：
显示面板，其具有多条栅极线；
多个驱动电路，其对应于上述多条栅极线中的每一条栅极线而设置，将上述多条栅极线依次切换到选择状态并进行扫描；
多个辅助电路，其对应于上述多条栅极线中的每一条栅极线而设置，与对应的栅极线连接；以及
控制电路，其将包含相位相互不同的M相的驱动用信号的控制信号供应到上述多个驱动电路和上述多个辅助电路，M为4以上的自然数，
上述M相的驱动用信号的电位按规定周期在对应于栅极线的选择状态的第1电位电平与对应于栅极线的非选择状态的第2电位电平之间进行转变，
上述多个驱动电路和上述多个辅助电路中的每一个电路被供应上述M相的驱动用信号中的一个驱动用信号，
上述多个驱动电路中的每一个驱动电路将被供应的上述一个驱动用信号的电位输出到扫描对象的栅极线，将该扫描对象的栅极线切换到选择状态或非选择状态，
栅极线成为选择状态的选择期间包含预充电期间和正式充电期间，相互相邻的2个栅极线中的在先的栅极线的上述正式充电期间与在后的栅极线的上述预充电期间是重复的，
上述辅助电路至少在对应的栅极线的正式充电期间和该栅极线的下一级的栅极线的正式充电期间进行驱动，在上述对应的栅极线的正式充电期间输出被供应的上述一个驱动用信号的第1电位电平的电位，在上述下一级的栅极线的正式充电期间输出该一个驱动用信号的第2电位电平的电位。
2.根据权利要求1所述的显示装置，
上述多个辅助电路中的每一个辅助电路包含放电用开关元件，
上述多个辅助电路中的、与上述多条栅极线中的最后一级的栅极线以外的栅极线相对应的辅助电路的上述放电用开关元件具有与上述下一级的栅极线连接的栅极电极，
与上述最后一级的栅极线相对应的辅助电路的上述放电用开关元件具有在上述最后一级的栅极线的正式充电期间和该正式充电期间结束后的一定期间为上述第1电位电平的栅极电极。
3.根据权利要求2所述的显示装置，
上述控制信号包含复位信号，上述复位信号在上述最后一级的栅极线的正式充电期间以及该正式充电期间结束后的一定期间内为上述第1电位电平，在其它期间为上述第2电位电平，
与上述最后一级的栅极线相对应的辅助电路的上述放电用开关元件的栅极电极被供应上述复位信号。
4.根据权利要求2所述的显示装置，
还具备伪驱动电路，上述伪驱动电路被供应上述M相的驱动用信号中的一个驱动用信号，基于该一个驱动用信号，在上述最后一级的栅极线的正式充电期间和该正式充电期间结束后的一个水平扫描期间进行驱动，将上述一个驱动用信号的第1电位电平的电位输出到与上述最后一级的栅极线相对应的辅助电路的上述放电用开关元件的栅极电极。
5.根据权利要求2至4中的任意一项所述的显示装置，
上述辅助电路还包含稳定化开关元件，
上述稳定化开关元件具有：
漏极电极，其与对应于上述辅助电路的栅极线连接；以及
源极电极，其具有上述第2电位，
上述稳定化开关元件在对应的栅极线的选择期间不进行驱动，在该栅极线为非选择状态的期间中的至少一部分期间进行驱动，将上述第2电位供应到该栅极线。
6.根据权利要求5所述的显示装置，
上述多个驱动电路中的每一个驱动电路包含：输出用开关元件，其将被供应的上述一个驱动用信号的电位输出到对应的栅极线；第1内部配线，其连接到上述输出用开关元件的栅极；以及第2内部配线，其为与上述第1内部配线的电位相反的电位，
各驱动电路的第1内部配线在该驱动电路的扫描对象的栅极线为选择状态时，成为上述输出用开关元件的阈值电压以上的电位，
上述稳定化开关元件具有与上述扫描对象的栅极线的下一级的栅极线所对应的驱动电路中的上述第2内部配线连接的栅极电极。
7.根据权利要求6所述的显示装置，
上述放电用开关元件的栅极电极与上述下一级的栅极线所对应的驱动电路中的上述第1内部配线连接。
8.根据权利要求1至7中的任意一项所述的显示装置，
上述多个驱动电路包含：多个第1驱动电路，其将上述多条栅极线中的奇数行的栅极线作为扫描对象；以及多个第2驱动电路，其将上述多条栅极线中的偶数行的栅极线作为扫描对象，
上述多个辅助电路包含：多个第1辅助电路，其对应于上述多个第1驱动电路中的每一个第1驱动电路而设置；以及多个第2辅助电路，其对应于上述多个第2驱动电路中的每一个第2驱动电路而设置，
上述多个第1驱动电路和上述多个第2辅助电路在显示区域的外侧设置于栅极线的一个端部侧，上述多个第2驱动电路和上述多个第1辅助电路在上述显示区域的外侧设置于上述栅极线的另一个端部侧。
9.根据权利要求1至8中的任意一项所述的显示装置，
还具备：多个驱动电路用配线，其用于将上述M相的驱动用信号供应到上述多个驱动电路；以及多个辅助电路用配线，其用于将上述M相的驱动用信号供应到上述多个辅助电路，
上述多个辅助电路用配线的配线宽度比上述多个驱动电路用配线的配线宽度窄。
10.根据权利要求1所述的显示装置，
上述多个驱动电路中的每一个驱动电路包含多个开关元件，
上述多个辅助电路中的每一个辅助电路包含将被供应的上述一个驱动用信号的第2电位输出到对应的栅极线的放电用开关元件，
上述放电用开关元件的沟道宽度比驱动电路中的上述多个开关元件的沟道宽度窄。
CN201910339581.4A 2018-04-26 2019-04-25 显示装置 Active CN110415659B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-084950 2018-04-26
JP2018084950A JP2019191396A (ja) 2018-04-26 2018-04-26 表示装置

Publications (2)

Publication Number Publication Date
CN110415659A true CN110415659A (zh) 2019-11-05
CN110415659B CN110415659B (zh) 2021-04-27

Family

ID=68292823

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910339581.4A Active CN110415659B (zh) 2018-04-26 2019-04-25 显示装置

Country Status (3)

Country Link
US (1) US10621941B2 (zh)
JP (1) JP2019191396A (zh)
CN (1) CN110415659B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114694606A (zh) * 2020-12-25 2022-07-01 夏普株式会社 扫描信号线驱动电路以及显示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102459026B1 (ko) * 2018-05-21 2022-10-26 엘지디스플레이 주식회사 표시장치 및 그 구동방법
CN111883077A (zh) * 2020-07-28 2020-11-03 北海惠科光电技术有限公司 栅极驱动电路、显示模组及显示装置
KR20220161903A (ko) * 2021-05-31 2022-12-07 엘지디스플레이 주식회사 표시패널, 표시패널을 포함한 표시장치, 및 이를 이용한 개인 몰입형 시스템

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090295784A1 (en) * 2005-06-15 2009-12-03 Lg Display Co., Ltd. Apparatus and method for driving liquid crystal display device
JP2014071451A (ja) * 2012-09-28 2014-04-21 Lg Display Co Ltd 液晶表示装置
US20160210927A1 (en) * 2015-01-16 2016-07-21 Samsung Display Co., Ltd. Gate driving circuit and display apparatus including the same
CN105938711A (zh) * 2016-06-06 2016-09-14 京东方科技集团股份有限公司 阵列栅极驱动电路及其驱动方法
CN106463178A (zh) * 2014-06-13 2017-02-22 夏普株式会社 移位寄存器电路和具备其的显示装置
CN107068094A (zh) * 2017-05-10 2017-08-18 厦门天马微电子有限公司 栅极驱动电路、显示面板、显示装置及驱动方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5484109B2 (ja) * 2009-02-09 2014-05-07 三菱電機株式会社 電気光学装置
JP2010224438A (ja) 2009-03-25 2010-10-07 Seiko Epson Corp 電気光学装置の駆動回路、電気光学装置、及び電子機器
JP5528084B2 (ja) * 2009-12-11 2014-06-25 三菱電機株式会社 シフトレジスタ回路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090295784A1 (en) * 2005-06-15 2009-12-03 Lg Display Co., Ltd. Apparatus and method for driving liquid crystal display device
JP2014071451A (ja) * 2012-09-28 2014-04-21 Lg Display Co Ltd 液晶表示装置
CN106463178A (zh) * 2014-06-13 2017-02-22 夏普株式会社 移位寄存器电路和具备其的显示装置
US20160210927A1 (en) * 2015-01-16 2016-07-21 Samsung Display Co., Ltd. Gate driving circuit and display apparatus including the same
US9786243B2 (en) * 2015-01-16 2017-10-10 Samsung Display Co., Ltd. Gate driving circuit and display apparatus including the same
CN105938711A (zh) * 2016-06-06 2016-09-14 京东方科技集团股份有限公司 阵列栅极驱动电路及其驱动方法
CN107068094A (zh) * 2017-05-10 2017-08-18 厦门天马微电子有限公司 栅极驱动电路、显示面板、显示装置及驱动方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114694606A (zh) * 2020-12-25 2022-07-01 夏普株式会社 扫描信号线驱动电路以及显示装置

Also Published As

Publication number Publication date
JP2019191396A (ja) 2019-10-31
CN110415659B (zh) 2021-04-27
US20190333464A1 (en) 2019-10-31
US10621941B2 (en) 2020-04-14

Similar Documents

Publication Publication Date Title
CN109859678B (zh) 选通驱动电路以及包括其的发光显示设备
CN110415659A (zh) 显示装置
CN105247603B (zh) 显示装置及其驱动方法
CN105741781B (zh) Amoled像素驱动电路及像素驱动方法
CN103440840B (zh) 一种显示装置及其像素电路
CN105741808B (zh) 栅极驱动电路、阵列基板、显示面板及其驱动方法
CN105659311B (zh) 显示装置
CN103400546B (zh) 一种阵列基板及其驱动方法、显示装置
CN109584808A (zh) 像素驱动电路、显示装置及驱动方法
CN109658882A (zh) 显示装置
CN100423070C (zh) 具有往复转换工作电流驱动电路和同步行扫描的oled显示器
US10650716B2 (en) Shift register unit, shift register, driving method, display panel and display apparatus
US10395617B2 (en) Shift register circuit
CN103262148A (zh) 扫描信号线驱动电路及具备其的显示装置
CN105243995B (zh) 移位寄存器及其驱动方法、栅极驱动电路及其相关器件
CN108520716A (zh) 一种像素电路单元及驱动方法、显示面板、显示装置
CN108922474A (zh) 一种像素补偿电路及其驱动方法、amoled显示面板
CN107492351A (zh) 显示装置、像素驱动电路及其驱动方法
CN202196566U (zh) 移位寄存器及其栅极驱动装置
CN107342049A (zh) 显示面板和显示面板的驱动方法
CN107533825A (zh) 显示装置
CN101601081A (zh) 液晶显示装置及其驱动方法
CN110288950A (zh) 像素阵列、阵列基板及显示装置
CN109215588A (zh) 显示装置和驱动显示面板的方法
CN103926776A (zh) 阵列基板、显示面板、显示装置及阵列基板的驱动方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant