CN106463178A - 移位寄存器电路和具备其的显示装置 - Google Patents

移位寄存器电路和具备其的显示装置 Download PDF

Info

Publication number
CN106463178A
CN106463178A CN201580031373.8A CN201580031373A CN106463178A CN 106463178 A CN106463178 A CN 106463178A CN 201580031373 A CN201580031373 A CN 201580031373A CN 106463178 A CN106463178 A CN 106463178A
Authority
CN
China
Prior art keywords
mentioned
tft
gate line
current potential
drive circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201580031373.8A
Other languages
English (en)
Inventor
田中耕平
野间健史
西山隆之
米林谅
小川康行
山本薰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN106463178A publication Critical patent/CN106463178A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Shift Register Type Memory (AREA)

Abstract

移位寄存器的各驱动电路具备输出部、预充电部、升压部、栅极电压放电部、栅极线放电部、内部配线(netA)。输出部包括对栅极线输出选择电压的TFT(F)。预充电部包括输出使输出部的TFT动作的控制电压的TFT(B)。升压部经由电容器(Cbst)将输出部的TFT的栅极电压升压。栅极电压放电部包括在栅极线的非选择期间拉低该栅极电压的TFT(K)。栅极线放电部包括在栅极线的非选择期间对栅极线输出非选择电压的TFT(L)。内部配线连接到输出部的TFT的栅极端子、预充电部、栅极电压放电部、升压部。预充电部、栅极电压放电部和栅极线放电部中的至少一TFT的栅极端子连接到其它驱动电路的内部配线。

Description

移位寄存器电路和具备其的显示装置
技术领域
本发明涉及移位寄存器电路和具备其的显示装置。
背景技术
以往，已知依次扫描设于有源矩阵基板的多个栅极线的移位寄存器电路。移位寄存器电路按每一栅极线具备驱动电路，上述驱动电路包括：将栅极线切换为选择状态的输出用晶体管；对输出用晶体管的栅极电压进行预充电的预充电用晶体管；以及使预充电电压升压的自举电容。预充电用晶体管使用连接成二极管的晶体管，预充电电压成为仅下降预充电用晶体管的阈值电压的量的电压值。当由于晶体管的劣化所致的阈值电压的上升而预充电电压降低时，输出用晶体管的栅极电压也降低，驱动电路的动作变得不稳定。其结果是，移位寄存器电路的动作裕度降低。
在特表2008－508654号公报中公开了抑制输出用晶体管的栅极电压依赖于预充电用晶体管的阈值电压而降低的移位寄存器电路。在该移位寄存器电路中，对预充电用晶体管的漏极端子输入前级的行脉冲，预充电用晶体管的栅极端子连接有用于使预充电用晶体管的栅极电压升压的预充电电路。在特表2008－508654号公报中，即使预充电用晶体管的阈值电压发生了变动，也会通过预充电电路使预充电用晶体管的栅极电压升压，而抑制预充电电压的降低。
发明内容
通过如上述特表2008－508654号公报那样设置预充电电路，虽然能抑制对输出用晶体管的栅极电压进行预充电时的电压降低，但各驱动电路的电路元件数量增加，移位寄存器电路的电路规模变大。
另外，在使栅极线转变为非选择状态时的、输出用晶体管的栅极电压和栅极线的放电不充分的情况下，会有意外的噪声输入到栅极线而无法适当地扫描栅极线，引起移位寄存器电路的动作裕度的降低。
本发明的目的在于提供使移位寄存器电路的各驱动电路稳定动作并提高移位寄存器电路的动作裕度的技术。
本发明的移位寄存器电路是将设于有源矩阵基板的多个栅极线分别切换为选择状态或者非选择状态的移位寄存器电路，上述移位寄存器电路具有多个驱动电路，上述驱动电路连接到各个栅极线，将该栅极线切换为选择状态或者非选择状态，上述驱动电路各自具备：输出部，其包括连接到一栅极线而输出将上述一栅极线切换为选择状态的选择电压的开关元件；预充电部，其包括输出用于使上述输出部的开关元件动作的控制电压的开关元件；升压部，其具有电容器和对上述电容器充电的开关元件，经由上述电容器将上述输出部的开关元件的栅极电压升压；栅极电压放电部，其包括在将上述一栅极线切换为非选择状态的非选择期间将上述栅极电压拉低的开关元件；栅极线放电部，其包括在上述一栅极线的非选择期间对上述一栅极线输出非选择电压的开关元件；以及内部配线，其与上述输出部的开关元件的栅极端子、上述预充电部、上述栅极电压放电部、上述升压部连接，上述预充电部、上述栅极电压放电部和上述栅极线放电部的开关元件中的至少一开关元件的栅极端子连接到其它驱动电路的上述内部配线。
根据本发明的构成，能使移位寄存器电路的各驱动电路稳定动作，能提高移位寄存器电路的动作裕度。
附图说明
图1是表示第1实施方式的液晶显示装置的概略构成的示意图。
图2是表示图1所示的有源矩阵基板的概略构成的示意图。
图3是表示图1所示的有源矩阵基板以及与有源矩阵基板连接的各部的概略构成的示意图。
图4是例示了第1实施方式的时钟信号的波形的图。
图5是表示图3所示的驱动电路的等价电路的一例的图。
图6A是表示图5所示的驱动电路的元件的配置例的示意图。
图6B是表示图5所示的驱动电路的元件的配置例的示意图。
图6C是表示图5所示的驱动电路的元件的配置例的示意图。
图6D是表示图5所示的驱动电路的元件的配置例的示意图。
图7是第1实施方式的驱动电路驱动栅极线时的时序图。
图8是表示现有的驱动电路的等价电路的一例的图。
图9是说明现有的驱动电路和第1实施方式的驱动电路的netA的电位的变化的图。
图10是表示第1实施方式的应用例的驱动电路的等价电路的一例的图。
图11是表示图10所示的驱动电路的元件的配置例的示意图。
图12是第1实施方式的应用例的驱动电路驱动栅极线时的时序图。
图13是表示第2实施方式的驱动电路的等价电路的图。
图14A是表示图13所示的驱动电路的一部分元件的配置例的示意图。
图14B是表示图13所示的驱动电路的一部分元件的配置例的示意图。
图15是第2实施方式的驱动电路驱动栅极线时的时序图。
图16是表示第3实施方式的驱动电路的等价电路的一例的图。
图17A是表示图16所示的驱动电路的一部分元件的配置例的示意图。
图17B是表示图16所示的驱动电路的一部分元件的配置例的示意图。
图18是第3实施方式的驱动电路驱动栅极线时的时序图。
图19是表示第4实施方式的驱动电路的等价电路的一例的图。
图20A是表示图19所示的驱动电路的一部分元件的配置例的示意图。
图20B是表示图19所示的驱动电路的一部分元件的配置例的示意图。
图20C是表示图19所示的驱动电路的一部分元件的配置例的示意图。
图20D是表示图19所示的驱动电路的一部分元件的配置例的示意图。
图20E是表示图19所示的驱动电路的一部分元件的配置例的示意图。
图20F是表示图19所示的驱动电路的一部分元件的配置例的示意图。
图21是第4实施方式的驱动电路驱动栅极线时的时序图。
图22是表示第5实施方式的驱动电路的等价电路的一例的图。
图23A是表示图22所示的驱动电路的一部分元件的配置例的示意图。
图23B是表示图22所示的驱动电路的一部分元件的配置例的示意图。
图23C是表示图22所示的驱动电路的一部分元件的配置例的示意图。
图23D是表示图22所示的驱动电路的一部分元件的配置例的示意图。
图24是第5实施方式的驱动电路驱动一部分栅极线时的时序图。
图25是表示变形例1的有源矩阵基板的概略构成的示意图。
图26是例示了变形例1的时钟信号的波形的图。
图27是例示了变形例1的驱动电路的等价电路的图。
图28A是表示图27所示的驱动电路的一部分元件的配置例的示意图。
图28B是表示图27所示的驱动电路的一部分元件的配置例的示意图。
图28C是表示图27所示的驱动电路的一部分元件的配置例的示意图。
图28D是表示图27所示的驱动电路的一部分元件的配置例的示意图。
图28E是表示图27所示的驱动电路的一部分元件的配置例的示意图。
图29是变形例1的驱动电路驱动栅极线时的时序图。
图30是变形例2的驱动电路驱动一部分栅极线时的时序图。
具体实施方式
本发明的一实施方式的移位寄存器电路是将设于有源矩阵基板的多个栅极线分别切换为选择状态或者非选择状态的移位寄存器电路，上述移位寄存器电路具有多个驱动电路，上述驱动电路连接到各个栅极线，将该栅极线切换为选择状态或者非选择状态，上述驱动电路各自具备：输出部，其包括连接到一栅极线而输出将上述一栅极线切换为选择状态的选择电压的开关元件；预充电部，其包括输出用于使上述输出部的开关元件动作的控制电压的开关元件；升压部，其具有电容器和对上述电容器充电的开关元件，经由上述电容器将上述输出部的开关元件的栅极电压升压；栅极电压放电部，其包括在将上述一栅极线切换为非选择状态的非选择期间将上述栅极电压拉低的开关元件；栅极线放电部，其包括在上述一栅极线的非选择期间对上述一栅极线输出非选择电压的开关元件；以及内部配线，其与上述输出部的开关元件的栅极端子、上述预充电部、上述栅极电压放电部、上述升压部连接，上述预充电部、上述栅极电压放电部和上述栅极线放电部的开关元件中的至少一开关元件的栅极端子连接到其它驱动电路的上述内部配线(第1构成)。
即，第1构成具有连接到各栅极线的多个驱动电路。驱动电路各自具备输出部、预充电部、升压部、栅极电压充电部、栅极线放电部和内部配线。输出部包括对一栅极线输出选择电压的开关元件。预充电部包括输出使输出部的开关元件动作的控制电压的开关元件。升压部包括电容器和对电容器充电的开关元件，经由电容器将输出部的开关元件的栅极电压升压。栅极电压放电部包括在一栅极线的非选择期间将输出部的开关元件的栅极电压拉低的开关元件。栅极线放电部包括在一栅极线的非选择期间对一栅极线输出非选择电压的开关元件。内部配线与输出部的开关元件的栅极端子、预充电部、升压部连接。预充电部、栅极电压放电部和上述栅极线放电部的开关元件中的至少一开关元件的栅极端子连接到其它驱动电路的内部配线。
根据第1构成，从预充电部输出的控制电压经由内部配线输入到输出部的开关元件的栅极端子。另外，内部配线与升压部连接，输出部的开关元件的栅极电压经由内部配线升压。即，内部配线的电位升压到从预充电部输出的控制电压以上。预充电部、栅极电压放电部和栅极线放电部的开关元件中的至少一开关元件根据其它驱动电路的内部配线的电位切换为导通。因此，即使由于预充电部、栅极电压放电部和栅极线放电部的开关元件的劣化而发生了阈值电压的变动，也能使预充电部、栅极电压放电部和栅极线放电部中的至少1个稳定动作。其结果是，能可靠地进行向栅极线施加选择电压、拉低栅极线的非选择期间的栅极电压以及向栅极线施加非选择电压中的任一个，能提高移位寄存器电路的动作裕度。
第2构成可以是，在第1构成中，上述预充电部的开关元件的栅极端子连接到上述其它驱动电路的上述内部配线，源极端子连接到上述内部配线，漏极端子连接到其它栅极线。
根据第2构成，能不依赖于预充电部的开关元件的阈值电压地将栅极电压充电到其它栅极线的电位。
第3构成可以是，在第1构成中，上述预充电部的开关元件的栅极端子连接到上述其它驱动电路的上述内部配线，源极端子连接到上述内部配线，漏极端子被供应按每一固定周期在上述选择状态所对应的电位和上述非选择状态所对应的电位之间切换的控制信号。
在如第2构成那样，将栅极线的电位输入到预充电部的开关元件的漏极端子的情况下，若栅极线的输出波形钝化，则预充电部的充电能力会降低，有时无法充分地对内部配线充电。根据第3构成，对预充电部的开关元件的漏极端子输入按每一固定周期在栅极线的选择状态所对应的电位和非选择状态所对应的电位之间切换的控制信号。因此，与第2构成相比，能不依赖于栅极线的输出波形地使预充电部动作，因此能抑制预充电部的充电能力的降低。
第4构成可以是，在第1构成中，上述栅极电压放电部的开关元件的栅极端子连接到上述其它驱动电路的上述内部配线，源极端子连接到上述内部配线，漏极端子被供应按每一固定周期在上述选择状态所对应的电位和上述非选择状态所对应的电位之间切换的控制信号。
根据第4构成，对栅极电压放电部的开关元件的漏极端子输入按每一固定周期在栅极线的选择状态所对应的电位和非选择状态所对应的电位之间切换的控制信号，因此能在栅极线的非选择期间以适当的定时拉低栅极电压。
第5构成可以是，在第1构成中，上述栅极线放电部的开关元件的栅极端子连接到上述其它驱动电路的上述内部配线，源极端子连接到上述内部配线，漏极端子被供应按每一固定周期在上述选择状态所对应的电位和上述非选择状态所对应的电位之间切换的控制信号。
根据第5构成，对栅极线放电部的开关元件的源极端子输入按每一固定周期在栅极线的选择状态所对应的电位和非选择状态所对应的电位之间切换的控制信号，因此能在栅极线的非选择期间以适当的定时将栅极线设为非选择状态。
第6构成可以是，在第1至第5中的任一构成中，上述输出部的开关元件的源极端子连接到上述一栅极线，漏极端子被供应表示上述选择状态所对应的电位的直流电压信号。
根据第6构成，对输出部的开关元件的漏极端子输入表示栅极线的选择状态所对应的电位的直流电压信号。因此，与输入按每一固定周期重复选择状态所对应的电位和非选择状态所对应的电位的控制信号的情况相比，能降低用于使输出部动作的负荷和功耗。
第7构成可以是，在第1至第5中的任一构成中，上述输出部的开关元件的源极端子连接到上述一栅极线，漏极端子被供应表示上述选择状态和上述非选择状态中的一种状态所对应的电位的指示信号。
根据第7构成，对输出部的开关元件的漏极端子输入表示选择状态或者非选择状态所对应的电位的指示信号，因此能将任意的栅极线切换为选择状态。
第8构成可以是，在第1至第7中的任一构成中，在上述有源矩阵基板设有与上述多个栅极线分别交叉的多个源极线，上述驱动电路设于由上述多个栅极线和上述多个源极线规定的显示区域。
根据第8构成，驱动电路设于显示区域，因此与设于显示区域的外侧的情况相比，能缩小有源矩阵基板的边框区域。另外，由于将驱动电路设于显示区域，所以在驱动电路与栅极线及源极线之间会产生寄生电容，但由于预充电部、栅极电压放电部和栅极线放电部中的至少一开关元件被可靠地驱动，因此能使驱动电路稳定动作，能提高移位寄存器电路的动作裕度。
本发明的一实施方式的显示装置具有：有源矩阵基板，其具备第1至第8中的任一移位寄存器电路；相对基板，其具有彩色滤光片；以及液晶层，其夹在上述有源矩阵基板与上述相对基板之间(第9构成)。
以下，参照附图具体地说明本发明的实施方式。对图中相同或相当的部分标注相同的附图标记，不重复其说明。
＜第1实施方式＞
(液晶显示装置的构成)
图1是表示本实施方式的液晶显示装置的概略构成的示意图。液晶显示装置1具有显示面板2、源极驱动器3、显示控制电路4和电源5。显示面板2具有有源矩阵基板20a、相对基板20b和被这些基板夹着的液晶层(省略图示)。在图1中虽然省略图示，但是以夹着有源矩阵基板20a和相对基板20b的方式设有一对偏振板。在相对基板20b形成有黑矩阵、红(R)、绿(G)、蓝(B)的3色的彩色滤光片和共用电极(均省略图示)。
如图1所示，有源矩阵基板20a与形成于柔性基板的源极驱动器3电连接。显示控制电路4与显示面板2、源极驱动器3及电源5电连接。显示控制电路4对源极驱动器3和设于有源矩阵基板20a的后述的移位寄存器电路(以下称为栅极驱动器)输出控制信号。电源5与显示面板2、源极驱动器3及显示控制电路4电连接，对它们供应电源电压信号。
(有源矩阵基板的构成)
图2是表示有源矩阵基板20a的概略构成的示意图。在有源矩阵基板20a，从X轴方向的一端到另一端以一定的间隔大致平行地形成有M(M：自然数)个栅极线13G(1)～13G(M)。以下在不区分栅极线时，称为栅极线13G。在有源矩阵基板20a，以与各栅极线13G交叉的方式形成有多个源极线15S。由栅极线13G和源极线15S包围的区域形成1个像素，各像素与彩色滤光片的任一色对应。
图3是表示有源矩阵基板20a以及与有源矩阵基板20a连接的各部的概略构成的示意图。在图3中，为了方便，省略了源极线15S的图示。如图3的例子所示，在有源矩阵基板20a的显示区域201的区域201a和201b分别设有栅极驱动器11A、11B。栅极驱动器11A具有多个驱动电路11，上述多个驱动电路11是对栅极线13G(1)、13G(3)、…13G(M)的奇数行的栅极线13G设置的，经由配线15L连接。另外，栅极驱动器11B具有多个驱动电路11，上述多个驱动电路11是对栅极线13G(2)、13G(4)、…13G(M－1)的偶数行的栅极线13G设置的，经由配线15L连接。
在图3所示的有源矩阵基板20a中，在设有源极驱动器3的一边的边框区域202设有端子部12g。端子部12g与显示控制电路4及电源5连接。端子部12g接收从显示控制电路4和电源5输出的控制信号、电源电压信号等信号。输入到端子部12g的控制信号和电源电压信号等信号经由配线15L供应到各驱动电路11。驱动电路11根据被供应的信号，对所连接的栅极线13G输出表示选择状态和非选择状态中的一方的电压信号。在以下的说明中，将栅极线13G被选择的状态称为栅极线13G的驱动。
另外，在有源矩阵基板20a的边框区域202，设有将源极驱动器3与源极线15S(参照图2)连接的端子部12s。源极驱动器3根据从显示控制电路4输入的控制信号，对各源极线15S(参照图2)输出数据信号。
显示控制电路4将电位按每2个水平期间重复高电平(VDD)和低电平(VSS)的信号(以下称为时钟信号)以及与时钟信号的高电平为相同电位的信号(以下称为复位信号)作为控制信号向端子部12g供应。
图4是例示了时钟信号的波形的图。在本实施方式中，向端子部12g供应相位各错开1/4周期的4相的时钟信号CKA、CKC、CKB和CKD作为时钟信号。此外，在该例中，使用4相的时钟信号，但也可以使用例如按每1水平扫描期间重复高电平(VDD)和低电平(VSS)，相位错开1/2周期的2相的时钟信号等相位不同的多个时钟信号。
(电路构成)
接着，说明本实施方式的驱动电路11的构成。图5是表示驱动栅极线13G(n)的驱动电路11(以下称为驱动电路11(n))的等价电路的一例的图。
如图5所示，驱动电路11(n)具有作为开关元件而用字母A～L表示的薄膜晶体管(TFT：Thin Film Transistor)(以下称为TFT－A～TFT－L)和电容器Cbst。
在图5中，将TFT－B的源极端子、TFT－A、TFT－C及TFT－K的漏极端子、TFT－F的栅极端子以及电容器Cbst的一个电极所连接的内部配线称为netA。另外，将TFT－G的源极端子、TFT－H、TFT－I及TFT－J的漏极端子以及TFT－C的栅极端子所连接的内部配线称为netB。
在本实施方式中，驱动电路11设置在显示区域内，因此netA和netB在与源极线15S(参照图2)或设于像素的其它元件之间分别具有寄生电容Cpa、Cpb。
TFT－A的漏极端子与netA连接，栅极端子被供应复位信号CLR，源极端子被供应电源电压信号VSS。TFT－A根据复位信号CLR的电位，将netA(n)拉低到低电平(VSS)。
TFT－B的栅极端子与驱动栅极线13G(n－2)的驱动电路11(以下称为驱动电路11(n－2))的netA(以下称为netA(n－2))连接，漏极端子与栅极线13G(n－1)连接，源极端子与驱动电路11(n)的netA(以下称为netA(n))连接。TFT－B接收栅极线13G(n－1)的电位作为置位信号S。此外，驱动栅极线13G(1)的驱动电路11的TFT－B接收从显示控制电路4输出的栅极起始脉冲信号作为置位信号S。
即，在该例中，驱动电路11(n)的TFT－B的栅极端子被输入的是对比栅极线13G(n)的驱动定时早2个水平扫描期间被驱动的栅极线13G(n－2)设置的驱动电路11(n－2)的netA(n－2)的电位。TFT－B根据netA(n－2)的电位，将置位信号S的电位输出到netA(n)，对netA(n)进行充电(预充电)。
TFT－C的栅极端子与netB(n)连接，漏极端子与netA(n)连接，源极端子被供应电源电压信号VSS。TFT－C根据netB(n)的电位，将netA(n)拉低到低电平(VSS)。
TFT－K的栅极端子与栅极线13G(n+2)连接，漏极端子与netA(n)连接，源极端子被供应电源电压信号VSS。TFT－K根据栅极线13G(n+2)的电位，将netA(n)拉低到低电平(VSS)。
TFT－F的栅极端子与netA(n)连接，源极端子连接到栅极线13G(n)，漏极端子被供应时钟信号CKA。TFT－F根据netA(n)的电位，将时钟信号CKA的电位输出到栅极线13G(n)而对电容器Cbst充电，将栅极线13G(n)切换为选择状态。此外，TFT－F驱动负荷比较重的栅极线，因此需要增大沟道宽度。在图5所示的等价电路中，用1个TFT表示TFT－F，但TFT－F是将多个TFT连接而构成的。后述TFT－F的具体的构成例。
电容器Cbst的一个电极与netA(n)连接，另一个电极与栅极线13G(n)连接。电容器Cbst根据从TFT－F输出的时钟信号CKA的电位，将netA(n)的电位升压。
TFT－E的漏极端子与栅极线13G(n)连接，栅极端子被供应复位信号CLR，源极端子被供应电源电压信号VSS。TFT－E根据复位信号CLR的电位，将栅极线13G(n)的电位拉低到低电平(VSS)。
TFT－D的漏极端子与栅极线13G(n)连接，栅极端子被供应时钟信号CKB，源极端子被供应电源电压信号VSS。TFT－D根据时钟信号CKB的电位，将栅极线13G(n)的电位拉低到低电平(VSS)。
TFT－L的漏极端子与栅极线13G(n)连接，栅极端子与栅极线13G(n+2)连接，源极端子被供应电源电压信号VSS。TFT－L根据栅极线13G(n+2)的电位，将栅极线13G(n)的电位拉低到低电平(VSS)。
TFT－G的栅极端子与漏极端子连接，栅极端子和漏极端子被供应时钟信号CKD，源极端子连接到netB(n)。TFT－G根据时钟信号CKD的电位，对netB(n)输出(时钟信号CKD的高电平的电位－阈值电压)的电位。
TFT－H的漏极端子连接到netB(n)，栅极端子被供应时钟信号CKC，源极端子被供应电源电压信号VSS。TFT－H根据时钟信号CKC的电位，将netB(n)拉低到低电平(VSS)的电位。
TFT－I的漏极端子与netB(n)连接，栅极端子被供应复位信号CLR，源极端子被供应电源电压信号VSS。TFT－I根据复位信号CLR的电位，将netB(n)拉低到低电平(VSS)的电位。
TFT－J的漏极端子与netB(n)连接，栅极端子与栅极线13G(n―1)连接，源极端子被供应电源电压信号VSS。TFT－J接收栅极线13G(n－1)的电位作为置位信号S。此外，驱动栅极线13G(1)的驱动电路11的TFT－J接收从显示控制电路4输出的栅极起始脉冲信号作为置位信号S。TFT－J根据置位信号S的电位，将netB(n)拉低到低电平(VSS)的电位。
即，在本实施方式中，TFT－F作为对栅极线13G(n)输出选择状态所对应的选择电压的输出部发挥功能。TFT－B作为将用于使TFT－F动作的控制电压输出到netA(n)而对netA(n)充电的预充电部发挥功能。TFT－F和电容器Cbst作为通过使netA(n)的电位升压而使TFT-F的栅极电压升压的升压部发挥功能。另外，TFT－A、TFT－K和TFT－C作为将netA(n)的电位拉低的栅极电压放电部发挥功能。TFT－E、TFT－D和TFT－L作为对栅极线13G输出非选择电压的栅极线放电部发挥功能。
(配置例)
接着，说明本实施方式的驱动电路11的配置例。图6A～图6D是表示驱动电路11(n)和驱动电路11(n+2)的配置例的示意图。此外，在图6A～图6D中，为了方便，仅记载字母A～L，省略了“TFT－”的标记，但A～L与图5所示的TFT－A～TFT－L对应。另外，图6A～图6D所示的各显示区域在列201～204中是连续的。
如图6A～6D所示，构成驱动电路11(n)的各元件配置在栅极线13G(n－2)～13G(n)的各栅极线之间。另外，构成驱动电路11(n+2)的各元件配置在栅极线13G(n)～13G(n+2)的各栅极线之间。驱动电路11(n)与栅极线13G(n－1)、栅极线13G(n)及栅极线13G(n+2)连接，驱动电路11(n+2)与栅极线13G(n+1)、栅极线13G(n+2)及未图示的栅极线13G(n+4)连接。
如图6A、6B和6D所示，驱动电路11(n)和驱动电路11(n+2)的TFT－E、TFT－I、TFT－H、TFT－G、TFT－J、TFT－C、TFT－A、TFT－K、TFT－D、TFT－L经由供应电源电压信号VSS的配线15L连接。另外，如图6A所示，这些驱动电路11的TFT－H、TFT－G经由分别供应时钟信号CKC和CKD的配线15L连接。
配线15L与源极线15S大致平行地设于有源矩阵基板20a的形成有源极线15S的源极层。另外，驱动电路11的netA的配线与栅极线13G大致平行地设于形成有栅极线13G的栅极层。
如图6A和图6B所示，供应电源电压信号VSS的配线15L从端子部12g(参照图3)以与源极线15S大致平行的方式配设于与配置有TFT－E、TFT－I、TFT－H、TFT－G、TFT－J、TFT－C、TFT－A、TFT－K的列不同的其它列，引绕到配置有这些TFT的像素。另外，在图6D中，供应电源电压信号VSS的配线15L也是从端子部12g(参照图3)以与源极线15S大致平行的方式配设于与配置有TFT－D、TFT－L的列不同的其它列，引绕到配置有这些TFT的像素。
另外，在图6A中，驱动电路11(n)的TFT－H的栅极端子连接到供应时钟信号CKC的配线15L，驱动电路11(n+2)的TFT－H的栅极端子连接到供应时钟信号CKD的配线15L。另外，驱动电路11(n)的TFT－G的栅极端子连接到供应时钟信号CKD的配线15L，驱动电路11(n+2)的TFT－G的栅极端子连接到供应时钟信号CKC的配线15L。
另外，如图6C所示，TFT－F是由3个TFT并联连接而构成的。所连接的TFT的数量不限于此，只要连接1个以上的TFT即可。另外，关于TFT－F以外的其它TFT和电容器Cbst，也可以根据需要将多个TFT和电容器并联连接而构成。
在图6C中，驱动电路11(n)的3个TFT－F的各漏极端子连接到供应时钟信号CKA的配线15L。另一方面，驱动电路11(n+2)的3个TFT的各漏极端子连接到供应时钟信号CKB的配线15L。另外，对各TFT－F供应时钟信号CKA、CKB的配线15L从端子部12g(参照图3)以与源极线15S大致平行的方式配设于与配置有TFT－F的列不同的列，引绕到配置有各TFT－F的像素。
这样，栅极驱动器11A、11B的各驱动电路11被供应的是与对在栅极驱动器中相邻的驱动电路11供应的时钟信号相位相反的时钟信号。另外，对驱动相邻的栅极线13G的驱动电路11供应的时钟信号的相位相互错开1/4周期。例如在对驱动电路11(n)的TFT－F的漏极端子输入时钟信号CKA的情况下，对驱动电路11(n－2)和驱动电路11(n+2)的TFT－F的漏极端子输入时钟信号CKB。另外，对驱动电路11(n－1)的TFT－F的漏极端子输入时钟信号CKD，对驱动电路11(n+1)的TFT－F的漏极端子输入时钟信号CKC。
(动作例)
接着，说明驱动电路11的动作。图7是驱动电路11(n)驱动栅极线13G(n)时的时序图。
从显示控制电路4供应的时钟信号CKA、CKB、CKC和CKD输入到驱动电路11(n)。此外，虽然在图7中省略图示，但是按每1垂直扫描期间在一定期间内成为高(High)电平的复位信号CLR从显示控制电路4输入到各驱动电路11。当输入复位信号CLR时，驱动电路11(n)的netA(n)、netB(n)和栅极线13G的电位转变为低(Low)电平。
在时刻t1的定时，栅极线13G(n－1)切换为选择状态，栅极线13G(n－1)的高电平的电位作为置位信号S输入到驱动电路11(n)的TFT－B的漏极端子。netA(n－2)的电位输入到TFT－B的栅极端子。netA(n－2)的电位在时刻t1之前成为高电平，TFT－B在时刻t1成为导通状态。TFT－B处于导通状态直至netA(n－2)的电位转变为低电平的时刻t2为止，在时刻t1到t2的期间，netA(n)被预充电到栅极线13G(n－1)的高电平的电位(VDD)。
netA(n)的高电平的电位输入到TFT－F的栅极端子，TFT－F成为导通状态。在时刻t1，时钟信号CKB的高电平的电位输入到TFT－D的栅极端子，因此TFT－D成为导通状态，低电平的电位(VSS)输入到栅极线13G(n)。
另外，在时刻t1，时钟信号CKD的电位是高电平，时钟信号CKC的电位是低电平。由此，TFT－G成为导通状态，TFT－H成为截止状态。栅极线13G(n－1)的高电平的电位作为置位信号S输入到TFT－J的栅极端子，TFT－J成为导通状态。因此，netB(n)维持为低电平的电位，TFT－C成为截止状态。
在时刻t2，时钟信号CKA的电位成为高电平，时钟信号CKA的高电平的电位经由TFT－F输入到栅极线13G(n)。随着栅极线13G(n)的电位的上升，利用连接到netA(n)与栅极线13G(n)之间的电容器Cbst，netA(n)被充电到比时钟信号CKA的高电平的电位高的电位。即，netA(n)被充电到比(预充电电压VDD+TFT－F的阈值电压Vth)高的电位。
在时刻t2，栅极线13G(n－1)的电位是高电平，TFT－J维持导通状态。在时刻t3，时钟信号CKC的电位转变为高电平，TFT－H成为导通状态。因此，在时刻t2到t4的期间，netB(n)维持为低电平的电位。
另外，在时刻t2，时钟信号CKB的电位从高电平转变为低电平，TFT－D成为截止状态。由此，在时刻t2到t4，时钟信号CKA的高电平的电位(选择电压)输出到栅极线13G(n)，栅极线13G(n)切换为选择状态。
此外，驱动栅极线13G(n+1)的驱动电路11(n+1)将栅极线13G(n)作为置位信号S而与驱动电路11(n)同样地动作，栅极线13G(n+1)在时刻t3的定时切换为选择状态。另外，驱动栅极线13G(n+2)的驱动电路11(n+2)将栅极线13G(n+1)作为置位信号S而与驱动电路11(n)同样地动作，栅极线13G(n+2)在时刻t4的定时切换为选择状态。
在时刻t4，时钟信号CKB的电位转变为高电平，TFT－D成为导通状态。另外，在时刻t4，栅极线13G(n+2)的电位转变为高电平，因此TFT-K和TFT-L也成为导通状态。由此，低电平的电位经由TFT－D和TFT－L输入到栅极线13G(n)，栅极线13G(n)切换为非选择状态。另外，低电平的电位经由TFT－K输入到netA(n)。此时，时钟信号CKC的电位是高电平，TFT－H维持导通状态，因此netB(n)的电位维持为低电平。
接下来，当在时刻t5，时钟信号CKD的电位转变为高电平、时钟信号CKC的电位转变为低电平时，TFT－H成为截止状态，TFT－G成为导通状态。由此，netB(n)被充电到比时钟信号CKD的高电平的电位小了TFT－G的阈值电压的量的电位。此时，TFT－K和TFT－L成为导通状态，TFT－C成为导通状态，因此netA(n)和栅极线13G(n)维持为低电平的电位。
在时刻t6以后，按时钟信号CKB成为高电平的电位的定时，栅极线13G(n)经由TFT－D维持为低电平的电位。
另外，在时刻t6以后，按时钟信号CKD成为高电平的电位的定时，netB(n)的电位被充电到高电平，netA(n)经由TFT－C维持为低电平的电位。
即，netB(n)用于经由TFT－C将netA(n)的电位维持为低电平。不过，在将栅极线13G(n)切换为选择状态时，需要TFT－C是截止状态。因此，驱动电路11(n)构成为，使得在栅极线13G(n)的非选择期间，TFT－C根据时钟信号CKD的电位成为导通状态。另外，TFT－F在与供应时钟信号CKA的配线15L之间具有寄生电容。因此，在将netA(n)保持为低电平的电位的期间，与时钟信号CKA同步的噪声会经由该寄生电容进入netA(n)。为了避免该噪声，按与时钟信号CKD相同的定时使netB(n)的电位转变为高电平，从而使得TFT－C在时钟信号CKA的电位成为高电平的定时成为导通状态。
在此，图8示出使用了连接成二极管的TFT－B的现有的驱动电路100(n)的等价电路。图8所示的驱动电路100(n)除了对TFT－B的栅极端子和漏极端子输入栅极线13G(n－2)的电位这一点以外，是与驱动电路11(n)相同的构成。
图9的(a)是表示在显示区域的外侧配置驱动电路100(n)时的、netA(n)在netA(n)的预充电期间Tp和栅极线13G(n)的选择期间Ts中的电位变化的图。另外，图9的(b)是表示在显示区域内配置驱动电路100(n)时的、netA(n)在netA(n)的预充电期间Tp和栅极线13G(n)的选择期间Ts中的电位变化的图。
如图9的(a)所示，在设于显示区域外的驱动电路100(n)中，在预充电期间Tp，比栅极线13G(n－2)的高电平的电位(VDD)小了TFT－B的阈值电压(Vth(B))的量的电位(VDD－Vth(B))预充电到netA(n)中。在选择期间Ts，时钟信号CKA的高电平的电位经由TFT－F输入到栅极线13G(n)，netA(n)的电位通过电容器Cbst上升到比预充电电压高的电位(VDD+α)。
另一方面，在显示区域内设置驱动电路100(n)的情况下，驱动电路100(n)在与设于显示区域的源极线15S等其它元件之间具有寄生电容，netA(n)的寄生电容与设于显示区域外的情况相比变大。其结果是，电位经由电容器Cbst的netA(n)上升的效率降低，如图9的(b)所示，选择期间Ts的netA(n)的电位(VDD+β(β＜α))与将驱动电路100(n)配置于显示区域的外侧的情况相比变小。由此，TFT－F的栅极电压降低，无法使驱动电路稳定动作，栅极驱动器的动作裕度降低。
而在上述第1实施方式中，对TFT－B的栅极端子输入netA(n－2)的电位，对漏极端子输入作为置位信号的栅极线13G(n－1)的电位。由此，如图9的(c)所示，预充电期间Tp的netA(n)的预充电电压不会降低TFT－B的阈值电压的量，而是成为栅极线13G(n)的高电平的电位(VDD)。由此，即使由于在显示区域内设置的驱动电路11(n)的netA(n)的寄生电容的影响而netA(n)的电位的上升效率降低，也能将选择期间Ts的netA(n)的电位提升到大于等于图9的(a)的电位，能使驱动电路稳定动作，能提高栅极驱动器的动作裕度。
＜第1实施方式的应用例＞
在上述第1实施方式中，作为对驱动电路11(n)的TFT－B输入的置位信号S，说明了将栅极线13G(n－1)的电位输入的例子。在本应用例中，作为对TFT－B输入的置位信号S，说明输入时钟信号的例子。在以下的说明中，说明与第1实施方式不同的构成。
(电路构成)
图10是例示了本应用例的驱动电路110的等价电路的图。如图10所示，驱动栅极线13G(n)的驱动电路110(n)除了对TFT－B的漏极端子输入时钟信号CKD这一点以外，具有与驱动电路11(n)相同的构成。
(配置例)
图11是表示显示区域的驱动电路110(n)与驱动栅极线13G(n+2)的驱动电路110(n+2)的TFT－B的连接例的示意图。此外，在图11中，为了方便，省略了“TFT－”的标记，但是在图11中用字母表示的TFT与图10中标注有相同字母的TFT对应。如图11所示，驱动电路110(n)的TFT－B的漏极端子连接到供应时钟信号CKD的配线15L。另外，驱动电路110(n+2)的TFT－B的漏极端子连接到供应与时钟信号CKD相位相反的时钟信号CKC的配线15L。
(动作例)
图12是驱动电路110(n)驱动栅极线13G(n)时的时序图。以下说明与第1实施方式不同的动作。
在时刻t1，时钟信号CKD的电位成为高电平，此时TFT－B为导通状态，因此时钟信号CKD的高电平(VDD)的电位经由TFT－B预充电到netA(n)中。此外，时钟信号CKD按每2个水平扫描期间转变为高电平，TFT－B在netA(n－2)的电位为高电平的期间以外成为截止状态，因此，在时刻t2以后，时钟信号CKD的高电平的电位不会经由TFT－B输入到netA(n)。
栅极线13G的寄生电容比较大，栅极线13G的输出波形易于钝化。因此，若如第1实施方式那样对TFT－B的漏极端子输入栅极线13G(n－1)的电位，则会受到栅极线13G(n－1)的输出波形的钝化的影响，经由TFT－B对netA(n)预充电的能力降低。另外，随着驱动电路110的各TFT的劣化，栅极线13G的输出波形的钝化逐渐变大。其结果是，对netA(n)预充电的能力进一步降低，驱动电路的动作变得不稳定。在第1实施方式的应用例中，由于对TFT－B的漏极端子输入时钟信号，因此能与栅极线13G的输出波形的钝化的程度无关地适当地对netA预充电。
＜第2实施方式＞
在上述的第1实施方式及其应用例中，说明了抑制netA的预充电电压的降低，提高栅极驱动器的动作裕度的例子。作为栅极驱动器的动作裕度降低的原因，可举出将栅极线切换为非选择期间时的netA的电位未充分拉低。特别是，在显示区域内配置栅极驱动器的情况下，受到与配置于显示区域内的源极线15S、配线15L等元件之间产生的寄生电容的影响，有时无法将netA可靠地拉低到低电平。在本实施方式中，说明为了提高栅极驱动器的动作裕度，而在使栅极线转变为非选择状态时更可靠地进行netA的电位的拉低的例子。以下说明与第1实施方式不同的构成。
(电路构成)
图13是表示本实施方式的驱动电路111的等价电路的图。如图13所示，在驱动栅极线13G(n)的驱动电路111(n)中，netA(n)的预充电用的TFT－B连接成二极管。对TFT－B的栅极端子和漏极端子输入栅极线13G(n－2)的电位。另外，对TFT－K的栅极端子输入驱动栅极线13G(n+2)的驱动电路111(n+2)的netA(n+2)的电位，对TFT－K的漏极端子输入时钟信号CKA的电位。
(配置例)
图14A和14B是表示显示区域的驱动电路111(n)与驱动电路111(n+2)的TFT－K及TFT－B的连接例的示意图。此外，在图14和图14B中，为了方便，省略了“TFT－”的标记，但是在图14A和图14B中用字母表示的TFT与图13中标注有相同字母的TFT对应。
如图14A所示，驱动电路111(n)的TFT－K的栅极端子连接到netA(n+2)，驱动电路111(n+2)的TFT－K的栅极端子连接到netA(n+4)。驱动电路111(n)的TFT－K的漏极端子连接到供应时钟信号CKA的配线15L，驱动电路111(n+2)的TFT－K的漏极端子连接到供应时钟信号CKB的配线15L。
另外，如图14B所示，驱动电路111(n)的TFT－B的栅极端子和漏极端子连接到栅极线13G(n－2)，驱动电路111(n+2)的TFT－B的栅极端子和漏极端子连接到栅极线13G(n)。
(动作例)
图15是驱动电路111(n)驱动栅极线13G(n)时的时序图。以下，说明与第1实施方式不同的动作。
在图15所示的时刻t0到t2，栅极线13G(n－2)为选择状态，栅极线13G(n－2)的高电平的电位输入到驱动电路111(n)的TFT－B的栅极端子和漏极端子。由此，TFT－B成为导通状态，比栅极线13G(n－2)的高电平的电位小了TFT－B的阈值电压的量的电位经由TFT－B预充电到netA(n)中。
在图15所示的时刻t2到t4，时钟信号CKA的高电平的电位经由TFT－F输入栅极线13G(n)。netA(n)的电位经由电容器Cbst提升到比时钟信号CKA的高电平高的电位，该netA(n)的电位输入到TFT－F的栅极端子，时钟信号CKA的高电平的电位输入到栅极线13G(n)而栅极线13G(n)成为选择状态。
驱动电路111(n)的TFT－J在栅极线13G(n－1)的电位为高电平的从时刻t1到时刻t3的期间为导通状态，TFT－H在时钟信号CKC的电位为高电平的从时刻t3到时刻t5的期间为导通状态。由此，在时刻t1到时刻t5，netB(n)维持为低电平的电位。
如图15所示，netA(n+1)在时刻t1开始被预充电，栅极线13G(n+1)在时刻t3切换为选择状态。另外，netA(n+2)在时刻t2开始被预充电，栅极线13G(n+2)在时刻t4切换为选择状态。
当在时刻t4，netA(n+2)的电位转变为高电平时，TFT－K成为导通状态。此时，时钟信号CKA的电位是低电平，因此netA(n)的电位经由TFT－K从高电平(VDD)被拉低到低电平(VSS)。另外，栅极线13G(n+2)的高电平的电位输入到TFT－L的栅极端子，TFT－L成为导通状态，因此，栅极线13G(n)从高电平(VDD)转变为低电平(VSS)的电位。
在时刻t6以后，netA(n+2)的电位为低电平，因此TFT－K成为截止状态，而在时钟信号CKD的电位成为高电平的定时，netB(n)的电位成为高电平，netA(n)经由TFT－C维持为低电平的电位。
在上述第2实施方式中，将netA(n)拉低到低电平的TFT－K的栅极端子与netA(n+2)连接。驱动电路111的netA在栅极线13G的选择期间经由电容器Cbst被提升到比选择电压高的电位。因此，TFT－K的栅极电压提高，从TFT－K的漏极端子向源极端子流动的电流值变大，TFT－K的驱动力提高。其结果是，通过在显示区域内配置驱动电路111，即使netA产生了寄生电容Cpa，在栅极线13G转变为非选择期间时，也能经由TFT－K将netA的电位充分拉低，能使驱动电路111稳定动作。
＜第3实施方式＞
在上述第2实施方式中，说明了为了提高栅极驱动器的动作裕度而将其它驱动电路的netA连接到作为栅极电压放电部发挥功能的TFT－K的栅极端子，使TFT－K的驱动力提高的例子。在本实施方式中，强化栅极线转变为非选择期间时的栅极线的放电，以实现栅极驱动器的动作裕度的提高。以下，说明与第2实施方式不同的构成。
(电路构成)
图16是例示了本实施方式的驱动电路112的等价电路的图。如图16所示，在驱动栅极线13G(n)的驱动电路112(n)中，用于拉低netA(n)的电位的TFT－K的栅极端子与栅极线13G(n+2)连接，漏极端子与netA(n)连接，源极端子被输入电源电压信号VSS。另外，对栅极线13G(n)输出非选择电压的TFT－L的栅极端子与驱动电路112(n+2)的netA(n+2)连接，漏极端子被输入时钟信号CKA，源极端子与栅极线13G(n)连接。
(配置例)
图17A和图17B是表示显示区域的驱动电路112(n)与驱动电路112(n+2)的TFT－K及TFT－L的连接例的示意图。此外，在图17A和图17B中，为了方便，省略了“TFT－”的标记，但是在图17A和17B中用字母表示的TFT与图16中标注有相同字母的TFT对应。
如图17A所示，驱动电路112(n)的TFT－K的栅极端子连接到栅极线13G(n+2)，驱动电路112(n+2)的TFT－K的栅极端子连接到栅极线13G(n+4)。驱动电路112(n)和驱动电路112(n+2)的TFT－K的源极端子连接到供应电源电压信号VSS的配线15L。
另外，如图17B所示，驱动电路112(n)的TFT－L的栅极端子连接到netA(n+2)，漏极端子连接到供应时钟信号CKA的配线15L。驱动电路112(n+2)的TFT－L的栅极端子连接到netA(n+4)，漏极端子连接到供应时钟信号CKB的配线15L。
(动作例)
接着，说明驱动电路112(n)的动作。图18是驱动电路112(n)驱动栅极线13G(n)时的时序图。以下，使用图18和图16说明驱动电路112(n)的与第2实施方式不同的动作。
当在图18所示的时刻t4，netA(n+2)的电位转变为高电平，栅极线13G(n+2)转变为选择状态时，TFT－L和TFT－K成为导通状态。此时，时钟信号CKA的电位是低电平，因此，低电平(VSS)的电位经由TFT－L施加到栅极线13G(n)。另外，netA(n)经由TFT－K被拉低到低电平(VSS)的电位。
在时刻t6以后，netA(n+2)的电位为低电平，因此TFT－L成为截止状态，但在时钟信号CKB的电位成为高电平的定时，TFT－D成为导通状态，栅极线13G(n)经由TFT－D维持为低电平的电位。另外，在时刻t6以后，栅极线13G(n+2)的电位为低电平，TFT－K成为截止状态，但在时钟信号CKD的电位成为高电平的定时，高电平的电位经由TFT－G输入到netB(n)。由此，TFT－C成为导通状态，netA(n)维持为低电平的电位。
在显示区域内配置驱动电路112的情况下，用于供应时钟信号、电源电压信号的配线15L设于像素，因此与在显示区域外配置驱动电路112的情况相比，配线15L与栅极线13G之间的寄生电容增加，在使栅极线13G转变为非选择状态时，有时无法使栅极线13G可靠地成为非选择状态。在上述的第3实施方式中，能将netA(n+2)连接到对栅极线13G(n)输出非选择电压的TFT－L的栅极端子来提高TFT－L的栅极电压，能提高TFT－L的驱动力，因此在使栅极线转变为非选择状态的期间，能使栅极线13G(n)更可靠地转变为非选择状态。
＜第4实施方式＞
在上述第1实施方式至第3实施方式中，说明了对作为输出部发挥功能的TFT的漏极端子和作为栅极线放电部发挥功能的TFT的漏极端子输入时钟信号，使用时钟信号对栅极线充电的例子。在本实施方式中，说明使用高电平(VDD)的直流电压信号充电的例子。
(电路构成)
图19是例示了本实施方式的驱动电路113的等价电路的图。如图19所示，驱动栅极线13G(n)的驱动电路113(n)在以下方面与第1实施方式的应用例的驱动电路不同。
驱动电路113(n)具备TFT－P、内部配线netC(n)、TFT－N和TFT－M。
netC(n)与TFT－F的源极端子、电容器Cbst、TFT－E的漏极端子、TFT－D的漏极端子连接，netC(n)的电位R(n)输入到驱动电路113(n－2)的TFT－L的栅极端子。
TFT－F根据netA(n)的电位，将时钟信号CKA的电位输出到netC(n)，对电容器Cbst充电。
TFT－E根据输入到栅极端子的复位信号CLR的电位，将netC(n)拉低到低电平的电位。
TFT－D根据输入到栅极端子的时钟信号CKB的电位，将netC(n)拉低到低电平的电位。
驱动栅极线13G(n+2)的驱动电路113(n+2)的netC的电位R(n+2)输入到TFT－L的栅极端子。TFT－L根据电位R(n+2)，对栅极线13G(n)施加非选择电压，将其拉低到低电平的电位。
TFT－N的栅极端子被输入复位信号CLR，漏极端子与栅极线13G(n)连接，源极端子被输入电源电压信号VSS。TFT－N根据复位信号CLR的电位，对栅极线13G(n)施加非选择电压，将其拉低到低电平的电位。
TFT－M的栅极端子与netB(n)连接，漏极端子与栅极线13G(n)连接，源极端子被输入电源电压信号VSS。TFT－M根据netB(n)的电位，对栅极线13G(n)施加非选择电压，将其拉低到低电平的电位。
TFT－P的栅极端子与netA(n)连接，漏极端子被输入高电平(VDD)的直流电压信号，源极端子连接到栅极线13G(n)。TFT－P根据netA(n)的电位，将栅极线13G(n)充电到高电平(VDD)的电位，使其切换为选择状态。
即，在本实施方式中，TFT－P作为输出部发挥功能，TFT－F和电容器Cbst作为升压部发挥功能。另外，TFT－L、TFT－M、TFT－N作为栅极线放电部发挥功能。
(配置例)
接着，说明本实施方式的驱动电路的显示区域的配置例。图20A～图20F是表示显示区域的驱动电路113(n)和驱动电路113(n+2)的配置例的示意图。图20A～图20F在列211～列215中是连续的。另外，在各图中，为了方便，省略了“TFT”的标记，但是标注有A～N、P的TFT表示图19所示的TFT－A～TFT－N和TFT－P。以下，主要说明与第1实施方式的应用例不同的构成的配置。
在图20A～图20F中，驱动电路113(n)的各元件配置于栅极线13G(n)到栅极线13G(n－2)之间，驱动电路113(n+2)的各元件配置于栅极线13G(n+2)到栅极线13G(n)之间。
如图20A所示，驱动电路113(n)和驱动电路113(n+2)的各自的TFT－N和TFT－I与对各栅极端子供应复位信号CLR的配线15L连接。另外，如图20B所示，驱动电路113(n)的TFT－M的栅极端子与netB(n)连接，驱动电路113(n+2)的TFT－M的栅极端子与netB(n+2)连接。另外，驱动电路113(n)和驱动电路113(n+2)各自的TFT－M的源极端子连接到在图20A中配置的供应电源电压信号VSS的配线15L。
在本实施方式中，如图20C所示，作为输出部发挥功能的TFT－P是将3个TFT－P并联连接而构成的。在图20C中，供应高电平(VDD)的直流电压信号的配线15L引绕到配置有各TFT－P的像素，与各TFT－P的漏极端子连接。
另外，如图20D所示，在本实施方式中，作为栅极线放电部发挥功能的TFT－L是将3个TFT－L并联连接而构成的。如图20D和图20E所示，驱动电路113(n)的各TFT－L的栅极端子与驱动电路113(n+2)的netC(n+2)连接，而被输入netC(n+2)的电位R(n+2)。另外，驱动电路113(n+2)的各TFT－L的栅极端子与未图示的驱动电路113(n+4)的netC(n+4)连接，而被输入netC(n+4)的电位R(n+4)。另外，如图20D所示，供应低电平(VSS)的直流电压信号的配线15L引绕到配置有驱动电路113(n)和驱动电路113(n+2)的各TFT－L的像素，与各TFT－L的源极端子连接。
在本实施方式中，如图20E所示，说明作为升压部发挥功能的TFT－F由1个TFT构成的例子，但TFT－F也可以是将多个TFT并联连接而构成的。在图20E中，驱动电路113(n)的TFT－F的源极端子和电容器Cbst的一个电极所连接的netC(n)连接到未图示的驱动电路113(n－2)的TFT－L的栅极端子，电位R(n)输入到该栅极端子。另外，如图20F所示，驱动电路113(n)的TFT－E和TFT－D的漏极端子连接到与电容器Cbst的一个电极连接的netC(n)。驱动电路113(n+2)的TFT－E和TFT－D的漏极端子也同样连接到与电容器Cbst的一个电极连接的netC(n+2)。
(动作例)
接着，说明驱动电路113(n)的动作。图21是驱动电路113(n)驱动栅极线13G(n)时的时序图。以下，使用图21和图19说明与第1实施方式的应用例不同的动作。
在时刻t1，时钟信号CKD的电位为高电平，netA(n－2)的电位为高电平。因此，在时刻t1，TFT－B为导通状态，时钟信号CKD的高电平(VDD)的电位经由TFT－B预充电到netA(n)中。由此，TFT－P成为导通状态，栅极线13G(n)经由TFT－P充电到(VDD－TFT－P的阈值电压)的电位。另外，此时，TFT－F也成为导通状态，但时钟信号CKA的电位是低电平，因此netC(n)的电位R(n)维持为低电平。
在时刻t2，时钟信号CKA的电位成为高电平。TFT－F在时刻t1为导通状态，时钟信号CKA的高电平的电位经由TFT－F输入到netC(n)。然后，随着netC(n)的电位的上升，预充电后的netA(n)的电位经由电容器Cbst被提升，而被充电到比(VDD+TFT－P的阈值电压)大的电位(以下称为正式充电)。由此，比阈值电压大的栅极电压施加到TFT－P，高电平(VDD)的电位经由TFT－P输入到栅极线13G(n)，在时刻t2到时刻t4的期间，栅极线13G(n)成为选择状态。
当在时刻t4，驱动电路113(n+2)的netC(n+2)的电位R(n+2)成为高电平时，驱动电路113(n)的TFT－K和TFT－L成为导通状态。由此，netA(n)的电位经由TFT－K被拉低到低电平(VSS)，低电平(VSS)的电位经由TFT－L施加到栅极线13G(n)。
在时刻t6以后，电位R(n+2)为低电平，因此TFT－K和TFT－L成为截止状态，但是在时钟信号CKD的电位成为高电平的定时，netB(n)被输入高电平的电位，因此netA(n)经由TFT－C维持为低电平的电位，栅极线13G(n)经由TFT－M维持为低电平的电位。
在上述第4实施方式中，使用表示选择电压所对应的高电平(VDD)的电位的直流电压信号进行栅极线13G的充电，因此能减轻对驱动电路113供应时钟信号的负荷，能降低功耗。另外，在第4实施方式中，在驱动电路113中追加了TFT－P，因此，驱动电路113的netA的寄生电容Cpa进一步增加，netA的电位经由电容器Cbst上升的效率降低。但是，通过将netA(n－2)连接到预充电用的TFT－B的栅极端子，与将TFT－B连接成二极管的情况相比，可抑制netA的电位的上升效率的降低。其结果是，在驱动电路113中，能对TFT－P施加高的栅极电压，提高TFT－P的驱动力，使驱动电路113稳定动作。
＜第5实施方式＞
在上述第4实施方式中，说明了依次驱动M个栅极线13G的例子，但在本实施方式中，说明驱动任意的栅极线13G的例子。
(电路构成)
图22是例示了本实施方式的驱动电路114的等价电路的图。图22所示的驱动栅极线13G(n)的驱动电路114(n)与第4实施方式的驱动电路113(n)在以下方面不同。
驱动电路114(n)的TFT－P漏极端子被输入行选择信号ENA。另外，TFT－K的栅极端子与netA(n+2)连接，漏极端子被输入时钟信号CKA。
TFT－J的栅极端子与netA(n+2)连接。在上述第1实施方式～第4实施方式中，TFT－J的栅极端子与相邻的栅极线13G(n－1)连接，但在本实施方式中，有时不驱动相邻的栅极线13G(n－1)。因此，在本实施方式中，以不对TFT－J的栅极端子输入相邻的栅极线13G的电位的方式构成驱动电路114。
行选择信号是表示高电平(VDD)或者低电平(VSS)的电位的信号。显示控制电路4(参照图1和图3)不仅将时钟信号，还将行选择信号ENA、ENB、ENC、END中的任一信号作为控制信号供应到各驱动电路的TFT－P的漏极端子。
(配置例)
图23A～图23D是表示配置有包括驱动电路114(n)以及驱动栅极线13G(n+2)的驱动电路114(n+2)的TFT－J、TFT－K、TFT－P在内的一部分元件的显示区域的示意图。图23A～图23D在列221～223中是连续的。另外，在图23A～图23D中，为了方便，省略了“TFT－”的标记，但在各图中标注有字母的TFT与图22中标注有相同字母的TFT对应。
如图23A所示，驱动电路114(n)的TFT－J的栅极端子与netA(n)连接，驱动电路114(n+2)的TFT－J的栅极端子与netA(n+2)连接。
另外，如图23B所示，驱动电路114(n)的各TFT－P的漏极端子连接到供应行选择信号ENA的配线15L。另一方面，如图23C所示，驱动电路114(n+2)的各TFT－P的漏极端子连接到供应行选择信号ENB的配线15L。
此外，虽然省略图示，但是驱动栅极线13G(n－1)的驱动电路114(n－1)的TFT－P的漏极端子连接到供应行选择信号END的配线15L。另外，驱动栅极线13G(n+1)的驱动电路114(n+1)的TFT－P的漏极端子连接到供应行选择信号ENC的配线15L。另外，驱动栅极线13G(n－2)的驱动电路114(n－2)的各TFT－P的漏极端子连接到供应行选择信号ENB的配线15L。
如图23C和图23D所示，驱动电路114(n)的TFT－K的栅极端子连接到驱动电路114(n)的netA(n+2)。驱动电路114(n+2)的TFT－K的栅极端子连接到未图示的驱动电路114(n+4)的netA(n+4)。
另外，如图23D所示，在本实施方式中，是以使netC不与TFT－K的栅极端子连接，而使netC与TFT－L的各栅极端子连接的方式配设netC的，与将netC连接到TFT－K和TFT－L的各栅极端子的第4实施方式相比，netC的配线变短。
(动作例)
接着，说明本实施方式的驱动电路的动作。图24是在1帧中驱动一部分栅极线13G时的时序图。以下，说明与第4实施方式不同的动作。
显示控制电路4(参照图1或者图3)以在一帧中使栅极线13G(n－1)～13G(n+1)驱动且不使栅极线13G(n－2)和栅极线13G(n+2)驱动的方式输出行选择信号ENA～END。具体地说，显示控制电路4在图24所示的时刻t0到t3的期间输出表示高电平的电位的行选择信号END，在时刻t1到t4的期间输出表示高电平的电位的行选择信号ENA。另外，显示控制电路4在时刻t2到t5的期间输出表示高电平的电位的行选择信号ENC，在1帧的期间输出表示低电平的电位的行选择信号ENB。
在图24中，在时刻t0到t2的期间，netA(n－2)被正式充电，当在时刻t1，时钟信号CKD的电位转变为高电平时，驱动电路114(n)的TFT－B成为导通状态，netA(n)经由TFT－B被预充电到高电平(VDD)。由此，TFT－P成为导通状态。此时，行选择信号ENA的电位是高电平(VDD)，因此栅极线13G(n)经由TFT－P充电到(VDD－TFT－P的阈值电压)的电位。另外，此时，虽然TFT－F也成为导通状态，但是由于时钟信号CKA的电位是低电平，因此netC(n)的电位R(n)维持为低电平。
各驱动电路114的netC的电位R在TFT－F为导通状态时根据输入到TFT－F的漏极端子的时钟信号的电位而转变为高电平。在该例中，如图24所示，电位R(n－2)、R(n－1)、R(n)、R(n+1)、R(n+2)分别在时钟信号CKB、CKD、CKA、CKC、CKD的电位成为高电平的定时转变为高电平。
在时刻t0到t2，随着电位R(n－2)的上升，netA(n－2)的电位被电容器Cbst提升，而被正式充电。此时，行选择信号ENB的电位为低电平，因此，会经由驱动电路114(n－2)的TFT－P对栅极线13G(n－2)输入低电平的电位，栅极线13G(n－2)维持非选择状态。
另外，在时刻t1到t3，netA(n－1)与上述netA(n－2)同样随着电位R(n－1)的上升被正式充电。此时，行选择信号END的电位为高电平，因此，会经由驱动电路114(n－1)的TFT－P对栅极线13G(n－1)输入高电平的电位，栅极线13G(n－1)成为选择状态。
同样，在时刻t2到t4，netA(n)随着电位R(n)的上升被正式充电。此时，行选择信号ENA的电位是高电平，栅极线13G(n)成为选择状态。另外，在时刻t3到t5，netA(n+1)随着电位R(n+1)的上升被正式充电。此时，行选择信号ENC的电位是高电平，栅极线13G(n+1)成为选择状态。
在时刻t4到t6，netA(n+2)随着电位R(n+2)的上升被正式充电，但是行选择信号ENB的电位是低电平，栅极线13G(n+2)维持非选择状态。
在上述第5实施方式中，通过对驱动电路114的TFT－P的漏极端子输入行选择信号，能使任意的栅极线13G驱动。因此，例如能以固定频率仅使连续的多个栅极线驱动，而以比该频率低的频率使其它栅极线13G驱动。其结果是，与以固定频率使全部栅极线13G驱动的情况相比，能降低驱动栅极线时的功耗。另外，只要仅对要更新显示数据的行输入数据信号即可，能降低驱动源极线15S时的功耗。
＜变形例＞
以上，说明了本发明的实施方式，但上述实施方式不过是用于实施本发明的例示。因而，本发明不限于上述实施方式，能在不脱离其宗旨的范围内将上述实施方式适当地变形或者组合后实施。以下，说明本发明的变形例。
(1)在上述第1实施方式中，说明了使用相位相互不同的4相的时钟信号的例子，但也可以使用2相的时钟信号。以下关于使用2相的时钟信号的情况，主要说明与第1实施方式不同之处。
(有源矩阵基板的构成)
图25是表示本变形例的有源矩阵基板的概略构成的示意图。此外，在图25中，省略了源极线15S(参照图2)的图示。如图25所示，在本变形例中，在有源矩阵基板20a的显示区域201中，具有按每一栅极线13G设有一驱动电路115的栅极驱动器115A。各驱动电路115经由配线15L连接。
显示控制电路41将图26所示的2相的时钟信号Cka、CKb作为控制信号输出到端子部12g。如图26所示，时钟信号CKa、CKb是电位按每1水平扫描期间重复高电平(VDD)和低电平(VSS)的信号。
(电路构成)
图27是例示了驱动电路115的等价电路的图。如图27所示，驱动栅极线13G(n)的驱动电路115(n)除了输入到构成第1实施方式的驱动电路11的TFT－F、TFT－G、TFT－H的时钟信号、输入到TFT－B的栅极端子的netA的电位以及输入到TFT－K和TFT－L的栅极端子的栅极线13G的电位不同这一点以外，是与驱动电路11相同的构成。即，在本实施方式中，对TFT－F的漏极端子输入时钟信号CKa。对TFT－G的栅极端子和漏极端子输入时钟信号CKb。对TFT－H的栅极端子输入时钟信号CKa。对TFT－B的栅极端子输入驱动栅极线13G(n－1)的驱动电路115(n－1)的netA(n－1)的电位。对TFT－K和TFT－L的栅极端子输入栅极线13G(n+1)的电位。
(配置例)
接着，说明显示区域的驱动电路115的配置例。图28A～28E是表示配置有分别驱动栅极线13G(n－1)～栅极线13G(n+1)的驱动电路115(n－1)、驱动电路115(n)、驱动电路115(n+1)的像素的示意图。在图28A～28E中，为了方便，省略了“TFT－”的标记，但是图28A～28E的用A～L表示的各TFT与图27所示的TFT－A～TFT－L对应。另外，图28A～28E在列231～列234中是连续的。
在图28A～图28E中，驱动电路115(n－1)的各元件配置在栅极线13G(n－1)与栅极线13G(n－2)之间，驱动电路115(n)的各元件配置在栅极线13G(n－1)与栅极线13G(n)之间。另外，驱动电路115(n+1)的各元件配置在栅极线13G(n)与栅极线13G(n+1)之间。
在图28A中，驱动电路115(n－1)和驱动电路115(n+1)的TFT－G的栅极端子和漏极端子连接到供应时钟信号CKa的配线15L。另外，驱动电路115(n－1)和驱动电路115(n+1)的TFT－H的栅极端子连接到供应时钟信号CKb的配线15L。驱动电路115(n)的TFT－G和TFT－H的栅极端子连接到供应与驱动电路115(n－1)和驱动电路115(n+1)的TFT－G和TFT－H相位相反的时钟信号的配线15L。
另外，在图28C中，驱动电路115(n+1)的TFT－K的栅极端子连接到未图示的栅极线13G(n+2)，驱动电路115(n)的TFT－K的栅极端子连接到栅极线13G(n+1)。另外，驱动电路115(n－1)的TFT－K的栅极端子连接到栅极线13G(n)。另外，驱动电路115(n+1)的TFT－B的栅极端子连接到netA(n)，驱动电路115(n)的TFT－B的栅极端子连接到netA(n－1)，驱动电路115(n－1)的TFT－B的栅极端子连接到未图示的netA(n－2)。
另外，在图28D中，驱动电路115(n－1)和驱动电路115(n+1)的TFT－F的各漏极端子如图28E所示连接到供应时钟信号CKb的配线15L。驱动电路115(n)的TFT－F的各漏极端子如图28E所示连接到供应时钟信号CKa的配线15L。
(动作例)
接着，说明本变形例的驱动电路115的动作。图29是表示驱动电路115驱动栅极线13G的定时的时序图。
在时刻t1到t2，对TFT－B的栅极端子输入驱动电路115(n－1)的netA(n－1)的电位，对TFT－B的漏极端子输入栅极线13G(n－1)的电位。netA(n－1)的电位在预充电后经由电容器Cbst被提升，在时刻t1到t2，netA(n－1)被正式充电到比(高电平(VDD)+TFT－F的阈值电压)高的电位。
此外，在时刻t1到t2，对TFT－G的栅极端子和漏极端子输入时钟信号CKb的高电平的电位，对TFT－J的栅极端子输入栅极线13G(n－1)的高电平的电位。因此，netB(n)经由TFT－J维持低电平的电位，TFT－C成为截止状态。
其结果是，在时刻t1到t2，netA(n)被预充电的电压不会下降TFT－B的阈值电压的量，而被预充电到高电平(VDD)。由此，TFT－F成为导通状态，但是在时刻t1到t2，由于时钟信号CKa的电位是低电平，因此会对栅极线13G(n)输出低电平的电位。
接着，当在时刻t2，时钟信号CKa的电位转变为高电平时，预充电后的netA(n)的电位经由驱动电路115(n)的电容器Cbst被提升，而被正式充电到(高电平(VDD)+TFT－F的阈值电压)。另外，此时，netB(n)经由TFT－H维持为低电平的电位，TFT－C是截止状态。其结果是，在时刻t2到t3，会经由TFT－F对栅极线13G(n)输出时钟信号CKa的高电平(VDD)的电位，栅极线13G(n)切换为选择状态。
接着，当在时刻t3，栅极线13G(n+1)切换为选择状态时，会对驱动电路115(n)的TFT－K和TFT－L的栅极端子输入栅极线13G(n+1)的高电平的电位。由此，netA(n)的电位经由TFT－K被拉低到低电平的电位，栅极线13G(n)的电位经由TFT－L被拉低到低电平的电位。
在时刻t4以后，栅极线13G(n+1)的电位为低电平，TFT－K和TFT－L成为截止状态，但在时钟信号CKb的电位成为高电平的定时，netB(n)经由TFT－G被充电到(VDD－TFT－G的阈值电压)的电位。由此，TFT－C成为导通状态，netA(n)经由TFT－C维持为低电平(VSS)的电位。
在本变形例中，使用2相的时钟信号使驱动电路115动作，因此与第1实施方式相比，能削减供应时钟信号的配线15L的配线数量，能降低供应时钟信号时的功耗。
(2)在上述第5实施方式中，说明了使用4个行选择信号的例子，但也可以构成为使用2个行选择信号驱动任意的栅极线13G。在该情况下，例如对驱动电路114(n)和驱动电路114(n－1)的TFT－P的漏极端子输入行选择信号ENA。另外，对驱动电路114(n+1)及驱动电路114(n+2)、驱动电路114(n－2)及驱动栅极线13G(n－3)的驱动电路114(n－3)的各组的TFT－P的漏极端子输入行选择信号ENB。即，将相同的行选择信号输入到对相邻的2个栅极线设置的2个驱动电路114。
图30是表示本变形例的栅极线13G的驱动定时的时序图。显示控制电路4(参照图3)在驱动栅极线13G(n－1)、13G(n)时输出高电平的行选择信号ENA，在驱动栅极线13G(n－2)、13G(n+1)、13G(n+2)时输出高电平的行选择信号ENB。
如图30所示，在时刻t0到t4的期间，行选择信号ENA的电位为高电平，在时刻t2到t6的期间，行选择信号ENB的电位为高电平。即，行选择信号ENA的电位在netA(n－1)和netA(n)的预充电和正式充电的期间为高电平，行选择信号ENB的电位在netA(n+1)和netA(n+2)的预充电和正式充电的期间为高电平。
其结果是，行选择信号ENA的高电平的电位在时刻t0到t3经由驱动电路114(n－1)的TFT－P输入到栅极线13G(n－1)，在时刻t1到t4经由驱动电路114(n)的TFT－P输入到栅极线13G(n)。另外，行选择信号ENB的高电平的电位在时刻t2到t5经由驱动电路114(n+1)的TFT－P输入到栅极线13G(n+1)，在时刻t3～t6经由驱动电路114(n+2)的TFT－P输入到栅极线13G(n+2)。
此外，在时刻t0到t2，行选择信号ENB的电位为低电平，因此会经由驱动电路114(n－2)的TFT－P对栅极线13G(n－2)输入低电平的电位，栅极线13G(n－2)维持为非选择状态。
在本变形例中，能使用2个行选择信号以2个栅极线为单位控制栅极线的驱动，因此与第5实施方式相比，能削减供应行选择信号的配线15L的数量，能降低供应行选择信号时的功耗。
(3)在上述第1实施方式至第5实施方式中，说明了将栅极驱动器的各驱动电路设于显示区域201的例子，但栅极驱动器也可以设于显示区域201的外侧。
(4)在上述第1实施方式或者第1实施方式的应用例中也可以应用第2实施方式和/或第3实施方式。即，也可以对驱动电路11、110的TFT－K的栅极端子输入netA(n+2)的电位，对漏极端子输入时钟信号。另外，也可以对驱动电路11、110的TFT－L的栅极端子输入netA(n+2)的电位，对漏极端子输入时钟信号。

Claims (9)

1.一种移位寄存器电路，将设于有源矩阵基板的多个栅极线分别切换为选择状态或者非选择状态，上述移位寄存器电路的特征在于，
上述移位寄存器电路具有多个驱动电路，上述驱动电路连接到各个栅极线，将该栅极线切换为选择状态或者非选择状态，
上述驱动电路各自具备：
输出部，其包括连接到一栅极线而输出将上述一栅极线切换为选择状态的选择电压的开关元件；
预充电部，其包括输出用于使上述输出部的开关元件动作的控制电压的开关元件；
升压部，其具有电容器和对上述电容器充电的开关元件，经由上述电容器将上述输出部的开关元件的栅极电压升压；
栅极电压放电部，其包括在将上述一栅极线切换为非选择状态的非选择期间将上述栅极电压降低的开关元件；
栅极线放电部，其包括在上述一栅极线的非选择期间对上述一栅极线输出非选择电压的开关元件；以及
内部配线，其与上述输出部的开关元件的栅极端子、上述预充电部、上述栅极电压放电部、上述升压部连接，
上述预充电部、上述栅极电压放电部和上述栅极线放电部的开关元件中的至少一开关元件的栅极端子连接到其它驱动电路的上述内部配线。
2.根据权利要求1所述的移位寄存器电路，
上述预充电部的开关元件的栅极端子连接到上述其它驱动电路的上述内部配线，源极端子连接到上述内部配线，漏极端子连接到其它栅极线。
3.根据权利要求1所述的移位寄存器电路，
上述预充电部的开关元件的栅极端子连接到上述其它驱动电路的上述内部配线，源极端子连接到上述内部配线，漏极端子被供应按每一固定周期在上述选择状态所对应的电位和上述非选择状态所对应的电位之间切换的控制信号。
4.根据权利要求1所述的移位寄存器电路，
上述栅极电压放电部的开关元件的栅极端子连接到上述其它驱动电路的上述内部配线，源极端子连接到上述内部配线，漏极端子被供应按每一固定周期在上述选择状态所对应的电位和上述非选择状态所对应的电位之间切换的控制信号。
5.根据权利要求1所述的移位寄存器电路，
上述栅极线放电部的开关元件的栅极端子连接到上述其它驱动电路的上述内部配线，源极端子连接到上述内部配线，漏极端子被供应按每一固定周期在上述选择状态所对应的电位和上述非选择状态所对应的电位之间切换的控制信号。
6.根据权利要求1至5中的任一项所述的移位寄存器电路，
上述输出部的开关元件的源极端子连接到上述一栅极线，漏极端子被供应表示上述选择状态所对应的电位的直流电压信号。
7.根据权利要求1至5中的任一项所述的移位寄存器电路，
上述输出部的开关元件的源极端子连接到上述一栅极线，漏极端子被供应表示上述选择状态和上述非选择状态中的一种状态所对应的电位的指示信号。
8.根据权利要求1至7中的任一项所述的移位寄存器电路，
在上述有源矩阵基板设有与上述多个栅极线分别交叉的多个源极线，
上述驱动电路设于由上述多个栅极线和上述多个源极线规定的显示区域。
9.一种显示装置，其特征在于，具有：
有源矩阵基板，其具备权利要求1至8中的任一项所述的移位寄存器电路；
相对基板，其具有彩色滤光片；以及
液晶层，其夹在上述有源矩阵基板与上述相对基板之间。
CN201580031373.8A 2014-06-13 2015-06-09 移位寄存器电路和具备其的显示装置 Withdrawn CN106463178A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-122391 2014-06-13
JP2014122391 2014-06-13
PCT/JP2015/066621 WO2015190488A1 (ja) 2014-06-13 2015-06-09 シフトレジスタ回路、及びそれを備えた表示装置

Publications (1)

Publication Number Publication Date
CN106463178A true CN106463178A (zh) 2017-02-22

Family

ID=54833578

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580031373.8A Withdrawn CN106463178A (zh) 2014-06-13 2015-06-09 移位寄存器电路和具备其的显示装置

Country Status (4)

Country Link
US (1) US20180108309A1 (zh)
JP (1) JPWO2015190488A1 (zh)
CN (1) CN106463178A (zh)
WO (1) WO2015190488A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110415659A (zh) * 2018-04-26 2019-11-05 夏普株式会社 显示装置
CN114882848A (zh) * 2022-05-13 2022-08-09 重庆惠科金渝光电科技有限公司 栅极驱动电路及显示装置
CN115294915A (zh) * 2022-08-29 2022-11-04 惠科股份有限公司 栅极驱动电路和显示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107331295B (zh) * 2016-04-29 2020-10-27 群创光电股份有限公司 显示器面板
CN112967691B (zh) * 2021-02-04 2022-10-18 业成科技（成都）有限公司 闸极驱动电路、闸极驱动装置与拼接式显示器
KR20220129703A (ko) * 2021-03-16 2022-09-26 삼성디스플레이 주식회사 표시 장치와 그를 포함하는 타일형 표시 장치
KR20220129694A (ko) * 2021-03-16 2022-09-26 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 타일형 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10197851A (ja) * 1997-01-07 1998-07-31 Toshiba Corp 液晶表示装置
US20050185477A1 (en) * 2004-02-25 2005-08-25 Yoshinori Aoki Liquid crystal display device
CN101105978A (zh) * 2006-07-12 2008-01-16 胜华科技股份有限公司 移位寄存器
US20120155604A1 (en) * 2010-12-16 2012-06-21 Yu-Chung Yang Shift register circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8055695B2 (en) * 2006-07-12 2011-11-08 Wintek Corporation Shift register with each stage controlled by a specific voltage of the next stage and the stage after thereof
TWI379310B (en) * 2008-08-27 2012-12-11 Au Optronics Corp Shift register
TWI404332B (zh) * 2009-12-11 2013-08-01 Au Optronics Corp 移位暫存器電路
TWI415052B (zh) * 2010-12-29 2013-11-11 Au Optronics Corp 開關裝置與應用該開關裝置之移位暫存器電路
US9299452B2 (en) * 2012-08-09 2016-03-29 Innocom Technology (Shenzhen) Co., Ltd. Shift registers, display panels, display devices, and electronic devices
CN105164743B (zh) * 2013-03-15 2018-05-25 夏普株式会社 有源矩阵基板、有源矩阵基板的制造方法以及显示面板
US10068543B2 (en) * 2013-06-28 2018-09-04 Sharp Kabushiki Kaisha Unit shift register circuit, shift register circuit, method for controlling unit shift register circuit, and display device
US10121429B2 (en) * 2013-09-04 2018-11-06 Sharp Kabushiki Kaisha Active matrix substrate, display panel, and display device including the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10197851A (ja) * 1997-01-07 1998-07-31 Toshiba Corp 液晶表示装置
US20050185477A1 (en) * 2004-02-25 2005-08-25 Yoshinori Aoki Liquid crystal display device
CN101105978A (zh) * 2006-07-12 2008-01-16 胜华科技股份有限公司 移位寄存器
US20120155604A1 (en) * 2010-12-16 2012-06-21 Yu-Chung Yang Shift register circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110415659A (zh) * 2018-04-26 2019-11-05 夏普株式会社 显示装置
CN110415659B (zh) * 2018-04-26 2021-04-27 夏普株式会社 显示装置
CN114882848A (zh) * 2022-05-13 2022-08-09 重庆惠科金渝光电科技有限公司 栅极驱动电路及显示装置
CN114882848B (zh) * 2022-05-13 2024-07-05 重庆惠科金渝光电科技有限公司 栅极驱动电路及显示装置
CN115294915A (zh) * 2022-08-29 2022-11-04 惠科股份有限公司 栅极驱动电路和显示装置

Also Published As

Publication number Publication date
JPWO2015190488A1 (ja) 2017-06-01
US20180108309A1 (en) 2018-04-19
WO2015190488A1 (ja) 2015-12-17

Similar Documents

Publication Publication Date Title
CN106463178A (zh) 移位寄存器电路和具备其的显示装置
CN105469763B (zh) 栅极驱动单元、栅极驱动电路及显示装置
CN105405417B (zh) 移位寄存器及使用移位寄存器的显示装置
CN103021358B (zh) 一种移位寄存器单元、栅极驱动电路及显示器件
CN105654882B (zh) 显示面板及其驱动方法
CN102903323B (zh) 移位寄存器单元、栅极驱动电路及显示器件
CN101364392B (zh) 栅极驱动电路和具有该栅极驱动电路的显示装置
CN106233367B (zh) 有源矩阵基板和具备其的显示装置
CN103065592B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路与显示器件
CN107799087A (zh) 一种goa电路及显示装置
CN107464521A (zh) 移位寄存器单元、栅极驱动电路及驱动方法、显示装置
CN104952406B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN110390903A (zh) 栅极驱动电路及显示装置
CN106057116B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN104299583A (zh) 一种移位寄存器及其驱动方法、驱动电路和显示装置
CN105702225B (zh) 栅极驱动电路及其驱动方法和显示装置
CN103426414A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN106952601A (zh) 移位寄存器以及包括该移位寄存器的显示设备
CN103426415B (zh) 一种液晶显示面板的驱动电路及波形驱动方法
CN108122523A (zh) 栅极驱动电路和使用该栅极驱动电路的显示装置
CN106683632A (zh) 移位寄存器、栅极驱动电路及其驱动方法、显示装置
CN107481659A (zh) 栅极驱动电路、移位寄存器及其驱动控制方法
CN109872699A (zh) 移位寄存器、栅极驱动电路和显示装置
CN106233366A (zh) 有源矩阵基板和具备其的显示装置
CN106652901A (zh) 驱动电路及使用其的显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20170222