JP3670863B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3670863B2 JP3670863B2 JP28101898A JP28101898A JP3670863B2 JP 3670863 B2 JP3670863 B2 JP 3670863B2 JP 28101898 A JP28101898 A JP 28101898A JP 28101898 A JP28101898 A JP 28101898A JP 3670863 B2 JP3670863 B2 JP 3670863B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- metal wall
- gate
- semiconductor device
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体基板上に活性領域を有する半導体装置において、小型化、高性能化を図ることができ、しかも安価な半導体装置に関する。
【０００２】
【従来の技術】
従来の半導体装置では、半導体基板上に活性領域や電極を形成した半導体チップを、気密性の高いセラミックパッケージの中に納めて封止することにより、使用環境中の水分等による半導体チップの劣化を防止していたが、セラミックパッケージは高価であり、半導体装置の低コスト化を図るために、安価な樹脂で半導体チップを封止する樹脂モールドパッケージが用いられている。
【０００３】
【発明が解決しようとする課題】
樹脂モールドパッケージは気密性が低いため、使用環境中の水分等の影響により、素子性能が劣化するという問題があった。また、半導体チップを樹脂モールドすることにより寄生容量が増加し、高周波特性が低下するという問題もあった。
発明者らの知見によれば、かかる素子特性の劣化や、高周波特性の低下は、ゲート電極と、ゲート電極を挟んでその両側にソース電極、ドレイン電極が設けられた半導体装置の活性領域への水分の付着等により発生するものであり、活性領域のみを封止することにより、大幅に改善できることがわかっている。
そこで、本発明は、半導体基板上に活性領域を有する半導体装置において、小型で高性能な半導体装置を、安価に提供することを目的とする。
【０００４】
【課題を解決するための手段】
そこで、発明者らは、鋭意研究の結果、半導体装置の活性領域の周りを囲むように壁部を設けその上部を蓋部で覆い、活性領域のみを封止することにより、半導体装置の素子特性の劣化、高周波特性の低下を防止できることを見出し、本発明を完成した。
【０００５】
即ち、本発明は、半導体基板上に、ゲート電極と該ゲート電極を挟んでその両側に設けられたソース電極及びドレイン電極とを有するトランジスタの活性領域を備えた半導体装置であって、該半導体基板上に、該活性領域の周りを囲うように金属壁部が形成され、該活性領域の上部を覆うように該金属壁部の上端に金属又はセラミックスからなる蓋部が固着され、該金属壁部と該蓋部とにより該活性領域の表面が封止されてなることを特徴とする半導体装置である。
このように、少なくとも活性領域を封止することにより、活性領域に水分等が付着して発生する素子特性の劣化を防止することが可能となる。また、半導体装置の表面を樹脂等により封止した場合であっても、活性領域に直接封止樹脂が付着しないため、寄生容量の発生を防止でき、高周波特性の低下を防止することも可能となる。また、従来のように、セラミックパッケージ等により、半導体装置全体を封止する場合に比較して、半導体装置の活性領域のみを封止するだけで良いため、半導体装置の小型化が可能となる。更には、高価なセラミックパッケージ等に代えて、少量の金等の金属壁部及び蓋部を用いて活性領域の封止を行うため、半導体装置の製造コストを安くすることも可能となる。
【０００６】
また、本発明は、上記金属壁部の下部を通るように上記半導体基板上に設けられたゲート引出し配線、ソース引出し配線及びドレイン引出し配線により、上記ゲート電極、上記ソース電極及び上記ドレイン電極と夫々接続されたゲート引出し電極、ソース引出し電極及びドレイン引出し電極を、該半導体基板上に備え、該ゲート引出し配線、該ソース引出し配線及び該ドレイン引出し配線と、該金属壁部とが、その間に設けられた絶縁層により電気的に絶縁されてなることを特徴とする半導体装置であっても良い。
かかる構造を採用し、引出し電極を設けることにより、半導体装置の外部に設けられた他の配線と、ゲート電極等との接続を容易に行うことが可能となる。
【０００７】
また、本発明は、上記金属壁部の下部を通るように上記半導体基板上に設けられたゲート引出し配線、ソース引出し配線及びドレイン引出し配線により、上記ゲート電極、上記ソース電極及び上記ドレイン電極と夫々接続されたゲート引出し電極、ソース引出し電極及びドレイン引出し電極を、該半導体基板上に備え、該ゲート引出し配線及び該ドレイン引出し配線と、該金属壁部とが、その間に設けられた絶縁層により電気的に絶縁され、該ソース引出し配線と該金属壁部とが電気的に接続されてなることを特徴とする半導体装置でもある。
このように、金属壁部とソース電極とを電気的に接続することにより、活性領域を囲む金属壁部を接地することが可能となる。このため、活性領域が電磁的にシールドされ、半導体装置の雑音を抑え、雑音特性の向上を図ることが可能となる。
【０００８】
また、本発明は、上記ゲート引出し電極、上記ソース引出し電極及び上記ドレイン引出し電極上にバンプメッキ電極を夫々設けたものであっても良い。
かかるバンプメッキ電極を用いて、フリップチップ実装が可能となるからである。
【０００９】
また、少なくとも上記金属壁部と上記蓋部とが、上記半導体基板上に塗布されたモールド剤により埋め込まれたものであっても良い。
樹脂等のモールド剤で半導体装置の表面を覆うことにより、セラミックパッケージ等を用いる場合に比較して安価に半導体装置の保護を行うことが可能となる。特に、本発明では、金属壁部と蓋部とにより活性領域が封止されているため、モールド剤が活性領域上に付着せず、寄生容量の発生による高周波特性の低下を防止することが可能となる。
【００１０】
また、本発明は、半導体基板上に、ゲート電極と、該ゲート電極を挟んでその両側に設けられたソース電極及びドレイン電極とを有するトランジスタの活性領域と、該ゲート電極、該ソース電極及びドレイン電極と夫々接続されたゲート引出し電極、ソース引出し電極及びドレイン引出し電極とを備えた半導体装置であって、該半導体基板上に、該活性領域の周りを囲うように形成されたバンプメッキからなる金属壁部と、該ゲート引出し電極、該ソース引出し電極及び該ドレイン引出し電極上に夫々形成されたバンプメッキ電極とを備え、該バンプメッキ電極を用いて実装基板上に該半導体装置をフリップチップ実装することにより、該実装基板上に形成された蓋部に該金属壁部の上端が固着されて、該蓋部と該金属壁部により該活性領域が封止されることを特徴とする半導体装置でもある。
かかる構造の半導体装置を用いることにより、フリップチップ実装することにより、同時に活性領域を封止することが可能となる。
【００１１】
上記蓋部は、上記実装基板上に形成された金属層からなることが好ましい。圧着により、容易に封止することが可能となるからである。
【００１２】
また、本発明は、上記ゲート引出し電極、上記ソース引出し電極及び上記ドレイン引出し電極が、上記金属壁部の外側に設けられ、かつ、該金属壁部の下部を通るように該半導体基板上に設けられたゲート引出し配線、ソース引出し配線及びドレイン引出し配線により、上記ゲート電極、上記ソース電極及び上記ドレイン電極と夫々接続され、該ゲート引出し配線、該ソース引出し配線及び該ドレイン引出し配線と、該金属壁部とが、その間に設けられた絶縁層により電気的に絶縁されてなることを特徴とする半導体装置であっても良い。
かかる構造を採用し、引出し電極を設けることにより、フリップチップ実装した場合の配線を容易に行うことができるからである。
【００１３】
上記ゲート電極、上記ソース電極又は上記ドレイン電極のうちのいずれかの電極が上記金属壁部と接続され、該金属壁部を、該金属壁部に接続された電極の引出し電極及びその上に形成されたバンプメッキ電極としたものであっても良い。かかる構造を用いることにより、金属壁部を、ゲート電極、ソース電極又はドレイン電極のうちのいずれかの電極として用いることが可能となり、電極構造の簡略化を図ることができる。特に、金属壁部と接続された電極を接地することにより、活性領域を電磁的にシールドすることができ、低雑音化を図ることが可能となる。
【００１４】
また、上記金属壁部に接続されていない一の電極が、該金属壁部の下部を通るように該半導体基板上に設けられ、かつ、該金属壁部との間に設けられた絶縁層により該金属壁部と絶縁された引出し配線により、該金属壁部の外側に設けられた引出し電極と接続され、上記金属壁部に接続されていない他の電極が、該金属壁部の内側に設けられた引出し電極と接続されたものであっても良い。
このように、引出し電極を金属壁部の内部に設けることにより、金属壁部と引き出し配線との交差部分において発生する寄生容量をなくすことができ、半導体装置の高周波特性の向上を図ることが可能となる。
【００１５】
上記金属壁部と接続されていない２つの電極が、上記金属壁部の内側に設けられた２つの引出し電極に夫々接続されたものであっても良い。
このように、２つの引出し電極を共に金属壁部の内部に設けることにより、さらに、寄生容量の発生を抑え、半導体装置の高周波特性を向上させることが可能となる。
【００１６】
上記金属壁部の上端、又は上記バンプメッキ電極の上端、の少なくとも一方の上部に、半田材を設けることが好ましい。
フリップチップ実装時の接続を容易に行うためである。
【００１７】
また、本発明は、上記金属壁部が、少なくとも上記ゲート電極、上記ソース電極及び上記ドレイン電極の周りを囲うように設けられた半導体装置であることが好ましい。
少なくとも、かかる領域を金属壁部で囲んで封止することにより、素子特性の劣化防止等の、本願発明の効果を得ることが可能となるからである。
【００１８】
【発明の実施の形態】
実施の形態１．
本発明の第１の実施の形態について、図１、２を参照しながら説明する。
図１（ａ）は、本実施の形態にかかる半導体装置の上面図である。図１（ｂ）、（ｃ）、（ｄ）は、夫々、Ａ−Ａ’、Ｂ−Ｂ’、Ｃ−Ｃ’における断面図である。
図中、１はゲート電極、２はソース電極、３はドレイン電極、４はゲート引出し電極、５はソース引出し電極、６はドレイン引出し電極、７は半導体基板、８は絶縁保護膜、２４はゲート引出し配線、２５はソース引出し配線、２６はドレイン引出し配線である。また、９は絶縁保護膜８を介して、ゲート引出し配線１５、ソース引出し配線２６、ドレイン引出し配線２７から電気的に絶縁され、活性領域を囲う金属壁部である。
【００１９】
図１の半導体装置の製造工程においては、まず、通常の半導体プロセスを用いて、半導体基板７上に活性領域、電極等を形成する。図１では省略しているが、中央のソース電極２は、エアブリッジを介して、ソース引出し電極５と接続されている。
ここで、活性領域とは、半導体基板に形成されたソース領域、ドレイン領域、チャネル領域、及びこれらの上に設けられたソース電極、ドレイン電極、ゲート電極からなる領域、及びその近傍の領域をいう。
【００２０】
次に、半導体基板７の表面を覆うようにＳｉＮ等の絶縁保護膜８を形成する。続いて、Ａｕ等の金属の厚膜メッキにより、活性領域を囲むように、金属壁壁９を形成する。
図１（ａ）に示すように、金属壁部９は、ゲート引出し配線２４、ソース引出し配線２５、ドレイン引出し配線２６を跨ぐように形成されるが、各引出し電極と金属壁部９との間には、絶縁保護膜８が存在するため、両者は電気的に絶縁される。
なお、金属壁部９は、少なくとも、ゲート電極１、ソース電極２、ドレイン電極３を含む半導体装置の活性領域を囲むように形成されるが、更に、ゲート引出し配線２４等の一部を囲むように形成されても構わない。
【００２１】
続いて、図２に示すように、金属壁部９に囲まれた活性領域を覆うように、金属壁部９の上端に金属またはセラミックスからなる蓋部が半田材等により固定され、活性領域が封止される。
【００２２】
次に、図２に示すように、熱硬化性樹脂等の樹脂モールド材を用いて、半導体装置の表面を封止することにより、樹脂モールドタイプの半導体装置が完成する。図中、１３は、引出し電極に接続されたボンディングワイアを示す。
なお、樹脂モールドを行わずに、半導体装置を使用することも可能である。
【００２３】
このように、本実施の形態にかかる半導体装置では、少なくとも活性領域を封止することにより、活性領域に水分等が付着して発生する素子特性の劣化を防止することが可能となる。
【００２４】
また、半導体装置の表面を樹脂等により封止した場合、活性領域に直接封止樹脂が付着しないため、寄生容量の発生を防いで高周波特性の低下を防止することができる。
【００２５】
また、従来のように、セラミックパッケージ等により、半導体装置全体を封止する場合に比較して、半導体装置の活性領域のみを封止するだけで良いため、半導体装置の小型化が可能となる。
【００２６】
また、高価なセラミックパッケージ等に代えて、少量の金等の金属壁部及び蓋部を用いて活性領域の封止を行うため、半導体装置の製造コストを安くすることも可能となる。
【００２７】
実施の形態２．
本発明の第２の実施の形態について、図３を参照しながら説明する。
図３（ａ）は、本実施の形態にかかる半導体装置の上面図である。図３（ｂ）、（ｃ）、（ｄ）は、夫々、Ａ−Ａ’、Ｂ−Ｂ’、Ｃ−Ｃ’における断面図である。図中、図１と同一符号は、同一又は相当箇所を示す。また、蓋部１４には、図２に示したものと同様のものを使用する。
【００２８】
本実施の形態にかかる半導体装置では、ソース電極２と、ソース引出し電極５とを結ぶソース引出し配線２５が、金属壁部９の下を通る部分において、ソース引出し配線２５の上部を覆う絶縁保護膜８が除去されている。従って、金属壁部９と、ソース引出し配線２５とは、電気的に接続されることとなる。
【００２９】
従って、ソース取出し電極５を接地することにより、金属壁部９も接地電位となり、活性領域を電磁的にシールドすることができる。この結果、半導体装置の雑音を低減し、雑音特性を向上させることが可能となる。
【００３０】
なお、実施の形態１では、中央のソース電極２は、エアブリッジでソース引出し電極２と接続する必要があったが、本実施の形態では、金属壁部９とソース引出し配線２５との間の絶縁保護膜８を無くし、金属壁部９と中央のソース電極２から延びたソース引出し配線２５とを電気的に接続することにより、ソース電極２と金属壁部とを電気的に接続することが可能となる。
【００３１】
実施の形態３．
本発明の第３の実施の形態について、図４、５を参照しながら説明する。
図４（ａ）は、本実施の形態にかかる半導体装置の上面図である。図４（ｂ）、（ｃ）、（ｄ）は、夫々、Ａ−Ａ’、Ｂ−Ｂ’、Ｃ−Ｃ’における断面図である。図中、図１と同一符号は、同一又は相当箇所であり、また、１０、１１、１２は、夫々、ゲート引出し電極４、ソース引出し電極５、ドレイン引出し電極６の上に形成されたゲートバンプメッキ電極、ソースバンプメッキ電極、ドレインバンプメッキ電極を示す。
【００３２】
本実施の形態にかかる半導体装置は、上記実施の形態２の半導体装置の各引出し電極４、５、６上に、バンプメッキを施してバンプメッキ電極１０、１１、１２を形成したもので、かかるバンプメッキ電極を用いて、他の配線基板上に半導体装置をフリップチップ実装するものである。
各引出し電極上に形成されるバンプメッキは、例えば、３０μｍ程度の厚みをもったＡｕメッキであり、金属壁部９と略同じ高さに形成される。
【００３３】
図５（ａ）（ｂ）に、本実施の形態にかかる半導体装置をフリップチップ実装する場合の半導体装置及び配線基板１６の断面図（図４のＡ−Ａ’部分に相当）を示す。図中、１７は、配線基板１６上に形成された蓋部であり、Ａｕ等から形成される。また、１８は、配線基板１６上に形成されたＡｕ等からなる配線である。
図５（ｂ）に示すように、半導体装置が配線基板１６上にフリップチップ実装されることにより、各引出し電極は、配線基板１６上の配線１８に接続されるとともに、金属壁部９は、配線基板１６上に設けられた蓋部１７に固定され、半導体装置の活性領域が封止されることとなる。半導体装置と、配線基板１６との接続は、半田材等を用いて行われる。
かかる蓋部１７は、金属壁部９の上端に固定され、内部を封止できるのであれば、どのような形状をとっても構わない。例えば、円状であっても、ドーナツ状であっても構わない。
【００３４】
本実施の形態のように、フリップチップ実装により、半導体装置を配線基板に実装することにより、ワイヤボンド等を用いる場合に比べて、安価に組立てを行うことが可能となる。
また、半導体装置の実装工程において、同時に、活性領域の封止もできるので、製造工程の簡略化を図ることも可能となる。
なお、図４では、実施の形態２にかかる半導体装置と同じ構造、即ち、金属壁部９がソース電極２と電気的に接続された構造を用いたが、実施の形態１のように、金属壁部９がいずれの電極からも絶縁された構造に適用することも可能である。
【００３５】
実施の形態４．
本発明の第４の実施の形態について、図６を参照しながら説明する。
図６（ａ）は、本実施の形態にかかる半導体装置の上面図である。図６（ｂ）、（ｃ）、（ｄ）は、夫々、Ａ−Ａ’、Ｂ−Ｂ’、Ｃ−Ｃ’における断面図である。
本実施の形態にかかる半導体装置は、上記実施の形態３におけるソースバンプメッキ電極１１の役割を、金属壁部９に兼用させたものである。即ち、独立したソースバンプメッキ電極１１を設けずに、金属壁部９をソースバンプメッキ電極とし、金属壁部９を配線基板１６に設けた蓋部１７に固定することにより、同時にソース電極３の配線も行うものである。
従って、配線基板１６上に形成された蓋部１７は、同時に配線としての機能を有するように形成されることとなる。
【００３６】
かかる構造を用いることにより、ソースバンプメッキ電極１１が不要となり、小型化が可能となる。
【００３７】
実施の形態５．
本発明の第５の実施の形態について、図７を参照しながら説明する。
図７（ａ）は、本実施の形態にかかる半導体装置の上面図である。図７（ｂ）、（ｃ）、（ｄ）は、夫々、Ａ−Ａ’、Ｂ−Ｂ’、Ｃ−Ｃ’における断面図である。
本実施の形態にかかる半導体装置では、上記実施の形態４にかかる半導体装置において、ゲートバンプメッキ１０が、金属壁部９の内側に配置されている。
この場合、配線基板１６上の蓋部１７は、例えば、ドーナツ状に形成され、その内側に、ゲートバンプメッキ電極１０と接続される電極が設けられることとなる。かかる電極からの配線基板１６上での配線は、スルーホール等を用いた立体配線により行われる。
【００３８】
このような構造にすることにより、ゲート電極１とゲート引出し電極４とを結ぶゲート引出し配線部分２４と、金属壁部９とが交差しないため、かかる交差部分で発生していた寄生容量をなくすことができ、半導体装置の高周波特性を向上させることが可能となる。
【００３９】
実施の形態６．
本発明の第６の実施の形態について、図８を参照しながら説明する。
図８（ａ）は、本実施の形態にかかる半導体装置の上面図である。図８（ｂ）、（ｃ）、（ｄ）は、夫々、Ａ−Ａ’、Ｂ−Ｂ’、Ｃ−Ｃ’における断面図である。
本実施の形態にかかる半導体装置では、上記実施の形態４にかかる半導体装置において、ゲートバンプメッキ電極１０と、ドレインバンプメッキ電極１２が、金属壁部９の内側に配置されている。
この場合、配線基板１６上の蓋部１７は、例えば、ドーナツ状に形成され、その内側に、ゲートバンプメッキ電極１０、ドレインバンプメッキ電極１２と接続される電極が設けられることとなる。かかる電極からの配線基板１６上での配線は、スルーホール等を用いた立体配線により行われる。
【００４０】
このような構造にすることにより、ゲート引出し配線２４、ドレイン引出し配線２６と、金属壁部９とが交差しないため、かかる交差部分で発生していた寄生容量をなくすことができ、半導体装置の高周波特性を向上させることが可能となる。
【００４１】
なお、実施の形態５、６では、ソース電極２が金属壁部９と電気的に接続された場合について述べたが、これらが絶縁された構造にも適用することは可能である。
【００４２】
【発明の効果】
以上の説明から明らかなように、本発明にかかる半導体装置では、少なくとも活性領域を封止することにより、活性領域に水分等が付着して発生する素子特性の劣化を防止することが可能となる。
【００４３】
また、半導体装置の表面を樹脂等により封止した場合であっても、活性領域に直接封止樹脂が付着しないため、寄生容量の発生を防止でき、高周波特性の低下を防止することも可能となる。
【００４４】
また、従来のように、セラミックパッケージ等により、半導体装置全体を封止する場合に比較して、半導体装置の活性領域のみを封止するだけで良いため、半導体装置の小型化が可能となる。
【００４５】
また、高価なセラミックパッケージ等に代えて、少量の金等の金属壁部及び蓋部を用いて活性領域の封止を行うため、半導体装置の製造コストを安くすることも可能となる。
【００４６】
また、配線基板に蓋部を設け、かかる配線基板に半導体装置をフリップチップ実装することにより、半導体装置を実装したモジュールの小型化、製造工程の簡略化を図ることも可能となる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１にかかる半導体装置である。
【図２】 本発明の実施の形態１にかかる半導体装置である。
【図３】 本発明の実施の形態２にかかる半導体装置である。
【図４】 本発明の実施の形態３にかかる半導体装置である。
【図５】 本発明の実施の形態３にかかる半導体装置の実装工程図である。
【図６】 本発明の実施の形態４にかかる半導体装置である。
【図７】 本発明の実施の形態５にかかる半導体装置である。
【図８】 本発明の実施の形態６にかかる半導体装置である。
【符号の説明】
１ ゲート電極、２ ソース電極、３ ドレイン電極、４ ゲート引出し電極、５ ソース引出し電極、６ ドレイン引出し電極、７ 半導体基板、８ 絶縁保護膜、９ 金属壁部、１０ ゲートバンプメッキ電極、１１ ソースバンプメッキ電極、１２ ドレインバンプメッキ電極、１３ ボンディングワイア、１６配線基板、１７ 蓋部、１８ 金属配線、２４ ゲート引出し配線、２５ ソース引出し配線、２６ ドレイン引出し配線。
【発明の属する技術分野】
本発明は、半導体基板上に活性領域を有する半導体装置において、小型化、高性能化を図ることができ、しかも安価な半導体装置に関する。
【０００２】
【従来の技術】
従来の半導体装置では、半導体基板上に活性領域や電極を形成した半導体チップを、気密性の高いセラミックパッケージの中に納めて封止することにより、使用環境中の水分等による半導体チップの劣化を防止していたが、セラミックパッケージは高価であり、半導体装置の低コスト化を図るために、安価な樹脂で半導体チップを封止する樹脂モールドパッケージが用いられている。
【０００３】
【発明が解決しようとする課題】
樹脂モールドパッケージは気密性が低いため、使用環境中の水分等の影響により、素子性能が劣化するという問題があった。また、半導体チップを樹脂モールドすることにより寄生容量が増加し、高周波特性が低下するという問題もあった。
発明者らの知見によれば、かかる素子特性の劣化や、高周波特性の低下は、ゲート電極と、ゲート電極を挟んでその両側にソース電極、ドレイン電極が設けられた半導体装置の活性領域への水分の付着等により発生するものであり、活性領域のみを封止することにより、大幅に改善できることがわかっている。
そこで、本発明は、半導体基板上に活性領域を有する半導体装置において、小型で高性能な半導体装置を、安価に提供することを目的とする。
【０００４】
【課題を解決するための手段】
そこで、発明者らは、鋭意研究の結果、半導体装置の活性領域の周りを囲むように壁部を設けその上部を蓋部で覆い、活性領域のみを封止することにより、半導体装置の素子特性の劣化、高周波特性の低下を防止できることを見出し、本発明を完成した。
【０００５】
即ち、本発明は、半導体基板上に、ゲート電極と該ゲート電極を挟んでその両側に設けられたソース電極及びドレイン電極とを有するトランジスタの活性領域を備えた半導体装置であって、該半導体基板上に、該活性領域の周りを囲うように金属壁部が形成され、該活性領域の上部を覆うように該金属壁部の上端に金属又はセラミックスからなる蓋部が固着され、該金属壁部と該蓋部とにより該活性領域の表面が封止されてなることを特徴とする半導体装置である。
このように、少なくとも活性領域を封止することにより、活性領域に水分等が付着して発生する素子特性の劣化を防止することが可能となる。また、半導体装置の表面を樹脂等により封止した場合であっても、活性領域に直接封止樹脂が付着しないため、寄生容量の発生を防止でき、高周波特性の低下を防止することも可能となる。また、従来のように、セラミックパッケージ等により、半導体装置全体を封止する場合に比較して、半導体装置の活性領域のみを封止するだけで良いため、半導体装置の小型化が可能となる。更には、高価なセラミックパッケージ等に代えて、少量の金等の金属壁部及び蓋部を用いて活性領域の封止を行うため、半導体装置の製造コストを安くすることも可能となる。
【０００６】
また、本発明は、上記金属壁部の下部を通るように上記半導体基板上に設けられたゲート引出し配線、ソース引出し配線及びドレイン引出し配線により、上記ゲート電極、上記ソース電極及び上記ドレイン電極と夫々接続されたゲート引出し電極、ソース引出し電極及びドレイン引出し電極を、該半導体基板上に備え、該ゲート引出し配線、該ソース引出し配線及び該ドレイン引出し配線と、該金属壁部とが、その間に設けられた絶縁層により電気的に絶縁されてなることを特徴とする半導体装置であっても良い。
かかる構造を採用し、引出し電極を設けることにより、半導体装置の外部に設けられた他の配線と、ゲート電極等との接続を容易に行うことが可能となる。
【０００７】
また、本発明は、上記金属壁部の下部を通るように上記半導体基板上に設けられたゲート引出し配線、ソース引出し配線及びドレイン引出し配線により、上記ゲート電極、上記ソース電極及び上記ドレイン電極と夫々接続されたゲート引出し電極、ソース引出し電極及びドレイン引出し電極を、該半導体基板上に備え、該ゲート引出し配線及び該ドレイン引出し配線と、該金属壁部とが、その間に設けられた絶縁層により電気的に絶縁され、該ソース引出し配線と該金属壁部とが電気的に接続されてなることを特徴とする半導体装置でもある。
このように、金属壁部とソース電極とを電気的に接続することにより、活性領域を囲む金属壁部を接地することが可能となる。このため、活性領域が電磁的にシールドされ、半導体装置の雑音を抑え、雑音特性の向上を図ることが可能となる。
【０００８】
また、本発明は、上記ゲート引出し電極、上記ソース引出し電極及び上記ドレイン引出し電極上にバンプメッキ電極を夫々設けたものであっても良い。
かかるバンプメッキ電極を用いて、フリップチップ実装が可能となるからである。
【０００９】
また、少なくとも上記金属壁部と上記蓋部とが、上記半導体基板上に塗布されたモールド剤により埋め込まれたものであっても良い。
樹脂等のモールド剤で半導体装置の表面を覆うことにより、セラミックパッケージ等を用いる場合に比較して安価に半導体装置の保護を行うことが可能となる。特に、本発明では、金属壁部と蓋部とにより活性領域が封止されているため、モールド剤が活性領域上に付着せず、寄生容量の発生による高周波特性の低下を防止することが可能となる。
【００１０】
また、本発明は、半導体基板上に、ゲート電極と、該ゲート電極を挟んでその両側に設けられたソース電極及びドレイン電極とを有するトランジスタの活性領域と、該ゲート電極、該ソース電極及びドレイン電極と夫々接続されたゲート引出し電極、ソース引出し電極及びドレイン引出し電極とを備えた半導体装置であって、該半導体基板上に、該活性領域の周りを囲うように形成されたバンプメッキからなる金属壁部と、該ゲート引出し電極、該ソース引出し電極及び該ドレイン引出し電極上に夫々形成されたバンプメッキ電極とを備え、該バンプメッキ電極を用いて実装基板上に該半導体装置をフリップチップ実装することにより、該実装基板上に形成された蓋部に該金属壁部の上端が固着されて、該蓋部と該金属壁部により該活性領域が封止されることを特徴とする半導体装置でもある。
かかる構造の半導体装置を用いることにより、フリップチップ実装することにより、同時に活性領域を封止することが可能となる。
【００１１】
上記蓋部は、上記実装基板上に形成された金属層からなることが好ましい。圧着により、容易に封止することが可能となるからである。
【００１２】
また、本発明は、上記ゲート引出し電極、上記ソース引出し電極及び上記ドレイン引出し電極が、上記金属壁部の外側に設けられ、かつ、該金属壁部の下部を通るように該半導体基板上に設けられたゲート引出し配線、ソース引出し配線及びドレイン引出し配線により、上記ゲート電極、上記ソース電極及び上記ドレイン電極と夫々接続され、該ゲート引出し配線、該ソース引出し配線及び該ドレイン引出し配線と、該金属壁部とが、その間に設けられた絶縁層により電気的に絶縁されてなることを特徴とする半導体装置であっても良い。
かかる構造を採用し、引出し電極を設けることにより、フリップチップ実装した場合の配線を容易に行うことができるからである。
【００１３】
上記ゲート電極、上記ソース電極又は上記ドレイン電極のうちのいずれかの電極が上記金属壁部と接続され、該金属壁部を、該金属壁部に接続された電極の引出し電極及びその上に形成されたバンプメッキ電極としたものであっても良い。かかる構造を用いることにより、金属壁部を、ゲート電極、ソース電極又はドレイン電極のうちのいずれかの電極として用いることが可能となり、電極構造の簡略化を図ることができる。特に、金属壁部と接続された電極を接地することにより、活性領域を電磁的にシールドすることができ、低雑音化を図ることが可能となる。
【００１４】
また、上記金属壁部に接続されていない一の電極が、該金属壁部の下部を通るように該半導体基板上に設けられ、かつ、該金属壁部との間に設けられた絶縁層により該金属壁部と絶縁された引出し配線により、該金属壁部の外側に設けられた引出し電極と接続され、上記金属壁部に接続されていない他の電極が、該金属壁部の内側に設けられた引出し電極と接続されたものであっても良い。
このように、引出し電極を金属壁部の内部に設けることにより、金属壁部と引き出し配線との交差部分において発生する寄生容量をなくすことができ、半導体装置の高周波特性の向上を図ることが可能となる。
【００１５】
上記金属壁部と接続されていない２つの電極が、上記金属壁部の内側に設けられた２つの引出し電極に夫々接続されたものであっても良い。
このように、２つの引出し電極を共に金属壁部の内部に設けることにより、さらに、寄生容量の発生を抑え、半導体装置の高周波特性を向上させることが可能となる。
【００１６】
上記金属壁部の上端、又は上記バンプメッキ電極の上端、の少なくとも一方の上部に、半田材を設けることが好ましい。
フリップチップ実装時の接続を容易に行うためである。
【００１７】
また、本発明は、上記金属壁部が、少なくとも上記ゲート電極、上記ソース電極及び上記ドレイン電極の周りを囲うように設けられた半導体装置であることが好ましい。
少なくとも、かかる領域を金属壁部で囲んで封止することにより、素子特性の劣化防止等の、本願発明の効果を得ることが可能となるからである。
【００１８】
【発明の実施の形態】
実施の形態１．
本発明の第１の実施の形態について、図１、２を参照しながら説明する。
図１（ａ）は、本実施の形態にかかる半導体装置の上面図である。図１（ｂ）、（ｃ）、（ｄ）は、夫々、Ａ−Ａ’、Ｂ−Ｂ’、Ｃ−Ｃ’における断面図である。
図中、１はゲート電極、２はソース電極、３はドレイン電極、４はゲート引出し電極、５はソース引出し電極、６はドレイン引出し電極、７は半導体基板、８は絶縁保護膜、２４はゲート引出し配線、２５はソース引出し配線、２６はドレイン引出し配線である。また、９は絶縁保護膜８を介して、ゲート引出し配線１５、ソース引出し配線２６、ドレイン引出し配線２７から電気的に絶縁され、活性領域を囲う金属壁部である。
【００１９】
図１の半導体装置の製造工程においては、まず、通常の半導体プロセスを用いて、半導体基板７上に活性領域、電極等を形成する。図１では省略しているが、中央のソース電極２は、エアブリッジを介して、ソース引出し電極５と接続されている。
ここで、活性領域とは、半導体基板に形成されたソース領域、ドレイン領域、チャネル領域、及びこれらの上に設けられたソース電極、ドレイン電極、ゲート電極からなる領域、及びその近傍の領域をいう。
【００２０】
次に、半導体基板７の表面を覆うようにＳｉＮ等の絶縁保護膜８を形成する。続いて、Ａｕ等の金属の厚膜メッキにより、活性領域を囲むように、金属壁壁９を形成する。
図１（ａ）に示すように、金属壁部９は、ゲート引出し配線２４、ソース引出し配線２５、ドレイン引出し配線２６を跨ぐように形成されるが、各引出し電極と金属壁部９との間には、絶縁保護膜８が存在するため、両者は電気的に絶縁される。
なお、金属壁部９は、少なくとも、ゲート電極１、ソース電極２、ドレイン電極３を含む半導体装置の活性領域を囲むように形成されるが、更に、ゲート引出し配線２４等の一部を囲むように形成されても構わない。
【００２１】
続いて、図２に示すように、金属壁部９に囲まれた活性領域を覆うように、金属壁部９の上端に金属またはセラミックスからなる蓋部が半田材等により固定され、活性領域が封止される。
【００２２】
次に、図２に示すように、熱硬化性樹脂等の樹脂モールド材を用いて、半導体装置の表面を封止することにより、樹脂モールドタイプの半導体装置が完成する。図中、１３は、引出し電極に接続されたボンディングワイアを示す。
なお、樹脂モールドを行わずに、半導体装置を使用することも可能である。
【００２３】
このように、本実施の形態にかかる半導体装置では、少なくとも活性領域を封止することにより、活性領域に水分等が付着して発生する素子特性の劣化を防止することが可能となる。
【００２４】
また、半導体装置の表面を樹脂等により封止した場合、活性領域に直接封止樹脂が付着しないため、寄生容量の発生を防いで高周波特性の低下を防止することができる。
【００２５】
また、従来のように、セラミックパッケージ等により、半導体装置全体を封止する場合に比較して、半導体装置の活性領域のみを封止するだけで良いため、半導体装置の小型化が可能となる。
【００２６】
また、高価なセラミックパッケージ等に代えて、少量の金等の金属壁部及び蓋部を用いて活性領域の封止を行うため、半導体装置の製造コストを安くすることも可能となる。
【００２７】
実施の形態２．
本発明の第２の実施の形態について、図３を参照しながら説明する。
図３（ａ）は、本実施の形態にかかる半導体装置の上面図である。図３（ｂ）、（ｃ）、（ｄ）は、夫々、Ａ−Ａ’、Ｂ−Ｂ’、Ｃ−Ｃ’における断面図である。図中、図１と同一符号は、同一又は相当箇所を示す。また、蓋部１４には、図２に示したものと同様のものを使用する。
【００２８】
本実施の形態にかかる半導体装置では、ソース電極２と、ソース引出し電極５とを結ぶソース引出し配線２５が、金属壁部９の下を通る部分において、ソース引出し配線２５の上部を覆う絶縁保護膜８が除去されている。従って、金属壁部９と、ソース引出し配線２５とは、電気的に接続されることとなる。
【００２９】
従って、ソース取出し電極５を接地することにより、金属壁部９も接地電位となり、活性領域を電磁的にシールドすることができる。この結果、半導体装置の雑音を低減し、雑音特性を向上させることが可能となる。
【００３０】
なお、実施の形態１では、中央のソース電極２は、エアブリッジでソース引出し電極２と接続する必要があったが、本実施の形態では、金属壁部９とソース引出し配線２５との間の絶縁保護膜８を無くし、金属壁部９と中央のソース電極２から延びたソース引出し配線２５とを電気的に接続することにより、ソース電極２と金属壁部とを電気的に接続することが可能となる。
【００３１】
実施の形態３．
本発明の第３の実施の形態について、図４、５を参照しながら説明する。
図４（ａ）は、本実施の形態にかかる半導体装置の上面図である。図４（ｂ）、（ｃ）、（ｄ）は、夫々、Ａ−Ａ’、Ｂ−Ｂ’、Ｃ−Ｃ’における断面図である。図中、図１と同一符号は、同一又は相当箇所であり、また、１０、１１、１２は、夫々、ゲート引出し電極４、ソース引出し電極５、ドレイン引出し電極６の上に形成されたゲートバンプメッキ電極、ソースバンプメッキ電極、ドレインバンプメッキ電極を示す。
【００３２】
本実施の形態にかかる半導体装置は、上記実施の形態２の半導体装置の各引出し電極４、５、６上に、バンプメッキを施してバンプメッキ電極１０、１１、１２を形成したもので、かかるバンプメッキ電極を用いて、他の配線基板上に半導体装置をフリップチップ実装するものである。
各引出し電極上に形成されるバンプメッキは、例えば、３０μｍ程度の厚みをもったＡｕメッキであり、金属壁部９と略同じ高さに形成される。
【００３３】
図５（ａ）（ｂ）に、本実施の形態にかかる半導体装置をフリップチップ実装する場合の半導体装置及び配線基板１６の断面図（図４のＡ−Ａ’部分に相当）を示す。図中、１７は、配線基板１６上に形成された蓋部であり、Ａｕ等から形成される。また、１８は、配線基板１６上に形成されたＡｕ等からなる配線である。
図５（ｂ）に示すように、半導体装置が配線基板１６上にフリップチップ実装されることにより、各引出し電極は、配線基板１６上の配線１８に接続されるとともに、金属壁部９は、配線基板１６上に設けられた蓋部１７に固定され、半導体装置の活性領域が封止されることとなる。半導体装置と、配線基板１６との接続は、半田材等を用いて行われる。
かかる蓋部１７は、金属壁部９の上端に固定され、内部を封止できるのであれば、どのような形状をとっても構わない。例えば、円状であっても、ドーナツ状であっても構わない。
【００３４】
本実施の形態のように、フリップチップ実装により、半導体装置を配線基板に実装することにより、ワイヤボンド等を用いる場合に比べて、安価に組立てを行うことが可能となる。
また、半導体装置の実装工程において、同時に、活性領域の封止もできるので、製造工程の簡略化を図ることも可能となる。
なお、図４では、実施の形態２にかかる半導体装置と同じ構造、即ち、金属壁部９がソース電極２と電気的に接続された構造を用いたが、実施の形態１のように、金属壁部９がいずれの電極からも絶縁された構造に適用することも可能である。
【００３５】
実施の形態４．
本発明の第４の実施の形態について、図６を参照しながら説明する。
図６（ａ）は、本実施の形態にかかる半導体装置の上面図である。図６（ｂ）、（ｃ）、（ｄ）は、夫々、Ａ−Ａ’、Ｂ−Ｂ’、Ｃ−Ｃ’における断面図である。
本実施の形態にかかる半導体装置は、上記実施の形態３におけるソースバンプメッキ電極１１の役割を、金属壁部９に兼用させたものである。即ち、独立したソースバンプメッキ電極１１を設けずに、金属壁部９をソースバンプメッキ電極とし、金属壁部９を配線基板１６に設けた蓋部１７に固定することにより、同時にソース電極３の配線も行うものである。
従って、配線基板１６上に形成された蓋部１７は、同時に配線としての機能を有するように形成されることとなる。
【００３６】
かかる構造を用いることにより、ソースバンプメッキ電極１１が不要となり、小型化が可能となる。
【００３７】
実施の形態５．
本発明の第５の実施の形態について、図７を参照しながら説明する。
図７（ａ）は、本実施の形態にかかる半導体装置の上面図である。図７（ｂ）、（ｃ）、（ｄ）は、夫々、Ａ−Ａ’、Ｂ−Ｂ’、Ｃ−Ｃ’における断面図である。
本実施の形態にかかる半導体装置では、上記実施の形態４にかかる半導体装置において、ゲートバンプメッキ１０が、金属壁部９の内側に配置されている。
この場合、配線基板１６上の蓋部１７は、例えば、ドーナツ状に形成され、その内側に、ゲートバンプメッキ電極１０と接続される電極が設けられることとなる。かかる電極からの配線基板１６上での配線は、スルーホール等を用いた立体配線により行われる。
【００３８】
このような構造にすることにより、ゲート電極１とゲート引出し電極４とを結ぶゲート引出し配線部分２４と、金属壁部９とが交差しないため、かかる交差部分で発生していた寄生容量をなくすことができ、半導体装置の高周波特性を向上させることが可能となる。
【００３９】
実施の形態６．
本発明の第６の実施の形態について、図８を参照しながら説明する。
図８（ａ）は、本実施の形態にかかる半導体装置の上面図である。図８（ｂ）、（ｃ）、（ｄ）は、夫々、Ａ−Ａ’、Ｂ−Ｂ’、Ｃ−Ｃ’における断面図である。
本実施の形態にかかる半導体装置では、上記実施の形態４にかかる半導体装置において、ゲートバンプメッキ電極１０と、ドレインバンプメッキ電極１２が、金属壁部９の内側に配置されている。
この場合、配線基板１６上の蓋部１７は、例えば、ドーナツ状に形成され、その内側に、ゲートバンプメッキ電極１０、ドレインバンプメッキ電極１２と接続される電極が設けられることとなる。かかる電極からの配線基板１６上での配線は、スルーホール等を用いた立体配線により行われる。
【００４０】
このような構造にすることにより、ゲート引出し配線２４、ドレイン引出し配線２６と、金属壁部９とが交差しないため、かかる交差部分で発生していた寄生容量をなくすことができ、半導体装置の高周波特性を向上させることが可能となる。
【００４１】
なお、実施の形態５、６では、ソース電極２が金属壁部９と電気的に接続された場合について述べたが、これらが絶縁された構造にも適用することは可能である。
【００４２】
【発明の効果】
以上の説明から明らかなように、本発明にかかる半導体装置では、少なくとも活性領域を封止することにより、活性領域に水分等が付着して発生する素子特性の劣化を防止することが可能となる。
【００４３】
また、半導体装置の表面を樹脂等により封止した場合であっても、活性領域に直接封止樹脂が付着しないため、寄生容量の発生を防止でき、高周波特性の低下を防止することも可能となる。
【００４４】
また、従来のように、セラミックパッケージ等により、半導体装置全体を封止する場合に比較して、半導体装置の活性領域のみを封止するだけで良いため、半導体装置の小型化が可能となる。
【００４５】
また、高価なセラミックパッケージ等に代えて、少量の金等の金属壁部及び蓋部を用いて活性領域の封止を行うため、半導体装置の製造コストを安くすることも可能となる。
【００４６】
また、配線基板に蓋部を設け、かかる配線基板に半導体装置をフリップチップ実装することにより、半導体装置を実装したモジュールの小型化、製造工程の簡略化を図ることも可能となる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１にかかる半導体装置である。
【図２】 本発明の実施の形態１にかかる半導体装置である。
【図３】 本発明の実施の形態２にかかる半導体装置である。
【図４】 本発明の実施の形態３にかかる半導体装置である。
【図５】 本発明の実施の形態３にかかる半導体装置の実装工程図である。
【図６】 本発明の実施の形態４にかかる半導体装置である。
【図７】 本発明の実施の形態５にかかる半導体装置である。
【図８】 本発明の実施の形態６にかかる半導体装置である。
【符号の説明】
１ ゲート電極、２ ソース電極、３ ドレイン電極、４ ゲート引出し電極、５ ソース引出し電極、６ ドレイン引出し電極、７ 半導体基板、８ 絶縁保護膜、９ 金属壁部、１０ ゲートバンプメッキ電極、１１ ソースバンプメッキ電極、１２ ドレインバンプメッキ電極、１３ ボンディングワイア、１６配線基板、１７ 蓋部、１８ 金属配線、２４ ゲート引出し配線、２５ ソース引出し配線、２６ ドレイン引出し配線。
Claims (5)
- 半導体基板上に、ゲート電極と、該ゲート電極を挟んでその両側に設けられたソース電極及びドレイン電極とを有するトランジスタの活性領域と、該ゲート電極、該ソース電極及びドレイン電極と夫々接続されたゲート引出し電極、ソース引出し電極及びドレイン引出し電極とを備えた半導体装置であって、
該半導体基板上に、該活性領域の周りを囲うように形成されたバンプメッキからなる金属壁部と、該ゲート引出し電極、該ソース引出し電極及び該ドレイン引出し電極上に夫々形成されたバンプメッキ電極とを備え、
該バンプメッキ電極を用いて実装基板上に該半導体装置をフリップチップ実装することにより、該実装基板上に形成された蓋部に該金属壁部の上端が固着されて、該蓋部と該金属壁部により該活性領域が封止され、
該ゲート引出し電極、該ソース引出し電極及び該ドレイン引出し電極が、該金属壁部の外側に設けられ、かつ、該金属壁部の下部を通るように該半導体基板上に設けられたゲート引出し配線、ソース引出し配線及びドレイン引出し配線により、該ゲート電極、該ソース電極及び該ドレイン電極と夫々接続され、
該ゲート引出し配線、該ソース引出し配線及び該ドレイン引出し配線と、該金属壁部とが、その間に設けられた絶縁層により電気的に絶縁されてなることを特徴とする半導体装置。 - 半導体基板上に、ゲート電極と、該ゲート電極を挟んでその両側に設けられたソース電極及びドレイン電極とを有するトランジスタの活性領域と、該ゲート電極、該ソース電極及びドレイン電極と夫々接続されたゲート引出し電極、ソース引出し電極及びドレイン引出し電極とを備えた半導体装置であって、
該半導体基板上に、該活性領域の周りを囲うように形成されたバンプメッキからなる金属壁部と、該ゲート引出し電極、該ソース引出し電極及び該ドレイン引出し電極上に夫々形成されたバンプメッキ電極とを備え、
該バンプメッキ電極を用いて実装基板上に該半導体装置をフリップチップ実装することにより、該実装基板上に形成された蓋部に該金属壁部の上端が固着されて、該蓋部と該金属壁部により該活性領域が封止され、
該ゲート電極、該ソース電極又は該ドレイン電極のうちのいずれかの電極が該金属壁部と接続され、該金属壁部を、該金属壁部に接続された電極の引出し電極及びその上に形成されたバンプメッキ電極とし、
該金属壁部に接続されていない一の電極が、該金属壁部の下部を通るように該半導体基板上に設けられ、かつ、該金属壁部との間に設けられた絶縁層により該金属壁部と絶縁された引出し配線により、該金属壁部の外側に設けられた引出し電極と接続され、
該金属壁部に接続されていない他の電極が、該金属壁部の内側に設けられた引出し電極と接続されたことを特徴とする半導体装置。 - 半導体基板上に、ゲート電極と、該ゲート電極を挟んでその両側に設けられたソース電極及びドレイン電極とを有するトランジスタの活性領域と、該ゲート電極、該ソース電極及びドレイン電極と夫々接続されたゲート引出し電極、ソース引出し電極及びドレイン引出し電極とを備えた半導体装置であって、
該半導体基板上に、該活性領域の周りを囲うように形成されたバンプメッキからなる金属壁部と、該ゲート引出し電極、該ソース引出し電極及び該ドレイン引出し電極上に夫々形成されたバンプメッキ電極とを備え、
該バンプメッキ電極を用いて実装基板上に該半導体装置をフリップチップ実装することにより、該実装基板上に形成された蓋部に該金属壁部の上端が固着されて、該蓋部と該金属壁部により該活性領域が封止され、
該ゲート電極、該ソース電極又は該ドレイン電極のうちのいずれかの電極が該金属壁部 と接続され、該金属壁部を、該金属壁部に接続された電極の引出し電極及びその上に形成されたバンプメッキ電極とし、
該金属壁部と接続されていない２つの電極が、該金属壁部の内側に設けられた２つの引出し電極に夫々接続されたことを特徴とする半導体装置。 - 上記金属壁部の上端、又は上記バンプメッキ電極の上端、の少なくとも一方の上部に、半田材を設けたことを特徴とする請求項１〜３のいずれかに記載の半導体装置。
- 上記金属壁部が、少なくとも上記ゲート電極、上記ソース電極及び上記ドレイン電極の周りを囲うように設けられたことを特徴とする請求項１〜４のいずれかに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28101898A JP3670863B2 (ja) | 1998-10-02 | 1998-10-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28101898A JP3670863B2 (ja) | 1998-10-02 | 1998-10-02 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000114407A JP2000114407A (ja) | 2000-04-21 |
| JP3670863B2 true JP3670863B2 (ja) | 2005-07-13 |
Family
ID=17633149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28101898A Expired - Fee Related JP3670863B2 (ja) | 1998-10-02 | 1998-10-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3670863B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004006816A (ja) * | 2002-04-17 | 2004-01-08 | Sanyo Electric Co Ltd | 半導体スイッチ回路装置およびその製造方法 |
-
1998
- 1998-10-02 JP JP28101898A patent/JP3670863B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000114407A (ja) | 2000-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5869886A (en) | Flip chip semiconductor mounting structure with electrically conductive resin | |
| JP3287346B2 (ja) | 半導体装置 | |
| US5656857A (en) | Semiconductor device with insulating resin layer and substrate having low sheet resistance | |
| JP3480950B2 (ja) | 半導体装置と半導体装置用フイルムキャリア | |
| JP2000223653A (ja) | チップ・オン・チップ構造の半導体装置およびそれに用いる半導体チップ | |
| US10943870B2 (en) | Microphone package structure | |
| JPH06209054A (ja) | 半導体装置 | |
| JPH10214923A (ja) | チップ・オン・ボード遮蔽構造およびその製造方法 | |
| JPH09260550A (ja) | 半導体装置 | |
| US6448635B1 (en) | Surface acoustical wave flip chip | |
| JP2003086726A (ja) | 高電力モノリシックマイクロ波集積回路パッケージ | |
| JPS5992556A (ja) | 半導体装置 | |
| JP3670863B2 (ja) | 半導体装置 | |
| KR101070799B1 (ko) | 반도체패키지 및 그 제조방법 | |
| US7592672B2 (en) | Grounding structure of semiconductor device including a conductive paste | |
| JPH1126645A (ja) | 半導体集積回路装置とその製造方法 | |
| JP2970622B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004505449A (ja) | 応力低減層を有する合成樹脂により封止された半導体デバイス | |
| JP4835230B2 (ja) | 半導体装置の実装構造 | |
| JP2904154B2 (ja) | 半導体素子を含む電子回路装置 | |
| JP3758066B2 (ja) | 半導体装置とその製造方法 | |
| JP2925935B2 (ja) | 混成集積回路装置 | |
| JPH0714936A (ja) | 半導体装置用容器 | |
| JP2994167B2 (ja) | 半導体装置 | |
| JP4216646B2 (ja) | チップ・オン・チップ構造の半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050318 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050412 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050415 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080422 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090422 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100422 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100422 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110422 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120422 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120422 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130422 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130422 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |